JP2023062811A - 試験回路、及び試験方法 - Google Patents

Abstract

【課題】スイッチング素子を適切に評価することのできる試験回路を提供する。【解決手段】スイッチング素子の試験回路であって、前記スイッチング素子をオンオフするための駆動信号が入力される第１端子と、前記スイッチング素子の接地側電極に接続される第２端子と、前記スイッチング素子の制御電極に接続される第３端子と、前記スイッチング素子の電源側電極に接続される第４端子と、前記第２端子と前記第４端子の間に接続されるクランプ回路と、を備え、前記クランプ回路は、前記駆動信号に基づいて前記スイッチング素子がオンされる際、前記第３端子の電圧を前記スイッチング素子の閾値よりも高い第１電圧にし、前記駆動信号に基づいて前記スイッチング素子がオフされる際、前記第４端子の電圧を前記スイッチング素子の耐圧よりも低い第２電圧にクランプしつつ、前記第３端子の電圧を前記閾値と前記第１電圧との間の第３電圧にする。【選択図】図９

Description

本発明は、試験回路、及び試験方法に関する。

パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor-Field-Effect-Transistor）や、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのスイッチング素子では、初期故障や欠陥品を選別するため、スクリーニング試験（アバランシェ試験、スイッチング試験、静耐圧試験など）が行われている。

スイッチング素子の製品には、アバランシェ保証品と、アバランシェ非保証品の２種類が存在する。アバランシェ非保証品のスクリーニング試験を行う場合、素子を保護することが望ましい。保護を行う回路としては、例えば、電流遮断用のスイッチ（例えば特許文献１参照）や、クランプ回路（例えば特許文献２～４参照）が知られている。

特開２０１３－９２５３４号公報 特開２０１３－２５１６７１号公報 特開２０１６－１６７６９３号公報 特開２０１２－３２３２７号公報

しかしながら、特許文献１のように電流遮断するようにしても、遮断するまでに時間がかかるおそれがあり、スイッチング素子のダメージを完全になくすことができないという問題がある。また、特許文献２～４のクランプ回路は、アバランシェ非保証品に対して有効なスクリーニングを行うことができず、正確に評価できないおそれがある。

本発明は、上記のような従来の問題に鑑みてなされたものであって、その目的は、スイッチング素子を適切に評価することのできる試験回路を提供することにある。

前述した課題を解決する主たる本発明は、スイッチング素子の試験を行う際に用いられる試験回路であって、前記スイッチング素子をオンオフするための駆動信号が入力される第１端子と、前記スイッチング素子の接地側電極に接続される第２端子と、前記スイッチング素子の制御電極に接続される第３端子と、前記スイッチング素子の電源側電極に接続される第４端子と、前記第２端子と前記第４端子の間に接続されるクランプ回路と、を備え、前記クランプ回路は、前記駆動信号に基づいて前記スイッチング素子がオンされる際、前記第３端子の電圧を前記スイッチング素子の閾値よりも高い第１電圧にし、前記駆動信号に基づいて前記スイッチング素子がオフされる際、前記第４端子の電圧を前記スイッチング素子の耐圧よりも低い第２電圧にクランプしつつ、前記第３端子の電圧を前記閾値と前記第１電圧との間の第３電圧にする。

本発明によれば、スイッチング素子を適切に評価することのできる試験回路を提供することができる。

比較例の試験回路１０を含むシステム構成を示す図である。 図２Ａは、スイッチング素子３とプローブ２０（プローブ２０ａ，２０ｂ）の位置関係を示す上面図であり、図２Ｂは、スイッチング素子３とプローブ２０及びステージ３０との接触状態を示す側面図である 比較例の試験回路１０を示す回路図である。 ＲＢＳＯＡの説明図である。 比較例における試験波形の一例を示す図である。 図６Ａは、良品のターンオフ時のＩ－Ｖ特性の一例を示す図であり、図６Ｂは、不良品のターンオフ時のＩ－Ｖ特性の一例を示す図である。 図７Ａ及び図７Ｂは、スイッチング素子３が溶融した場合の一例を示す図である。 第１実施形態の試験回路１を含むシステム構成を示す図である。 第１実施形態の試験回路１を示す回路図である。 第１実施形態の試験波形の一例を示す図である。 第２実施形態のクランプ回路６Ａの回路図である。 第２実施形態の試験方法を説明するためのフロー図である。 静耐圧試験の結果の一例を示す図である。 スイッチング素子３の耐圧と、ダイオードＤ１Ａ～Ｄ１Ｃの耐圧の関係を示す図である。 第２実施形態の変形例のクランプ回路６Ｂの回路図である。

本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝＝＝スクリーニング試験及び比較例について＝＝＝＝＝
パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor-Field-Effect-Transistor）や、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワー半導体素子（以下、スイッチング素子）は、ウェハ基板に多数形成される。そして、これらのスイッチング素子は、ダイシングにより分断された後、半導体モジュールに組み込まれる。

スクリーニング試験は、スイッチング素子が正常に動作するか否かを評価して、初期故障や欠陥品を振るい落とす（選別する）試験であり、通常、半導体モジュールに組み込まれる前にチップ状態で実施される。スクリーニング試験には、スイッチング試験やＬ負荷アバランシェ試験（以下、単にアバランシェ試験ともいう）などの動特性試験と、電極間の漏れ電流試験、静耐圧試験などの静特性試験がある。以下では、主に動特性試験について説明する。

図１は、比較例の試験回路１０を含むシステム構成を示す図である。また、図２Ａは、スイッチング素子３とプローブ２０（プローブ２０ａ，２０ｂ）の位置関係を示す上面図であり、図２Ｂは、スイッチング素子３とプローブ２０及びステージ４０との接触状態を示す側面図である。図２Ａでは、複数のプローブ２０の位置を破線で示している。

図１に示すシステムは、複数のプローブ２０と、複数のプローブ２０を支持するコンタクトブロック３０と、被検体であるスイッチング素子３を支持するステージ４０と、試験回路１０と、試験装置１００で構成されている。なお、ここではスイッチング素子３がＩＧＢＴである場合について説明するが、これには限られず、例えばＭＯＳＦＥＴでもよい。また、ステージ４０、プローブ２０は導電性の金属等で形成されており、それぞれ、配線を介して試験回路１０に接続されている。また、試験回路１０は、試験装置１００に接続されている。

試験装置１００は、試験回路１０を介して、スイッチング素子３の試験(スクリーニング試験)を行う装置である。試験装置１００は、電源電圧Ｖｃｃを供給する電源、スイッチング素子３や電流遮断用素子２（後述）をオンオフさせるための駆動信号（パルス信号）を出力する駆動回路、各部の動作を制御するマイコン等（いずれも不図示）を備えている。また、試験装置１００は、試験の際の電流値や電圧値をモニタすることにより、過電流等の異常の検出を行う検出回路（不図示）なども備えている。

試験回路１０は、試験装置１００から電源電圧Ｖｃｃ、駆動信号（パルス信号）、接地電圧（ＧＮＤ電位）が供給されてスイッチング素子３の試験を実行する回路である。図１に示すように試験回路１０は端子ＴＡ～ＴＦを備えている。

端子ＴＡ～ＴＤは、試験装置１００と接続されている。端子ＴＥは、ステージ４０に配線等で接続されている。また、端子ＴＧは、複数のプローブ２０のうちの１つ（プローブ２０ａ）に接続され、端子ＴＦは、他のプローブ２０に接続されている。なお、試験回路１０の詳細については後述する。

スイッチング素子３のおもて面（プローブ２０と対向する側の面）には、図２Ａ、図２Ｂに示すようにゲート電極３ａ、及びエミッタ電極３ｂが形成されている。また、スイッチング素子３のうら面（ステージ４０と接触する側の面）には、図２Ｂに示すように、金属膜で構成されたコレクタ電極３ｃが形成されている。

ステージ４０の上にスイッチング素子３を配置することにより、スイッチング素子３のコレクタ電極３ｃとステージ４０が接触する。換言すると、スイッチング素子３のコレクタ電極３ｃが、ステージ４０（及び配線）を介して、試験回路１０の端子ＴＥと電気的に接続される。

また、ステージ４０にスイッチング素子３を配置した状態で、コンタクトブロック３０とステージ４０を相対移動させ、複数のプローブ２０をスイッチング素子３のおもて面の電極（ゲート電極３ａ、エミッタ電極３ｂ）にそれぞれ接触させる。

なお、図２Ａに示すように、スイッチング素子３のおもて面におけるエミッタ電極３ｂの面積は、ゲート電極３ａに比べて広く、ゲート電極３ａには複数のプローブ２０のうち、例えば１つ（プローブ２０ａ）が接触し、エミッタ電極３ｂには、それ以外の複数のプローブ２０（プローブ２０ｂ）が接触する。なお、ゲート電極３ａに接触するプローブ２０の本数はこれに限られず、複数でもよい。

プローブ２０ａをスイッチング素子３のゲート電極３ａに接触させることにより、ゲート電極３ａが、プローブ２０ａ（及び配線）を介して試験回路１０の端子ＴＧと電気的に接続される。

また、複数のプローブ２０ｂをスイッチング素子３のエミッタ電極３ｂに接触させることにより、エミッタ電極３ｂが、複数のプローブ２０ｂ（及び配線）を介して試験回路１０の端子ＴＦと電気的に接続される。

そして、試験装置１００から、試験回路１０、プローブ２０（プローブ２０ａ，２０ｂ）、ステージ４０を介して、スイッチング素子３に通電を行い、電気的特性評価を行う。

＜試験回路１０の構成＞
図３は、比較例の試験回路１０を示す回路図である。

試験回路１０は、図３に示すように、端子ＴＡ～ＴＧと、コイルＬ０と、回生ダイオードＤ０と、スイッチＳＷ０と、電流遮断用素子２と、を備えている。図３において、破線で囲まれた部位（スイッチング素子３、プローブ２０ａ，２０ｂ、ステージ４０）を除いた部分が、試験回路１０に相当する。なお、試験回路１０を構成する各部材（コイルＬ０、回生ダイオードＤ０、スイッチＳＷ０、電流遮断用素子２、及び各端子)は、１つの基板に設けられていてもよいし、複数の基板に分かれて設けられていてもよい。

端子ＴＡは、試験装置１００から電源電圧Ｖｃｃが印加される端子である。
端子ＴＢは、試験装置１００から電流遮断用素子２の駆動信号が入力される端子である。
端子ＴＣは、試験装置１００からスイッチング素子３の駆動信号が入力される端子である。
端子ＴＤは、試験装置１００から接地レベルの電圧が印加される端子である。
端子ＴＥは、ステージ４０を介して、スイッチング素子３のコレクタ電極３ｃ（以下、単にコレクタともいう）に接続される端子である。
端子ＴＦは、プローブ２０ｂを介して、スイッチング素子３のエミッタ電極３ｂ（以下、単にエミッタともいう）に接続される端子であり、試験回路１０内において、端子ＴＤと接続されている。
端子ＴＧは、プローブ２０ａを介して、スイッチング素子３のゲート電極３ａ（以下、単にゲートともいう）に接続される端子であり、試験回路１０内において、端子ＴＣと接続されている。

コイルＬ０は、端子ＴＡとスイッチング素子３との間に設けられた負荷（誘導性負荷）であり、端子ＴＡを介して電源電圧Ｖｃｃが印加される。

回生ダイオードＤ０とスイッチＳＷ０は直列に接続されているとともに、コイルＬ０と並列に設けられている。

電流遮断用素子２は、異常発生時にスイッチング素子３に供給される電流を遮断するためのスイッチング素子であり、コイルＬ０と、スイッチング素子３（より具体的には、端子ＴＥ）との間に設けられている。また、電流遮断用素子２のゲートには、端子ＴＢを介して駆動信号が入力される。なお、本実施形態では、電流遮断用素子２としてＩＧＢＴを用いているが、これには限られず、例えばＭＯＳＦＥＴやスイッチでもよい。

電流遮断用素子２及びスイッチング素子３は、それぞれ、試験装置１００から入力される駆動信号に応じて、オンオフが制御される。例えば、スイッチング素子３の試験を行う際には、試験装置１００から矩形状の駆動信号（パルス信号）が入力される。スイッチング素子３は、駆動信号がハイレベルのときにはオンとなり、ローレベルのときはオフとなる。なお、図１、図３では便宜上、電流遮断用素子２に入力される駆動信号をパルス状に示しているが、試験装置１００から電流遮断用素子２へ出力される駆動信号は、通常ハイレベルであり、過電流などの異常が検出された場合のみにローレベルになる。つまり、異常が検出された場合のみ電流遮断用素子２がオフされる。

＜試験回路１０を用いた試験について＞
図３に示す試験回路１０は、動特性試験として、スイッチング試験とアバランシェ試験を行うことができる。

スイッチング試験では、スイッチＳＷ０をオン（導通）にし、スイッチング素子３のゲートにゲート抵抗（不図示）を介して駆動信号（パルス信号）を印加したときの電流の変化や電圧の変化をモニタする。この際、スイッチＳＷ０がオンであることにより、コイルＬ０→回生ダイオードＤ０→コイルＬ０の還流経路が形成される。そして、例えば、スイッチング素子３のターンオフ時に、逆起電圧が発生すると、大半がその還流経路に流れることになり、コイルＬ０に蓄積されたエネルギーがコイルＬ０の抵抗成分によって消費される。

アバランシェ試験では、スイッチＳＷ０をオフ（非導通）にし、スイッチング素子３のゲートにゲート抵抗（不図示）を介して駆動信号（パルス信号）を印加する。そして、スイッチング素子３がオンの間にコイルＬ０に電気エネルギーを蓄積し、スイッチング素子３がオフした際に、コイルＬ０に蓄積されたエネルギーをスイッチング素子３に印加させて耐性を試験する。具体的には、スイッチング素子３のコレクタ－エミッタ間に電界を与え、ゲート層を空乏化させることで、アバランシェ降伏（空乏層内のキャリア発生により電流増加）により欠陥部分をラッチアップ破壊させる。このアバランシェ試験では、低電流・高電圧で高いエネルギーを印加させることができる。

ところで、一般的なスイッチング素子（ＭＯＳＦＥＴやＩＧＢＴ）において、デバイス構造（基板厚みや比抵抗など）によって、アバランシェ保証品と、アバランシェ非保証品の２つの種類が存在する。

アバランシェ保証品では、静耐圧試験やアバランシェ試験を適用することで、欠陥部分に電流集中させて不良検出することが可能である。なお、静耐圧試験とは、負荷（コイル等）を用いずに、ゲートとエミッタを短絡させた状態で、コレクタに電圧を印加して、コレクタに流れる電流（Ｉｃ）をモニタし、耐圧を確認する試験（静特性試験）である。

これに対し、アバランシェ非保証品では、アバランシェ降伏電圧（耐圧）に入った瞬間に、破壊するおそれがあるため、静耐圧試験やアバランシェ試験を適用できない。よって、アバランシェ非保証品のスクリーニング試験としては、スイッチング試験を適用することになる。

なお、スイッチング試験では、素子のターンオフ時に印加される電圧（Ｖｃｅ）と、素子に流れる電流（Ｉｃ）の軌跡を、素子の破壊耐量を示すＲＢＳＯＡ（逆バイアス安全動作領域）の範囲に収めることで、安全を図るようにすることが一般的に行われている。

図４は、ＲＢＳＯＡの説明図である。横軸はコレクタ－エミッタ間電圧（Ｖｃｅ）であり、縦軸はコレクタ電流（Ｉｃ）である。図に示すように、電流が大きい場合はラッチアップによる破壊が顕著になり、電圧が大きい場合はアバランシェによる破壊が顕著になる。また、電流、電圧がともに大きい場合は発熱による破壊が顕著になる。

アバランシェ非保証品では、スイッチング試験を適用して、ＲＢＳＯＡが製品規格よりも広い範囲（例えば図４の斜線部分）であることを確認することになる。すなわち、製品規格以上の条件のスイッチング試験を適用する必要がある。

図５は、比較例における試験波形の一例を示す図である。図５において、時刻ｔ０より前では、スイッチング素子３がオフの状態である。

時刻ｔ０でゲート－エミッタ間電圧（Ｖｇｅ）が閾値（Ｖｔｈ）よりも高くなりスイッチング素子３がオンする。それとともに、電圧Ｖｃｅはほぼ０となり、コレクタ電流Ｉｃが増加する。時刻ｔ１で、電圧（Ｖｇｅ）が閾値（Ｖｔｈ）よりも低くなることでスイッチング素子３がオフとなる。また、時刻ｔ１で電流Ｉｃはピーク値Ｉｃｐとなり、それ以降低下していく。また、時刻ｔ１から電圧Ｖｃｅが急激に増加し、時刻ｔ２で最大になる。そして、時刻ｔ３で時刻ｔ０より前と同じ状態に戻る。このような波形の試験を行うことで、欠陥部分に電流集中させることができ、不良検出できる。

なお、図５の電流Ｉｃのピーク値（Ｉｃｐ）は以下の式（１）で求めることができる。
Ｉｃｐ＝Ｖｃｃ×Ｔｏｎ／Ｌ ・・・（１）
ここで、Ｌ：コイルのインダクタンス
Ｔｏｎ：スイッチング素子３が駆動信号によってオンする時間

このような波形の試験で不良検出力を上げるには、大電流での試験が効果的であるが、大電流とすることにより、破壊のダメージが大きくなるおそれがある。

図６Ａは、良品のターンオフ時のＩ－Ｖ特性の一例を示す図であり、図６Ｂは、不良品のターンオフ時のＩ－Ｖ特性の一例を示す図である。なお、図に示す電流は、スイッチング素子３のコレクタ電流（Ｉｃ）であり、電圧は、コレクタ－エミッタ間の電圧（Ｖｃｅ）である。

良品では、ゲート電圧が低下してスイッチング素子３がオフになることにより、時刻ｔａで電圧（Ｖｃｅ）が上昇し、その後、時刻ｔｂで電流が低下し始め、時刻ｔｃで電流が流れなくなる。ここで、図の電流の値は、スイッチング素子３のエミッタに接触したプローブ２０ｂ全体に流れる電流の合計であり、各プローブ２０ｂには、本数に応じた電流が均等に流れる。例えば、時刻ｔｂにおける電流値が４４０Ａでプローブ２０ｂの数が２０本の場合、１本のプローブ２０ｂには２２Ａの電流が流れる。

これに対し、不良品では、ゲート電圧が低下してスイッチング素子３がオフになって電圧（Ｖｃｅ）が上昇している途中の時刻ｔｄ（ｔａ＜ｔｄ＜ｔｂ）で素子が破壊し、短絡が生じている（電圧がほぼ０Ｖになっている）。そして、時刻ｔｄで電圧が０Ｖになった後にも、電流（Ｉｃ）はしばらく（時刻ｔｅまで）流れ続けている。このように短絡が発生した場合、複数のプローブ２０ｂには均等に電流が流れず、壊れた箇所に近接するプローブ２０ｂに集中して電流が流れる。例えば、上記のように短絡発生前に４４０Ａの電流が流れていた場合、短絡発生後は１本のプローブ２０ｂに４４０Ａ流れることになる。

このように、スイッチング素子３内に短絡が発生すると、ショート電流の局所的な集中によって、スイッチング素子３が溶融するおそれがあり、また、プローブ２０の先端やステージ４０に悪影響を与えるおそれがある。

図７Ａ及び図７Ｂは、スイッチング素子３が溶融した場合の一例を示す図である。なお、図７Ｂの上側は、ステージ４０を上から見た図であり、図７Ｂの下側は、ステージ４０を横から見た図である。

図７Ａでは、プローブ２０（具体的にはプローブ２０ｂ）の先端に溶融物Ｓが付着している。この溶融物Ｓは、電流の局所的な集中によってスイッチング素子３の構成部材（例えばシリコン）が溶融して形成されたものである。そして、このような溶融物Ｓが付着したプローブ２０を用いて、別のスイッチング素子３の試験を行うと、そのスイッチング素子３のおもて面にクラック等の損傷が発生するおそれがある。また、プローブ２０の先端自体が溶融（変形）したりするなど、他の不具合が発生するおそれもある。

図７Ｂでは、ステージ４０上に局所的に溶融物Ｓが付着している。このようにステージ４０に溶融物Ｓが付着した場合、溶融物Ｓによってステージ４０上の平滑性、平坦性が失われる。また、次に評価するスイッチング素子３をステージ４０に載置しただけで、スイッチング素子３が損傷を受けるおそれがある。

このため、プローブ２０やステージ４０のメンテナンス（研磨等）や交換を高い頻度で行うことが必要になり、設備停止によるロス（稼働率低下）、メンテナンスや交換に伴う人件費、交換材料の費用発生などの問題が生じる。なお、試験回路１０には、電流遮断用素子２が設けられており、異常が発生した場合にスイッチング素子３への電流が遮断されるようになっているが、遮断するまでに時間がかかるおそれがあり、素子のダメージを完全になくすことは困難である。

このように、アバランシェ非保証品では、スクリーニング試験として、大電流でのスイッチング試験が効果的であるが、不良品（欠陥）があった場合、素子の破壊のダメージが大きく、上述したようにプローブ２０やステージ４０の交換が必要になり、稼働率が低下するおそれがある。よって、低い電流で、電圧をコントロールできる試験を行うことが望ましい。

そこで、以下に示す本実施形態では、低い電流で、高いエネルギーを欠陥部分に与えることが出来るようにしている。これにより、アバランシェ試験と等価な試験可能とし、破壊による影響を抑制しつつ適切な評価を行えるようにしている。

＝＝＝＝＝第１実施形態＝＝＝＝＝
図８は、第１実施形態の試験回路１を含むシステム構成を示す図である。また、図９は、第１実施形態の試験回路１を示す回路図である。なお、図８及び図９において、比較例（図１、図３）と同一構成の部分には同一符号を付し、説明を省略する。また、図９において、破線で囲まれた部位（スイッチング素子３、プローブ２０ａ，２０ｂ、ステージ４０）を除いた部分が、試験回路１に相当する。また、本実施形態においてもスイッチング素子３は、ＩＧＢＴであるが、これには限られず、例えばＭＯＳＦＥＴでもよい。なお、スイッチング素子３のゲートは、「制御電極」に相当し、コレクタ（ＭＯＳＦＥＴの場合ドレイン）は、「電源側電極」に相当し、エミッタ（ＭＯＳＦＥＴの場合ソース）は、「接地側電極」に相当する。

第１実施形態の試験回路１は、端子ＴＡ～ＴＧと、コイルＬ１と、回生ダイオードＤ０と、スイッチＳＷ０と、電流遮断用素子２と、クランプ回路６と、を備えている。なお、第１実施形態においても、試験回路１を構成する各部材が１つの基板に設けられていてもよいし、複数の基板に分かれて設けられていてもよい。

端子ＴＡ～ＴＧは、比較例と同じ端子である。なお、端子ＴＣは、スイッチング素子３の駆動信号（パルス信号）が入力される「第１端子」に相当し、端子ＴＦ（及び端子ＴＤ）は、スイッチング素子３のエミッタに接続される「第２端子」に相当する。また、端子ＴＧは、スイッチング素子３のゲートに接続される「第３端子」に相当し、端子ＴＥは、スイッチング素子３のコレクタに接続される「第４端子」に相当する。また、端子ＴＡは、電源電圧Ｖｃｃが印加される「第５端子」に相当する。

コイルＬ１は、比較例のコイルＬ０と同様に、端子ＴＡとスイッチング素子３との間に設けられた負荷（誘導性負荷）である。ただし、コイルＬ１は、インダクタンスの値がコイルＬ０と異なっている。具体的には、前述した式（１）に基づいて、電流Ｉｃのピーク値Ｉｃｐが、コイルＬ０よりも小さくなるように、インダクタンスの値が定められている。

クランプ回路６は、駆動信号によってスイッチング素子３がオフされる際に、コレクターエミッタ間の電圧（Ｖｃｅ）が所定電圧（耐圧）を超えないように保護する回路である。また、クランプ回路６は、クランプの動作を行う際、試験装置１００から入力される駆動信号にかかわらず、スイッチング素子３をオン状態にする。クランプ回路６は、端子ＴＦと端子ＴＥの間においてスイッチング素子３と並列に設けられている。また、クランプ回路６は、端子ＴＣと端子ＴＧにも接続されている。図９に示すように、クランプ回路６は、ダイオードＤ１，Ｄ２、及び抵抗Ｒ１，Ｒ２を備えている。

ダイオードＤ１は、クランプ回路６のクランプ電圧生成用のダイオードであり、端子ＴＥと端子ＴＧの間に設けられている。ダイオードＤ１のカソードは、端子ＴＥに接続されている。なお、ダイオードＤ１には、スイッチング素子３の耐圧よりも低い耐圧（後述する電圧Ｖ２）のものが選定されて用いられている。なお、図中では、ダイオードＤ１は１つであるが、所望の耐圧となるように、複数でも良い（つまり、端子ＴＥとダイオードＤ２の間にダイオードＤ１が複数設けられていても良い）。

ダイオードＤ２は、逆流防止用のダイオードであり、ダイオードＤ２のアノードは、ダイオードＤ１のアノードに接続され、カソードは端子ＴＧに接続されている。なお、ダイオードＤ１は、「第１ダイオード」に相当し、ダイオードＤ２は、「第２ダイオード」に相当する。

抵抗Ｒ１及び抵抗Ｒ２は、端子ＴＧ（換言するとスイッチング素子３のゲート）に電圧を発生させるための抵抗であり、端子ＴＧと、端子ＴＦ（及び端子ＴＤ）の間に直列に接続されている。また、抵抗Ｒ１と抵抗Ｒ２との接続点は、端子ＴＣに接続されている。なお、抵抗Ｒ１は、「第１抵抗」に相当し、抵抗Ｒ２は、「第２抵抗」に相当する。

次に、試験回路１を用いたスクリーニング試験について説明する。

ここでは、図のようにスイッチＳＷ１をオフにして、比較例と同様の試験を行う。

図１０は、第１実施形態の試験波形の一例を示す図である。図において、Ｖｇｅは、スイッチング素子３のゲート－エミッタ間電圧であり、また、Ｖｃｅは、スイッチング素子３のコレクタ－エミッタ間電圧であり、Ｉｃは、スイッチング素子３のコレクタ電流である。

電圧Ｖｇｅ及び電圧Ｖｃｅは、時刻ｔ０～時刻ｔ１で図５（比較例）と同じ波形である。スイッチング素子３は、時刻ｔ０で駆動信号によってオンされることで、電圧Ｖｇｅが閾値Ｖｔｈよりも高い電圧Ｖ１になっている。換言すると、クランプ回路６は、端子ＴＣに入力される駆動信号に基づいてスイッチング素子３がオンされる際、端子ＴＧの電圧を閾値Ｖｔｈよりも高い電圧Ｖ１にする。また、駆動信号によって時刻ｔ１でスイッチング素子３はオフされるが、後述するようにクランプ回路６の動作により、スイッチング素子３のゲートには閾値Ｖｔｈ以上の電圧Ｖ３が印加され、オンの状態が続いている。

本実施形態の試験回路１では、クランプ回路６のダイオードＤ１の耐圧（ここでは時刻ｔ２ａにおける電圧Ｖ２）が、スイッチング素子３の耐圧よりも低い。このため、時刻ｔ１で電圧Ｖｃｅが上昇した際、電圧Ｖ２でダイオードＤ１が先にブレークダウンし、スイッチング素子３を保護する。また、ダイオードＤ１がブレークダウンすることにより、ダイオードＤ２を介して抵抗Ｒ１，Ｒ２に電流が流れる。これにより、端子ＴＧに閾値Ｖｔｈ以上の電圧Ｖ３が発生する。この電圧Ｖ３がスイッチング素子３のゲートに印加されることにより、スイッチング素子３は、時刻ｔ２ａ～ｔ２ｂの期間、駆動信号に関わらずオンとなる。時刻ｔ２ｂ手前で電圧Ｖｇｅが電圧Ｖ３よりも低くなりスイッチング素子３はオフになり、時刻ｔ２ｂで電圧Ｖｃｅが電圧Ｖ２よりも低くなりクランプ回路６によるクランプの動作が終了する。そして、時刻ｔ３で元の（オフ状態の）電圧Ｖｃｅの値になる。なお、本実施形態において、電圧Ｖ１は「第１電圧」に相当し、電圧Ｖ２は「第２電圧」に相当し、電圧Ｖ３は「第３電圧」に相当する。

図１０に示すように、本実施形態では、コイルＬ１のインダクタンスの設定により、比較例と比べて、時刻ｔ１における電流Ｉｃのピーク値（Ｉｃｐ）が小さい。このピーク値Ｉｃｐは、１本のプローブ２０を接触させてスイッチング素子３に通電を行った時に、スイッチング素子３が溶融しない値となるように定めることが望ましい。これにより、スイッチング素子３に欠陥がある場合に、電流集中によってその欠陥部分が破壊しても、図７Ａ，７Ｂのように、プローブ２０やステージ４０に溶融物Ｓが付着しないようにできる。本実施形態の試験回路１では、コイルＬ１によって電流Ｉｃのピーク値Ｉｃｐを小さくしており、また、クランプ回路６によって端子ＴＥの電圧（クランプ電圧）をコントロールできるので、スイッチング素子３の破壊による影響を抑制できる。よって、ステージ４０やプローブ２０の交換やメンテの回数を減らすことができ、稼働率の向上を図ることができる。

このように、クランプ回路６は、スイッチング素子３の耐圧よりも低い電圧Ｖ２でクランプしつつ、スイッチング素子３をオンにして電流（低電流）を流すことで、コイルＬ１に蓄えられたエネルギーを消費させる。これにより、本実施系形態の試験回路１では、スイッチング素子３に適度なストレスを与えることができ、アバランシェ非保証品のスイッチング素子３に対して、アバランシェ試験と同等の低電流・高電圧の試験を行なうことが可能となる。よって、スイッチング素子３を適切に評価することができる。

＝＝＝＝＝第２実施形態＝＝＝＝＝
スイッチング素子の耐圧は、常に一定ではなく、製造バラツキなどで素子（チップ）ごとに異なる。クランプ電圧が一定であると、スイッチング素子の耐圧との関係が逆転するおそれがあり、逆転した場合、先にスイッチング素子がブレークダウンするため正確な評価を行うことができない。そこで、第２実施形態では、クランプ電圧を変更できるようにしている。

図１１は、第２実施形態のクランプ回路６Ａの回路図である。なお、クランプ回路６Ａ以外の構成は第１実施形態と同じであるので図示及び説明を省略する。
第２実施形態のクランプ回路６Ａは、スイッチＳＷＡ～ＳＷＣ、ダイオードＤ１Ａ～Ｄ１Ｃ、ダイオードＤ２Ａ～Ｄ２Ｃ、及び抵抗Ｒ１，Ｒ２を備えている。

スイッチＳＷＡとダイオードＤ１ＡとダイオードＤ２Ａ、スイッチＳＷＢとダイオードＤ１ＢとダイオードＤ２Ｂ、及びスイッチＳＷＣとダイオードＤ１ＣとダイオードＤ２Ｃは、それぞれ直列に接続されている。また、直列接続された上記の組み合わせは、端子ＴＥと端子ＴＧの間に並列に配置されている。

ダイオードＤ１Ａ～Ｄ１Ｃは、クランプ電圧設定用のダイオードであり、それぞれ耐圧の異なるダイオードである。本実施系形態では、ダイオードＤ１Ａ～Ｄ１Ｃの耐圧は、Ｄ１Ａ＜Ｄ１Ｂ＜Ｄ１Ｃの関係であるとする。なお、ダイオードＤ１Ａ～Ｄ１Ｃのうちの何れか１つは「第１ダイオード」に相当し、それ以外の１つは「第３ダイオード」に相当する。

ダイオードＤ２Ａ～Ｄ２Ｃは、第１実施形態のダイオードＤ２と同様の逆流防止用のダイオードである。

スイッチＳＷ１～スイッチＳＷ３は、端子ＴＥとダイオードＤ１Ａ～Ｄ１Ｃとの間の導通・非導通を切り替えるスイッチである。例えば、スイッチＳＷＡをオンにし、スイッチＳＷＢ，ＳＷＣをオフにすると、端子ＴＥにダイオードＤ１Ａが接続（換言すると、端子ＴＥと端子ＴＧの間にダイオードＤ１ＡとダイオードＤ２Ａの組み合わせが接続）されることになる。なお、スイッチＳＷＡ～ＳＷＣは、「接続回路」に相当する。

次に、第２実施形態のクランプ回路６Ａを用いた試験方法について説明する。
図１２は、第２実施形態の試験方法を説明するためのフロー図である。

まず、スイッチング素子３のコレクタに電圧をかけて耐圧を評価する静耐圧試験を行う（ステップＳ１０：第１試験ステップ）。

図１３は、静耐圧試験の試験結果の一例である。図１３の横軸はコレクタに印加する電圧（コレクタ－エミッタ間電圧（Ｖｃｅ）であり、縦軸はコレクタに流れる電流である。なお、静耐圧試験では、図に示すように、電圧Ｖｃｅを上げていった際に、或るところ（例えば図の矢印付近）で一度ピーク（静耐圧）に達し、一度下がる。正常であれば、電圧は再度増加していくが、壊れると、図のように、電圧Ｖｃｅは増加せず電流Ｉｃが増大する。前述したようにアバランシェ非保証品では耐圧に達した瞬間に破壊するおそれがあるので、電圧を上げていき、電流（Ｉｃ）が、低い範囲（例えば数ｍＡ以下の範囲）で、電圧と電流の関係が変化する（傾きが変わる）電圧を求める。本実施形態では電流Ｉｃが一点鎖線の値となる電圧を検出している。

図１３の試験結果は、複数（ここでは３つ）のスイッチング素子３について行った結果を示している。図に示すように、製造バラツキなどにより、耐圧（静耐圧）が異なっており、一点鎖線における電圧も異なっている（Ｖａ＜Ｖｂ＜Ｖｃ）。

次に、静耐圧試験の試験結果に基づいて、クランプ回路６ＡのスイッチＳＷ１～ＳＷ３の切り替えを行う（ステップＳ１１：選定ステップ）。換言すると、端子ＴＥに接続するダイオードをダイオードＤ１Ａ～Ｄ１Ｃから選定する。これにより、端子ＴＥのクランプ電圧（耐圧）が切り替えられる。

図１４は、スイッチング素子３の耐圧と、ダイオードＤ１Ａ～Ｄ１Ｃの耐圧の関係を示す図である。ここでは、ダイオードＤ１Ａの耐圧がＶ２ａ，ダイオードＤ１Ｂの耐圧がＶ２ｂ，ダイオードＤ１Ｃの耐圧がＶ２ｃ（Ｖ２ａ＜Ｖ２ｂ＜Ｖ２ｃ）であることとする。またＶ２ａはＶａより低く、Ｖ２ｂはＶｂよりも低く、Ｖ２ｃはＶｃよりも低いとする。

例えば、被検体のスイッチング素子３の耐圧がＶｂである場合、Ｖｂよりも耐圧の低いダイオード（この場合、ダイオードＤ１Ｂ）を選定するようにスイッチＳＷ１～スイッチＳＷ３のオンオフの切り替えを行う。すなわち、スイッチＳＷＢをオンにし、スイッチＳＷＡ，ＳＷＣをオフにする。

そして、第１実施形態と同様に、スイッチング素子３のスクリーニング試験を実行する（Ｓ１２：第２試験ステップ）。

このように、ダイオードＤ１Ａ～Ｄ１Ｃを設けて、端子ＴＥとの接続を切り替えできるようにすることで、クランプ電圧を変更することが可能である。なお、本実施形態では、３つのダイオード（ダイオードＤ１Ａ～Ｄ１Ｃ）を並列に設けているが、３つには限られず、複数であればよい。ただし、ダイオードの数が多いほど、耐圧（クランプ電圧）の設定数を増やすことができる。

≪変形例≫
図１５は、第２実施形態の変形例のクランプ回路６Ｂの回路図である。なお、この変形例においても、クランプ回路６Ｂ以外の構成は第１実施形態（図９）と同じであるので図示及び説明を省略する。また、第１実施形態（図９）と同一構成の部分には同一符号を付し説明を省略する。

変形例のクランプ回路６Ｂは、ダイオードＤ１１～Ｄ１４と、スイッチＳＷ１～ＳＷ１４を備えている。ダイオードＤ１１～Ｄ１４は、端子ＴＥと、逆流防止用のダイオードＤ２の間に直列に接続されている。ダイオードＤ１１～Ｄ１４のそれぞれの耐圧は、異なっていても良いし、同じでもよい。また、本実施系形態では、４つのダイオード（ダイオードＤ１１～Ｄ１４）を直列に接続していえるがこれには限られず、複数であればよい。なお、ダイオードＤ１１～Ｄ１４のうちの何れか１つ（例えばダイオードＤ１１）は「第１ダイオード」に相当し、それに直列接続されたダイオード（例えばダイオードＤ１２）は「第４ダイオード」に相当する。

スイッチＳＷ１～ＳＷ４は、それぞれ、ダイオードＤ１１～Ｄ１４と並列に設けられている。そして、スイッチＳＷ１～ＳＷ４のオンオフの切り替えに応じて、端子ＴＥ（スイッチング素子３のコレクタ）のクランプ電圧を設定することができる。本実施形態では、ダイオードＤ１１～Ｄ１４に対して、それぞれスイッチ（スイッチＳＷ１～ＳＷ４）が並列に設けられているが、これには限られず、少なくとも１つ設けられていればよい。これにより、スイッチの切り替えによりクランプ電圧を変更できる。

この変形例のように、複数のダイオードを直列に接続して、並列接続されたスイッチのオンオフによって、端子ＴＥのクランプ電圧を変更するようにしてもよい。
端子ＴＥのクランプ電圧を変更する他の方法としては、第１実施形態において、クランプ回路６のダイオードＤ１を耐圧が異なるダイオードと置き換え可能としてもよい。

＝＝＝＝＝まとめ＝＝＝＝＝
以上、本発明の一実施形態である試験回路１について説明した。試験回路１は、スイッチング素子３のスクリーニング試験を行う際に用いられる試験回路であり、スイッチング素子３をオンオフするための駆動信号が入力される端子ＴＣと、スイッチング素子３のエミッタに接続される端子ＴＦと、スイッチング素子３のゲートに接続される端子ＴＧと、スイッチング素子３のコレクタに接続される端子ＴＥと、端子ＴＥと端子ＴＦの間に接続されるクランプ回路６とを有している。
そして、クランプ回路６は、駆動信号に基づいてスイッチング素子３がオンされる際、端子ＴＧの電圧をスイッチング素子３の閾値よりも高い電圧Ｖ１にし、駆動信号に基づいてスイッチング素子３がオフされる際、端子ＴＥの電圧をスイッチング素子３の耐圧よりも低い電圧Ｖ２にクランプしつつ、端子ＴＧの電圧を、スイッチング素子３の閾値Ｖｔｈと電圧Ｖ１との間の電圧Ｖ３にする。
これにより、アバランシェ非保証品の被検体（スイッチング素子３）に対し、アバランシェ試験と同等の低電流・高電圧の試験が可能となるので、スイッチング素子３を適切に評価することができる。

また、クランプ回路６は、端子ＴＥの電圧を電圧Ｖ２にクランプするために端子ＴＥと端子ＴＧとの間に設けられたダイオードＤ１と、ダイオードＤ１と端子ＴＦの間に設けられた抵抗Ｒ１と、を有している。これにより、端子ＴＥの電圧を電圧Ｖ２にクランプしつつ、端子ＴＧに電圧Ｖ３を印加してスイッチング素子３をオンさせることができる。

また、クランプ回路６は、ダイオードＤ１のアノード側にアノードが接続され、カソードが端子ＴＧに接続されたダイオードＤ２を有している。これにより、駆動信号によってスイッチング素子３をオンさせる際に、逆流を防止することができる。

また、クランプ回路６は、ダイオードＤ２のカソードと、抵抗Ｒ１との間に接続された抵抗Ｒ２を有する。これにより、スイッチング素子３のゲートに印加される電圧を制御しやすくできる。

また、第２実施形態のクランプ回路６Ａは、ダイオードにＤ１Ａに並列接続され、ダイオードにＤ１Ａとは耐圧の異なるダイオード（ダイオードＤ１Ｂ，Ｄ１Ｃ）と、端子ＴＥに、ダイオードにＤ１Ａ～Ｄ１Ｃを接続する接続回路（スイッチＳＷＡ～ＳＷＣ）を有している。これにより、クランプ電圧を変更することができ、より正確な評価を行うことが可能である。

また、第２実施形態の変形例のクランプ回路６Ｂは、ダイオードＤ１１に直列接続されたダイオードＤ１２と、ダイオードＤ１１に並列に接続されたスイッチＳＷ１を有している。これにより、クランプ電圧を変更することができ、より正確な評価を行うことが可能である。

また、試験回路１は、電源電圧Ｖｃｃが印加される端子ＴＡと、端子ＴＡとスイッチング素子３のコレクタとの間に設けられたコイルＬ１とを有している。これにより、試験の際に、コイルＬ１に蓄えられたエネルギーをスイッチング素子３に印加することが出来る。また、コイルＬ１のインダクタンスの設定により、ピーク値Ｉｃｐの値を低くでき、スイッチング素子３が破壊した際に溶融しないようにできる。

また、第２実施形態の試験方法は、スイッチング素子３の耐圧を評価する静耐圧試験を行うステップＳ１０と、静耐圧試験の結果に基づいて、端子ＴＥの電圧がスイッチング素子の耐圧よりも低くなるようにダイオードＤ１Ａ～Ｄ１Ｃを選定するステップＳ１１と、選定されたダイオードを用いてスクリーニング試験を行うステップＳ１２を有している。これにより、クランプ電圧を変更することができ、より正確な評価を行うことが可能である。

上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。また、本発明は、その趣旨を逸脱することなく、変更や改良され得るとともに、本発明にはその等価物が含まれるのはいうまでもない。

１ 試験回路
２ 電流遮断用素子
３ スイッチング素子
３ａ ゲート電極
３ｂ エミッタ電極
３ｃ コレクタ電極
６，６Ａ，６Ｂ クランプ回路
１０ 試験回路
２０，２０ａ，２０ｂ プローブ
３０ コンタクトブロック
４０ ステージ
１００ 試験装置
Ｌ０，Ｌ１ コイル
Ｄ０ 回生ダイオード
Ｄ１，Ｄ１Ａ～Ｄ１Ｃ，Ｄ１１～Ｄ１４ ダイオード
Ｄ２，Ｄ２Ａ～Ｄ２Ｃ ダイオード
Ｒ１，Ｒ２ 抵抗
ＳＷ０，ＳＷＡ～ＳＷＣ，ＳＷ１～ＳＷ４ スイッチ
ＴＡ～ＴＧ 端子

Claims (8)

1. スイッチング素子の試験を行う際に用いられる試験回路であって、
   前記スイッチング素子をオンオフするための駆動信号が入力される第１端子と、
   前記スイッチング素子の接地側電極に接続される第２端子と、
   前記スイッチング素子の制御電極に接続される第３端子と、
   前記スイッチング素子の電源側電極に接続される第４端子と、
   前記第２端子と前記第４端子の間に接続されるクランプ回路と、
   を備え、
   前記クランプ回路は、
   前記駆動信号に基づいて前記スイッチング素子がオンされる際、前記第３端子の電圧を前記スイッチング素子の閾値よりも高い第１電圧にし、
   前記駆動信号に基づいて前記スイッチング素子がオフされる際、前記第４端子の電圧を前記スイッチング素子の耐圧よりも低い第２電圧にクランプしつつ、前記第３端子の電圧を前記閾値と前記第１電圧との間の第３電圧にする、
   試験回路。
2. 請求項１に記載の試験回路であって、
   前記クランプ回路は、
   前記第４端子の電圧を前記第２電圧にクランプするために前記第４端子と前記第３端子との間に設けられた第１ダイオードと、
   前記第１ダイオードと前記第２端子の間に設けられた第１抵抗と、
   を有する試験回路。
3. 請求項２に記載の試験回路であって、
   前記第１ダイオードのアノード側にアノードが接続され、カソードが前記第３端子に接続された第２ダイオードを有する、
   試験回路。
4. 請求項３に記載の試験回路であって、
   前記第２ダイオードの前記カソードと前記第１抵抗との間に接続された第２抵抗を有する、
   試験回路。
5. 請求項２～４の何れか一項に記載の試験回路であって、
   前記第１ダイオードに並列接続され、前記第1ダイオードとは耐圧の異なる第３ダイオードと、
   前記第４端子に、前記第１ダイオード又は前記第３ダイオードを接続する接続回路と、
   を有する試験回路。
6. 請求項２～４の何れか一項に記載の試験回路であって、
   前記第１ダイオードに直列接続された第４ダイオードと、
   少なくとも、前記第１ダイオードに並列に接続されたスイッチと、
   を有する試験回路。
7. 請求項１～６の何れか一項に記載の試験回路であって、
   電源電圧が印加される第５端子と、
   前記第５端子と、前記スイッチング素子の前記電源側電極との間に設けられたコイルと、
   有する試験回路。
8. スイッチング素子をオンオフするための駆動信号が入力される第１端子と、
   前記スイッチング素子の接地側電極に接続される第２端子と、
   前記スイッチング素子の制御電極に接続される第３端子と、
   前記スイッチング素子の電源側電極に接続される第４端子と、
   前記第２端子と前記第４端子の間に接続され、前記第４端子の電圧をクランプするための第１ダイオードと、前記第１ダイオードと前記第２端子の間に設けられた第１抵抗と、を有するクランプ回路と、
   を備えた試験回路を用いて前記スイッチング素子の試験を行う試験方法であって、
   前記スイッチング素子の耐圧を評価する静耐圧試験を行う第１試験ステップと、
   前記静耐圧試験の結果に基づいて、前記第４端子の電圧が前記スイッチング素子の前記耐圧よりも低くなるように前記第１ダイオードを選定する選定ステップと、
   選定された前記第１ダイオードを用いて前記試験を行う第２試験ステップと、
   を有する試験方法。

Images