JP5693380B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5693380B2
JP5693380B2 JP2011120058A JP2011120058A JP5693380B2 JP 5693380 B2 JP5693380 B2 JP 5693380B2 JP 2011120058 A JP2011120058 A JP 2011120058A JP 2011120058 A JP2011120058 A JP 2011120058A JP 5693380 B2 JP5693380 B2 JP 5693380B2
Authority
JP
Japan
Prior art keywords
channel
region
nitride film
memory cell
channel transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011120058A
Other languages
English (en)
Other versions
JP2012248722A (ja
Inventor
平野　有一
有一 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011120058A priority Critical patent/JP5693380B2/ja
Priority to TW101115584A priority patent/TWI545731B/zh
Priority to US13/471,949 priority patent/US8912590B2/en
Priority to CN201210178009.2A priority patent/CN102810542B/zh
Publication of JP2012248722A publication Critical patent/JP2012248722A/ja
Priority to US14/542,253 priority patent/US9190333B2/en
Application granted granted Critical
Publication of JP5693380B2 publication Critical patent/JP5693380B2/ja
Priority to US14/885,925 priority patent/US20160043221A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Description

本発明は、半導体装置およびその製造方法に関し、特に、電界効果トランジスタを有する半導体装置およびその製造方法に関するものである。
フラッシュメモリやＣＰＵ（Central Processing Unit）を内蔵する半導体装置として、たとえばマイクロコンピュータ（Microcomputer）が考えられる。このマイクロコンピュータは、一般に半導体基板上に、多数のＭＯＳ（Metal Oxide Semiconductor）トランジスタが形成された構成を有している。
たとえばフラッシュメモリには、電源を切っても記録情報が残る素子である不揮発性メモリが用いられることが好ましい。またＣＰＵなどの論理回路には、いわゆるｎチャネル型ＭＯＳトランジスタとｐチャネル型ＭＯＳトランジスタとが組み合わせられたＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタが用いられることが好ましい。不揮発性メモリとしては、たとえば特開２００８−４１８３２号公報（特許文献１）に開示された、ＭＯＮＯＳ（Metal Oxide Nitride Oxide Silicon）技術を備えるトランジスタが用いられる。たとえばフラッシュメモリに用いられる、ＭＯＮＯＳ技術を備えるメモリセルをここではＦＭＯＮＯＳ（Flash Metal Oxide Nitride Oxide Semiconductor）メモリセルと称する。すなわちＦＭＯＮＯＳメモリセルとＣＭＯＳトランジスタとを半導体基板上に形成することにより、高機能を有するマイクロコンピュータが形成され、当該マイクロコンピュータは、産業用機械、家電製品、自動車搭載装置などに広く用いられている。
ところで、ＣＭＯＳトランジスタを構成するｎチャネル型およびｐチャネル型のＭＯＳトランジスタのソース／ドレイン間に流れる駆動電流を増加する技術が、以下の非特許文献１に開示されている。非特許文献１においてはStress Proximity Technique（ＳＰＴ）と呼ばれる技術、すなわちｎチャネル型およびｐチャネル型ＭＯＳトランジスタを覆うように、当該ＭＯＳトランジスタのチャネル領域に応力を与える薄膜を形成する技術が開示されている。非特許文献１においては、ＳＰＴを用いたＭＯＳトランジスタにおいては、ゲート電極の側壁絶縁膜を除去することにより、当該応力薄膜がチャネル領域に与える応力をより大きくする旨について記載されている。
特開２００８−４１８３２号公報
X.Chen,S.Fang他、"Stress Proximity Technique for Performance Improvement with Dual Stress Liner at 45nm Technology and Beyond"、2006 Symposium on VLSI Technology Digest of Technical Papers、米国、2006 IEEE、２００６年、1-4244-0005-8/06/$20.00
しかしながら、上記のＳＰＴを適用するために、ＦＭＯＮＯＳメモリセルのゲート電極に形成される側壁絶縁膜を除去しようとすれば、同時にＦＭＯＮＯＳメモリセルを構成する窒化膜（窒化物絶縁体層）が除去されてしまう問題がある。具体的には、ＦＭＯＮＯＳメモリセルを駆動するために電荷を蓄積するシリコン窒化膜が、ＦＭＯＮＯＳメモリセルのゲート電極に形成されるシリコン窒化膜を除去する際に同時に除去される可能性がある。ＦＭＯＮＯＳメモリセルの電荷を蓄積するシリコン窒化膜は、通常ゲート電極の側方および下方の双方に配置される。このうち、ゲート電極の側方に配置される当該シリコン窒化膜が除去されても、ＦＭＯＮＯＳメモリセルの機能上の影響は少ないが、ゲート電極の下方に配置される当該シリコン窒化膜が除去されれば、ＦＭＯＮＯＳメモリセルとしての機能が得られなくなる可能性がある。
すなわち、たとえばウェットエッチングにおいてシリコン窒化膜は上方から順に除去されるため、先にゲート電極の側方の窒化膜が除去され、その後ゲート電極の下方の窒化膜が除去される。ここでウェットエッチングにおけるエッチングレートが速い場合には、側方および下方のすべての窒化膜が除去されてしまう。このためゲート電極の下方の窒化膜が除去されれば、ＦＭＯＮＯＳメモリセルとしての機能が損なわれる。
本発明は、以上の問題に鑑みなされたものである。その目的は、ＦＭＯＮＯＳメモリセルとＣＭＯＳトランジスタが共存する半導体装置において、トランジスタの駆動電流を高めるとともにＦＭＯＮＯＳメモリセルとしての機能を確保する半導体装置およびその製造方法を提供することである。
本発明の一実施例による半導体装置は以下の構成を備えている。
上記半導体装置は、主表面を有する半導体基板と、主表面上に形成された、チャネルを有するＭＯＮＯＳ型メモリセルと、主表面上に形成された、チャネルを有するｎチャネル型トランジスタと、主表面上に形成された、チャネルを有するｐチャネル型トランジスタとを備える半導体装置である。上記ＭＯＮＯＳ型メモリセル、ｎチャネル型トランジスタおよびｐチャネル型トランジスタの上面に接するように窒化膜が形成されている。上記窒化膜はＭＯＮＯＳ型メモリセル、ｎチャネル型トランジスタおよびｐチャネル型トランジスタの各々のチャネルに応力を付加する。上記ＭＯＮＯＳ型メモリセル、ｎチャネル型トランジスタおよびｐチャネル型トランジスタは、それぞれゲート電極を有している。上記ＭＯＮＯＳ型メモリセルのゲート電極の側壁には、第１側壁シリコン酸化膜および第１側壁シリコン窒化膜がこの順に積層されている。上記ｎチャネル型トランジスタのゲート電極の側壁には、第２側壁シリコン酸化膜および第２側壁シリコン窒化膜がこの順に積層されている。上記ｐチャネル型トランジスタのゲート電極の側壁には、第３側壁シリコン酸化膜が形成されている。上記第３側壁シリコン酸化膜は、ｐチャネル型トランジスタのゲート電極の高さ方向に延びる第１領域と、主表面に沿う方向に延びる第２領域とを含む。第１領域と第２領域とは窒化膜に直接接している。
上記半導体装置は、主表面を有する半導体基板と、主表面上に形成された、チャネルを有するＭＯＮＯＳ型メモリセルと、主表面上に形成された、チャネルを有するｎチャネル型トランジスタと、主表面上に形成された、チャネルを有するｐチャネル型トランジスタとを備える半導体装置である。上記ＭＯＮＯＳ型メモリセル、ｎチャネル型トランジスタおよびｐチャネル型トランジスタの上面に接するように窒化膜が形成されている。上記窒化膜はＭＯＮＯＳ型メモリセル、ｎチャネル型トランジスタおよびｐチャネル型トランジスタの各々のチャネルに応力を付加している。上記ＭＯＮＯＳ型メモリセル、ｎチャネル型トランジスタおよびｐチャネル型トランジスタは、それぞれゲート電極を有している。上記ＭＯＮＯＳ型メモリセルのゲート電極の側壁には、第１側壁シリコン酸化膜および第１側壁シリコン窒化膜がこの順に積層されている。上記ｎチャネル型トランジスタのゲート電極の側壁には、第２側壁シリコン酸化膜および第２側壁シリコン窒化膜がこの順に積層されている。上記ｐチャネル型トランジスタのゲート電極の側壁には、第３側壁シリコン酸化膜が形成されている。上記ｐチャネル型トランジスタを覆う窒化膜と第３側壁シリコン酸化膜との間には、第１および第２側壁シリコン窒化膜と同層の膜が形成されていない。
本発明の一実施例による半導体装置の製造方法は以下の工程を備えている。
まず主表面を有する半導体基板が準備される。上記主表面上に、ＭＯＮＯＳ型メモリセルと、ｎチャネル型トランジスタと、ｐチャネル型トランジスタとが形成される。上記半導体装置の製造方法においては、まずＭＯＮＯＳ型メモリセルに電荷を蓄積する窒化物絶縁体層が形成される。上記ＭＯＮＯＳ型メモリセル、ｎチャネル型トランジスタおよびｐチャネル型トランジスタを構成するゲート電極がそれぞれ形成される。各々の上記ゲート電極の側壁面上に側壁シリコン酸化膜および側壁シリコン窒化膜がこの順に形成される。上記側壁シリコン酸化膜および側壁シリコン窒化膜をこの順に形成する工程の後に、ＭＯＮＯＳ型メモリセルが形成される領域およびｎチャネル型トランジスタが形成される領域に保護膜を形成する工程であって、ＭＯＮＯＳ型メモリセルが形成される領域における窒化物半導体層の上面に接するように保護膜が形成される。上記保護膜を形成する工程の後に、保護膜が形成された状態でｐチャネル型トランジスタが形成される領域の側壁シリコン窒化膜が除去される。上記側壁シリコン窒化膜を除去する工程の後に、保護膜が除去される。上記保護膜を除去する工程の後に、ＭＯＮＯＳ型メモリセル、ｎチャネル型トランジスタおよびｐチャネル型トランジスタが形成される領域の上面に接するように、チャネルに応力を付加する窒化膜が形成される。
上記製造方法は、半導体基板の主表面上に、ＭＯＮＯＳ型メモリセルと、ｎチャネル型トランジスタと、ｐチャネル型トランジスタとを備える半導体装置の製造方法である。まずＭＯＮＯＳ型メモリセルに電荷を蓄積する窒化物絶縁体層が形成される。上記ＭＯＮＯＳ型メモリセル、ｎチャネル型トランジスタおよびｐチャネル型トランジスタを構成するゲート電極がそれぞれ形成される。各々のゲート電極の側壁面上に側壁シリコン酸化膜および側壁シリコン窒化膜がこの順に形成される。上記側壁シリコン酸化膜および側壁シリコン窒化膜をこの順に形成する工程の後に、ＭＯＮＯＳ型メモリセル、ｎチャネル型トランジスタおよびｐチャネル型トランジスタが形成される領域の上に、ＭＯＮＯＳ型メモリセルが形成される領域における窒化物絶縁体層の上面に接するように第１窒化膜が形成される。上記第１窒化膜を形成する工程の後に、ＭＯＮＯＳ型メモリセルが形成される領域およびｎチャネル型トランジスタが形成される領域の第１窒化膜上に、第１保護膜が形成される。上記第１保護膜を形成する工程の後に、第１保護膜をマスクとして、ｐチャネル型トランジスタが形成される領域の第１窒化膜および側壁シリコン窒化膜が除去される。上記第１窒化膜および側壁シリコン窒化膜を除去する工程の後に、第１保護膜が除去される。上記第１保護膜を除去する工程の後に、ＭＯＮＯＳ型メモリセル、ｎチャネル型トランジスタおよびｐチャネル型トランジスタが形成される領域の上に、第２窒化膜が形成される。上記第２窒化膜を形成する工程の後に、ｐチャネル型トランジスタが形成される領域の第２窒化膜上に第２保護膜が形成される。上記第２保護膜を形成する工程の後に、第２保護膜をマスクとして、ＭＯＮＯＳ型メモリセルおよびｎチャネル型トランジスタが形成される領域の第２窒化膜が除去される。上記第１窒化膜は、ＭＯＮＯＳ型メモリセルおよびｎチャネル型トランジスタのチャネルに第１応力を付加する。上記第２窒化膜は、ｐチャネル型トランジスタのチャネルに、第１応力とは反対の応力である第２応力を付加する。
本実施例によれば、ＭＯＮＯＳ型メモリセル、ｎチャネル型トランジスタおよびｐチャネル型トランジスタのすべての上面に、上記すべてのチャネルに応力を付加する窒化膜が形成される。このため、ＭＯＮＯＳ型メモリセルのオンオフ比を向上するとともに、ｎチャネル型およびｐチャネル型トランジスタの駆動電流を増加し、当該半導体装置全体の機能を向上することができる。
本実施例の製造方法によれば、ＭＯＮＯＳ型メモリセルを構成する窒化物半導体層の上面が保護膜で覆われた状態で、ｐチャネル型トランジスタの側壁シリコン窒化膜が除去される。このためｐチャネル型トランジスタの側壁シリコン窒化膜の除去時に併せて当該窒化物半導体層が除去される不具合の発生を抑制することができる。またＭＯＮＯＳ型メモリセル、ｎチャネル型トランジスタおよびｐチャネル型トランジスタのすべての上面に、上記すべてのチャネルに応力を付加する窒化膜が形成される。このため上記すべてのメモリセルおよびトランジスタの機能を確保するとともに、ｎチャネル型およびｐチャネル型トランジスタの駆動電流を増加し、ＭＯＮＯＳ型メモリセルのオンオフ比を向上することができる。
本発明の実施の形態１に係る半導体装置の概略平面図である。 図１のＦｌａｓｈメモリおよびＣＰＵが形成される領域における、ＭＯＮＯＳ型メモリセルとｎチャネル型トランジスタと、ｐチャネル型トランジスタとの構成を示す概略断面図である。 図２に示す構成を有する半導体装置の製造方法の第１工程を示す概略断面図である。 図２に示す構成を有する半導体装置の製造方法の第２工程を示す概略断面図である。 図２に示す構成を有する半導体装置の製造方法の第３工程を示す概略断面図である。 図２に示す構成を有する半導体装置の製造方法の第４工程を示す概略断面図である。 図２に示す構成を有する半導体装置の製造方法の第５工程を示す概略断面図である。 図２に示す構成を有する半導体装置の製造方法の第６工程を示す概略断面図である。 図２に示す構成を有する半導体装置の製造方法の第７工程を示す概略断面図である。 図２に示す構成を有する半導体装置の製造方法の第８工程を示す概略断面図である。 図２に示す構成を有する半導体装置の製造方法の第９工程を示す概略断面図である。 図２に示す構成を有する半導体装置の製造方法の第１０工程を示す概略断面図である。 図２に示す構成を有する半導体装置の製造方法の第１１工程を示す概略断面図である。 図２に示す構成を有する半導体装置の製造方法の第１２工程を示す概略断面図である。 図２に示す構成を有する半導体装置の製造方法の第１３工程を示す概略断面図である。 図２に示す構成を有する半導体装置の製造方法の第１４工程を示す概略断面図である。 本発明の比較例に係る半導体装置の製造方法における、図１２に続く工程を示す概略断面図である。 本発明の比較例に係る半導体装置における、図２と同様のＭＯＮＯＳ型メモリセルとｎチャネル型トランジスタと、ｐチャネル型トランジスタとの構成を示す概略断面図である。 本発明の実施の形態２に係る半導体装置における、図２と同様のＭＯＮＯＳ型メモリセルとｎチャネル型トランジスタと、ｐチャネル型トランジスタとの構成を示す概略断面図である。 本発明の実施の形態２に係る半導体装置の製造方法における、図１２に続く工程を示す概略断面図である。 本発明の実施の形態３に係る半導体装置における、図２と同様のＭＯＮＯＳ型メモリセルとｎチャネル型トランジスタと、ｐチャネル型トランジスタとの構成を示す概略断面図である。 本発明の実施の形態３に係る半導体装置の製造方法における、実施の形態１の図３に示す工程に相当する工程を示す概略断面図である。 本発明の実施の形態３に係る半導体装置の製造方法における、実施の形態１の図７に示す工程に相当する工程を示す概略断面図である。 本発明の実施の形態３に係る半導体装置の製造方法における、実施の形態１の図８に示す工程に相当する工程を示す概略断面図である。 本発明の実施の形態３に係る半導体装置の製造方法における、実施の形態１の図９に示す工程に相当する工程を示す概略断面図である。 本発明の実施の形態４に係る半導体装置における、図２と同様のＭＯＮＯＳ型メモリセルとｎチャネル型トランジスタと、ｐチャネル型トランジスタとの構成を示す概略断面図である。 本発明の実施の形態４に係る半導体装置の製造方法における、図１２に続く工程を示す概略断面図である。 本発明の実施の形態４に係る半導体装置の製造方法における、実施の形態１の図１４に示す工程に相当する工程を示す概略断面図である。 本発明の実施の形態４に係る半導体装置の製造方法における、実施の形態１の図１６に示す工程に相当する工程を示す概略断面図である。
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
図１を参照して、本実施の形態の半導体装置ＤＶは、たとえばシリコン単結晶からなる半導体ウェハなどの半導体基板ＳＵＢの主表面上に複数種類の回路が形成されている。一例として、半導体装置ＤＶを構成する回路として、信号入出力回路、ＤＡ−ＡＤコンバータ、電源回路、ＣＰＵ、Ｆｌａｓｈメモリ、およびＳＲＡＭ（Static Random Access Memory）が挙げられる。
半導体装置ＤＶを構成する各回路の役割は以下のとおりである。まず信号入出力回路では、当該半導体装置ＤＶの外部に配置される回路との電気信号の入出力などがなされる。ＤＡ−ＡＤコンバータでは、アナログ信号とデジタル信号との変換が行なわれる。電源回路では半導体装置ＤＶの駆動に必要な電力の供給や、当該電力の制御がなされる。ＣＰＵでは論理回路による論理演算が行なわれる。またＦｌａｓｈメモリやＳＲＡＭではデータの格納が行なわれる。
これらのうち、特にＦｌａｓｈメモリを構成する半導体素子としてはたとえばＦＭＯＮＯＳメモリセルが用いられ、ＣＰＵを構成する半導体素子としてはたとえばｎチャネル型ＭＯＳトランジスタおよびｐチャネル型ＭＯＳトランジスタ、またはこれらを組み合わせたＣＭＯＳトランジスタが用いられる。
図２を参照して、たとえば図１のＦｌａｓｈメモリが形成される領域において、ＭＯＮＯＳ（ＦＭＯＮＯＳ）型メモリセルが形成される領域をＦＭＯＮＯＳ領域と表わす。またたとえば図１のＣＰＵが形成される領域において、ｎチャネル型ＭＯＳトランジスタ（ｎチャネル型トランジスタ）が形成される領域をＮＭＯＳ領域、ｐチャネル型ＭＯＳトランジスタ（ｐチャネル型トランジスタ）が形成される領域をＰＭＯＳ領域と表わす。
図２を参照して、本実施の形態の半導体装置は、ＦＭＯＮＯＳ領域と、ＮＭＯＳ領域と、ＰＭＯＳ領域とを有している。これらの領域のそれぞれはたとえばｐ型不純物を有する半導体基板ＳＵＢに設けられており、たとえばトレンチ分離構造ＳＩよりなる素子分離構造により互いに分離されている。
図２を参照して、ＦＭＯＮＯＳ領域にはＦＭＯＮＯＳ（ＭＯＮＯＳ型メモリセル）が形成されており、ＮＭＯＳ領域にはＮＭＯＳ（ｎチャネル型トランジスタ）が形成されている。またＰＭＯＳ領域にはＰＭＯＳ（ｐチャネル型トランジスタ）が形成されている。ＰＭＯＳは、ｐ型の半導体基板ＳＵＢの表面に形成されるｎ型ウェル領域ＮＷＬ内の主表面に形成される。図２において図示されないが、ＦＭＯＮＯＳおよびＮＭＯＳは半導体基板ＳＵＢの表面に形成されるｐ型ウェル領域内の主表面に形成されることが好ましい。
ここでＦＭＯＮＯＳはｎチャネル型のメモリセルであり、ＮＭＯＳはｎチャネル型のトランジスタである。ＦＭＯＮＯＳは、１対のソース／ドレイン領域としてのｎ型不純物領域ＮＲおよび低濃度ｎ型不純物領域ＮＮＲと、ゲート絶縁膜ＧＩと、コントロールゲート電極ＣＧとを有している。ゲート絶縁膜ＧＩとコントロールゲート電極ＣＧとの積層構造は、ＦＭＯＮＯＳのメモリセルを選択するためのコントロールゲート部として用いられる。またコントロールゲート電極ＣＧに隣接するように、シリコン酸化膜Ｏ１、シリコン窒化膜Ｎ（窒化物絶縁体層）、シリコン酸化膜Ｏ２がこの順に積層された積層絶縁膜と、当該積層絶縁膜の上面に接するメモリゲート電極ＭＧとが形成されている。上記積層絶縁膜とメモリゲート電極ＭＧとの積層構造は、ＦＭＯＮＯＳにデータを記憶させるためのメモリゲート部として用いられる。積層絶縁膜のうち特にシリコン窒化膜Ｎが、ＦＭＯＮＯＳにデータとしての電荷を蓄積する機能を有している。
メモリゲート部の積層絶縁膜は、シリコン酸化膜Ｏ１が半導体基板ＳＵＢの主表面に接するように形成され、シリコン窒化膜Ｎ、シリコン酸化膜Ｏ２がシリコン酸化膜Ｏ１の上に積層されるように形成される。シリコン酸化膜Ｏ１、シリコン窒化膜Ｎおよびシリコン酸化膜Ｏ２は、いずれもメモリゲート電極ＭＧと半導体基板ＳＵＢとの間に挟まれ、半導体基板ＳＵＢの主表面に沿うように延びる領域から、コントロールゲート電極ＣＧとメモリゲート電極ＭＧとに挟まれ、図の上下方向に延びる領域に連なるように延びている。
以上のようにＦＭＯＮＯＳにはコントロールゲート部とメモリゲート部とを有している。コントロールゲート部が当該ＦＭＯＮＯＳを選択するためのトランジスタとして機能し、メモリゲート部が当該ＦＭＯＮＯＳに情報を記憶するためのメモリとして機能する。したがってＦＭＯＮＯＳはＭＯＳトランジスタと不揮発性メモリとの両方の機能を有する。
ＦＭＯＮＯＳにおいては、コントロールゲート部とメモリゲート部とを合わせた全体の領域の外側の側壁に接するように、側壁シリコン酸化膜ＳＷＩおよび側壁シリコン窒化膜ＳＷＮがこの順に積層されている。側壁シリコン酸化膜ＳＷＩおよび側壁シリコン窒化膜ＳＷＮは、半導体基板ＳＵＢの主表面と、コントロールゲート電極ＣＧおよびメモリゲート電極ＭＧの側面との双方を覆うように形成される。
ＮＭＯＳは、１対のソース／ドレイン領域としてのｎ型不純物領域ＮＲおよび低濃度ｎ型不純物領域ＮＮＲと、ゲート絶縁膜ＧＩと、ｎ型ゲート電極ＮＧとを有している。ｎ型ゲート電極ＮＧはたとえばｎ型の不純物を含む多結晶シリコンからなることが好ましい。
ＮＭＯＳにおいては、ゲート絶縁膜ＧＩとｎ型ゲート電極ＮＧとの積層構造の外側の側壁に接するように、側壁シリコン酸化膜ＳＷＩおよび側壁シリコン窒化膜ＳＷＮがこの順に積層されている。側壁シリコン酸化膜ＳＷＩおよび側壁シリコン窒化膜ＳＷＮは、半導体基板ＳＵＢの主表面と、ｎ型ゲート電極ＮＧの側面との双方を覆うように形成される。
ＰＭＯＳは、１対のソース／ドレイン領域としてのｐ型不純物領域ＰＲおよび低濃度ｐ型不純物領域ＰＰＲと、ゲート絶縁膜ＧＩと、ｐ型ゲート電極ＰＧとを有している。ｐ型ゲート電極ＰＧはたとえばｐ型の不純物を含む多結晶シリコンからなることが好ましい。
ＰＭＯＳにおいては、ゲート絶縁膜ＧＩとｐ型ゲート電極ＰＧとの積層構造の外側の側壁に接するように、側壁シリコン酸化膜ＳＷＩが形成されている。側壁シリコン酸化膜ＳＷＩは、半導体基板ＳＵＢの主表面と、ｐ型ゲート電極ＰＧの側面との双方を覆うように形成される。
ＦＭＯＮＯＳ、ＮＭＯＳおよびＰＭＯＳのいずれも、半導体基板ＳＵＢの主表面近傍であってゲート絶縁膜ＧＩの直下の領域は、電界効果によりチャネルが形成されるチャネル領域である。ＦＭＯＮＯＳ、ＮＭＯＳおよびＰＭＯＳの上面に接するように窒化膜（たとえばシリコン窒化膜）が形成されている。具体的には、ＦＭＯＮＯＳおよびＮＭＯＳの上面に接するように窒化膜ＣＳ１が形成されており、ＰＭＯＳの上面に接するように窒化膜ＣＳ２が形成されている。
具体的には、窒化膜ＣＳ１はＦＭＯＮＯＳとＮＭＯＳのゲート電極の上面、ｎ型不純物領域ＮＲの上面、側壁シリコン酸化膜ＳＷＩの上面、ならびに側壁シリコン窒化膜ＳＷＮの上面および側面に接するように形成されている。さらに窒化膜ＣＳ１はＦＭＯＮＯＳとＮＭＯＳに挟まれた領域における半導体基板ＳＵＢの上面を覆うように形成されている。窒化膜ＣＳ２はＰＭＯＳのゲート電極の上面、ｐ型不純物領域ＰＲの上面、側壁シリコン酸化膜ＳＷＩの上面、ならびに側壁シリコン窒化膜ＳＷＮの上面および側面に接するように形成されている。
窒化膜ＣＳ１および窒化膜ＣＳ２はいずれもＳＰＴにより、ＦＭＯＮＯＳ、ＮＭＯＳおよびＰＭＯＳのチャネル領域に応力を付加する、いわゆるコンタクトエッチストッパ膜である。具体的には、窒化膜ＣＳ１はＦＭＯＮＯＳおよびＮＭＯＳのチャネル領域に引張応力を付加し、窒化膜ＣＳ２はＰＭＯＳのチャネル領域に圧縮応力を付加する。ここで窒化膜ＣＳ１、ＣＳ２が付加する引張または圧縮応力は、１ＧＰａ以上であることが好ましい。窒化膜ＣＳ１、ＣＳ２に引張または圧縮応力が生じていること、およびその応力の大きさや方向については、顕微ラマン分光により計測することができる。また窒化膜ＣＳ１の上面に接するように、窒化膜ＣＳ１、ＣＳ２とのエッチング選択比が高い絶縁膜ＳＩＩが形成されている。
ＦＭＯＮＯＳ、ＮＭＯＳおよびＰＭＯＳはいずれも、ソース／ドレイン領域およびゲート電極の上面にシリサイドＳＣが形成されていることが好ましい。シリサイドＳＣは、ｎ型不純物領域ＮＲやゲート電極の表面など、シリコンが露出した領域から、当該表面に交差する方向に一定の深さ分の領域において、当該シリコンがたとえばコバルト（Ｃｏ）、ニッケル（Ｎｉ）と反応して形成されるものである。
次に、図２に示す本実施の形態の半導体装置の製造方法について、図３〜図１６を用いて説明する。
図３を参照して、まずたとえばｐ型不純物を含むシリコン単結晶からなる半導体基板ＳＵＢが準備される。次に半導体基板ＳＵＢの主表面をＦＭＯＮＯＳ領域、ＮＭＯＳ領域およびＰＭＯＳ領域のそれぞれに分けるためのトレンチ分離構造ＳＩが形成される。
具体的には図示されないが、まず半導体基板ＳＵＢの一方（上側）の主表面上に、たとえばシリコン酸化膜からなるパッド酸化膜と、シリコン窒化膜とが順に形成される。次に、通常の写真製版技術およびエッチング技術により、トレンチ分離構造ＳＩが形成される領域におけるパッド酸化膜、シリコン窒化膜、および半導体基板ＳＵＢの一部が除去される。この処理によりトレンチ分離構造ＳＩが形成される領域における半導体基板ＳＵＢの一部には溝が形成される。
次に半導体基板ＳＵＢの主表面および上記の溝を覆うように、たとえばＣＶＤ（Chemical Vapor Deposition）法により、シリコン酸化膜が堆積される。このシリコン酸化膜が上記の溝を充填することにより、トレンチ分離構造ＳＩが形成される。トレンチ分離構造ＳＩが形成された後、半導体基板ＳＵＢの主表面上のパッド酸化膜を残して、たとえばウェットエッチング技術により、シリコン窒化膜およびシリコン酸化膜が除去される。
次に、通常の写真製版技術を用いたパターニングがなされる。具体的には、不純物領域としてのウェルを形成したい領域に開口を有するレジスト膜のパターンが形成される。当該レジスト膜をマスクとして、通常の注入技術により、ｐ型ウェル領域ＰＷＬを形成する領域（ＦＭＯＮＯＳ領域およびＮＭＯＳ領域）における半導体基板ＳＵＢの内部に、ボロン（Ｂ）などのｐ型不純物のイオンが注入される。同様に、ｎ型ウェル領域ＮＷＬを形成する領域（ＰＭＯＳ領域）における半導体基板ＳＵＢの内部には、砒素（Ａｓ）やリン（Ｐ）などのｎ型不純物のイオンが注入される。
たとえば第１段階として、ボロンなどのｐ型不純物が数ｋｅｖ以上数百ｋｅＶ以下、具体的には１０ｋｅＶ以上５００ｋｅＶ以下のエネルギで、平面視において１×１０11ｃｍ-2以上５×１０13ｃｍ-2以下の照射密度で注入されることが好ましい。次に第２段階として、砒素やリンなどのｎ型不純物が、数ｋｅＶ以上数百ｋｅＶ以下、具体的には１０ｋｅＶ以上５００ｋｅＶ以下のエネルギで、平面視において１×１０11ｃｍ-2以上５×１０13ｃｍ-2以下の照射密度で注入されることが好ましい。
なお、特にＮＭＯＳ領域およびＰＭＯＳ領域においては、ｐ型ウェル領域ＰＷＬおよびｎ型ウェル領域ＮＷＬが形成された後にさらに追加の、上記と同様の注入技術（チャネル注入）により不純物のイオンが注入されてもよい。
図３においてはｐ型不純物の注入は点線の矢印で、ｎ型不純物の注入は実線の矢印で示している。また実際には上記のようにｐ型不純物の注入とｎ型不純物の注入とは別のタイミングで行なわれるが、図３においてはこれらをまとめて示している。なお図４以降においては、ｐ型ウェル領域ＰＷＬの図示は省略される。
図４を参照して、上記のパッド酸化膜が除去された後、たとえば熱酸化法を用いて、ゲート絶縁膜ＧＩが半導体基板ＳＵＢの主表面およびトレンチ分離構造ＳＩの上面を覆うように形成される。ゲート絶縁膜ＧＩの厚みは０．５ｎｍ以上１５ｎｍ以下であることが好ましい。ゲート絶縁膜ＧＩ上に、たとえばＣＶＤ法により、多結晶シリコンＧの薄膜が形成される。ここで形成される多結晶シリコンＧの厚みはたとえば１０ｎｍ以上３００ｎｍ以下であることが好ましい。
次に、ＦＭＯＮＯＳ領域に開口を有するレジストパターンＰＨＲが形成された後、通常の写真製版技術により、ＦＭＯＮＯＳ領域における多結晶シリコンＧの内部に、砒素やリンなどのｎ型不純物のイオンが注入される。
図５を参照して、通常の写真製版技術およびエッチング技術により、ＦＭＯＮＯＳ領域における多結晶シリコンＧおよびゲート絶縁膜ＧＩがパターニングされる。これにより、ＦＭＯＮＯＳのコントロールゲート電極ＣＧおよびその下面に接するゲート絶縁膜ＧＩが形成される。
図６を参照して、半導体基板ＳＵＢ、コントロールゲート電極ＣＧおよび多結晶シリコンＧを覆うように、ＦＭＯＮＯＳの積層絶縁膜を形成するためのシリコン酸化膜Ｏ１、シリコン窒化膜Ｎ、シリコン酸化膜Ｏ２がこの順に形成される。具体的には、厚みが１ｎｍ以上１０ｎｍ以下であるシリコン酸化膜Ｏ１がたとえば熱酸化法により形成された後、シリコン酸化膜Ｏ１の上面に接するように厚みが１ｎｍ以上１０ｎｍ以下であるシリコン窒化膜ＮがＣＶＤ法により形成される。その後、シリコン窒化膜Ｎの上面に接するように、厚みが１ｎｍ以上１０ｎｍ以下であるシリコン酸化膜Ｏ２がたとえばＣＶＤ法により形成される。さらにシリコン酸化膜Ｏ２の上面に接するように、たとえばＣＶＤ法により、厚みが１０ｎｍ以上１００ｎｍ以下である多結晶シリコンＧの薄膜が形成される。
図７を参照して、通常の写真製版技術およびエッチング技術により、ＦＭＯＮＯＳ領域における図６の工程において形成された各薄膜が、図７のように積層絶縁膜としてのシリコン酸化膜Ｏ１、シリコン窒化膜Ｎ、シリコン酸化膜Ｏ２、および多結晶シリコンＧがエッチングされたメモリゲート電極ＭＧのパターンとして形成される。以上によりＦＭＯＮＯＳのメモリゲート部が形成される。
次に、ＮＭＯＳおよびＰＮＯＳ領域に開口を有するレジストパターンＰＨＲが形成される。その後、通常の写真製版技術により、ＮＭＯＳ領域における多結晶シリコンＧの内部に、砒素やリンなどのｎ型不純物のイオンが注入され、ＰＭＯＳ領域における多結晶シリコンＧの内部に、ボロンなどのｐ型不純物のイオンが注入される。
図８を参照して、まず通常の写真製版技術およびエッチング技術により、ＮＭＯＳおよびＰＭＯＳ領域における多結晶シリコンＧおよびゲート絶縁膜ＧＩがパターニングされる。これにより、ＮＭＯＳを構成するｎ型ゲート電極ＮＧおよびゲート絶縁膜ＧＩ、ならびにＰＭＯＳを構成するＰＭＯＳのｐ型ゲート電極ＰＧおよびゲート絶縁膜ＧＩが形成される。
次に、通常の注入技術により、ＦＭＯＮＯＳ領域における半導体基板ＳＵＢの主表面にソース／ドレイン領域の一部を形成するための低濃度ｎ型不純物領域ＮＮＲが形成される。このとき、たとえば砒素などのｎ型不純物のイオンが数ｋｅＶ以上数十ｋｅＶ以下、すなわち１ｋｅＶ以上５０ｋｅＶ以下のエネルギで、平面視において１×１０13ｃｍ-2以上５×１０15ｃｍ-2以下の照射密度で注入されることが好ましい。
図９を参照して、通常の注入技術により、ＮＭＯＳ領域における半導体基板ＳＵＢの主表面にソース／ドレイン領域の一部を形成するための低濃度ｎ型不純物領域ＮＮＲが形成される。このとき、たとえば砒素などのｎ型不純物のイオンが数ｋｅＶ以上数十ｋｅＶ以下、すなわち１ｋｅＶ以上５０ｋｅＶ以下のエネルギで、平面視において１×１０14ｃｍ-2以上５×１０14ｃｍ-2以下の照射密度で注入されることが好ましい。同様にＰＭＯＳ領域における半導体基板ＳＵＢの主表面にソース／ドレイン領域を形成するための低濃度ｐ型不純物領域ＰＰＲが形成される。このとき、たとえばフッ化ボロン（ＢＦ2）などのｐ型不純物の分子が数ｋｅＶ以上数十ｋｅＶ以下、すなわち１ｋｅＶ以上５０ｋｅＶ以下のエネルギで、平面視において１×１０14ｃｍ-2以上５×１０14ｃｍ-2以下の照射密度で注入されることが好ましい。
図１０を参照して、ＦＭＯＮＯＳ領域、ＮＭＯＳ領域およびＰＭＯＳ領域に形成されたゲート電極の積層構造の側壁面および上面を覆うように、半導体基板ＳＵＢの主表面上には側壁シリコン酸化膜ＳＷＩを形成するためのシリコン酸化膜、および側壁シリコン窒化膜ＳＷＮを形成するためのシリコン窒化膜ＳＷＮがこの順に積層される。具体的には側壁シリコン酸化膜ＳＷＩを形成するためのシリコン酸化膜が、たとえばＣＶＤ法または熱酸化法により、厚みが１ｎｍ以上１０ｎｍ以下となるように形成された後、側壁シリコン窒化膜ＳＷＮを形成するためのシリコン窒化膜が、たとえばＣＶＤ法により、厚みが５ｎｍ以上５０ｎｍ以下となるように形成される。
図１１を参照して、通常の写真製版技術およびエッチング技術により、図１０の工程において形成されたシリコン酸化膜およびシリコン窒化膜がパターニングされ、側壁シリコン酸化膜ＳＷＩおよび側壁シリコン窒化膜ＳＷＮが形成される。
図１２を参照して、通常の注入技術により、ＦＭＯＮＯＳ領域およびＮＭＯＳ領域における半導体基板ＳＵＢの主表面にソース／ドレイン領域の一部を形成するためのｎ型不純物領域ＮＲが形成される。このとき、たとえば砒素などのｎ型不純物のイオンが数十ｋｅＶ、すなわち１０ｋｅＶ以上５０ｋｅＶ以下のエネルギで、平面視において１×１０15ｃｍ-2以上５×１０15ｃｍ-2以下の照射密度で注入されることが好ましい。また通常の注入技術により、ＰＭＯＳ領域における半導体基板ＳＵＢの主表面にソース／ドレイン領域の一部を形成するためのｐ型不純物領域ＰＲが形成される。このとき、たとえばフッ化ボロンなどのｎ型不純物の分子が数十ｋｅＶ、すなわち１０ｋｅＶ以上５０ｋｅＶ以下のエネルギで、平面視において１×１０15ｃｍ-2以上５×１０15ｃｍ-2以下の照射密度で注入されることが好ましい。
次にゲート電極ＣＧ、ＭＧ、ＮＧ、ＰＧの上面、ならびにｎ型不純物領域ＮＲおよびｐ型不純物領域ＰＲの上面上にシリサイドＳＣが形成される。具体的には、まず図１２に示す各領域の上面を覆うように、図示しない金属膜が形成される。この金属膜は、たとえばコバルト（Ｃｏ）が数ｎｍ以上数十ｎｍ以下で堆積されることにより形成される。また上記コバルトの代わりに、たとえばニッケル（Ｎｉ）が形成されてもよい。このような金属膜の積層構造が、たとえばスパッタリング法などの一般的な金属薄膜形成方法により形成されることが好ましい。
次に、当該半導体基板ＳＵＢが数百℃の温度で数十秒から数分間加熱される、いわゆるアニール処理がなされる。するとｎ型不純物領域ＮＲなどを構成するシリコンの原子と、その上に形成されたコバルトやニッケルの原子とが反応してシリサイドＳＣが形成される。その後、シリサイド化がなされなかった金属膜が、たとえばウェットエッチングなどの処理により除去される。
図１３を参照して、ＦＭＯＮＯＳ、ＮＭＯＳおよびＰＭＯＳを形成する領域を覆うように、半導体基板ＳＵＢの主表面上にシリコン窒化膜ＣＳ１が形成される。このシリコン窒化膜ＣＳ１は、ＣＶＤ法により、ＦＭＯＮＯＳ、ＮＭＯＳおよびＰＭＯＳを形成する領域の上面に接するように形成される。シリコン窒化膜ＣＳ１は引張応力を有しており、形成されるＦＭＯＮＯＳおよびＮＭＯＳのチャネル領域に引張応力を付加するように形成される。シリコン窒化膜ＣＳ１の厚みは１０ｎｍ以上１００ｎｍ以下であることが好ましい。
次にシリコン窒化膜ＣＳ１を覆うように、シリコン窒化膜ＣＳ１、ＣＳ２とのエッチング選択比が高い材料からなる絶縁膜ＳＩＩが形成される。絶縁膜ＳＩＩとしてはたとえば厚みが２ｎｍ以上１０ｎｍ以下のＴＥＯＳ（テトラエトキシシラン）の薄膜が、たとえばＣＶＤ法により形成される。なお絶縁膜ＳＩＩとしてはＴＥＯＳの薄膜の代わりに、たとえば上記と同様の厚みを有するシリコン酸化膜が、ＣＶＤ法により形成されてもよい。
図１４を参照して、まず通常の写真製版技術を用いたパターニングがなされる。具体的には、ＰＭＯＳ領域に開口を有する（ＦＭＯＮＯＳおよびＮＭＯＳ領域の上面を覆う）レジスト膜のパターンＰＨＲ（保護膜）が形成される。当該レジストパターンＰＨＲをマスクとして、通常のエッチング技術により、ＰＭＯＳを形成する領域における絶縁膜ＳＩＩ、シリコン窒化膜ＣＳ１および側壁シリコン窒化膜ＳＷＮが除去される。すなわちここでは、シリコン窒化膜ＣＳ１、絶縁膜ＳＩＩおよび保護膜としてのレジストパターンＰＨＲがＦＭＯＮＯＳ領域のシリコン窒化膜Ｎの上面を覆った状態で、ＰＭＯＳ領域における側壁シリコン窒化膜ＳＷＮが除去される。したがってＦＭＯＮＯＳ領域およびＮＭＯＳ領域における側壁シリコン窒化膜ＳＷＮは維持される。
ＰＭＯＳを形成する領域における側壁シリコン窒化膜ＳＷＮを除去することにより、後に形成される、ＰＭＯＳのチャネル領域に圧縮応力を付加するシリコン窒化膜ＣＳ２とチャネル領域との距離をより短くすることができる。このため、シリコン窒化膜ＣＳ２がＰＭＯＳのチャネル領域に圧縮応力をより効率的に付加することができる。
図１５を参照して、図１４の工程におけるレジストパターンＰＨＲが除去された後、ＦＭＯＮＯＳ、ＮＭＯＳおよびＰＭＯＳを形成する領域を覆うように、半導体基板ＳＵＢの主表面上にシリコン窒化膜ＣＳ２が形成される。このシリコン窒化膜ＣＳ２は、ＣＶＤ法により、ＦＭＯＮＯＳ、ＮＭＯＳおよびＰＭＯＳを形成する領域の上面に接するように形成される。シリコン窒化膜ＣＳ２は圧縮応力を有しており、形成されるＰＭＯＳのチャネル領域に圧縮応力を付加するように形成される。シリコン窒化膜ＣＳ２の厚みは１０ｎｍ以上１００ｎｍ以下であることが好ましい。
図１６を参照して、まず通常の写真製版技術を用いたパターニングがなされる。具体的には、ＦＭＯＮＯＳおよびＮＭＯＳ領域に開口を有するレジストパターンＰＨＲが形成される。当該レジストパターンＰＨＲをマスクとして、通常のエッチング技術により、ＦＭＯＮＯＳおよびＮＭＯＳを形成する領域におけるシリコン窒化膜ＣＳ２が除去される。したがってＰＭＯＳを形成する領域においては、シリコン窒化膜ＣＳ２が残存する。
この処理において絶縁膜ＳＩＩはシリコン窒化膜とのエッチング選択比が高いため、ＦＭＯＮＯＳおよびＮＭＯＳを形成する領域において、その下面に接するシリコン窒化膜ＣＳ１がエッチングされることを抑制するためのストッパとして機能する。したがってＦＭＯＮＯＳおよびＮＭＯＳを形成する領域においては、シリコン窒化膜ＣＳ１および絶縁膜ＳＩＩが残存する。
この後、レジストパターンＰＨＲを除去することにより、図２に示すように、ＦＭＯＮＯＳおよびＮＭＯＳの上面に接するようにそれぞれのチャネルに引張応力を付加するシリコン窒化膜ＣＳ１が、ＰＭＯＳの上面に接するようにはチャネルに圧縮応力を付加するシリコン窒化膜ＣＳ２が、それぞれ形成された半導体装置が形成される。
次に、本実施の形態の比較例としての製造方法である図１７〜図１８を参照しながら、本実施の形態の作用効果について説明する。
図１７を参照して、本実施の形態の比較例においては、図２と同様にＦＭＯＮＯＳ、ＮＭＯＳおよびＰＭＯＳを有する半導体装置の製造方法として、図３〜図１２の各工程の後に、ＦＭＯＮＯＳ、ＮＭＯＳおよびＰＭＯＳ領域のすべての側壁シリコン窒化膜ＳＷＮがたとえば通常のウェットエッチング技術により除去される。このとき側壁シリコン窒化膜ＳＷＮと同時に、ＦＭＯＮＯＳのメモリゲート部を構成し、電荷を蓄積するためのシリコン窒化膜Ｎが上方から除去されることがある。これは側壁シリコン窒化膜ＳＷＮとシリコン窒化膜Ｎとのエッチング選択比が低いためである。すなわちメモリゲート部の積層絶縁膜を構成するシリコン酸化膜Ｏ１およびシリコン酸化膜Ｏ２に挟まれたシリコン窒化膜Ｎが欠落した状態となる。この状態で後工程として本実施の形態と同様にシリコン窒化膜ＣＳ１、ＣＳ２を形成することにより、図１８に示す態様の半導体装置が形成される。
コントロールゲート電極ＣＧとメモリゲート電極ＭＧとの間に挟まれた領域におけるシリコン窒化膜Ｎが除去されても、ＦＭＯＮＯＳの機能上の影響は小さい。しかし当該シリコン窒化膜Ｎはコントロールゲート電極ＣＧとメモリゲート電極ＭＧとの間に挟まれた領域から、メモリゲート電極ＭＧと半導体基板ＳＵＢとの間の領域に連なる形状を有している。このため特にシリコン窒化膜Ｎがエッチングされる速度が速い場合には、コントロールゲート電極ＣＧとメモリゲート電極ＭＧとの間に挟まれた領域におけるシリコン窒化膜Ｎのみならず、メモリゲート電極ＭＧと半導体基板ＳＵＢとの間の領域におけるシリコン窒化膜Ｎも除去される。このような状態になればＦＭＯＮＯＳとして電荷を蓄積する機能が損なわれる。
そこで本実施の形態においては、ＦＭＯＮＯＳ領域の特に積層絶縁膜を構成するシリコン窒化膜Ｎの上面に接するシリコン窒化膜ＣＳ１などの上に、保護膜としてのレジストパターンＰＨＲが形成された状態で、ＰＭＯＳ領域に形成される側壁シリコン窒化膜ＳＷＮが除去される。このようにすれば、ＰＭＯＳ領域の側壁シリコン窒化膜ＳＷＮと併せてシリコン窒化膜Ｎが除去される不具合の発生を抑制することができ、形成されるＦＭＯＮＯＳの情報を記憶する機能を確保することができる。
また本実施の形態においては、ｎチャネル型のトランジスタであるＮＭＯＳにはチャネルに引張応力を付加するシリコン窒化膜ＣＳ１を、ｐチャネル型のトランジスタであるＰＭＯＳにはチャネルに圧縮応力を付加するシリコン窒化膜ＣＳ２を、それぞれ形成することにより、当該半導体装置の電流駆動能力をさらに高めることができる。またＭＯＮＯＳ型メモリセルであるＦＭＯＮＯＳにチャネルに引張応力を付加するシリコン窒化膜ＣＳ１を形成することにより、当該メモリセルのオンオフ比をより高めることができる。
なお本実施の形態においては、ＰＭＯＳについては側壁シリコン窒化膜ＳＷＮを除去することにより、シリコン窒化膜ＣＳ２とチャネル領域との距離をより短くしているのに対し、ＮＭＯＳについては側壁シリコン窒化膜ＳＷＮを維持している。もともとＮＭＯＳにおいて、ＳＰＴによる電流駆動能力の改善効果は１０％以内と小さいため、このようにＮＭＯＳには側壁シリコン窒化膜ＳＷＮが残っていても、問題はない。
（実施の形態２）
本実施の形態は、実施の形態１と比較して、コンタクトエッチストッパ膜の構成および当該部分の製造方法において異なっている。以下、本実施の形態の構成について図１９を用いて説明する。
図１９を参照して、本実施の形態の半導体装置は、図２に示す実施の形態１の半導体装置と比較して、ＰＭＯＳ領域のみならず、ＦＭＯＮＯＳ、ＮＭＯＳおよびＰＭＯＳ領域のすべてにおいて、チャネル領域に圧縮応力を付加するシリコン窒化膜ＣＳ２が形成されている点において異なっている。具体的にはＦＭＯＮＯＳおよびＮＭＯＳ領域においては図２の半導体装置におけるシリコン窒化膜ＣＳ１および絶縁膜ＳＩＩは形成されておらず、これらの代わりにシリコン窒化膜ＣＳ２が形成されている。
なお本実施の形態においては、ＦＭＯＮＯＳおよびＮＭＯＳ領域におけるシリコン窒化膜ＣＳ２にはゲルマニウム（Ｇｅ）やシリコンなどのイオンが注入されることが好ましい。このようにすれば、ｎチャネル型であるＦＭＯＮＯＳおよびＮＭＯＳ領域におけるシリコン窒化膜ＣＳ２が、チャネル領域に付加する圧縮応力を緩和することができる。すなわち本実施の形態においては、ＦＭＯＮＯＳおよびＮＭＯＳ領域におけるシリコン窒化膜ＣＳ２がチャネル領域に付加する圧縮応力が、ＰＭＯＳ領域におけるシリコン窒化膜ＣＳ２がチャネル領域に付加する圧縮応力と比較して小さいことが好ましい。
図１９の半導体装置は以上の点においてのみ図２の半導体装置と異なっており、他の点については図２の半導体装置と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。
次に、図１９に示す本実施の形態の半導体装置の製造方法について、図２０を用いて説明する。
図２０を参照して、本実施の形態における半導体装置の製造方法は、図３〜図１２と同様の工程の後に、図１４の工程と同様に、ＰＭＯＳ領域に開口を有する（ＦＭＯＮＯＳおよびＮＭＯＳ領域の上面を覆う）レジスト膜のパターンＰＨＲ（保護膜）が形成される。当該レジストパターンＰＨＲをマスクとして、通常のエッチング技術により、ＰＭＯＳを形成する領域における側壁シリコン窒化膜ＳＷＮが除去される。すなわちここでは、保護膜としてのレジストパターンＰＨＲがＦＭＯＮＯＳ領域のシリコン窒化膜Ｎの上面を覆った状態で、ＰＭＯＳ領域における側壁シリコン窒化膜ＳＷＮが除去される。したがってＦＭＯＮＯＳ領域およびＮＭＯＳ領域における側壁シリコン窒化膜ＳＷＮは維持される。
図２０の工程におけるレジストパターンＰＨＲが除去された後、ＦＭＯＮＯＳ、ＮＭＯＳおよびＰＭＯＳを形成する領域を覆うように、図１５の工程と同様に半導体基板ＳＵＢの主表面上にシリコン窒化膜ＣＳ２が形成される。このようにして図１９に示す半導体装置が形成される。
なお図示しないが、たとえば通常の注入技術を用いて、ＦＭＯＮＯＳおよびＮＭＯＳ領域に形成されるシリコン窒化膜ＣＳ２に、ゲルマニウムやシリコンなどのイオンを注入してもよい。
次に、本実施の形態の作用効果について説明する。
本実施の形態においても、実施の形態１と同様に、ＰＭＯＳ領域には圧縮応力を付加することが可能なシリコン窒化膜ＣＳ２が形成される。このためＰＭＯＳの電流駆動能力をさらに高めることができる。またＰＭＯＳに側壁シリコン窒化膜ＳＷＮが形成されないため、圧縮応力を付加するシリコン窒化膜ＣＳ２とチャネル領域との距離をより短くすることができる。このため、シリコン窒化膜ＣＳ２がＰＭＯＳのチャネル領域に圧縮応力をより効率的に付加することができる。
本実施の形態において、図２０に示す工程において形成される保護膜としてのレジストパターンＰＨＲは、シリコン窒化膜Ｎに加えて、ＦＭＯＮＯＳおよびＮＭＯＳ領域の側壁シリコン窒化膜ＳＷＮがエッチングされることを抑制する効果を有する。このため側壁シリコン窒化膜ＳＷＮにより、ＦＭＯＮＯＳおよびＮＭＯＳにおけるシリコン窒化膜ＣＳ２とチャネル領域との距離を、より長くすることができる。ＦＭＯＮＯＳおよびＮＭＯＳはｎチャネル型のメモリセル（トランジスタ）であるため、チャネル領域に引張応力を加えることにより電流駆動能力が高められる。したがって側壁シリコン窒化膜ＳＷＮによりＦＭＯＮＯＳおよびＮＭＯＳにおけるシリコン窒化膜ＣＳ２とチャネル領域との距離が長くなれば、シリコン窒化膜ＣＳ２がチャネル領域に付加する圧縮応力をより小さくし、電流駆動能力の低下を抑制することができる。
なお本実施の形態のようにＦＭＯＮＯＳ、ＮＭＯＳおよびＰＭＯＳ領域のすべての領域においてシリコン窒化膜ＣＳ２を形成することにより、実施の形態１のようにシリコン窒化膜ＣＳ１およびＣＳ２が別工程で形成される場合に比べて工程を簡素にすることができる。
本実施の形態は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態２について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に順ずる。
（実施の形態３）
本実施の形態は、実施の形態１と比較して、ＰＭＯＳの構成および当該部分の製造方法において異なっている。以下、本実施の形態の構成について図２１を用いて説明する。
図２１を参照して、本実施の形態においては、ＰＭＯＳにおけるソース領域とドレイン領域とに挟まれたチャネル領域に、ｐ型の不純物領域としてのいわゆる埋め込みチャネルＥＣが形成されている。また本実施の形態においては、ＰＭＯＳを構成するゲート電極がｎ型の不純物を含む多結晶シリコンからなるｎ型ゲート電極ＮＧとなっている。
図２１の半導体装置は以上の点においてのみ図２の半導体装置と異なっており、他の点については図２の半導体装置と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。
次に、図２１に示す本実施の形態の半導体装置の製造方法について、図２２〜図２５を用いて説明する。
図２２を参照して、本実施の形態における半導体装置の製造方法は、図３と同様の工程の後に、通常の注入技術により、ｎ型ウェル領域ＮＷＬ内の半導体基板ＳＵＢの表面の一部に、ボロンなどのｐ型不純物のイオンが注入され、ｐ型の不純物領域が形成される。具体的には、ｎ型ウェル領域ＮＷＬ内の半導体基板ＳＵＢの表面のうち、後に形成されるソースとドレインとに挟まれた領域（チャネル領域が形成される領域）において、ｐ型不純物を含む埋め込みチャネルＥＣが形成される。
図２３を参照して、図２２の工程の後、図４〜図６と同様の工程がなされ、図７の工程と同様にコントロール部およびメモリゲート部が形成される。その後に、ＮＭＯＳおよびＰＮＯＳ領域に開口を有するレジストパターンＰＨＲが形成され、その後、通常の写真製版技術により、ＮＭＯＳおよびＰＭＯＳ領域における多結晶シリコンＧの内部に、砒素やリンなどのｎ型不純物のイオンが注入される。
図２４を参照して、図２３の工程の後、図８の工程と同様に、ＮＭＯＳおよびＰＭＯＳ領域における多結晶シリコンＧおよびゲート絶縁膜ＧＩがパターニングされる。これにより、ＮＭＯＳを構成するｎ型ゲート電極ＮＧおよびゲート絶縁膜ＧＩ、ならびにＰＭＯＳを構成するＰＭＯＳのｎ型ゲート電極ＮＧおよびゲート絶縁膜ＧＩが形成される。
図２５を参照して、図２４の工程の後、図９の工程と同様の処理がなされる。これにより、ＰＭＯＳ領域に形成される１対の低濃度ｐ型不純物領域ＰＰＲに挟まれた領域には埋め込みチャネルＥＣが配置された態様となる。以後、図１０〜図１６の工程と同様の処理がなされることにより、図２１に示す半導体装置が形成される。
次に、本実施の形態の作用効果について説明する。
本実施の形態においては、実施の形態１における作用効果に加えて、ＰＭＯＳをｎ型ゲート電極ＮＧにすることにより、ｐ型ゲート電極を形成する（ｐ型の不純物を注入する）ために用いるマスクが不要となる。したがってマスクの製造コストを削減することができる。
また本実施の形態における埋め込みチャネルＥＣを有する構成を、本明細書中の他の各実施の形態に適用してもよい。
本実施の形態は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態３について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に順ずる。
（実施の形態４）
本実施の形態は、実施の形態１と比較して、ＦＭＯＮＯＳおよびＮＭＯＳの構成および当該部分の製造方法において異なっている。以下、本実施の形態の構成について図２６を用いて説明する。
図２６を参照して、本実施の形態においては、ＦＭＯＮＯＳ、ＮＭＯＳおよびＰＭＯＳともに、ゲート絶縁膜ＧＩとゲート電極ＣＧ、ＭＧ、ＮＧ、ＰＧとの積層構造の外側の側壁に接するように、側壁シリコン酸化膜ＳＷＩが形成されている。側壁シリコン酸化膜ＳＷＩは、半導体基板ＳＵＢの主表面と、ゲート電極ＣＧ、ＭＧ、ＮＧ、ＰＧの側面との双方を覆うように形成されており、その厚みは１０ｎｍ以下であることが好ましい。しかし本実施の形態においては、ＦＭＯＮＯＳ、ＮＭＯＳおよびＰＭＯＳともに、側壁シリコン窒化膜ＳＷＮ（図２参照）が形成されていない。
また本実施の形態においては、ＦＭＯＮＯＳのメモリゲート部を構成するシリコン窒化膜Ｎのうち、特にコントロールゲート電極ＣＧとメモリゲート電極ＭＧとに挟まれた領域が、シリコン酸化膜Ｏ１、Ｏ２を含む積層絶縁膜の最上部からの一部の領域において、エッチングにより除去されている。
コントロールゲート電極ＣＧとメモリゲート電極ＭＧとに挟まれた領域におけるシリコン窒化膜Ｎの最上部は、メモリゲート電極ＭＧの最上面よりも低く、メモリゲート電極ＭＧの最下面よりも高い位置にある。なおメモリゲート電極ＭＧの上面に接するようにシリサイドＳＣが形成される場合には、コントロールゲート電極ＣＧとメモリゲート電極ＭＧとに挟まれた領域におけるシリコン窒化膜Ｎの最上部は、当該シリサイドＳＣの最上面よりも低く、メモリゲート電極ＭＧの最下面よりも高い位置にあることが好ましい。上記のいずれの場合においても、シリコン窒化膜Ｎのうち特にメモリゲート電極ＭＧと半導体基板ＳＵＢとの間の領域については、他の実施の形態と同様にシリコン窒化膜Ｎが配置されている。
図２６の半導体装置は以上の点においてのみ図２の半導体装置と異なっており、他の点については図２の半導体装置と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。
次に、図２６に示す本実施の形態の半導体装置の製造方法について、図２７〜図２９を用いて説明する。
図２７を参照して、本実施の形態における半導体装置の製造方法は、図３〜図１２と同様の工程の後に、たとえばウェットエッチング技術により、ＦＭＯＮＯＳ、ＮＭＯＳおよびＰＭＯＳ領域のすべての側壁シリコン窒化膜ＳＷＮが除去される。このとき同時に、ＦＭＯＮＯＳのメモリゲート部を構成するシリコン窒化膜Ｎが、その最上面から一部の領域において除去される。
ここではメモリゲート電極ＭＧの上面にシリサイドＳＣが形成されている。このため、コントロールゲート電極ＣＧとメモリゲート電極ＭＧとの間の領域におけるシリコン窒化膜Ｎの一部が除去されることにより、残存するシリコン窒化膜Ｎの最上部の高さが、シリサイドＳＣの最上面よりも低く、メモリゲート電極ＭＧの最下面よりも高い位置になる程度に、シリコン窒化膜Ｎがエッチングされることが好ましい。またコントロールゲート電極ＣＧとメモリゲート電極ＭＧとの間の領域におけるシリコン窒化膜Ｎの、上側の一部のみが除去されることが好ましく、たとえばメモリゲート電極ＭＧと半導体基板ＳＵＢとの間のシリコン窒化膜Ｎは除去されず残存することが好ましい。
以上のように、シリコン窒化膜Ｎの一部の領域のみエッチングするためには、シリコン窒化膜Ｎと同時にエッチングされる側壁シリコン窒化膜ＳＷＮのエッチングを等方性にすることが好ましい。具体的には、図２７における上下方向のエッチング速度よりも図２７における左右方向のエッチング速度を大きくすることにより、側壁シリコン窒化膜ＳＷＮは左右方向から速いエッチング速度で除去される。これに対して上方から削られるシリコン窒化膜Ｎはエッチング速度が遅い。このためコントロールゲート電極ＣＧとメモリゲート電極ＭＧとの間のシリコン窒化膜Ｎは、上側の一部のみが除去されることになる。側壁シリコン窒化膜ＳＷＮが左右方向からすべて削り取られた時点で、エッチングを中止することにより、メモリゲート電極ＭＧと半導体基板ＳＵＢとの間に形成されるシリコン窒化膜Ｎは除去されることなく維持される。
図２８を参照して、図２７の工程の後、図１３〜図１４の各工程と同様の処理がなされる。図２９を参照して、図２８の工程の後、図１５〜図１６の各工程と同様の処理がなされる。図２９のレジストパターンＰＨＲを除去することにより、図２６に示す半導体装置が形成される。
次に、本実施の形態の作用効果について説明する。
本実施の形態においては、ＰＭＯＳに加え、ＦＭＯＮＯＳおよびＮＭＯＳについても、側壁シリコン窒化膜ＳＷＮが除去される。この状態で、ＦＭＯＮＯＳおよびＮＭＯＳの上面には引張応力を有するシリコン窒化膜ＣＳ１が、ＰＭＯＳの上面には圧縮応力を有するシリコン窒化膜ＣＳ２が形成される。このため、ＦＭＯＮＯＳおよびＮＭＯＳについても、ＰＭＯＳと同様に、シリコン窒化膜ＣＳ１とチャネル領域との距離が短くなる。したがって、シリコン窒化膜ＣＳ１がＰＭＯＳのチャネル領域に圧縮応力をより効率的に付加することができ、ＦＭＯＮＯＳのメモリセルとしてのオンオフ比をより向上することができるとともに、ＮＭＯＳの電流駆動能力をより高めることができる。
またＦＭＯＮＯＳおよびＮＭＯＳ（ＰＭＯＳ）における側壁シリコン酸化膜ＳＷＩの厚みを１０ｎｍ以下とすることにより、ＦＭＯＮＯＳおよびＮＭＯＳにおけるシリコン窒化膜ＣＳ１とチャネル領域との距離を、シリコン窒化膜ＣＳ１の引張応力を十分にチャネル領域に付加することが可能な距離とすることができる。
シリコン窒化膜Ｎはコントロールゲート電極ＣＧとメモリゲート電極ＭＧとの間の領域の一部のみがエッチングされ、他の領域においては維持される。このようにシリコン窒化膜Ｎがコントロールゲート電極ＣＧとメモリゲート電極ＭＧとの間の領域の上方のみにおいて除去されることは、ＦＭＯＮＯＳの機能を確保する上では許容される。このためＦＭＯＮＯＳとしての機能を損なうことなく、ＦＭＯＮＯＳのメモリセルとしてのオンオフ比を向上することができる。
本実施の形態は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態４について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に順ずる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また以上に述べた各実施の形態の構成を適宜組合せてもよい。
本発明は、ＦＭＯＮＯＳおよびＣＭＯＳを有する半導体装置およびその製造方法に、特に有利に適用され得る。
ＣＧ コントロールゲート電極、ＣＳ１，ＣＳ２ シリコン窒化膜、ＤＶ 半導体装置、ＥＣ 埋め込みチャネル、Ｇ 多結晶シリコン、ＧＩ ゲート絶縁膜、ＭＧ メモリゲート電極、Ｎ シリコン窒化膜、ＮＧ ｎ型ゲート電極、ＮＮＲ 低濃度ｎ型不純物領域、ＮＲ ｎ型不純物領域、Ｏ１，Ｏ２ シリコン酸化膜、ＰＨＲ レジストパターン、ＰＰＲ 低濃度ｐ型不純物領域、ＰＲ ｐ型不純物領域、ＳＣ シリサイド、ＳＩ トレンチ分離構造、ＳＩＩ 絶縁膜、ＳＵＢ 半導体基板、ＳＷＩ 側壁シリコン酸化膜、ＳＷＮ 側壁シリコン窒化膜。

Claims (15)

  1. 主表面を有する半導体基板と、
    前記主表面上に形成された、チャネルを有するＭＯＮＯＳ型メモリセルと、
    前記主表面上に形成された、チャネルを有するｎチャネル型トランジスタと、
    前記主表面上に形成された、チャネルを有するｐチャネル型トランジスタとを備える半導体装置であって、
    前記ＭＯＮＯＳ型メモリセル、前記ｎチャネル型トランジスタおよび前記ｐチャネル型トランジスタの上面に接するように窒化膜が形成されており、
    前記窒化膜は前記ＭＯＮＯＳ型メモリセル、前記ｎチャネル型トランジスタおよび前記ｐチャネル型トランジスタの各々の前記チャネルに応力を付加しており、
    前記ＭＯＮＯＳ型メモリセル、前記ｎチャネル型トランジスタおよび前記ｐチャネル型トランジスタは、それぞれゲート電極を有しており、
    前記ＭＯＮＯＳ型メモリセルの前記ゲート電極の側壁には、第１側壁シリコン酸化膜および第１側壁シリコン窒化膜がこの順に積層されており、
    前記ｎチャネル型トランジスタの前記ゲート電極の側壁には、第２側壁シリコン酸化膜および第２側壁シリコン窒化膜がこの順に積層されており、
    前記ｐチャネル型トランジスタの前記ゲート電極の側壁には、第３側壁シリコン酸化膜が形成されており、
    前記第３側壁シリコン酸化膜は、前記ｐチャネル型トランジスタの前記ゲート電極の高さ方向に延びる第１領域と、前記主表面に沿う方向に延びる第２領域とを含み、
    前記第１領域と前記第２領域とは前記窒化膜に直接接している、半導体装置。
  2. 主表面を有する半導体基板と、
    前記主表面上に形成された、チャネルを有するＭＯＮＯＳ型メモリセルと、
    前記主表面上に形成された、チャネルを有するｎチャネル型トランジスタと、
    前記主表面上に形成された、チャネルを有するｐチャネル型トランジスタとを備える半導体装置であって、
    前記ＭＯＮＯＳ型メモリセル、前記ｎチャネル型トランジスタおよび前記ｐチャネル型トランジスタの上面に接するように窒化膜が形成されており、
    前記窒化膜は前記ＭＯＮＯＳ型メモリセル、前記ｎチャネル型トランジスタおよび前記ｐチャネル型トランジスタの各々の前記チャネルに応力を付加しており、
    前記ＭＯＮＯＳ型メモリセル、前記ｎチャネル型トランジスタおよび前記ｐチャネル型トランジスタは、それぞれゲート電極を有しており、
    前記ＭＯＮＯＳ型メモリセルの前記ゲート電極の側壁には、第１側壁シリコン酸化膜および第１側壁シリコン窒化膜がこの順に積層されており、
    前記ｎチャネル型トランジスタの前記ゲート電極の側壁には、第２側壁シリコン酸化膜および第２側壁シリコン窒化膜がこの順に積層されており、
    前記ｐチャネル型トランジスタの前記ゲート電極の側壁には、第３側壁シリコン酸化膜が形成されており、
    前記ｐチャネル型トランジスタを覆う前記窒化膜と前記第３側壁シリコン酸化膜との間には、前記第１および第２側壁シリコン窒化膜と同層の膜が形成されていない、半導体装置。
  3. 前記窒化膜は前記ＭＯＮＯＳ型メモリセル、前記ｎチャネル型トランジスタおよび前記ｐチャネル型トランジスタの前記チャネルに圧縮応力を付加する、請求項１または２に記載の半導体装置。
  4. 前記窒化膜は前記ＭＯＮＯＳ型メモリセル、前記ｎチャネル型トランジスタおよび前記ｐチャネル型トランジスタの前記チャネルに圧縮応力を付加し、前記ＭＯＮＯＳ型メモリセルおよび前記ｎチャネル型トランジスタにおける圧縮応力が、前記ｐチャネル型トランジスタにおける前記窒化膜の圧縮応力と比較して小さい、請求項１または２に記載の半導体装置。
  5. 前記窒化膜は前記ＭＯＮＯＳ型メモリセルおよび前記ｎチャネル型トランジスタの前記チャネルに引張応力を付加する第１の窒化膜と、前記ｐチャネル型トランジスタの前記チャネルに圧縮応力を付加する第２の窒化膜とを有している、請求項１または２に記載の半導体装置。
  6. 前記ｐチャネル型トランジスタにはゲート電極を有しており、
    前記ｐチャネル型トランジスタにおける前記チャネルが形成される領域には、不純物領域が形成されており、前記ｐチャネル型トランジスタにおける前記ゲート電極にはｎ型の不純物が含まれる、請求項５に記載の半導体装置。
  7. 前記ＭＯＮＯＳ型メモリセルの前記ゲート電極にはコントロールゲート電極およびメモリゲート電極が含まれており、
    前記メモリゲート電極と前記半導体基板との間には前記ＭＯＮＯＳ型メモリセルに電荷を蓄積する窒化物絶縁体層が形成されており、
    前記窒化物絶縁体層は、前記メモリゲート電極と前記半導体基板との間の領域から、前記コントロールゲート電極と前記メモリゲート電極とに挟まれた領域に連なるように延びている、請求項１〜６のいずれかに記載の半導体装置。
  8. 主表面を有する半導体基板を準備する工程と、
    前記主表面上に、ＭＯＮＯＳ型メモリセルと、ｎチャネル型トランジスタと、ｐチャネル型トランジスタとを形成する工程とを備える半導体装置の製造方法であって、
    前記半導体装置の製造方法は、
    （ａ） 前記ＭＯＮＯＳ型メモリセルに電荷を蓄積する窒化物絶縁体層を形成する工程と、
    （ｂ） 前記ＭＯＮＯＳ型メモリセル、前記ｎチャネル型トランジスタおよび前記ｐチャネル型トランジスタを構成するゲート電極をそれぞれ形成する工程と、
    （ｃ） 各々の前記ゲート電極の側壁面上に側壁シリコン酸化膜および側壁シリコン窒化膜をこの順に形成する工程と、
    （ｄ） 前記（ｃ）工程後に、前記ＭＯＮＯＳ型メモリセルが形成される領域および前記ｎチャネル型トランジスタが形成される領域に保護膜を形成する工程であって、前記ＭＯＮＯＳ型メモリセルが形成される領域における前記窒化物絶縁体層の上面に接するように保護膜を形成する工程と、
    （ｅ） 前記（ｄ）工程後に、前記保護膜が形成された状態で前記ｐチャネル型トランジスタが形成される領域の前記側壁シリコン窒化膜を除去する工程と、
    （ｆ） 前記（ｅ）工程後に、前記保護膜を除去する工程と、
    （ｇ） 前記（ｆ）工程後に、前記ＭＯＮＯＳ型メモリセル、前記ｎチャネル型トランジスタおよび前記ｐチャネル型トランジスタが形成される領域の上面に接するように、チャネルに応力を付加する窒化膜を形成する工程とを有する、半導体装置の製造方法。
  9. 前記窒化膜は、前記ＭＯＮＯＳ型メモリセル、前記ｎチャネル型トランジスタおよび前記ｐチャネル型トランジスタの前記チャネルに圧縮応力を付加する、請求項８に記載の半導体装置の製造方法。
  10. 前記ｐチャネル型トランジスタの前記チャネルに付加されている圧縮応力は、前記ＭＯＮＯＳ型メモリセルおよび前記ｎチャネル型トランジスタの前記チャネルに付加されている圧縮応力よりも大きい、請求項９に記載の半導体装置の製造方法。
  11. 前記保護膜はレジスト膜である、請求項８〜１０のいずれかに記載の半導体装置の製造方法。
  12. 半導体基板の主表面上に、ＭＯＮＯＳ型メモリセルと、ｎチャネル型トランジスタと、ｐチャネル型トランジスタとを備える半導体装置の製造方法であって、
    （ａ） 前記ＭＯＮＯＳ型メモリセルに電荷を蓄積する窒化物絶縁体層を形成する工程と、
    （ｂ） 前記ＭＯＮＯＳ型メモリセル、前記ｎチャネル型トランジスタおよび前記ｐチャネル型トランジスタを構成するゲート電極をそれぞれ形成する工程と、
    （ｃ） 各々の前記ゲート電極の側壁面上に側壁シリコン酸化膜および側壁シリコン窒化膜をこの順に形成する工程と、
    （ｄ） 前記（ｃ）工程後に、前記ＭＯＮＯＳ型メモリセル、前記ｎチャネル型トランジスタおよび前記ｐチャネル型トランジスタが形成される領域の上に、前記ＭＯＮＯＳ型メモリセルが形成される領域における前記窒化物絶縁体層の上面に接するように第１窒化膜を形成する工程と、
    （ｅ） 前記（ｄ）工程後に、前記ＭＯＮＯＳ型メモリセルが形成される領域および前記ｎチャネル型トランジスタが形成される領域の前記第１窒化膜上に、第１保護膜を形成する工程と、
    （ｆ） 前記（ｅ）工程後に、前記第１保護膜をマスクとして、前記ｐチャネル型トランジスタが形成される領域の前記第１窒化膜および前記側壁シリコン窒化膜を除去する工程と、
    （ｇ） 前記（ｆ）工程後に、前記第１保護膜を除去する工程と、
    （ｈ） 前記（ｇ）工程後に、前記ＭＯＮＯＳ型メモリセル、前記ｎチャネル型トランジスタおよび前記ｐチャネル型トランジスタが形成される領域の上に、第２窒化膜を形成する工程と、
    （ｉ） 前記（ｈ）工程後に、前記ｐチャネル型トランジスタが形成される領域の前記第２窒化膜上に第２保護膜を形成する工程と、
    （ｊ） 前記（ｉ）工程後に、前記第２保護膜をマスクとして、前記ＭＯＮＯＳ型メモリセルおよび前記ｎチャネル型トランジスタが形成される領域の前記第２窒化膜を除去する工程とを備え、
    前記第１窒化膜は、前記ＭＯＮＯＳ型メモリセルおよび前記ｎチャネル型トランジスタのチャネルに第１応力を付加し、
    前記第２窒化膜は、前記ｐチャネル型トランジスタのチャネルに、前記第１応力とは反対の応力である第２応力を付加することを特徴とする半導体装置の製造方法。
  13. 前記第１応力は引張応力であり、前記第２応力は圧縮応力である、請求項１２に記載の半導体装置の製造方法。
  14. 前記第１保護膜および前記第２保護膜はレジスト膜である、請求項１２または１３に記載の半導体装置の製造方法。
  15. 前記ｐチャネル型トランジスタにおける前記チャネルが形成される領域に、不純物領域を形成する工程をさらに有しており、
    前記ＭＯＮＯＳ型メモリセル、前記ｎチャネル型トランジスタおよび前記ｐチャネル型トランジスタにおける前記ゲート電極はｎ型の不純物を含むように形成される、請求項１２〜１４のいずれかに記載の半導体装置の製造方法。
JP2011120058A 2011-05-30 2011-05-30 半導体装置およびその製造方法 Expired - Fee Related JP5693380B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011120058A JP5693380B2 (ja) 2011-05-30 2011-05-30 半導体装置およびその製造方法
TW101115584A TWI545731B (zh) 2011-05-30 2012-05-02 半導體裝置及其製造方法
US13/471,949 US8912590B2 (en) 2011-05-30 2012-05-15 Semiconductor device including monos-type memory cell
CN201210178009.2A CN102810542B (zh) 2011-05-30 2012-05-29 半导体器件及其制造方法
US14/542,253 US9190333B2 (en) 2011-05-30 2014-11-14 Semiconductor device and manufacturing method thereof
US14/885,925 US20160043221A1 (en) 2011-05-30 2015-10-16 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011120058A JP5693380B2 (ja) 2011-05-30 2011-05-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2012248722A JP2012248722A (ja) 2012-12-13
JP5693380B2 true JP5693380B2 (ja) 2015-04-01

Family

ID=47234210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011120058A Expired - Fee Related JP5693380B2 (ja) 2011-05-30 2011-05-30 半導体装置およびその製造方法

Country Status (4)

Country Link
US (3) US8912590B2 (ja)
JP (1) JP5693380B2 (ja)
CN (1) CN102810542B (ja)
TW (1) TWI545731B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140353729A1 (en) * 2013-05-29 2014-12-04 United Microelectronics Corp. Semiconductor structure and method for forming the same
US9196750B2 (en) * 2013-11-29 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Flash memory structure and method for forming the same
KR102193493B1 (ko) * 2014-02-03 2020-12-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6385873B2 (ja) 2015-03-30 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6518485B2 (ja) * 2015-03-30 2019-05-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9570592B2 (en) * 2015-06-08 2017-02-14 Silicon Storage Technology, Inc. Method of forming split gate memory cells with 5 volt logic devices
JP6578172B2 (ja) * 2015-09-18 2019-09-18 ルネサスエレクトロニクス株式会社 半導体装置
JP6683488B2 (ja) * 2016-02-03 2020-04-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017028307A (ja) * 2016-10-05 2017-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10672893B2 (en) 2017-11-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making semiconductor device comprising flash memory and resulting device
GB2574002B (en) * 2018-05-21 2020-12-09 X Fab Sarawak Sdn Bhd Improved semiconductor device and method of fabrication
GB2574003B (en) 2018-05-21 2020-05-27 X Fab Sarawak Sdn Bhd Improvements relating to semiconductor devices
CN115083918B (zh) * 2022-07-19 2022-11-04 合肥晶合集成电路股份有限公司 晶体管及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2950241B2 (ja) * 1996-06-27 1999-09-20 日本電気株式会社 電界効果トランジスタの製造方法
CN1449585A (zh) * 2000-11-22 2003-10-15 株式会社日立制作所 半导体器件及其制造方法
JP2002217410A (ja) * 2001-01-16 2002-08-02 Hitachi Ltd 半導体装置
JP4557508B2 (ja) * 2003-06-16 2010-10-06 パナソニック株式会社 半導体装置
US7829978B2 (en) * 2005-06-29 2010-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Closed loop CESL high performance CMOS device
JP5142494B2 (ja) 2006-08-03 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009070918A (ja) * 2007-09-11 2009-04-02 Renesas Technology Corp 半導体記憶装置およびその製造方法
US7727834B2 (en) * 2008-02-14 2010-06-01 Toshiba America Electronic Components, Inc. Contact configuration and method in dual-stress liner semiconductor device
DE102008021565B4 (de) * 2008-04-30 2012-07-12 Advanced Micro Devices, Inc. Verfahren zum selektiven Entfernen eines Abstandshalters in einem dualen Verspannungsschichtverfahren
US8999863B2 (en) * 2008-06-05 2015-04-07 Globalfoundries Singapore Pte. Ltd. Stress liner for stress engineering
JP2010183022A (ja) * 2009-02-09 2010-08-19 Renesas Electronics Corp 半導体装置およびその製造方法
JP2010205791A (ja) * 2009-02-27 2010-09-16 Renesas Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20120306001A1 (en) 2012-12-06
US20160043221A1 (en) 2016-02-11
US8912590B2 (en) 2014-12-16
US9190333B2 (en) 2015-11-17
TW201310625A (zh) 2013-03-01
CN102810542B (zh) 2016-12-21
JP2012248722A (ja) 2012-12-13
TWI545731B (zh) 2016-08-11
CN102810542A (zh) 2012-12-05
US20150064862A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
JP5693380B2 (ja) 半導体装置およびその製造方法
US9536992B2 (en) Semiconductor structure including a ferroelectric transistor and method for the formation thereof
CN110349963B (zh) 嵌入的基于sonos的存储单元
JP4429036B2 (ja) 半導体装置の製造方法
JP4850174B2 (ja) 半導体装置及びその製造方法
EP2760048B1 (en) Manufacturing method of semiconductor device
US7651915B2 (en) Strained semiconductor device and method of making same
JP5550286B2 (ja) 半導体装置の製造方法
US7268042B2 (en) Nonvolatile semiconductor memory and making method thereof
US9368605B2 (en) Semiconductor structure including a split gate nonvolatile memory cell and a high voltage transistor, and method for the formation thereof
US20140070285A1 (en) Methods of forming semiconductor devices with self-aligned contacts and the resulting devices
JP2010538460A (ja) 種類および膜厚の異なるゲート絶縁層を有するｃｍｏｓデバイス、ならびにその形成方法
US8198152B2 (en) Transistors comprising high-k metal gate electrode structures and adapted channel semiconductor materials
US9754951B2 (en) Semiconductor device with a memory device and a high-K metal gate transistor
US8298924B2 (en) Method for differential spacer removal by wet chemical etch process and device with differential spacer structure
KR101559537B1 (ko) 높이가 감소된 금속 게이트 스택을 포함하는 반도체 디바이스를 제조하는 방법
JP5137378B2 (ja) 半導体装置及びその製造方法
US20140264720A1 (en) Method and Structure for Nitrogen-Doped Shallow-Trench Isolation Dielectric
US20120299160A1 (en) Method of Forming Contacts for Devices with Multiple Stress Liners
CN104282681A (zh) 半导体器件
JP2018526821A (ja) 金属ゲートプロセスに基づく低コストのフラッシュメモリ製造フロー
US9704881B2 (en) Semiconductor device with reduced poly spacing effect
JP2023044597A (ja) 半導体装置、及び半導体装置の製造方法
JP5854104B2 (ja) 半導体装置
JP2013026315A (ja) 半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150203

R150 Certificate of patent or registration of utility model

Ref document number: 5693380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees