JP5665529B2 - 情報処理装置及びその制御方法、並びにプログラム - Google Patents

情報処理装置及びその制御方法、並びにプログラム Download PDF

Info

Publication number
JP5665529B2
JP5665529B2 JP2010288047A JP2010288047A JP5665529B2 JP 5665529 B2 JP5665529 B2 JP 5665529B2 JP 2010288047 A JP2010288047 A JP 2010288047A JP 2010288047 A JP2010288047 A JP 2010288047A JP 5665529 B2 JP5665529 B2 JP 5665529B2
Authority
JP
Japan
Prior art keywords
information processing
processing apparatus
turned
power
determination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010288047A
Other languages
English (en)
Other versions
JP2012138663A5 (ja
JP2012138663A (ja
Inventor
保 高谷
保 高谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2010288047A priority Critical patent/JP5665529B2/ja
Priority to DE102011088416A priority patent/DE102011088416A1/de
Priority to GB1121525.8A priority patent/GB2486570B8/en
Priority to NL2007975A priority patent/NL2007975C2/en
Priority to KR1020110135453A priority patent/KR101515260B1/ko
Priority to CN201110425383.3A priority patent/CN102665022B/zh
Priority to CN201610753996.2A priority patent/CN106303140B/zh
Priority to US13/328,421 priority patent/US10120316B2/en
Publication of JP2012138663A publication Critical patent/JP2012138663A/ja
Publication of JP2012138663A5 publication Critical patent/JP2012138663A5/ja
Application granted granted Critical
Publication of JP5665529B2 publication Critical patent/JP5665529B2/ja
Priority to US16/133,829 priority patent/US11067932B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、情報処理装置及びその制御方法、並びにプログラムに関し、特に、ソフトウェアにより動作する情報処理装置及びその制御方法、並びにプログラムに関する。
近年、画像形成装置が多機能化するのに伴い、システムは複雑になり、ソフトウェアの起動にかかる時間は拡大傾向にある。
それらを解決するため、画像形成装置のスイッチをオフにした際に、ソフトウェアが展開されている揮発性メモリ(例えばDRAM)だけ電力を供給しておき、次回スイッチがオンにされた場合に、その状態から復帰することによってソフトウェアの起動にかかる時間を短縮する技術が確立されている。
この技術に関し、スリープ中にユーザ操作の少ないタイミングを統計的に導き出し、そのタイミングでソフトウェアの再起動を行う技術が開示されている(例えば、特許文献1参照)。
特開2006−229509号公報
スイッチをオフにした際に、ソフトウェアが展開されている揮発名メモリだけに電力を供給しておく場合に、画像形成装置のスイッチをオフにする前にソフトウェアトラブル(例えばフリーズやメモリ枯渇)が発生している状態で、スイッチをオフにし、そしてオンにしても同じ状態に復帰するという問題点があった。
このように、従来の技術では、ソフトウェアの動作が不正な状態から正常に動作させることは困難であるという問題点があった。
本発明の目的は、ソフトウェアの動作が不正な状態から正常に動作させることができる情報処理装置及びその制御方法、並びにプログラムを提供することにある。
上記目的を達成するために、請求項1の情報処理装置は、情報処理装置であって、前記情報処理装置の電源をオフにするための指示を受け付ける受付手段と、前記受付手段が前記指示を受け付けた際に、前記情報処理装置の電源をオフにする必要があるか否か判断する判断手段と、前記判断手段が前記情報処理装置の電源をオフにする必要があると判断した場合に、前記情報処理装置の電源をオフにするように制御し、前記判断手段が前記情報処理装置の電源をオフにする必要がないと判断した場合に、前記情報処理装置の電源をオフにしないように制御する制御手段とを有することを特徴とする。
本発明によれば、ソフトウェアの動作が不正な状態から正常に動作させることができる。
本発明の実施の形態に係る画像形成装置の概略構成を示す図である。 図1の画像処理装置により実行される電源制御処理の手順を示すフローチャートである。 図1の画像処理装置により実行される電源制御処理の変形例1の手順を示すフローチャートである。 図1の画像処理装置により実行される電源制御処理の変形例2の手順を示すフローチャートである。 図1の画像処理装置により実行される電源制御処理の変形例3の手順を示すフローチャートである。
以下、本発明の実施の形態について図面を参照しながら詳述する。
図1は、本発明の実施の形態に係る画像形成装置200の概略構成を示す図である。
図1において、画像形成装置200は、コントローラ1(制御手段)、USBメモリ9、操作部5、スイッチ10、HDD6、電源装置8、プリンタ装置4、スキャナ装置2、及びFAX装置7で構成される。
コントローラ1はメインボード100と、サブボード120から構成される。
メインボード100はいわゆる汎用的なCPUシステムである。メインボード100は、CPU101、ブートロム102、USBコントローラ108、メモリ103、バスコントローラ104、不揮発性メモリ105、電力制御部109、ディスクコントローラ106、及びフラッシュディスク107で構成される。
CPU101は、メインボード100全体を制御する。ブートロム102は、ブートプログラムが記憶されている。メモリ103は、揮発性のメモリであり、CPU101がワークメモリとして使用する。通常、ソフトウェアは不揮発性メモリ105に記憶されており、それを動作させるための一時的なデータ等がメモリ103には展開されるが、このデータに加え、メモリ103には不揮発性メモリ105に記憶されているソフトウェアから生成されたソフトウェアが展開されることもある。コントローラ1はソフトウェアに従って画像形成装置200を制御することとなるが、メモリ103に記憶されたデータやソフトウェア等の情報に不具合が発生することにより、ソフトウェアの動作状態が不正な状態となる。この場合、メモリ103に電源を供給して他のデバイス(例えばプリンタ装置4)等を再起動しても、当然に不安定な状態が継続することとなる。従って、コントローラ1への電力の供給を遮断することでメモリ103への電力の供給を遮断して再起動することで、ソフトウェアの動作が不正な状態から正常に動作させることができる。
バスコントローラ104は、外部バスとのブリッジ機能を有する。不揮発性メモリ105は、電源の供給が断たれた場合でも情報を保持することができる。ディスクコントローラ106は、ストレージ装置を制御する。フラッシュディスク(例えばSSD等)107は、半導体デバイスで構成された比較的小容量なストレージ装置である。USBコントローラ108は、USBを制御することが可能なコントローラである。電力制御部109は、メインボード100の電力が必要な各部への電力の供給を管理する。
メインボード100には外部に上述したUSBメモリ9、操作部5、HDD6、及びスイッチ10が接続される。また、HDD6は不揮発デバイスであればその種を問わない。このうちの操作部5は、ユーザに情報を表示したり、ユーザが操作するための各種ボタンやタッチパネル等で構成される。スイッチ10は、ユーザにより操作されるとCPU101へ割り込みを入れる。CPU101は割り込みを検知すると状態にあわせて、電力制御部109、128を制御する。こうしてユーザが画像形成装置200の主電源をオン、オフするものであるが、オフにした場合でも、電源の供給が全て断たれるものではない。
サブボード120は比較的小さな汎用CPUシステムと、画像処理ハードウェアから構成される。
サブボード120は、CPU121、メモリ123、バスコントローラ124、不揮発性メモリ125、電力制御部128、画像処理プロセッサ127、デバイスコントローラ126,128で構成される。
CPU121は、サブボード120全体を制御する。メモリ123は、CPU121がワークメモリとして使用する。バスコントローラ124は、外部バスとのブリッジ機能を有する。不揮発性メモリ125は、電源の供給が断たれた場合でも情報を保持することができる。
画像処理プロセッサ127は、リアルタイムデジタル画像処理を行う。デバイスコントローラ126,128は、それぞれプリンタ装置4、スキャナ装置2と画像処理プロセッサ127との間のデータの受け渡しを行う。FAX装置7はCPU121が直接制御を行う。
電力制御部128は、サブボード120の電力が必要な各部への電力の供給を管理する。
メインボード100、及びサブボード120の電源は電源装置8から電力が供給される。スイッチ10はユーザの電源オフ、ON操作を受けるもので、スイッチ10が操作されるとCPU101へ割り込みが入る。CPU101は割り込みを検知すると状態にあわせて、電力制御部109、128を制御する。
なお、図1は説明を簡単にするために、画像形成装置200の構成を簡略化したものとなっている。例えばCPU101、CPU121等にはチップセット、バスブリッジ、クロックジェネレータ等のCPU周辺ハードウェアが多数含まれているが、説明の粒度的に不必要であるため簡略化記載しており、このブロック構成が本発明を制限するものではない。
上記構成におけるコントローラ1の動作について、画像複写を例に説明する。
ユーザが操作部5から画像複写を指示すると、CPU101がCPU121を介してスキャナ装置2に画像読み取り命令を送る。スキャナ装置2は紙原稿を光学スキャンしデジタル画像データに変換してデバイスコントローラ126を介して画像処理プロセッサ127に入力する。画像処理プロセッサはCPU121を介してメモリ123にDMA転送を行いデジタル画像データの一時保存を行う。
CPU101はデジタル画像データがメモリ123に一定量もしくは全て入ったことが確認できると、CPU121を介してプリンタ装置4に画像出力指示を出す。CPU121は画像処理プロセッサ127にメモリ123の画像データの位置を教える。プリンタ装置4からの同期信号に従ってメモリ123上の画像データは画像処理プロセッサとデバイスコントローラ126を介してプリンタ装置4に送信され、プリンタ装置4にて紙デバイスにデジタル画像データが印刷される。
複数部印刷を行う場合、CPU101がメモリ123の画像データをHDD6に対して保存を行い、2部目以降はスキャナ装置2から画像をもらわずともプリンタ装置4に画像を送ることが可能である。
図2は、図1の画像形成装置200により実行される電源制御処理の手順を示すフローチャートである。
図2の処理は、図1の画像形成装置200におけるCPU101によって実行される。
図2において、ユーザ操作によってスイッチ10がオフにされると(ステップS101)、電力制御部109,128を通じてソフトウェアが割り込みを検知する。次いで、割り込みを受けたソフトウェアの動作状態が不正な状態になっているか否か判別し(ステップS102)(判別手段)、ソフトウェアの動作状態が不正な状態になっていないとき(ステップS102でNO)、電力制御部109,128を介して、コントローラ1をスリープ状態に移行して(ステップS103)、本処理を終了する。
ステップS102の判別の結果、ソフトウェアの動作状態が不正な状態になっているとき(ステップS102でYES)、電力制御部109,128を介して、コントローラ1への電力の供給を遮断して(ステップS104)(遮断手段)、本処理を終了する。
上記スリープ状態とは、コントローラ1への電力以外の電力の供給を遮断することを意味するが、少なくともメモリ103への電力が遮断されていない状態であればよい。
図2の処理によれば、スイッチ10がオフとされたときに、ソフトウェアの動作状態が不正な状態となっているか否かを判別し(ステップS102)、ソフトウェアの動作状態が不正な状態となっていると判別されたとき(ステップS102でYES)、コントローラ1への電力の供給を遮断するので、ソフトウェアの動作が不正な状態から正常に動作させることができる。
図3は、図1の画像形成装置200により実行される電源制御処理の変形例1の手順を示すフローチャートである。
この図3の処理において、ジョブは予め定められた処理であり、例えば印刷処理等が挙げられるが、基本的にはアイドル時以外に動作する処理であればよい。
図3において、ユーザ操作によってスイッチ10がオフにされると(ステップS201)、電力制御部109,128を通じてソフトウェアが割り込みを検知する。次いで、スイッチがオンとなってから、ジョブが全く実行されていないか否かを判別し、ジョブが全く実行されなかったとき(ステップS202でNO)、電力制御部109,128を介して、コントローラ1の電源をオフにして(ステップS205)、本処理を終了する。
ステップS202の判別の結果、ジョブが少なくとも一度は実行されたとき(ステップS202でYES)、終了していないジョブが存在するか否か判別し(ステップS203)、存在するとき(ステップS203でYES)、上記ステップS205に進み、存在しないとき(ステップS203でNO)、電力制御部109,128を介して、コントローラ1をスリープ状態に移行して(ステップS204)、本処理を終了する。
上記処理では、ジョブが全く実行されたか否か、及び終了していないジョブが存在するか否かの2点で判別が行われたが、ジョブが全く実行されていない場合は、起動時、又はアイドル時に何らかのソフトウェアトラブルが発生したことが想定される。また、終了してないジョブが存在する場合は、ジョブ実行中に何らかのソフトウェアトラブルが発生したことが想定される。
図4は、図1の画像形成装置200により実行される電源制御処理の変形例2の手順を示すフローチャートである。
図4において、ユーザ操作によってスイッチ10がオフにされると(ステップS301)、電力制御部109,128を通じてソフトウェアが割り込みを検知する。次いで、電源オフ、オンでしか復帰しないエラー、すなわち、電力の供給を遮断する以外に復旧できないエラーが発生しているか否か判別し、エラーが発生していないとき(ステップS302でNO)、電力制御部109,128を介して、コントローラ1をスリープ状態に移行して(ステップS303)、本処理を終了する。
ステップS302の判別の結果、ソフトウェアが不正な状態になっているとき(ステップS302でYES)、電力制御部109,128を介して、コントローラ1の電源をオフにして(ステップS304)、本処理を終了する。
図5は、図1の画像形成装置200により実行される電源制御処理の変形例3の手順を示すフローチャートである。
図5において、ユーザ操作によってスイッチ10がオフにされると(ステップS401)、電力制御部109,128を通じてソフトウェアが割り込みを検知する。次いで、割り込みを受けたソフトウェアが不正な状態になっているか否か判別し、ソフトウェアが不正な状態になっていないとき(ステップS402でNO)、電力制御部109,128を介して、コントローラ1をスリープ状態に移行して(ステップS403)、本処理を終了する。
ステップS102の判別の結果、ソフトウェアが不正な状態になっているとき(ステップS402でYES)、ソフトウェアを再起動し、それと同時に電力制御部109,128を通して、ソフトウェアの再起動に伴って初期化が必要なハードウェアデバイスの再起動を行い(ステップS404)、電力制御部109,128を介して、コントローラ1をスリープ状態に移行して(ステップS403)、本処理を終了する。
図2の処理と比較して、再起動を行う分、スイッチ10のオフから低電力状態へ移行時間は遅くなる傾向にあるが、次回スイッチ10のオンからの復帰時間は速くなる。この図5の処理は、図3、図4の処理に対しても適用可能である。
(他の実施の形態)
本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)をネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)がプログラムコードを読み出して実行する処理である。この場合、そのプログラム、及び該プログラムを記憶した記憶媒体は本発明を構成することになる。
1 コントローラ
8 電源装置
10 スイッチ
101 CPU
103、123 メモリ
109、128 電力制御部

Claims (9)

  1. 情報処理装置であって、
    前記情報処理装置の電源をオフにするための指示を受け付ける受付手段と、
    前記受付手段が前記指示を受け付けた際に、前記情報処理装置の電源をオフにする必要があるか否か判断する判断手段と、
    前記判断手段が前記情報処理装置の電源をオフにする必要があると判断した場合に、前記情報処理装置の電源をオフにするように制御し、前記判断手段が前記情報処理装置の電源をオフにする必要がないと判断した場合に、前記情報処理装置の電源をオフにしないように制御する制御手段とを有することを特徴とする情報処理装置。
  2. 前記判断手段は、前記情報処理装置のソフトウェアが不正な状態になっている場合に、前記情報処理装置の電源をオフにする必要があると判断することを特徴とする請求項1に記載の情報処理装置。
  3. 前記判断手段は、前記情報処理装置において前記受付手段が前記指示を受け付ける前に入力されたジョブが実行されていない場合に、前記情報処理装置の電源をオフにする必要があると判断することを特徴とする請求項1に記載の情報処理装置。
  4. 前記判断手段は、前記情報処理装置において終了していないジョブが存在する場合に、前記情報処理装置の電源をオフにする必要があると判断することを特徴とする請求項1に記載の情報処理装置。
  5. 前記判断手段は、前記情報処理装置においてエラーが発生している場合に、前記情報処理装置の電源をオフにする必要があると判断することを特徴とする請求項1に記載の情報処理装置。
  6. 前記制御手段は、前記判断手段が前記情報処理装置の電源をオフにする必要があると判断した場合に、前記情報処理装置を再起動させるように制御することを特徴とする請求項1乃至5の何れか1項に記載の情報処理装置。
  7. 前記制御手段は、前記判断手段が前記情報処理装置の電源をオフにする必要がないと判断した場合に、前記情報処理装置を省電力状態に移行させるように制御することを特徴とする請求項1乃至6の何れか1項に記載の情報処理装置。
  8. 情報処理装置の制御方法であって、
    前記情報処理装置の電源をオフにするための指示を受け付ける受付ステップと、前記受付ステップで前記指示を受け付けた際に、前記情報処理装置の電源をオフにする必要があるか否か判断する判断ステップと、
    前記判断ステップで前記情報処理装置の電源をオフにする必要があると判断した場合に、前記情報処理装置の電源をオフにするように制御し、前記判断ステップで前記情報処理装置の電源をオフにする必要がないと判断した場合に、前記情報処理装置の電源をオフにしないように制御する制御ステップとを有することを特徴とする情報処理装置の制御方法。
  9. 情報処理装置の制御方法をコンピュータに実行させるプログラムであって、前記情報処理装置の制御方法は、
    前記情報処理装置の電源をオフにするための指示を受け付ける受付ステップと、前記受付ステップで前記指示を受け付けた際に、前記情報処理装置の電源をオフにする必要があるか否か判断する判断ステップと、
    前記判断ステップで前記情報処理装置の電源をオフにする必要があると判断した場合に、前記情報処理装置の電源をオフにするように制御し、前記判断ステップで前記情報処理装置の電源をオフにする必要がないと判断した場合に、前記情報処理装置の電源をオフにしないように制御する制御ステップとを有することを特徴とするプログラム。
JP2010288047A 2010-12-16 2010-12-24 情報処理装置及びその制御方法、並びにプログラム Active JP5665529B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2010288047A JP5665529B2 (ja) 2010-12-24 2010-12-24 情報処理装置及びその制御方法、並びにプログラム
DE102011088416A DE102011088416A1 (de) 2010-12-16 2011-12-13 Informationsverarbeitungsvorrichtung zur geeigneten ausführung einer herunterfahrverarbeitung, verfahren zur steuerung der informationsverarbeitungsvorrichtung und speichermedium
NL2007975A NL2007975C2 (en) 2010-12-16 2011-12-15 Information processing apparatus capable of appropriately executing shutdown processing, method of controlling the information processing apparatus, and storage medium.
KR1020110135453A KR101515260B1 (ko) 2010-12-16 2011-12-15 셧다운 처리를 적절하게 실행할 수 있는 정보 처리 장치, 정보 처리 장치의 제어 방법, 및 저장 매체
GB1121525.8A GB2486570B8 (en) 2010-12-16 2011-12-15 Information processing apparatus capable of appropriately executing shutdown processing
CN201610753996.2A CN106303140B (zh) 2010-12-16 2011-12-16 能够适当执行关机处理的信息处理设备及其控制方法
CN201110425383.3A CN102665022B (zh) 2010-12-16 2011-12-16 能够适当执行关机处理的信息处理设备及其控制方法
US13/328,421 US10120316B2 (en) 2010-12-16 2011-12-16 Information processing apparatus capable of appropriately executing shutdown processing, method of controlling the information processing apparatus, and storage medium
US16/133,829 US11067932B2 (en) 2010-12-16 2018-09-18 Information processing apparatus capable of appropriately executing shutdown processing, method of controlling the information processing apparatus, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010288047A JP5665529B2 (ja) 2010-12-24 2010-12-24 情報処理装置及びその制御方法、並びにプログラム

Publications (3)

Publication Number Publication Date
JP2012138663A JP2012138663A (ja) 2012-07-19
JP2012138663A5 JP2012138663A5 (ja) 2014-02-13
JP5665529B2 true JP5665529B2 (ja) 2015-02-04

Family

ID=46675777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010288047A Active JP5665529B2 (ja) 2010-12-16 2010-12-24 情報処理装置及びその制御方法、並びにプログラム

Country Status (1)

Country Link
JP (1) JP5665529B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7278753B2 (ja) 2018-11-19 2023-05-22 キヤノン株式会社 ソフトウェアの改ざんを検知することが可能な情報処理装置
JP7284629B2 (ja) * 2019-05-09 2023-05-31 シャープ株式会社 画像形成装置、画像形成装置におけるユニット管理プログラムおよびユニット管理方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004362457A (ja) * 2003-06-06 2004-12-24 Ricoh Co Ltd 電源制御回路、電源装置、インクジェットプリンタ、画像形成装置および電源制御方法
JP2005333450A (ja) * 2004-05-20 2005-12-02 Konica Minolta Business Technologies Inc 画像形成装置
JP5000960B2 (ja) * 2006-09-21 2012-08-15 富士通コンポーネント株式会社 プリンタ装置
JP2010074380A (ja) * 2008-09-17 2010-04-02 Canon Inc 通信装置、及び、通信装置の制御方法

Also Published As

Publication number Publication date
JP2012138663A (ja) 2012-07-19

Similar Documents

Publication Publication Date Title
US11067932B2 (en) Information processing apparatus capable of appropriately executing shutdown processing, method of controlling the information processing apparatus, and storage medium
JP5780769B2 (ja) データ処理装置、その制御方法およびプログラム、並びに記憶媒体
JP5289153B2 (ja) 情報処理装置及びその制御方法、並びにコンピュータプログラム
JP6218510B2 (ja) 画像処理装置、画像処理装置の制御方法、及びプログラム
JP2012155534A (ja) 電子機器及びその制御方法、並びにプログラム
JP2013215976A5 (ja)
US9244692B2 (en) Information processing apparatus, control method for information processing apparatus, and program to stop supply of clock to a DSP
JP5665529B2 (ja) 情報処理装置及びその制御方法、並びにプログラム
US8949816B2 (en) Firmware updating method, image forming apparatus, and storage medium
US9811149B2 (en) Information processing apparatus, non-transitory computer readable medium, and information processing method
US10656954B2 (en) Information processing apparatus, activation method of information processing apparatus, and storage medium
JP5346964B2 (ja) 電子機器およびシステム管理プログラム
JP5783348B2 (ja) 制御装置、制御プログラム、画像形成装置
JP2011061309A (ja) 画像処理装置
JP5277262B2 (ja) 電子機器およびシステム管理プログラム
JP6049781B2 (ja) 画像形成装置、制御方法、及びプログラム
JP2010068355A (ja) 電子機器及びその制御方法
JP2013123159A (ja) 画像処理装置及びその制御方法、並びにプログラム
US20050050360A1 (en) Controller, image processing apparatus, and method of controlling execution of program
JP4736354B2 (ja) コントローラ、画像処理装置およびプログラムの実行を制御する方法
JP2023160058A (ja) 画像形成装置、画像形成装置の制御方法、及びプログラム
JP2008072494A (ja) 情報処理装置および情報処理方法
JP2010170489A (ja) 処理装置、画像形成装置及び処理方法
JP2005210582A (ja) 画像形成装置
JP2015013420A (ja) 画像処理装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141209

R151 Written notification of patent or utility model registration

Ref document number: 5665529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151