JP2010170489A - 処理装置、画像形成装置及び処理方法 - Google Patents

Abstract

【課題】データ処理の処理速度を低下させることなく別のデータ処理を行うことができる処理装置、画像形成装置及び処理方法を提供する。
【解決手段】主ＤＭＡ制御部２２は、レジスタ部２３、ＤＭＡ起動部２４などを備え、従ＤＭＡ制御部２５は、レジスタ部２６、ＤＭＡ起動部２７などを備えている。主ＤＭＡ制御部２２は、主ＤＭＡ転送及び主画像処理の制御を行う。また、従ＤＭＡ制御部２５は、従ＤＭＡ転送及び従画像処理の制御を行う。マルチプレクサ２８は、ＣＰＵからのセレクト信号ＳＥＬがローレベル（Ｌｏ）の場合には、主ＤＭＡ制御部２２からの信号を画像処理部２１へ出力し、セレクト信号ＳＥＬがハイレベル（Ｈｉ）の場合には、従ＤＭＡ制御部２５からの信号を画像処理部２１へ出力する。
【選択図】図１

Description

本発明は、データを処理する処理部と、処理部による処理前又は処理後の少なくとも一方のデータを記憶するための記憶部とを備え、処理部と記憶部との間のデータ転送を制御する処理装置及び該処理装置を備える画像形成装置並びに処理方法に関する。

従来、画像処理装置や画像形成装置は、画像処理を行う画像処理回路と、画像処理回路により処理される前の画像データや処理された後の画像データなどを記憶するメモリ（記憶部）などを備え、画像処理回路とメモリとの間のデータ転送としてＤＭＡ（Direct Memory Access）転送が用いられてきた。特許文献１には、ＤＭＡ転送を行うＤＭＡ回路の一例が開示されている。

そして、ＤＭＡ転送を制御するＤＭＡ制御回路と画像処理回路とが対となり、両者を同時に動作させることにより、所要の画像処理を実現している。また、複数頁分の画像データを処理するには、頁数に応じて複数回のＤＭＡ起動と停止を行い、頁毎の画像データのＤＭＡ転送を繰り返していた。

図１４は従来の画像形成装置の要部構成の一例を示すブロック図である。画像形成装置は、画像処理部１０１、画像処理部１０１とメモリ（内部バス）との間のＤＭＡ転送を制御するＤＭＡ制御部１０２、画像形成部１０５などを備えている。ＤＭＡ制御部１０２は、レジスタ部１０３、ＤＭＡ起動部１０４などを備えている。

レジスタ部１０３は、転送元アドレス、転送先アドレス、転送データサイズなどのＤＭＡ転送を設定するための設定値、画像処理部１０１での画像処理を設定するための画像処理設定値などのレジスタ値を保持する。レジスタ部１０３は、保持しているＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴを所定の時点（例えば、ＣＰＵからレジスタライト・リード要求ＲＥＧ＿ＲＷが入力された時点）で画像処理部１０１へ出力する。

また、レジスタ部１０３は、画像処理部１０１からの履歴情報ＨＩＳＴを保持し、保持している履歴情報ＨＩＳＴをＣＰＵへ出力することができる。また、レジスタ部１０３は、保持している転送サイズレジスタ値ＲＥＧ＿ＳＩＺＥをＤＭＡ起動部１０４へ出力する。

ＤＭＡ起動部１０４は、ＣＰＵからレジスタライト・リード要求ＲＥＧ＿ＲＷが入力された場合、ＤＭＡ起動信号ＤＭＡ＿ＳＴをハイレベル（Ｈｉ）として画像処理部１０１へ出力する。また、ＤＭＡ起動部１０４は、レジスタ部１０３から転送サイズレジスタ値ＲＥＧ＿ＳＩＺＥが入力され、画像処理部１０１から履歴情報ＨＩＳＴが入力された場合、ＤＭＡ起動信号ＤＭＡ＿ＳＴをローレベル（Ｌｏ）として画像処理部１０１へ出力する。

画像処理部１０１は、ＤＭＡ制御部１０２（ＤＭＡ起動部１０４）からハイレベル（Ｈｉ）のＤＭＡ起動信号ＤＭＡ＿ＳＴが入力された場合、ＤＭＡ転送を開始し、ＤＭＡ制御部１０２（ＤＭＡ起動部１０４）からローレベル（Ｌｏ）のＤＭＡ起動信号ＤＭＡ＿ＳＴが入力された場合、ＤＭＡ転送を終了する。すなわち、画像処理部１０１とメモリ間のＤＭＡ転送は、ＤＭＡ起動信号ＤＭＡ＿ＳＴがハイレベル（Ｈｉ）のときに行われる。画像処理部１０１は、ＤＭＡ転送を行う場合、レジスタ部１０３から取得したＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴに従って画像処理を実施する。

履歴情報ＨＩＳＴは、画像処理部１０１が内部バスに対して転送コマンドを発行した際の転送アドレスと１回のコマンド転送での転送済みバイト数を含むものとする。ＤＭＡ起動部１０４では、画像処理部１０１からの履歴情報ＨＩＳＴから、転送済みのバイト数を計数し、転送サイズレジスタ値ＲＥＧ＿ＳＩＺＥ分の転送が完了した場合に、ＤＭＡ起動信号ＤＭＡ＿ＳＴをローレベル（Ｌｏ）とすることができる。

次に、従来のＤＭＡ転送の処理について説明する。ＣＰＵは、レジスタライト・リード要求ＲＥＧ＿ＲＷをレジスタ部１０３へ出力し、レジスタ部１０３へＤＭＡ転送設定・画像処理設定値を書き込む。これにより、レジスタ部１０３は、保持しているＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴを画像処理部１０１へ出力することができる。また、ＣＰＵは、レジスタライト・リード要求ＲＥＧ＿ＲＷをＤＭＡ起動部１０４へ出力し、ＤＭＡ転送の開始（ＤＭＡ起動）を指示する。

ＤＭＡ起動部１０４は、ＣＰＵからのＤＭＡ起動の指示を受け、ＤＭＡ起動信号ＤＭＡ＿ＳＴをハイレベル（Ｈｉ）にして画像処理部１０１へ出力する。画像処理部１０１は、ＤＭＡ起動信号ＤＭＡ＿ＳＴがハイレベル（Ｈｉ）になったことを検知して、画像処理及びＤＭＡ転送処理を開始する。

図１５は従来のＤＭＡ転送の概念を示す説明図である。図１５では、メモリ１０７からの読み出しについて説明するが、メモリ１０７への書き込みも同様である。図１５に示すように、メモリ１０７には、メモリ１０７へのアクセスを制御する内部バス１０６を接続してある。通常、ＤＭＡ転送処理は、画像処理部１０１から内部バス１０６へ転送要求コマンドＣＯＭを出力することにより開始される。

転送要求コマンドＣＯＭには、転送アドレス、転送バイト数等が含まれるが、メモリ１０７への１回のアクセス量には上限があり、例えば、１回の転送要求コマンドＣＯＭにつき２５６バイト（Byte）の転送バイト数上限が設定されることが多い。ただし、１回の転送要求コマンドＣＯＭでの転送バイト数の上限は、システム構成により異なる。

まず、メモリ１０７からデータを読み出す場合は、画像処理部１０１は、転送要求コマンドＣＯＭを内部バス１０６へ出力する。内部バス１０６は、転送要求コマンドＣＯＭを受理した場合、画像処理部１０１に対して転送要求コマンドＣＯＭを受理したことを通知するためにコマンド受理信号ＣＯＭ＿ＲＣＶを出力する。画像処理部１０１は、転送要求コマンドＣＯＭが受理されたことを検知することで、転送要求コマンドＣＯＭが内部バス１０６に伝わったことを知ることができる。

内部バス１０６は、転送要求コマンドＣＯＭに従い、メモリ１０７からデータを読み出し、画像処理部１０１へ読み出したデータＤＡＴＡを転送する。このとき、１回の時点で転送できるデータ量は、内部バス１０６により定まっている。例えば、１回のタイミングで転送可能なデータ量は、８バイト程度である。また、内部バス１０６が、データＤＡＴＡと同期したデータ転送信号ＤＡＴＡ＿ＶＬＤを画像処理部１０１へ出力することにより、画像処理部１０１に対して、どの時点でデータＤＡＴＡを転送しているのかを知らせることができる。

画像処理部１０１は、データ転送信号ＤＡＴＡ＿ＶＬＤとデータＤＡＴＡを受け取ることで、転送されてきたデータＤＡＴＡを受信することができる。画像処理部１０１は、データＤＡＴＡを受け取ったことを内部バス１０６へ通知するために、データ転送信号ＤＡＴＡ＿ＶＬＤを検知した場合、データ受信信号ＤＡＴＡ＿ＲＣＶを内部バス１０６へ出力する。これにより、内部バス１０６は、データ転送が完了したことを知ることができるため、次のデータ転送を続けて行うことができる。

転送要求コマンドＣＯＭの要求サイズが２５６バイトで、１回のデータ転送量が８バイトとすると、データ転送を３２回繰り返すことで、１回の転送要求コマンドＣＯＭで要求されたサイズ分のデータを転送できる。要求されたサイズの転送が完了すると、１回の転送シーケンスが完了することになる。同様に、画像処理部１０１での画像処理後のデータは、内部バス１０６に対してコマンド発行、データ転送を行うことによりメモリ１０７へデータを書き込むことができる。

このように、ＤＭＡ転送は、画像処理部１０１と内部バス１０６との間のデータ転送により実現される。通常、誤動作を防ぐために、画像処理部１０１は、ＤＭＡ起動信号ＤＭＡ＿ＳＴがハイレベル（Ｈｉ）の期間のみコマンド発行やデータ転送を行うよう構成される。例えば、画像処理部１０１が転送要求コマンドＣＯＭを出力した後に、ＤＭＡ起動信号ＤＭＡ＿ＳＴがローレベル（Ｌｏ）になった場合には、内部バス１０６がデータ転送信号を出力しているにも関わらず、画像処理部１０１は、反応できずデータ受信信号ＤＡＴＡ＿ＲＣＶを内部バス１０６へ出力することができない。このため、画像処理部１０１へ伝えられるＤＭＡ起動信号ＤＭＡ＿ＳＴを予期せぬ時点で強制的にローレベル（Ｌｏ）とした場合には、内部バス１０６がフリーズ状態となってしまう恐れがある。したがって、安全にＤＭＡ転送を停止する場合には、転送要求コマンドＣＯＭを出力しているのであれば、キャンセルコマンドを出力し後にＤＭＡ起動信号ＤＭＡ＿ＳＴをローレベル（Ｌｏ）にするか、データ転送が完了した後にＤＭＡ起動信号ＤＭＡ＿ＳＴをローレベル（Ｌｏ）にする必要がある。なお、図１０では、簡略化のため、画像処理部１０１とメモリ１０７、内部バス１０６との転送信号を、データＤＡＴＡ／転送コントロール信号ＣＯＮＴＲＯＬと一括で記載しているが、実際のＤＭＡ転送は上記の手順により実施される。

図１６は従来のＤＭＡ転送のタイムチャートである。図１６は、図１５に例示された画像形成装置でのＤＭＡ転送のタイムチャートを示す。また、図１６では、複数頁の原稿や画像データを転送・画像処理する場合を示す。Ｔ１〜Ｔ２の期間に１頁目の処理設定（ＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴ）を行う。Ｔ２〜Ｔ３の期間ではＤＭＡ起動信号ＤＭＡ＿ＳＴがハイレベル（Ｈｉ）となり、１頁目の処理設定にしたがって、データの転送（ＤＡＴＡ＿ＩＮ）や画像処理を行う。また、Ｔ４の時点で２頁目のデータの転送や画像処理を行っているが、Ｔ３〜Ｔ４期間は頁間であり、画像処理部１０１は動作していない。

特開平１１−１４３８１２号公報

しかしながら、上述したように、従来のＤＭＡ転送では、複数頁の原稿が読み取られて複数頁分の画像データを処理する場合、ＤＭＡ転送（ＤＭＡ起動）は、１頁毎に行われるため、例えば、１頁目の画像データのＤＭＡ転送及び画像処理が終了し、２頁目の画像データのＤＭＡ転送及び画像処理が開始されるまでの頁間においては、画像処理部１０１は動作しておらず、画像処理部１０１を有効に利用できない期間が存在していた。

また、従来のＤＭＡ転送では、複数頁の主画像処理（例えば、原稿を読み取り、読み取った原稿画像を処理して印刷データを形成するまでの一連の画像処理など）を行っている最中に、割り込みにより別の従画像処理（例えば、読み取った原稿画像からプレビュー用のサムネイル画像の生成など）を行う場合、主画像処理を一旦停止させて、別の従画像処理を１頁分行う方法が考えられるものの、主画像処理の処理速度が低下するという問題がある。

また、同様に、複数頁の主画像処理を行っている最中に、割り込みにより別の従画像処理を行う場合、主画像処理での頁間の画像処理停止期間で処理できるライン数等を予め算出しておき、ＣＰＵが主画像処理の頁終了時点を検知して、別の従画像処理を頁間に処理可能なライン数毎に数回に分けて処理する方法が考えられるものの、主画像処理の処理速度が低下するという問題は依然として存在する。

また、画像処理部１０１で主画像処理と従画像処理とを切り替えて行う場合には、主画像処理用のＤＭＡ転送と従画像処理用のＤＭＡ転送それぞれに適した設定値を繰り返し設定する必要があり、ＤＭＡ制御部１０２での設定値の書き換えに要する時間（例えば、５０ｍｓｅｃ）が余計に必要となり、却って画像処理部１０１が使用することができない空き時間が発生し、実質的に画像処理に利用することができる時間が短くなってしまうという問題もあった。

本発明は、斯かる事情に鑑みてなされたものであり、データ処理の処理速度を低下させることなく別のデータ処理を行うことができる処理装置及び該処理装置を備える画像形成装置並びに処理方法を提供することを目的とする。

本発明に係る処理装置は、データを処理する処理部と、該処理部による処理前又は処理後の少なくとも一方のデータを記憶するための記憶部とを備える処理装置において、前記処理部と前記記憶部との間の第１のＤＭＡ転送を制御する第１のＤＭＡ制御部と、前記第１のＤＭＡ転送が行われていない場合に、前記処理部と前記記憶部との間の第２のＤＭＡ転送を制御する第２のＤＭＡ制御部とを備えることを特徴とする。

本発明に係る処理装置は、所定の選択信号に基づいて、前記第１のＤＭＡ制御部による第１のＤＭＡ転送又は前記第２のＤＭＡ制御部による第２のＤＭＡ転送のいずれかに切り替える切替部を備えることを特徴とする。

本発明に係る処理装置は、前記第１のＤＭＡ制御部は、前記第１のＤＭＡ転送の開始及び終了を決定するための起動信号を前記処理部へ出力するようにしてあり、前記起動信号に基づいて前記選択信号を生成する選択信号生成手段を備え、前記切替部は、前記選択信号生成手段で生成した選択信号に基づいて、前記第１のＤＭＡ転送が行われていない場合に、前記第２のＤＭＡ転送に切り替えるように構成してあることを特徴とする。

本発明に係る処理装置は、前記第１のＤＭＡ制御部は、前記第１のＤＭＡ転送の終了を決定するための起動信号を前記処理部へ出力するようにしてあり、所定の設定信号に基づいて前記第１のＤＭＡ転送に関する転送設定情報を保持する保持部を備え、前記起動信号及び前記設定信号に基づいて前記選択信号を生成する選択信号生成手段を備え、前記切替部は、前記選択信号生成手段で生成した選択信号に基づいて、前記第１のＤＭＡ転送が行われていない場合に、前記第２のＤＭＡ転送に切り替えるように構成してあることを特徴とする。

本発明に係る処理装置は、前記第１のＤＭＡ制御部は、前記第１のＤＭＡ転送の終了を決定するための第１の起動信号を前記処理部へ出力するようにしてあり、前記第２のＤＭＡ制御部は、前記第２のＤＭＡ転送の終了を決定するための第２の起動信号を前記処理部へ出力するようにしてあり、前記第１の起動信号及び前記第２の起動信号に基づいて前記選択信号を生成する選択信号生成手段を備え、前記切替部は、前記選択信号生成手段で生成した選択信号に基づいて、前記第１のＤＭＡ転送が行われていない場合に、前記第２のＤＭＡ転送に切り替えるように構成してあることを特徴とする。

本発明に係る画像形成装置は、前述のいずれか１つの発明に係る処理装置と、該処理装置で処理された画像データに基づいて画像を形成する画像形成部とを備えることを特徴とする。

本発明に係る処理方法は、データを処理する処理部と、該処理部による処理前又は処理後の少なくとも一方のデータを記憶するための記憶部とを備える処理装置による処理方法において、前記処理部と前記記憶部との間の第１のＤＭＡ転送を制御する第１のＤＭＡ制御部による第１のＤＭＡ転送が行われていない場合に、前記処理部と前記記憶部との間の第２のＤＭＡ転送を制御する第２のＤＭＡ制御部による第２のＤＭＡ転送を行うことを特徴とする。

本発明にあっては、処理部と記憶部との間の第１のＤＭＡ転送を制御する第１のＤＭＡ制御部と、第１のＤＭＡ転送が行われていない場合に、処理部と記憶部との間の第２のＤＭＡ転送を制御する第２のＤＭＡ制御部とを備える。１つの処理部に対して、第１のＤＭＡ制御部と第２のＤＭＡ制御部とを備えることで、第１のＤＭＡ転送による第１の処理（例えば、原稿を読み取り、読み取った原稿画像を処理して印刷データを形成するまでの一連の画像処理など）を行う際の頁間に、第２のＤＭＡ転送による別の第２の処理（例えば、読み取った原稿画像からプレビュー用のサムネイル画像の生成など）を行うことができるので、第１の処理の処理速度を低下させることなく、別の第２の処理を行うことができる。また、１つのＤＭＡ制御部で異なる（第１と第２）処理のための設定値の書き換えを行う必要がないので、効率的なデータ処理を行うことができる。

本発明にあっては、切替部は、選択信号により第１のＤＭＡ制御部による第１のＤＭＡ転送又は第２のＤＭＡ制御部による第２のＤＭＡ転送のいずれかに切り替える。切替部としては、例えば、第１のＤＭＡ制御部及び第２のＤＭＡ制御部に対してＤＭＡ転送設定やデータ処理設定を行うＣＰＵとすることができる。すなわち、ＣＰＵから切り替えのための選択信号を受け付けた場合、第１のＤＭＡ制御部又は第２のＤＭＡ制御部のいずれかは、ＤＭＡ転送のための処理を行う。これにより、第１のＤＭＡ転送が行われていない場合に、第２のＤＭＡ転送を行うことができ、１つの処理部の処理の空き時間を少なくして、効率的なデータ処理を実現することができる。

本発明にあっては、第１のＤＭＡ制御部は、第１のＤＭＡ転送の開始及び終了を決定するための起動信号を処理部へ出力する。選択信号生成手段は、起動信号に基づいて選択信号を生成する。切替部は、選択信号生成手段で生成した選択信号に基づいて、第１のＤＭＡ転送が行われていない場合に、第２のＤＭＡ転送に切り替える。例えば、起動信号がハイレベル（Ｈｉ）の場合に第１のＤＭＡ転送が行われ、選択信号がハイレベル（Ｈｉ）の場合に第２のＤＭＡ転送に切り替えるようにした場合、選択信号生成手段は、起動信号がハイレベル（Ｈｉ）からローレベル（Ｌｏ）になった時点で、選択信号をローレベル（Ｌｏ）からハイレベル（Ｈｉ）とすることにより、切替部は、第１のＤＭＡ転送から第２のＤＭＡ転送に切り替える。これにより、第１のＤＭＡ転送による頁間の空き時間を予め算出することなく第２のＤＭＡ転送と第２の処理を行うことができる。

本発明にあっては、第１のＤＭＡ制御部は、第１のＤＭＡ転送の終了を決定するための起動信号を処理部へ出力する。保持部（例えば、レジスタ部など）は、所定の設定信号に基づいて第１のＤＭＡ転送に関する転送設定情報を保持する。選択信号生成手段は、起動信号及び設定信号に基づいて選択信号を生成する。切替部は、選択信号生成手段で生成した選択信号に基づいて、第１のＤＭＡ転送が行われていない場合に、第２のＤＭＡ転送に切り替える。例えば、起動信号がローレベル（Ｌｏ）になった場合に第１のＤＭＡ転送が終了し、設定信号がハイレベル（Ｈｉ）になったときに転送設定情報が保持部に保持されて第１のＤＭＡ転送が開始され、選択信号がハイレベル（Ｈｉ）の場合に第２のＤＭＡ転送に切り替えるようにした場合、選択信号生成手段は、起動信号がハイレベル（Ｈｉ）からローレベル（Ｌｏ）になった時点で、選択信号をローレベル（Ｌｏ）からハイレベル（Ｈｉ）とし、設定信号がハイレベル（Ｈｉ）になった時点で選択信号をハイレベル（Ｈｉ）からローレベル（Ｌｏ）とすることにより、切替部は、第１のＤＭＡ転送から第２のＤＭＡ転送に切り替える。これにより、第１のＤＭＡ転送による頁間の空き時間を予め算出することなく第２のＤＭＡ転送と第２の処理を行うことができる。また、転送設定情報を保持部に保持させるための設定信号により第１のＤＭＡ転送に切り替えるので、独自の制御シーケンスではなく、通常のＤＭＡ制御シーケンスに従った手順による処理を実現することができる。

本発明にあっては、第１のＤＭＡ制御部は、第１のＤＭＡ転送の終了を決定するための第１の起動信号を処理部へ出力し、第２のＤＭＡ制御部は、第２のＤＭＡ転送の終了を決定するための第２の起動信号を処理部へ出力する。選択信号生成手段は、第１の起動信号及び第２の起動信号に基づいて選択信号を生成する。切替部は、選択信号生成手段で生成した選択信号に基づいて、第１のＤＭＡ転送が行われていない場合に、第２のＤＭＡ転送に切り替える。例えば、第１の起動信号がローレベル（Ｌｏ）になった場合に第１のＤＭＡ転送が終了し、第２の起動信号がローレベル（Ｌｏ）になった場合に第２のＤＭＡ転送が終了し、選択信号がハイレベル（Ｈｉ）の場合に第２のＤＭＡ転送に切り替えるようにした場合、選択信号生成手段は、第１の起動信号がハイレベル（Ｈｉ）からローレベル（Ｌｏ）になった時点で、選択信号をローレベル（Ｌｏ）からハイレベル（Ｈｉ）とし、第２の起動信号がハイレベル（Ｈｉ）からローレベル（Ｌｏ）になった時点で、選択信号をハイレベル（Ｈｉ）からローレベル（Ｌｏ）とすることにより、切替部は、第１のＤＭＡ転送から第２のＤＭＡ転送に切り替える。これにより、第１のＤＭＡ転送による頁間の空き時間を予め算出することなく第２のＤＭＡ転送と第２の処理を行うことができる。また、転送設定情報を保持部に保持させるための設定信号により第１のＤＭＡ転送に切り替えるので、独自の制御シーケンスではなく、通常のＤＭＡ制御シーケンスに従った手順による処理を実現することができる。また、第２の起動信号により第２のＤＭＡ転送の終了を待って第１のＤＭＡ転送に切り替えるので、第２のＤＭＡ転送や第２の処理の途中で第２のＤＭＡ転送が打ち切られるという事態を確実に防止することができる。

本発明にあっては、第１の処理の処理速度を低下させることなく別の第２の処理を行うことができる画像形成装置を実現することができる。

本発明によれば、第１の処理の処理速度を低下させることなく、別の第２の処理を行うことができる。また、１つのＤＭＡ制御部で異なる処理のための設定値の書き換えを行う必要がないので、効率的な処理を行うことができる。

本発明の実施の形態１の画像形成装置の要部構成の一例を示すブロック図である。 従ＤＭＡ制御部に備えられたレジスタ部の構成の一例を示すブロック図である。 実施の形態１のＤＭＡ転送のタイムチャートである。 実施の形態１のＤＭＡ転送のタイムチャートである。 実施の形態２の画像形成装置の要部構成の一例を示すブロック図である。 実施の形態２のＤＭＡ転送のタイムチャートである。 実施の形態２のＤＭＡ転送のタイムチャートである。 実施の形態３の画像形成装置の要部構成の一例を示すブロック図である。 実施の形態３のＤＭＡ転送のタイムチャートである。 実施の形態３のＤＭＡ転送のタイムチャートである。 実施の形態４の画像形成装置の要部構成の一例を示すブロック図である。 実施の形態４のＤＭＡ転送のタイムチャートである。 実施の形態４のＤＭＡ転送のタイムチャートである。 従来の画像形成装置の要部構成の一例を示すブロック図である。 従来のＤＭＡ転送の概念を示す説明図である。 従来のＤＭＡ転送のタイムチャートである。

実施の形態１
以下、本発明をその実施の形態を示す図面に基づいて説明する。図１は本発明の実施の形態１の画像形成装置の要部構成の一例を示すブロック図である。画像形成装置は、処理部としての画像処理部２１、画像処理部２１とメモリ（内部バス）との間の第１のＤＭＡ転送としての主ＤＭＡ転送を制御する第１のＤＭＡ制御部としての主ＤＭＡ制御部２２、画像処理部２１とメモリ（内部バス）との間の第２のＤＭＡ転送としての従ＤＭＡ転送を制御する第２のＤＭＡ制御部としての従ＤＭＡ制御部２５、信号の切り替えを行う切替部としてのマルチプレクサ（ＭＵＸ）２８、画像形成部１０などを備えている。画像形成部１０は、画像処理部２１で画像処理された画像データから画像形成用のデータを生成して所定の用紙に画像を形成する。主ＤＭＡ制御部２２は、レジスタ部２３、ＤＭＡ起動部２４などを備え、従ＤＭＡ制御部２５は、レジスタ部２６、ＤＭＡ起動部２７などを備えている。なお、以下の説明では、信号がハイレベルのときにアクティブとして説明するが、ローレベルのときにアクティブであってもよい。

主ＤＭＡ制御部２２は、主ＤＭＡ転送及び第１の処理としての主画像処理（例えば、原稿を読み取り、読み取った原稿画像を処理して印刷データを形成するまでの一連の画像処理など）の制御を行う。また、従ＤＭＡ制御部２５は、従ＤＭＡ転送及び第２の処理としての従画像処理（例えば、読み取った原稿画像からプレビュー用のサムネイル画像の生成など）の制御を行う。

レジスタ部２３は、転送元アドレス、転送先アドレス、転送データサイズなどの主ＤＭＡ転送を設定するための設定値、画像処理部２１での主画像処理を設定するための主画像処理設定値などのレジスタ値を保持する。レジスタ部２３は、保持している主ＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴ０を所定の時点（例えば、ＣＰＵからレジスタライト・リード要求ＲＥＧ＿ＲＷが入力された時点）でマルチプレクサ２８へ出力する。

また、レジスタ部２３は、マルチプレクサ２８を介して画像処理部２１からの履歴情報ＨＩＳＴ０を保持し、保持している履歴情報ＨＩＳＴ０をＣＰＵへ出力することができる。また、レジスタ部２３は、保持している転送サイズレジスタ値ＲＥＧ＿ＳＩＺＥ０をＤＭＡ起動部２４へ出力する。

ＤＭＡ起動部２４は、ＣＰＵからレジスタライト・リード要求ＲＥＧ＿ＲＷが入力された場合、主ＤＭＡ起動信号ＤＭＡ＿ＳＴ０をハイレベル（Ｈｉ）としてマルチプレクサ２８へ出力する。また、ＤＭＡ起動部２４は、レジスタ部２３から転送サイズレジスタ値ＲＥＧ＿ＳＩＺＥ０が入力され、画像処理部２１から履歴情報ＨＩＳＴ０が入力された場合、主ＤＭＡ起動信号ＤＭＡ＿ＳＴ０をローレベル（Ｌｏ）としてマルチプレクサ２８へ出力する。

レジスタ部２６は、転送元アドレス、転送先アドレス、転送データサイズなどの従ＤＭＡ転送を設定するための設定値、画像処理部２１での従画像処理を設定するための従画像処理設定値などのレジスタ値を保持する。レジスタ部２６は、保持している従ＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴ１を所定の時点（例えば、ＣＰＵからレジスタライト・リード要求ＲＥＧ＿ＲＷが入力された時点）でマルチプレクサ２８へ出力する。

また、レジスタ部２６は、マルチプレクサ２８を介して画像処理部２１からの履歴情報ＨＩＳＴ１を保持し、保持している履歴情報ＨＩＳＴ１をＣＰＵへ出力することができる。また、レジスタ部２６は、保持している転送サイズレジスタ値ＲＥＧ＿ＳＩＺＥ１をＤＭＡ起動部２７へ出力する。

また、レジスタ部２６は、ＤＭＡ起動部２７からの従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１の立下りを検知し、従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１の立下りの時点で、履歴情報ＨＩＳＴ１と保持しているレジスタ値から処理再開後のレジスタ値を算出し保持する。

ＤＭＡ起動部２７は、ＣＰＵからレジスタライト・リード要求ＲＥＧ＿ＲＷが入力された場合、処理設定（ＲＥＧ＿ＳＥＴ１）の時間経過後に従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１をハイレベル（Ｈｉ）としてマルチプレクサ２８へ出力する。また、ＤＭＡ起動部２７は、従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１がハイレベル（Ｈｉ）の場合に、ＣＰＵからの選択信号としてのセレクト信号ＳＥＬがローレベル（Ｌｏ）になったときに従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１を一旦ローレベル（Ｌｏ）とするとともに、セレクト信号ＳＥＬがハイレベル（Ｈｉ）となったときに、従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１を再度ハイレベル（Ｈｉ）にし、従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１をレジスタ部２６及びマルチプレクサ２８へ出力する。

マルチプレクサ２８は、ＣＰＵからのセレクト信号ＳＥＬがローレベル（Ｌｏ）の場合には、主ＤＭＡ制御部２２からの信号を画像処理部２１へ出力し、セレクト信号ＳＥＬがハイレベル（Ｈｉ）の場合には、従ＤＭＡ制御部２５からの信号を画像処理部２１へ出力する。

画像処理部２１は、マルチプレクサ２８からのＤＭＡ起動信号ＤＭＡ＿ＳＴを検知して、ＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴ（ＲＥＧ＿ＳＥＴ０又はＲＥＧ＿ＳＥＴ１のいずれか）に従って画像処理を行い、処理履歴ＨＩＳＴをマルチプレクサ２８へ出力する。

なお、レジスタ部２３とレジスタ部２６とはＣＰＵから見て別個独立に構成されている。すなわち、それぞれ別のアドレスが割り当てられており、ＣＰＵは別個独立に所要の設定値を設定することができる。ＣＰＵがレジスタ部２３に対して動作している場合でも、レジスタ部２６は動作しない。また、ＣＰＵがレジスタ部２６に対して動作している場合でも、レジスタ部２３は動作しない。

図２は従ＤＭＡ制御部２５に備えられたレジスタ部２６の構成の一例を示すブロック図である。レジスタ部２６は、レジスタ設定保持回路２６１、アドレス算出回路２６２、比較回路２６３などを備えている。

レジスタ設定保持回路２６１は、ＣＰＵからのレジスタライト・リード要求ＲＥＧ＿ＲＷに対して設定値の保持や保持した設定値の出力を行うことができ、例えば、従ＤＭＡ転送開始アドレスＳＴ＿ＡＤＲをアドレス算出回路２６２及び比較回路２６３へ出力する。

比較回路２６３は、従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１の立下りを検知して、従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１の立下り時点で履歴情報ＨＩＳＴ１を用いて、従ＤＭＡ転送再開時に画像処理部２１による処理が前回の続きからとなるように実際の画像処理量ＡＪＳＴを算出し、算出した画像処理量ＡＪＳＴをアドレス算出回路２６２へ出力する。

アドレス算出回路２６２は、ＤＭＡ転送開始アドレスＳＴ＿ＡＤＲと比較回路２６３から出力された画像処理量ＡＤＪＴを用いて、従ＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴ１を算出し、算出した従ＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴ１を出力する。

ＤＭＡ転送は、通常は連続ではなく、例えば、１回の転送で２５６バイトのデータを転送する動作となる。履歴情報ＨＩＳＴ１の中に、従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１がハイレベル（Ｈｉ）からローレベル（Ｌｏ）になった時に転送中だったアドレス及び転送済みバイト数を含めることにより、比較回路２６３は、履歴情報ＨＩＳＴ１と１回の転送コマンドでのＤＭＡ転送量とを比較すれば、コマンドシーケンスの途中で停止したのか、コマンドシーケンスが完了してから停止したのかを知ることができる。

したがって、コマンドシーケンス途中で停止した場合は、そのコマンドは無効として、１回前のコマンドまで転送が完了していると判断することができる。このように、比較回路２６３は、ＤＭＡ転送を一旦停止した際に転送途中だったデータを無効として、実際に画像処理が完了した画像処理量ＡＪＳＴをアドレス算出回路２６２へ出力することができる。

アドレス算出回路２６２は、ＤＭＡ転送開始アドレスＳＴ＿ＡＤＲと比較回路２６３からの画像処理量ＡＪＳＴを加算して、従ＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴ１として出力することで、従ＤＭＡ転送が一旦停止したとしても、次に転送再開したときに前回の続きから画像処理を再開可能である。

従ＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴ１のｎ回目処理設定（１つの従画像処理を複数回に分けた場合のｎ回目の処理設定）に要する時間は、主ＤＭＡ制御部２２のレジスタ部２３の再設定時間と比較して非常に短いので、単一のＤＭＡ制御部を用いて主画像処理と従画像処理とを行うよりも高速に画像処理することができる。なお、ここでは一例として、ＤＭＡ転送アドレスをＤＭＡ転送量単位で比較しているが、例えば、画像処理が１ライン単位毎の処理であれば、ＤＭＡ転送開始アドレスＳＴ＿ＡＤＲを１ライン単位で再開できるように構成すればよい。また、履歴情報ＨＩＳＴ１中に転送中のアドレスを含めるとしたが、履歴情報ＨＩＳＴ１の内容を限定するものではなく、例えば、転送済みのライン数等を含めることもでき、履歴情報ＨＩＳＴ１の内容を所望の構成に変更することができる。

図３及び図４は実施の形態１のＤＭＡ転送のタイムチャートである。図３及び図４に示すように、ＣＰＵからのセレクト信号ＳＥＬがローレベル（Ｌｏ）のとき、主ＤＭＡ起動信号ＤＭＡ＿ＳＴ０及び主ＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴ０が、それぞれＤＭＡ起動信号ＤＭＡ＿ＳＴ及びＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴとなるため、Ｔ１〜Ｔ３の期間では、主画像処理が行われる。

Ｔ４の時点で、セレクト信号ＳＥＬがハイレベル（Ｈｉ）となると、従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１及び従ＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴ１が、それぞれＤＭＡ起動信号ＤＭＡ＿ＳＴ及びＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴとなるため、Ｔ４〜Ｔ６の期間では、従画像処理が行われる。

また、ＤＭＡ起動部２７は、従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１がハイレベル（Ｈｉ）の場合に、ＣＰＵからの選択信号としてのセレクト信号ＳＥＬがローレベル（Ｌｏ）になったとき（Ｔ６の時点）に従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１を一旦ローレベル（Ｌｏ）とする（Ｔ７の時点）とともに、セレクト信号ＳＥＬがハイレベル（Ｈｉ）となったとき（Ｔ１０の時点）に、従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１を再度ハイレベル（Ｈｉ）にし（Ｔ１１の時点）、従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１をレジスタ部２６及びマルチプレクサ２８へ出力する。

ただし、Ｔ６の時点でセレクト信号ＳＥＬがローレベル（Ｌｏ）となり、Ｔ６よりも後のＴ７の時点で従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１がローレベル（Ｌｏ）となっているが、Ｔ６〜Ｔ７期間では、セレクト信号ＳＥＬがローレベル（Ｌｏ）のため、画像処理部２１へ出力されるＤＭＡ起動信号ＤＭＡ＿ＳＴはローレベル（Ｌｏ）となり、従画像処理は停止している。Ｔ７の時点で、比較回路２６３は、従ＤＭＡ転送が途中で打ち切られたことを検知できるので、データＤＡＴＡ／転送コントロール信号ＣＯＮＴＲＯＬは、実際に転送完了したところまでを転送済みのデータとして表現している。

また、Ｔ７の時点で、アドレス算出回路２６２は、次の転送開始アドレスを算出し、従継続処理設定のための設定値を従ＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴ１として出力可能であるが、セレクト信号ＳＥＬがローレベル（Ｌｏ）であるため、ＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴとして出力されない。

Ｔ１０の時点で、セレクト信号ＳＥＬがハイレベル（Ｈｉ）になると、従継続処理設定のための従ＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴ１がＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴとして出力される。そして、Ｔ１０〜Ｔ１２の期間で、従画像処理の続きの処理が行われる。Ｔ１０〜Ｔ１１の期間である継続処理設定期間は、ローカルバス等を経由せずに行われる設定であり、従ＤＭＡ制御部２５から画像処理部２１に対する直接的な設定処理であることから、Ｔ１〜Ｔ２の期間における処理設定のようなローカルバス経由での設定処理に比べると、数千倍の速度（例えば、５０μｓｅｃ程度）で設定することができ、無駄な設定期間を最小限に抑えることができる。本動作を繰り返すことで、主画像処理の処理速度を低下させることなく、別の従画像処理を効率よく処理することができる。

上述のように、１つの画像処理部２１に対して、主ＤＭＡ制御部２２と従ＤＭＡ制御部２５とを備えることで、主ＤＭＡ転送による主画像処理（例えば、原稿を読み取り、読み取った原稿画像を処理して印刷データを形成するまでの一連の画像処理など）を行う際の頁間に、従ＤＭＡ転送による従画像処理（例えば、読み取った原稿画像からプレビュー用のサムネイル画像の生成など）を行うことができるので、主画像処理の処理速度を低下させることなく、別の従画像処理を行うことができる。また、１つのＤＭＡ制御部で異なる（主と従）画像処理のための設定値の書き換えを行う必要がないので、効率的な画像処理を行うことができる。

実施の形態２
図５は実施の形態２の画像形成装置の要部構成の一例を示すブロック図である。実施の形態１との相違点は、ＳＥＬ生成部３８を備える点である。すなわち、実施の形態１では、セレクト信号ＳＥＬは、ＣＰＵから出力される構成であったが、実施の形態２では、ＳＥＬ生成部３８がセレクト信号を生成して出力する。

画像形成装置は、画像処理部３１、画像処理部３１とメモリ（内部バス）との間の主ＤＭＡ転送を制御する主ＤＭＡ制御部３２、画像処理部３１とメモリ（内部バス）との間の従ＤＭＡ転送を制御する従ＤＭＡ制御部３５、信号の切り替えを行う切替部としてのマルチプレクサ（ＭＵＸ）３９、ＳＥＬ生成部３８、画像形成部１０などを備えている。主ＤＭＡ制御部３２は、レジスタ部３３、ＤＭＡ起動部３４などを備え、従ＤＭＡ制御部３５は、レジスタ部３６、ＤＭＡ起動部３７などを備えている。なお、画像処理部３１、主ＤＭＡ制御部３２、従ＤＭＡ制御部３５、マルチプレクサ（ＭＵＸ）３９の動作は、実施の形態１と同様である。

ＳＥＬ生成部３８は、主ＤＭＡ起動信号ＤＭＡ＿ＳＴ０からセレクト信号ＳＥＬを生成し、生成したセレクト信号ＳＥＬをＤＭＡ起動部３７及びマルチプレクサ３９へ出力する。ＳＥＬ生成部３８は、主ＤＭＡ起動信号ＤＭＡ＿ＳＴ０がハイレベル（Ｈｉ）からローレベル（Ｌｏ）になった時点で、セレクト信号ＳＥＬをローレベル（Ｌｏ）からハイレベル（Ｈｉ）にし、主ＤＭＡ起動信号ＤＭＡ＿ＳＴ０がローレベル（Ｌｏ）からハイレベル（Ｈｉ）になった時点で、セレクト信号ＳＥＬをハイレベル（Ｈｉ）からローレベル（Ｌｏ）にする。

セレクト信号ＳＥＬを主ＤＭＡ起動信号ＤＭＡ＿ＳＴ０から生成することにより、従画像処理の開始及び終了の時点は、それぞれ主画像処理の終了及び開始の時点に同期し、主画像処理での頁間の時間間隔を考慮することなく従画像処理を行うことができる。

図６及び図７は実施の形態２のＤＭＡ転送のタイムチャートである。図６及び図７に示すように、Ｔ１〜Ｔ２の期間は、主画像処理の１頁目の処理設定期間である。ただし、図３及び図４の場合では、１頁目の処理設定（ＲＥＧ＿ＳＥＴ）は、主ＤＭＡ起動信号ＤＭＡ＿ＳＴ０がハイレベル（Ｈｉ）になる前から行われるのに対し、図６及び図７の場合には、１頁目の処理設定（ＲＥＧ＿ＳＥＴ）は、主ＤＭＡ起動信号ＤＭＡ＿ＳＴ０がハイレベル（Ｈｉ）の間に行われる。

同様に、従画像処理の処理設定（ＲＥＧ＿ＳＥＴ１）も従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１がハイレベル（Ｈｉ）の間に行われる。また、セレクト信号ＳＥＬは、一例として、主ＤＭＡ起動信号ＤＭＡ＿ＳＴ０の反転信号として表わしている。これにより、ＣＰＵからは、特にセレクト信号ＳＥＬを出力する必要がなく、主画像処理の起動タイミング（例えば、スキャナ画像の入力により紙のサイズを検知した後に起動する等、画像形成装置の読み込み系のハード的な要因で決定される）の制御のみで、頁間の従画像処理も動作させることができる。

上述したように、セレクト信号ＳＥＬを主ＤＭＡ制御部３２からの主ＤＭＡ起動信号ＤＭＡ＿ＳＴ０を用いて生成することで、主画像処理における頁間の時間間隔を予め予測するなど考慮することなく従画像処理を実現することができる。このため、画像形成装置毎に主画像処理の頁間隔が異なる場合には、装置が変わる毎に頁間隔を考慮したセレクト信号ＳＥＬの出力制御、及び頁間での従画像処理のライン数の再計算などの煩雑な処理を行う必要がない。

実施の形態３
図８は実施の形態３の画像形成装置の要部構成の一例を示すブロック図である。実施の形態２との相違点は、ＳＥＬ生成部が、主ＤＭＡ起動信号ＤＭＡ＿ＳＴ０に加えて、ＣＰＵからのレジスタライト・リード要求ＲＥＧ＿ＲＷに基づいてセレクト信号ＳＥＬを生成する点である。

画像形成装置は、画像処理部４１、画像処理部４１とメモリ（内部バス）との間の主ＤＭＡ転送を制御する主ＤＭＡ制御部４２、画像処理部４１とメモリ（内部バス）との間の従ＤＭＡ転送を制御する従ＤＭＡ制御部４５、信号の切り替えを行う切替部としてのマルチプレクサ（ＭＵＸ）４９、ＳＥＬ生成部４８、画像形成部１０などを備えている。主ＤＭＡ制御部４２は、レジスタ部４３、ＤＭＡ起動部４４などを備え、従ＤＭＡ制御部４５は、レジスタ部４６、ＤＭＡ起動部４７などを備えている。なお、画像処理部４１、主ＤＭＡ制御部４２、従ＤＭＡ制御部４５、マルチプレクサ（ＭＵＸ）４９の動作は、実施の形態１、２と同様である。

ＳＥＬ生成部４８は、主ＤＭＡ起動信号ＤＭＡ＿ＳＴ０と、ＣＰＵからのレジスタライト・リード要求ＲＥＧ＿ＲＷとに基づいてセレクト信号ＳＥＬを生成する。すなわち、ＳＥＬ生成部４８は、主ＤＭＡ起動信号ＤＭＡ＿ＳＴ０がハイレベル（Ｈｉ）からローレベル（Ｌｏ）になった時点で、セレクト信号ＳＥＬをローレベル（Ｌｏ）からハイレベル（Ｈｉ）にする。また、ＳＥＬ生成部４８は、ＣＰＵからのレジスタライト・リード要求ＲＥＧ＿ＲＷがローレベル（Ｌｏ）からハイレベル（Ｈｉ）になる時点、すなわち、主画像処理の処理設定のための主ＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴ０がローレベル（Ｌｏ）からハイレベル（Ｈｉ）になる時点でセレクト信号ＳＥＬをハイレベル（Ｈｉ）からローレベル（Ｌｏ）にする。

実施の形態２の構成では、セレクト信号ＳＥＬを、レジスタライト・リード要求ＲＥＧ＿ＲＷと主ＤＭＡ起動信号ＤＭＡ＿ＳＴ０とから生成するため、ＤＭＡ起動タイミングに関してＣＰＵによる制御が必要なく、主画像処理の頁間に従画像処理を実行することができる。また、セレクト信号ＳＥＬをハイレベル（Ｈｉ）からローレベル（Ｌｏ）に変化させるタイミングは、主ＤＭＡ制御部４２のレジスタ部４３へのアクセスタイミング（すなわち、主ＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴ０の立上がり時点）であり、通常のＤＭＡ制御シーケンスに基づいた手順で処理を行うことができ、通常と異なる特別なＤＭＡ制御シーケンスを実現するための専用の回路は必要なく、簡易な回路で実現することができる。

図９及び図１０は実施の形態３のＤＭＡ転送のタイムチャートである。図９及び図１０に示すように、セレクト信号ＳＥＬは、主ＤＭＡ起動信号ＤＭＡ＿ＳＴ０がハイレベル（Ｈｉ）からローレベル（Ｌｏ）になった時点（Ｔ３の時点）でローレベル（Ｌｏ）からハイレベル（Ｈｉ）になる（図９のＡ）。また、セレクト信号ＳＥＬは、主画像処理の２頁目の処理設定のために主ＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴ０がローレベル（Ｌｏ）からハイレベル（Ｈｉ）になった時点（Ｔ６の時点）でハイレベル（Ｈｉ）からローレベル（Ｌｏ）になる（図９のＢ）。

これにより、主ＤＭＡ転送による頁間の空き時間を予め算出することなく従ＤＭＡ転送と従画像処理を行うことができる。また、転送設定情報をレジスタ部４３に保持させるための設定信号（主ＤＭＡ転送設定・画像処理設定値ＲＥＧ＿ＳＥＴ０）により主ＤＭＡ転送に切り替えるので、独自の制御シーケンスではなく、通常のＤＭＡ制御シーケンスに従った手順による処理を実現することができる。

実施の形態４
図１１は実施の形態４の画像形成装置の要部構成の一例を示すブロック図である。実施の形態２、３との相違点は、ＳＥＬ生成部に加えて、ＴＲＧ生成部５８を備える点である。

画像形成装置は、画像処理部５１、画像処理部５１とメモリ（内部バス）との間の主ＤＭＡ転送を制御する主ＤＭＡ制御部５２、画像処理部５１とメモリ（内部バス）との間の従ＤＭＡ転送を制御する従ＤＭＡ制御部５５、信号の切り替えを行う切替部としてのマルチプレクサ（ＭＵＸ）６０、ＴＲＧ生成部５８、ＳＥＬ生成部５９、画像形成部１０などを備えている。主ＤＭＡ制御部５２は、レジスタ部５３、ＤＭＡ起動部５４などを備えており、従ＤＭＡ制御部５５は、レジスタ部５６、ＤＭＡ起動部５７などを備えている。なお、画像処理部５１、主ＤＭＡ制御部５２、従ＤＭＡ制御部５５、マルチプレクサ（ＭＵＸ）６０の動作は、実施の形態１〜３と同様である。

ＴＲＧ生成部５８は、ＣＰＵからのレジスタライト・リード要求ＲＥＧ＿ＲＷに基づいて、主ＤＭＡ制御部５２のレジスタ部５３へのアクセスを検知して、終了トリガＥＮＤ＿ＴＲＧをハイレベル（Ｈｉ）にして従ＤＭＡ制御部５５のＤＭＡ起動部５７及び画像処理部５１へ出力する。

ＤＭＡ起動部５７は、終了トリガＥＮＤ＿ＴＲＧを検知して、従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１をハイレベル（Ｈｉ）からローレベル（Ｌｏ）にする。そして、ＤＭＡ起動部５７は、従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１をローレベル（Ｌｏ）にした時点から所定の時間経過後に、ＤＭＡ停止信号ＤＭＡ＿ＳＴＯＰをＳＥＬ生成部５９へ出力する。

画像処理部５１は、ＴＲＧ生成部５８からの終了トリガＥＮＤ＿ＴＲＧを検知して、従ＤＭＡ転送のキャンセル処理を実行することができる。

ＳＥＬ生成部５９は、主ＤＭＡ起動信号ＤＭＡ＿ＳＴ０がハイレベル（Ｈｉ）からローレベル（Ｌｏ）になるのを検知して、セレクト信号ＳＥＬをローレベル（Ｌｏ）からハイレベル（Ｈｉ）にする。また、ＳＥＬ生成部５９は、ＤＭＡ停止信号ＤＭＡ＿ＳＴＯＰがハイレベル（Ｈｉ）になったことを検知して、セレクト信号ＳＥＬをハイレベル（Ｈｉ）からローレベル（Ｌｏ）にする。

上述の構成により、画像処理部５１は、主ＤＭＡ制御部５２の起動前に、終了トリガＥＮＤ＿ＴＲＧがハイレベル（Ｈｉ）になるのを検知することで、内部バスへのＤＭＡ転送キャンセル処理を実施することができる。また、ＤＭＡ起動部５７は、終了トリガＥＮＤ＿ＴＲＧを検知した時点から、ある時間経過した後に従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１をローレベルにすることで、終了トリガＥＮＤ＿ＴＲＧがハイレベル（Ｈｉ）になった後に従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１がローレベル（Ｌｏ）になるまでに一定の遷移期間を設けることができる。また、従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１がローレベル（Ｌｏ）になった後でＤＭＡ停止信号ＤＭＡ＿ＳＴＯＰがハイレベル（Ｈｉ）となり、ＳＥＬ生成部５９は、ＤＭＡ停止信号ＤＭＡ＿ＳＴＯＰを用いてセレクト信号ＳＥＬを生成するので、マルチプレクサ６０での従ＤＭＡ転送（従画像処理）から主ＤＭＡ転送（主画像処理）への切り替えは、従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１がローレベル（Ｌｏ）になった後となる。

以上により、終了トリガＥＮＤ＿ＴＲＧがハイレベル（Ｈｉ）となり、画像処理部５１が、ＤＭＡ転送キャンセル処理完了するまでの期間、画像処理部５１へ出力されるＤＭＡ起動信ＤＭＡ＿ＳＴをハイレベル（Ｈｉ）に保つことが可能である。これにより、ＤＭＡ転送途中の停止時の内部バスロックの回避、及び従画像処理の継続処理を確実に実施することが可能である。

図１２及び図１３は実施の形態４のＤＭＡ転送のタイムチャートである。図１２及び図１３に示すように、セレクト信号ＳＥＬ信号をハイレベル（Ｈｉ）にするタイミングは、図９の場合と同様にＴ３の時点である（図１２のＡ）。しかし、従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１をローレベル（Ｌｏ）にするタイミングは、図９の場合と異なる。以下、従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１をローレベル（Ｌｏ）にするタイミングについて説明する。

まず、主ＤＭＡ制御部５２のレジスタ部５３へのアクセスを、ＣＰＵからのレジスタライト・リード要求ＲＥＧ＿ＲＷに基づいて、Ｔ６の時点で検知する（図１２のＢ）。これにより、Ｔ６の時点で終了トリガＥＮＤ＿ＴＲＧがハイレベル（Ｈｉ）になる。

終了トリガＥＮＤ＿ＴＲＧがハイレベル（Ｈｉ）になったのを検知した後、Ｔ７の時点で従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１がローレベル（Ｌｏ）となるが（図１２のＣ）、セレクト信号ＳＥＬは、ハイレベル（Ｈｉ）を維持しているため、画像処理部５１へ出力されるＤＭＡ起動信号ＤＭＡ＿ＳＴもＴ６〜Ｔ７期間ではハイレベル（Ｈｉ）を維持する。画像処理部５１は、このＴ６〜Ｔ７の期間に内部バスへの終了処理を実施することができる。

Ｔ７の時点で内部バスへの終了処理が完了し、従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１がローレベル（Ｌｏ）になったため、セレクト信号ＳＥＬはハイレベル（Ｈｉ）からローレベル（Ｌｏ）になる（図１２のＤ）。セレクト信号ＳＥＬ信号がローレベル（Ｌｏ）になった後、主ＤＭＡ制御部５２は、画像処理部５１へのレジスタ設定ＲＥＧ＿ＳＥＴ０を実行する。

なお、Ｔ６〜Ｔ７の期間は、主ＤＭＡ制御部５２へのＣＰＵからのレジスタライト・リード要求ＲＥＧ＿ＲＷが実行されているが、セレクト信号ＳＥＬがハイレベル（Ｈｉ）であるため、画像処理部５１へのレジスタ設定ＲＥＧ＿ＳＥＴへ設定内容は反映されず、Ｔ６〜Ｔ７期間のレジスタライト情報はレジスタ部５３に一旦保持され、Ｔ７〜Ｔ８期間で画像処理部５１に対してレジスタ設定（主２頁目処理設定）を実行する。

以上により、従画像処理時にセレクト信号ＳＥＬがローレベル（Ｌｏ）になるタイミングを従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１がローレベル（Ｌｏ）になった後にすることで、内部バスのロックを回避し、継続処理を確実に実施することで、正常に従画像処理を実行することができる。

したがって、実施の形態４では、主ＤＭＡ転送による頁間の空き時間を予め算出することなく従ＤＭＡ転送と従画像処理を行うことができる。また、転送設定情報をレジスタ部に保持させるための設定信号により主ＤＭＡ転送に切り替えるので、独自の制御シーケンスではなく、通常のＤＭＡ制御シーケンスに従った手順による処理を実現することができる。また、従ＤＭＡ起動信号により従ＤＭＡ転送の終了を待って主ＤＭＡ転送に切り替えて、従画像処理の従ＤＭＡ起動信号ＤＭＡ＿ＳＴ１をローレベル（Ｌｏ）にする前に、内部バスの終了処理を完了させることができ、従ＤＭＡ転送や従画像処理の途中で従ＤＭＡ転送が打ち切られるという事態を確実に防止することができる。

以上説明したように、本発明によれば、画像処理部とメモリとの間をＤＭＡ転送する場合に、例えば、複数頁の原稿が読み取られ、複数頁の画像データを処理（主画像処理）するときに、各頁間の画像データ処理を行っていない期間に画像処理部が動作をしていないという無駄な期間を少なくすることができる。そして、頁間の画像処理部が動作していない期間に、主画像処理とは別の従画像処理を行うことができるので、１つの画像処理部に対して、主画像処理の処理速度を低下させることなく、別の画像処理を効率的に行うことができる。

上述の実施の形態では、画像データを処理する画像処理部を例として説明したが、本発明は、画像処理部と記憶部との間のＤＭＡ転送に限定されるものではなく、画像データ以外のデータを処理する処理部と記憶部との間のＤＭＡ転送についても適用することができる。

上述の実施の形態において、２つのＤＭＡ制御部による制御を主ＤＭＡ転送及び主画像処理並びに従ＤＭＡ転送及び従画像処理と称しているが、これは異なる画像処理を区別するための便宜上の表現であって、一方のＤＭＡ転送及び画像処理が他方のＤＭＡ転送及び画像処理に依存するわけではなく、それぞれのＤＭＡ制御部により、一方の処理が行われていない間の時間を利用して他方の処理が独立に行われる。

１０ 画像形成部
２１、３１、４１、５１ 画像処理部（処理部）
２２、３２、４２、５２ 主ＤＭＡ制御部（第１のＤＭＡ制御部）
２５、３５、４５、５５ 従ＤＭＡ制御部（第２のＤＭＡ制御部）
２３、３３、４３、５３ レジスタ部（保持部）
２６、３６、４６、５６ レジスタ部
２４、２７、３４、３７、４４、４７、５４、５７ ＤＭＡ起動部
２８、３９、４９、６０ マルチプレクサ（切替部）
３８、４８、５９ ＳＥＬ生成部（選択信号生成手段）
５８ ＴＲＧ生成部（選択信号生成手段）
２６１ レジスタ設定保持回路
２６２ アドレス算出回路
２６３ 比較回路

Claims (7)

1. データを処理する処理部と、該処理部による処理前又は処理後の少なくとも一方のデータを記憶するための記憶部とを備える処理装置において、
   前記処理部と前記記憶部との間の第１のＤＭＡ転送を制御する第１のＤＭＡ制御部と、
   前記第１のＤＭＡ転送が行われていない場合に、前記処理部と前記記憶部との間の第２のＤＭＡ転送を制御する第２のＤＭＡ制御部と
   を備えることを特徴とする処理装置。
2. 所定の選択信号に基づいて、前記第１のＤＭＡ制御部による第１のＤＭＡ転送又は前記第２のＤＭＡ制御部による第２のＤＭＡ転送のいずれかに切り替える切替部を備えることを特徴とする請求項１に記載の処理装置。
3. 前記第１のＤＭＡ制御部は、
   前記第１のＤＭＡ転送の開始及び終了を決定するための起動信号を前記処理部へ出力するようにしてあり、
   前記起動信号に基づいて前記選択信号を生成する選択信号生成手段を備え、
   前記切替部は、
   前記選択信号生成手段で生成した選択信号に基づいて、前記第１のＤＭＡ転送が行われていない場合に、前記第２のＤＭＡ転送に切り替えるように構成してあることを特徴とする請求項２に記載の処理装置。
4. 前記第１のＤＭＡ制御部は、
   前記第１のＤＭＡ転送の終了を決定するための起動信号を前記処理部へ出力するようにしてあり、
   所定の設定信号に基づいて前記第１のＤＭＡ転送に関する転送設定情報を保持する保持部を備え、
   前記起動信号及び前記設定信号に基づいて前記選択信号を生成する選択信号生成手段を備え、
   前記切替部は、
   前記選択信号生成手段で生成した選択信号に基づいて、前記第１のＤＭＡ転送が行われていない場合に、前記第２のＤＭＡ転送に切り替えるように構成してあることを特徴とする請求項２に記載の処理装置。
5. 前記第１のＤＭＡ制御部は、
   前記第１のＤＭＡ転送の終了を決定するための第１の起動信号を前記処理部へ出力するようにしてあり、
   前記第２のＤＭＡ制御部は、
   前記第２のＤＭＡ転送の終了を決定するための第２の起動信号を前記処理部へ出力するようにしてあり、
   前記第１の起動信号及び前記第２の起動信号に基づいて前記選択信号を生成する選択信号生成手段を備え、
   前記切替部は、
   前記選択信号生成手段で生成した選択信号に基づいて、前記第１のＤＭＡ転送が行われていない場合に、前記第２のＤＭＡ転送に切り替えるように構成してあることを特徴とする請求項２に記載の処理装置。
6. 請求項１から請求項５までのいずれか１項に記載の処理装置と、該処理装置で処理された画像データに基づいて画像を形成する画像形成部とを備えることを特徴とする画像形成装置。
7. データを処理する処理部と、該処理部による処理前又は処理後の少なくとも一方のデータを記憶するための記憶部とを備える処理装置による処理方法において、
   前記処理部と前記記憶部との間の第１のＤＭＡ転送を制御する第１のＤＭＡ制御部による第１のＤＭＡ転送が行われていない場合に、前記処理部と前記記憶部との間の第２のＤＭＡ転送を制御する第２のＤＭＡ制御部による第２のＤＭＡ転送を行うことを特徴とする処理方法。

Images