JP5655359B2 - 回路基板の接続構造、ドーターボード及びマザーボード - Google Patents

Description

本発明は、マザーボードとドーターボードとを脱着可能に接続する回路基板の接続構造、ドーターボード及びマザーボードに関する。

パソコンやサーバ等の電子機器には、ＣＰＵ等の半導体チップ（半導体装置）が実装されたマザーボードが使用されている。マザーボードには、メモリーボードや拡張ボード等のドーターボード（回路基板）を脱着可能に装着するためのソケットコネクタが実装されている。

ドーターボードは、表面に半導体チップ等の各種電子部品が搭載された多層構造の回路基板であり、その一端には複数の表面端子（コネクタ端子）が一定のピッチで配列された端子接続部が設けられている。このドーターボードの端子接続部をマザーボードのソケットコネクタに挿入することにより、ドーターボードとマザーボードとが電気的に接続される。

特開平７−８６７７２号公報 特開２００２−２９０００１号公報 特開２００１−４２９８１号公報

近年、ドーターボード及びマザーボードに実装される半導体チップの動作速度が向上している。そのため、ドーターボードとマザーボードとの間の通信速度は、今後、さらに高速化するものと見込まれる。

しかし、従来の接続構造では、信号の伝送速度が高速化すると伝送特性が悪化してしまい、より一層の通信速度の向上が困難となる。

そこで、高速な信号の伝送特性が良好な回路基板の接続構造、ドーターボード及びマザーボードを提供することを目的とする。

一観点によれば、第１の回路基板を第２の回路基板に配置して両者を電気的に接続する接続構造であって、前記第１の回路基板は、前記第２の回路基板に対向する端面に形成された複数の端面端子が配置された端面端子部と、前記端面端子が設けられた辺側から前記第１の回路基板の表面に沿って延びる複数の表面端子が配置された表面端子部とを有し、前記第２の回路基板は、前記端面端子に接触して前記端面端子と電気的に接続される突起状端子が配置された突起状端子部と、前記第１の回路基板の前記表面端子部に対応する位置に配置されて前記第１の回路基板を脱着可能に保持し、前記表面端子に接触するコンタクトピンが設けられたソケットコネクタとを有し、前記第１の回路基板の前記端面端子部は前記表面端子部よりも前記第２の回路基板側に突出し、前記第１の回路基板に少なくとも一対の差動配線が含まれており、前記端面端子間の隙間が前記差動配線のピッチよりも狭く設定され、且つ前記差動配線が同一ピッチのままで前記端面端子に接続されている回路基板の接続構造が提供される。

上述の一観点によれば、第１の回路基板の端面に端面端子が設けられている。このため、スルーホールビアを介さずに、第１の回路基板の信号配線を端面端子に接続できる。これにより、伝送線路でインピーダンスが大きく変化するスルーホールビアを減少させることができるので、高速信号の伝送特性が向上する。

図１は、ドーターボード及びマザーボードの一例を示す斜視図である。 図２は、ドーターボード及びマザーボードの接続構造の一例を示す模式図である。 図３（ａ）及び（ｂ）は、図２に示すドーターボードの表面端子付近を拡大して示す断面図及び平面図である。 図４は、実施形態に係るドーターボード及びマザーボードの接続構造を示す模式図である。 図５は、実施形態のドーターボードの構造を示す断面図である。 図６は、実施形態に係るドーターボードの端面端子付近を拡大して示す斜視図である。 図７は、図５でII−II線に示す位置の断面を示す断面図である。 図８は、実施形態に係るマザーボードの突起状端子の構造を示す断面図である。 図９は、実施形態に係るマザーボードにドーターボードを装着した状態を示す模式図である。 図１０（ａ）、（ｂ）は、実施形態の突起状端子の変形例を示す断面図である。 図１１（ａ）、（ｂ）は、実施形態に係るドーターボードの製造方法を示す平面図である。 図１２は、実施形態のドーターボードの信号配線の変形例を示す断面図である。

実施形態の説明に先立って、予備的事項について説明する。

図１はドーターボード及びマザーボードの一例を示す斜視図、図２はそのドーターボード及びマザーボードの接続構造を示す模式図である。

図１に示すように、マザーボード１０にはＣＰＵ等の半導体チップ及び周辺回路用電子部品等とともに、ソケットコネクタ１１が実装されている。また、ドーターボード１２には、メモリやロジックＬＳＩ等の半導体チップ１３が実装されている。

ソケットコネクタ１１にはドーターボード１２の一端を収容するためのスリット状の開口部が設けられており、その開口部内には、図２に示すように複数のコンタクトピン１１ａが一定のピッチで配置されている。また、ドーターボード１２の一端の端子接続部には、複数の表面端子１４がコンタクトピン１１ａと同じピッチで配置されている。

そして、ドーターボード１２の端子接続部をソケットコネクタ１１の開口部に挿入することにより、表面端子１４にコンタクトピン１１ａが接触して、ドーターボード１２とマザーボード１０とが電気的に接続される。

近年、マザーボード１０とドーターボード１２との間の通信に、シリアル接続による差動伝送方式の通信を用いることが提案されている。差動伝送方式は２本の信号配線（差動配線）を対にして使用し、それらの差動配線に逆位相の信号を伝送する方式であり、高速信号の伝送に優れている。

ところで、上述の接続構造では、下記に説明する理由により差動伝送方式の通信速度の高速化が困難である。

図３（ａ）、（ｂ）は、ドーターボード１２の表面端子付近を拡大して示す断面図及び平面図である。図３（ａ）、（ｂ）では、差動伝送に用いられる差動配線１５（信号配線）と表面端子１４との接続部分の構造を示している。なお、図３（ａ）は、図３（ｂ）でI−I線に示す位置の断面を示している。

図３（ａ）に示すように、ドーターボード１２は多層構造の回路基板であり、ベース基板１８及びその両側に配置された複数の絶縁層２０の間にそれぞれグランド配線１９ａ、電源配線１９ｂ、差動配線１５、及び信号配線２１等が形成されている。一般的に、差動配線１５はドーターボード１２の内層に配置されている。

これに対し、表面端子１４はドーターボード１２の表面に配置されている。そのため、表面端子１４と差動配線１５とは、層間接続用のスルーホールビア１６を介して接続される。このスルーホールビア１６は、差動配線１５から表面端子１４までの伝送線路においてインピーダンスが大きく変化する箇所となる。したがって、差動配線１５に高速な信号を伝送させるとスルーホールビア１６の部分で信号の反射や信号波形の歪みが発生してしまう。

また、図３（ｂ）に示すように、２本の差動配線１５は、ノイズの混入を防ぐために相互に近接し、かつ一定の間隔で配置される。

一般に差動配線１５のピッチは表面端子１４のピッチよりも狭く設定される。そのため、表面端子１４の近傍で差動配線１５のピッチを表面端子１４のピッチに合わせる必要がある。したがって、差動配線１５は、一対の差動配線１５の間隔を広げるピッチ変換部１７を介して表面端子１４に接続される。このようなピッチ変換部１７も差動配線１５においてインピーダンスが大きく変化する箇所となるため、伝送速度向上の妨げとなる。

なお、上述の例では、差動配線１５の場合の高速信号の伝送特性の悪化について説明したが、パラレル伝送の信号配線（シングルエンド）についても同様な理由からスルーホールビア１６を介した接続により高速信号の伝送特性が悪化する。

（実施形態）
以下、実施形態について、添付の図面を参照して説明する。

図４は、実施形態に係るドーターボード及びマザーボードの接続構造を示す模式図である。

図４に示すように、本実施形態の実装構造では、ドーターボード４０に端面端子４１及び表面端子４３が設けられ、マザーボード３０にソケットコネクタ３１及び突起状端子３２が設けられている。

ドーターボード４０の下側中央には、マザーボード３０側に突出した端面端子部４２が設けられている。その端面端子部４２の両側の部分は、複数の表面端子４３が形成された表面端子部４４となっている。表面端子４３は、ドーターボード４０の表面及び裏面の少なくとも一方の面に、例えば０．８ｍｍ程度のピッチで配置されている。特に図示しないが、表面端子４３にはグランド配線、電源配線及び低速信号用の信号配線等が接続されている。

一方、端面端子４１は端面端子部４２の端面、すなわち端面端子部４２のマザーボード３０に対向する面に形成されている。以下、端面端子４１の構造について、ドーターボード４０の構造とともにさらに詳しく説明する。

図５はドーターボード４０の構造を示す断面図である。図６は、ドーターボード４０の端面端子４１の近傍を拡大して示す斜視図であり、図７は図５でII−II線に示す位置の断面を示す横断面を示している。なお、図５は、図７のIII−III線に示す位置の縦断面を示している。

図５に示すように、ドーターボード４０は６層（表裏に２層及び内層に４層）の配線層を有する多層構造の回路基板である。すなわち、ドーターボード４０には、ベース基板１８及びその面側に配置された複数の絶縁層２０の間に、内層配線としてグランド配線１９ａ、電源配線１９ｂ、信号配線２１、及び差動配線４５等が配置されている。差動配線４５はドーターボード４０の内層に配置されている。なお、ここではドーターボード４０の配線層を６層とした例を示したが、配線層の数は６層以外であってもよい。

図６に示すように、端面端子４１は、端面端子部４２の端面を半円形に切り欠いた切欠部４１ａと、その切欠部４１ａの表面に形成された導体膜４１ｂとを備える。切欠部４１ａは、例えば半径が０．４ｍｍ程度で、０．５ｍｍ程度のピッチで配置されており、切欠部４１ａ（端面端子４１）間の隙間が０．１ｍｍ程度となっている。また、導体膜４１ｂは、例えば金（Ａｕ）めっき膜等よりなり、切欠部４１ａの曲面全体を覆っている。

図５及び図７に示すように、差動配線４５は切欠部４１ａまで伸びており、導体膜４１ｂと電気的に接触している。このように、本実施形態では端面端子４１とドーターボード４０の内層の差動配線４５とがスルーホールビアを介することなく接続されている。

差動配線４５は、例えば配線幅が０．１ｍｍ程度であり、一対の差動配線４５間の間隔は例えば０．１ｍｍ程度である。すなわち、一対の差動配線４５のピッチ（＝配線幅＋配線間の間隔）は０．２ｍｍ程度である。

これに対し、端面端子４１間の隙間（０．１ｍｍ程度）は、差動配線４５のピッチよりも狭く設定されている。そのため、図７に示すように、１対の差動配線４５はピッチ変換されることなく、同一のピッチのままで端面端子４１に接続されている。

図４に示すように、マザーボード３０にはドーターボード４０の表面端子４３に対応する位置にソケットコネクタ３１が配置されている。ソケットコネクタ３１には、ドーターボード４０の表面端子４３に接触するコンタクトピン３１ａが設けられている。

また、マザーボード３０には、ドーターボード４０の端面端子４１に対応する位置に突起状端子３２が設けられている。この突起状端子３２は、弾性変形可能な導体よりなる。

図８は、マザーボード３０の突起状端子３２の一例を示す断面図である。

この図８に示すように、突起状端子３２はループ状に湾曲しており、両端がパッド３３に接合された導体ワイヤー（金ワイヤー）からなる。

図９は、マザーボード３０にドーターボード４０を装着した状態を示す模式図である。

図９に示すように、ドーターボード４０は、複数の表面端子４３が形成された表面端子部４４をソケットコネクタ３１に挿入することにより、マザーボード３０に接続される。このとき、ドーターボード４０は、ソケットコネクタ３１に収容されて保持されるとともに、ソケットコネクタ３１のコンタクトピン３１ａが表面端子４３に接触する。

また、図９の部分拡大図に示すように、端面端子４１には突起状端子３２が接触する。導体ワイヤーからなる突起状端子３２は、ドーターボード４０からの応力で弾性変形しながら端面端子４１の導体膜４１ｂと接触するので、端面端子４１と突起状端子３２との間で安定した電気的接続を得ることができる。

図１０（ａ）、（ｂ）は、突起状端子の変形例を示す断面図である。

例えば、図１０（ａ）に示すように、突起状端子３２を板バネ３５で構成してもよい。板バネ３５は、例えばステンレス鋼等の金属板や、樹脂材料等で形成し、その表面に金めっきを施すことが好ましい。

また、例えば図１０（ｂ）に示すように突起状端子３２を、ゴムや樹脂などの弾性樹脂材料（エラストマー）からなる突起部３６ａと、その表面を覆う金めっき膜３６ｂとにより構成してもよい。

上述したように、実施形態の接続構造では、ドーターボード４０の端面に端面端子４１が形成されている。そのため、ドーターボード４０の内層に配置された差動配線４５を、スルーホールビアを介することなく端面端子４１に接続できる。また、端面端子４１間の隙間は、一対の差動配線４５のピッチよりも狭く形成されている。そのため、差動配線４５をピッチ変換することなく、同一ピッチのまま端面端子４１に接続できる。

すなわち、実施形態の接続構造によれば、伝送線路においてインピーダンスが大きく変化するスルーホールビアやピッチ変換部の数を減らすことができる。これにより、高速信号を伝送しても信号の反射や信号波形の歪み発生を抑制でき、従来よりも高速信号の伝送特性に優れた接続構造が得られる。

図１１（ａ）、（ｂ）は、実施形態に係るドーターボード４０の製造方法を示す平面図である。ここでは、２枚のドーターボード４０を同時に形成する。

まず、ベース基板１８を用意する。つづいて、ビルドアップ工法等の公知の手法によりベース基板１８の両側に配線パターン及び絶縁層を交互に形成して図５に示す積層構造を有する配線基板４０ａを形成する（図１１（ａ））。図１１（ａ）において、配線基板４０ａは、作製される２枚のドーターボード４０の境界となるＩＶ−ＩＶ線に対して対称に形成される。

次に、図１１（ａ）に示すように、ドリル加工等により、配線基板４０ａの中央部に、ＩＶ−ＩＶ線に沿って複数の円形の貫通孔４１ｃを形成する。これにより、円形の貫通孔４１ｃの側面に、配線基板４０ａの差動配線４５が露出する。

次に、円形の貫通孔４１ｃの側面に金（Ａｕ）めっきを行うことにより、円形の貫通孔４１ｃの側面を覆う金めっき膜（導体膜４１ｂ）を形成する。これにより、差動配線４５と金めっき膜（導体膜４１ｂ）とが接続される。さらに、表面端子形成予定部４３ａにも金めっき膜を形成する。

次に、図１１（ｂ）に示すように、半導体チップ１３及び不図示の電子部品を配線基板４０ａに実装する。

その後、ルーター等により配線基板４０ａの表面端子形成予定部４３ａの一部を帯状に切り取る。さらに、ダイシングソーにより複数の円形の貫通孔４１ｃが形成された部分をＩＶ−ＩＶ線に沿って切断する。

以上の工程により実施形態のドーターボード４０が得られる。

なお、マザーボード３０の突起状端子３２は、マザーボード３０の所定部位に形成されたパッド３３の上に、ワイヤボンダ等により導体ワイヤー（金ワイヤー）を接合することにより作製できる。

（変形例）
図１２は、変形例に係るドーターボードの信号配線を示す断面図である。

上に述べた実施形態では、差動配線４５はピッチ変換せずに端面端子と接続していたが、上述の実施形態はこれに限定されるものではない。

例えば、図１２に示すように、端面端子４１同士の間隔が差動配線４５のピッチより広い場合には、端面端子４１の近傍の差動配線４５にピッチ変換部４７を設けてもよい。 この場合も、差動配線４５はスルーホールビアを介さずに端面端子４１に接続できるので、従来よりもインピーダンスが大きく変化する箇所を減らすことができる。そのため、図１２に示す変形例でも、従来の接続構造よりも優れた高速信号の伝送特性が得られる。

また、上述の実施形態では、端面端子４１に差動配線４５を接続する例を示したが、本実施形態はこれに限定されるものではなく、端面端子４１に接続される信号配線がパラレル伝送等に使用されるシングルエンドの信号配線４８であっても同様の効果が得られる。

以上の実施形態に関し、更に以下の付記を開示する。

（付記１）第１の回路基板を第２の回路基板に配置して両者を電気的に接続する接続構造であって、
前記第１の回路基板の前記第２の回路基板に対向する端面に形成された複数の端面端子と、
前記第２の回路基板の表面に形成された複数の突起状端子とを有し、
前記第１の回路基板の端面端子に前記第２の回路基板の突起状端子を接触させることにより、前記第１の回路基板と第２の回路基板とを電気的に接続することを特徴とする回路基板の接続構造。

（付記２）前記第１の回路基板は多層構造の回路基板であり、前記端面端子に前記第１の回路基板の信号配線がスルーホールビアを介さずに接続されていることを特徴とする付記１に記載の回路基板の接続構造。

（付記３）前記第１の回路基板は、前記端面端子が形成された端面端子部と前記第１の回路基板の表面に複数の表面端子が形成された表面端子部とを前記第２の回路基板に対向する一端に備えるとともに、
前記第２の回路基板は前記表面端子部に対応する部分に配置されたソケットコネクタを備え、
前記第１の回路基板の端面端子部は、前記表面端子部よりも前記第２の回路基板側に突出していることを特徴とする付記１に記載の回路基板の接続構造。

（付記４）前記端面端子間の間隔は、前記信号配線のピッチよりも狭いことを特徴とする付記２に記載の回路基板の接続構造。

（付記５）前記端面端子は前記第１の回路基板の端面を半円形に切り欠いた切欠部分と、前記切欠部分の表面に形成された導体膜と、を有し、
前記突起状端子は弾性変形可能な導体からなることを特徴とする付記１に記載の回路基板の接続構造。

（付記６）前記突起状端子は、ループ状の導体ワイヤー、板バネ及び表面に導体膜が形成された弾性樹脂材料のいずれかからなることを特徴とする付記５に記載の回路基板の接続構造。

（付記７）半導体チップが実装される多層構造の基板と、
前記基板の端面に形成された端面端子と、
前記半導体チップと前記端面端子とを電気的に接続する内層配線とを有し、
前記端面端子を介して他の基板に電気的に接続されることを特徴とするドーターボード。

（付記８）前記端面端子は、前記回路基板の端面を半円形に切り欠いた切欠部と、前記切欠部の表面に形成された導体膜とを有することを特徴とする付記７に記載のドーターボード。

（付記９）半導体チップが実装される基板と、
前記基板の表面に形成された突起状端子とを有し、
前記突起状端子が他の基板の端面に設けられた端面端子に接触して前記他の基板と電気的に接続されることを特徴とするマザーボード。

（付記１０）前記突起状端子は、弾性変形可能な導体からなることを特徴とする付記９に記載のマザーボード。

１０、２０…マザーボード、１１、３１…ソケットコネクタ、１１ａ、３１ａ…コンタクトピン、１２、４０…ドーターボード、１３…半導体チップ、１４、４３…表面端子、１５、４５…差動配線、１６…スルーホールビア、１７…ピッチ変換部、１８…ベース基板、１９ａ…グランド配線、１９ｂ…電源配線、２０…絶縁層、２１…信号配線、３２…突起状端子、３３…パッド、３４…導体ワイヤー（金ワイヤー）、３５…板バネ、３６ａ…突起部、３６ｂ…金めっき膜、４０ａ…配線基板、４１…端面端子、４１ａ…切欠部、４１ｂ…導体膜、４１ｃ…円形の貫通孔、４２…端面端子部、４３ａ…表面端子形成予定部、４４…表面端子部。

Claims (6)

1. 第１の回路基板を第２の回路基板に配置して両者を電気的に接続する接続構造であって、
   前記第１の回路基板は、
   前記第２の回路基板に対向する端面に形成された複数の端面端子が配置された端面端子部と、
   前記端面端子が設けられた辺側から前記第１の回路基板の表面に沿って延びる複数の表面端子が配置された表面端子部とを有し、
   前記第２の回路基板は、
   前記端面端子に接触して前記端面端子と電気的に接続される突起状端子が配置された突起状端子部と、
   前記第１の回路基板の前記表面端子部に対応する位置に配置されて前記第１の回路基板を脱着可能に保持し、前記表面端子に接触するコンタクトピンが設けられたソケットコネクタとを有し、
   前記第１の回路基板の前記端面端子部は前記表面端子部よりも前記第２の回路基板側に突出し、
   前記第１の回路基板に少なくとも一対の差動配線が含まれており、前記端面端子間の隙間が前記差動配線のピッチよりも狭く設定され、且つ前記差動配線が同一ピッチのままで前記端面端子に接続されている
   ことを特徴とする回路基板の接続構造。
2. 前記第１の回路基板は多層構造の回路基板であり、前記端面端子に前記第１の回路基板の信号配線がスルーホールビアを介さずに接続されていることを特徴とする請求項１に記載の回路基板の接続構造。
3. 前記端面端子は前記第１の回路基板の端面を半円形に切り欠いた切欠部分と、前記切欠部分の表面に形成された導体膜と、を有し、
   前記突起状端子は弾性変形可能な導体からなることを特徴とする請求項１に記載の回路基板の接続構造。
4. 前記突起状端子は、ループ状の導体ワイヤー、板バネ及び表面に導体膜が形成された弾性樹脂材料のいずれかからなることを特徴とする請求項３に記載の回路基板の接続構造。
5. 半導体チップが実装される多層構造の基板と、
   前記基板の端面に形成されて他の基板に電気的に接続される端面端子が設けられた端面端子部と、
   前記半導体チップと前記端面端子とを電気的に接続する内層配線と、
   前記端面端子が設けられた辺側から前記基板の表面に沿って延び、前記他の基板に設けられたソケットコネクタに脱着可能に挿入されて前記ソケットコネクタのコンタクトピンに接触する表面端子が設けられた表面端子部とを有し、
   前記端面端子部は前記表面端子部よりも突出し、
   前記内層配線には少なくとも一対の差動配線が含まれており、前記端面端子間の隙間が前記差動配線のピッチよりも狭く設定され、且つ前記差動配線が同一ピッチのままで前記端面端子に接続されていることを特徴とするドーターボード。
6. 半導体チップが実装される多層構造の基板と、前記基板の端面に形成された端面端子と、前記端面端子が設けられた辺側から前記基板の表面に沿って延びる表面端子と、前記半導体チップと前記端面端子とを電気的に接続する内層配線とを有し、前記端面端子を介して他の基板に電気的に接続されるとともに、前記内層配線に少なくとも一対の差動配線が含まれており、前記端面端子間の隙間が前記差動配線のピッチよりも狭く設定され、且つ前記差動配線が同一ピッチのままで前記端面端子に接続されているドーターボードに接続されるマザーボードであって、
   半導体チップが実装される基板と、
   前記基板の表面に形成された突起状端子と、
   前記表面端子に対応する部分に配置されて前記ドーターボードを脱着可能に保持するソケットコネクタと、
   前記ソケットコネクタ内に配置されて前記ドーターボードの前記表面端子に接触するコンタクトピンとを有し、
   前記突起状端子が、前記ドーターボードの前記端面端子に接触して前記ドーターボードと電気的に接続されることを特徴とするマザーボード。

Images