JP5634422B2 - 電流によって誘起されたスピンモーメント移行をベースとした高速かつ低電力の磁気デバイス - Google Patents

電流によって誘起されたスピンモーメント移行をベースとした高速かつ低電力の磁気デバイス Download PDF

Info

Publication number
JP5634422B2
JP5634422B2 JP2012043157A JP2012043157A JP5634422B2 JP 5634422 B2 JP5634422 B2 JP 5634422B2 JP 2012043157 A JP2012043157 A JP 2012043157A JP 2012043157 A JP2012043157 A JP 2012043157A JP 5634422 B2 JP5634422 B2 JP 5634422B2
Authority
JP
Japan
Prior art keywords
layer
magnetic
magnetization
magnetic layer
free
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012043157A
Other languages
English (en)
Other versions
JP2012142589A (ja
Inventor
アンドリュー・ケント
エンリケ・ゴンザレス・ガルシア
バルバロス・オジルマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New York University NYU
Original Assignee
New York University NYU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=34193953&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5634422(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by New York University NYU filed Critical New York University NYU
Publication of JP2012142589A publication Critical patent/JP2012142589A/ja
Application granted granted Critical
Publication of JP5634422B2 publication Critical patent/JP5634422B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/325—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being noble metal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/123—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys having a L10 crystallographic structure, e.g. [Co,Fe][Pt,Pd] thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、広義には、例えば巨大磁気抵抗（ＧＭＲ）デバイスといったような、メモリ応用や情報処理応用において使用される磁気デバイスに関するものである。より詳細には、本発明は、スピン分極した電流を使用することによってそのようなデバイスの磁気領域における磁化方向を制御したりスイッチングしたりし得るような、高速かつ低電力の方法に関するものである。
スピン分極した電子の流れを使用する磁気デバイスは、磁気メモリ応用において、および、情報処理応用において、興味の対象となっている。そのようなデバイスは、一般に、少なくとも２つの強磁性体電極と、これら電極どうしを分離するための例えば金属や絶縁体といったような非磁性材料と、を備えている。電極の厚さは、典型的には、１ｎｍ〜５０ｎｍという範囲とされる。非磁性材料が金属である場合には、このタイプのデバイスは、巨大磁気抵抗デバイスまたはスピンバルブデバイスとして公知である。デバイスの抵抗値は、例えば磁性体電極どうしが互いに平行であるかあるいは逆平行（すなわち、双方の磁化が、互いに平行であるものの、互いに逆向きとなっている）であるかといったように、磁性体電極どうしの磁化の相対的配向性に依存する。一方の電極は、典型的には、ピン止めされた磁化を有している。すなわち、この電極は、他方の電極と比較して、より大きな保磁力を有しており、その磁化配向性を変更するには、より大きな磁界あるいはより大きなスピン分極電流を必要とする。第２の層は、自由電極として公知なものであって、その磁化方向は、前者に対して変更することができる。情報は、この第２層の配向性によって、格納することができる。例えば、“１”を、層どうしの逆平行によって表し、かつ、“０”を、層どうしの平行によって表すことができる。あるいは逆に、“０”を、層どうしの逆平行によって表し、かつ、“１”を、層どうしの平行によって表すことができる。デバイスの抵抗値は、これら２つの状態において相違する。これにより、デバイスの抵抗値を使用することによって“０”と“１”とを識別することができる。そのようなデバイスの重要な特徴点は、そのようなデバイスが、不揮発性メモリであるということである。なぜなら、電源がオフとなった場合でさえも、磁気ハードドライブと同様に、デバイスが情報を維持するからである。磁性体電極は、側方サイズをサブミクロンとすることができる。磁化方向は、熱擾乱に関して安定なものとすることができる。
従来の磁気ランダムアクセスメモリ（ＭＲＡＭ）の構成においては、磁界を使用することによって、自由電極の磁化方向のスイッチングを行っていた。これら磁界は、磁性体電極の近くでワイヤを流れる電流を使用して生成される。ワイヤの断面は、小さなものでなければならない。なぜなら、メモリデバイスが、複数のＭＲＡＭセルからなる稠密なアレイを構成するからである。ワイヤからの磁界が、長距離にわたる磁界を生成することにより（磁界は、ワイヤの中心からの距離の逆数に比例してしか減衰しない）、アレイをなす素子どうしの間においてクロストークが発生し、１つのデバイスは、他の複数のデバイスからの複数の磁界を受ける。このクロストークは、メモリの密度を制限し、および／または、メモリ操作におけるエラーを引き起こす。さらに、それら様々なワイヤによって生成された磁界は、電極位置において約０．１テスラに制限され、このことは、デバイスの操作速度を遅いものとする。重要なことに、従来のメモリ構成においては、さらに、スイッチング事象を引き起こすに際して、確率的な（ランダム）プロセスあるいは変動磁界を使用している。これは、本質的に、遅いものでありかつ信頼性の低いものである（例えば、非特許文献１を参照されたい）。
特許文献１においておよび他のいくつかの文献（例えば、非特許文献２）において、 John Slonckewski氏は、スピン分極した電流を使用することによって磁性体電極の磁化配向性を直接的に変更し得るような機構について、記載している。提案された機構においては、流れている電子のスピン角運動量が、磁気領域の背景磁化に対して直接的に相互作用する。動いている電子は、それら電子のスピン角運動量の一部を背景磁化へと移行させ、これにより、この領域の磁化に対してトルクを生成する。このトルクは、この領域の磁化方向を変更することができ、これにより、この領域の磁化方向をスイッチングすることができる。さらに、この相互作用は、電流が流れている領域においてのみ作用するため、局所的なものである。しかしながら、提案された機構は、理論的なものでしかなかった。
特許文献１は、磁気スイッチングのためにスピン運動量の移行を使用するＭＲＡＭデバイスを記載している。しかしながら、提案されたデバイスは、遅いものであり、磁化スイッチングを引き起こすに際しては、変動磁界および確率的プロセスに依存する。さらに、デバイスのスイッチングのためには、大きな電流密度が必要とされる。Slonckewski 氏は、『ラッチあるいは論理ゲート』の好ましい実施形態に関し、以下のように記載している。すなわち、「３つの磁石Ｆ１、Ｆ２およびＦ３の好ましい軸は、上述したように、すべて『鉛直方向』（すなわち、同じ方向あるいは向き）である。それらが同一軸に対して平行である限りにおいては、他の向きであっても、機能することができる。」と記載している。後述するように、本発明者らによるデバイスは、同一軸に対して平行ではない複数の層磁化を利用するものであり、このため、速度と信頼性と電力消費量とにおいて大いに有利である。
また、Jonathan Sun 氏による特許文献２には、電流によって誘起された磁界を使用するデバイスが記載されており、そのようなデバイスの動作に関する実験例が示されている。しかしながら、提案されたデバイスは、様々なデバイス特性に関する一貫性が乏しく、信頼性が低い。さらに、磁気スイッチングに関して評価された時間は、大きな電流密度において、５０ｎｓｅｃであった。
米国特許第５，６９５，８６４号明細書 米国特許第６，２５６，２２３号明細書
R. H. Koch et al., Phys. Rev. Lett. 84, 5419 (2000) J. Slonckewski, Journal of Magnetism and Magnetic Materials 159, L1 (1996)
スピン分極した電流の作用下において高速な動作および信頼性の高い動作を行い得るようなデバイスが、要望されている。望ましいデバイスは、磁化配向性のスイッチングに際して、より小さな電力で動作し得るとともに、より小さなしきい値電流を有しているようなデバイスである。
スピン運動量の移行を使用するデバイスの従来的構成に関する制限に鑑み、本発明の目的は、磁気メモリとして最適であるような、あるいは、磁気情報処理デバイスとして最適であるような、構造を提供することである。
本発明の他の目的は、動作速度という観点において利点を有している磁気デバイスを提供することである。
本発明のさらに他の目的は、信頼性という観点において利点を有している磁気デバイスを提供することである。
本発明のさらに他の目的は、動作に際して比較的小さな電力しか必要としない磁気デバイスを提供することである。
本発明の上記のおよび他の目的は、各層の磁化方向どうしが同一軸に沿って延在していないような複数の層を使用したデバイスによって、達成される。例えば、一実施形態においては、２つの磁気領域は、互いに直行した磁化方向を有している。
本発明は、磁気デバイスに関するものであって、磁気デバイスは、強磁性層と非磁性層とを備えて構成されており、これら強磁性層および非磁性層を通して電流を流し得るものとされている。磁気デバイスは、固定磁化方向を有した強磁性層と、他の強磁性層と、を備えている。これら層は、印加された電流に応答して磁化方向を自由に回転させ得るものとされた非磁性領域によって、分離されている。第３の強磁性層が設けられており、この第３強磁性層も、同様に、非磁性層を介して他の層から分離されている。第３強磁性層は、固定磁化方向を有しており、自由な強磁性層の磁化方向の読出に際して使用することができる。強磁性層の磁化方向は、全く、同一軸に沿ってはいない。好ましい一実施形態においては、第１固定強磁性層の磁化方向は、層がなす平面に対して垂直とされ、一方、自由強磁性層の磁化方向は、層がなす平面上に位置している。上述したように、層どうしにわたって流れる電流は、固定磁化層から自由磁化層へとスピン角運動量を移送し、これにより、自由層の磁化に対してトルクを生成する。このトルクは、固定層の磁化方向と、自由層の磁化方向と、電流およびその電流のスピン分極に依存する比例因子と、に関する３重積ベクトルに比例する。固定層の磁化方向と自由層の磁化方向とが直交している場合に、大きなトルクが生成される。
この大きなトルクは、自由磁化層の磁化方向に対して作用するものであって、自由磁化層の磁化方向を、層がなす平面から離れるように回転させる。自由磁化層の厚さが、幅方向および長さ方向よりも小さいことにより、層がなす平面から離れるような自由磁化層の磁化方向の回転は、層がなす平面に対して垂直な向きでもって、大きな磁界すなわち『消磁磁界』を生成する。
この消磁磁界は、自由磁化層の磁化ベクトルを、歳差運動させる。すなわち、消磁磁界がなす方向まわりにおいて消磁する方向に回転運動させる。消磁磁界は、また、歳差の速度を決定する。大きな消磁磁界は、高速の歳差速度をもたらす。このことは、高速の磁気的スイッチングに際して、好適な状況である。本発明による磁気デバイスの利点は、層の磁気的応答を引き起こしたりあるいは制御したりするに際して、ランダムや擾乱性の力も磁界も必要としないことである。
本発明による磁気デバイスを示す図である。 自由磁化層を示す図であって、図３Ａに示すパルスが印加された際の、図１の電子デバイスの磁化ベクトルと消磁磁界とを示している。 自由磁化層を示す図であって、図３Ａに示すパルスが印加された際の、図１の電子デバイスの磁化ベクトルと消磁磁界とを示している。 自由磁化層を示す図であって、図３Ａに示すパルスが印加された際の、図１の電子デバイスの磁化ベクトルと消磁磁界とを示している。 自由磁化層を示す図であって、図３Ａに示すパルスが印加された際の、図１の電子デバイスの磁化ベクトルと消磁磁界とを示している。 自由磁化層を示す図であって、図３Ａに示すパルスが印加された際の、図１の電子デバイスの磁化ベクトルと消磁磁界とを示している。 磁気デバイスに対して印加し得る電流波形を示す図である。 磁気デバイスに対して印加し得る代替可能な電流波形を示す図である。 本発明の一実施形態によるメモリセルを示す図である。 自由磁化層を示す図であって、図４のメモリセルの磁化ベクトルと消磁磁界とを示している。 自由磁化層を示す図であって、図４のメモリセルの磁化ベクトルと消磁磁界とを示している。 自由磁化層を示す図であって、図４のメモリセルの磁化ベクトルと消磁磁界とを示している。 自由磁化層を示す図であって、図４のメモリセルの磁化ベクトルと消磁磁界とを示している。 自由磁化層を示す図であって、図４のメモリセルの磁化ベクトルと消磁磁界とを示している。 書込操作時に図４のメモリセルに対して印加し得る電流波形を示す図である。 図６Ａに示す電流波形の印加の前後において、読出操作時にメモりセルから測定される抵抗値値を示す図である。 ４状態メモリセルにおける自由磁化層を示す図である。 磁気デバイスに対して印加し得る電流波形の一例を示す図である。 図８に示す電流パルスの印加最中および印加後における自由磁化層の様々な磁化成分を示す図である。 本発明の一実施形態によるメモリセルを示す図であって、書込操作時には自由磁化層を通して正味の電流は一切流れない。
本発明の上記のおよび他の特徴点は、添付図面を参照しつつ、本発明の例示としての好ましい実施形態に関する以下の詳細な説明を読むことにより、明瞭となるであろう。添付図面においては、同様の部材に関して、同じ符号が付されている。
「基礎的な磁気デバイスの構造」
基本的な概念を図示するため、図１は、多層構成とされた柱形状をなす磁気デバイスを示している。この磁気デバイスは、磁化方向が固定されているピン止めされた磁化層ＦＭ１と、磁化方向が自由なものとされている自由磁化層ＦＭ２と、を備えている。ベクトルｍ１→ （本来であれば、ｍ１ の上に→を表記すべきところを、簡便的に、ｍ１ の右横に→を表記する。以下同様。）は、ピン止めされた磁化層ＦＭ１の磁化ベクトルであり、また、ベクトルｍ２→ は、自由磁化層ＦＭ２の磁化ベクトルである。ピン止めされた磁化層ＦＭ１は、スピン角運動量の発生源として機能する。
ピン止めされた磁化層ＦＭ１および自由磁化層ＦＭ２は、第１非磁性層Ｎ１によって分離されている。第１非磁性層Ｎ１は、２つの層ＦＭ１，ＦＭ２を空間的に分離し、これにより、それらの磁気的相互作用を最小化する。柱形状をなす磁気デバイスは、典型的には、ナノメートルのサイズとされる。例えば、横方向は、およそ２００ｎｍよりも小さいものとすることができる。
自由磁化層ＦＭ２は、実質的に、２つの付加的な層を具備してなるすなわちピン止めされた磁化層ＦＭ１と非磁性層Ｎ１とを具備してなる柱形状磁気デバイス内に嵌め込まれた磁性薄膜部材である。この層の厚さは、典型的には、およそ１ｎｍ〜５０ｎｍである。
柱形の磁気デバイスは、例えばスパッタリングやサブミクロンのステンシルマスクを介した熱および電子ビームによる蒸発も含めたような様々な手法によって、複数層からなる積層シーケンスとして、形成することができる。これら磁気デバイスは、また、スパッタリングや熱蒸着や電子ビーム蒸着を使用した積層シーケンスによって多層フィルムを形成し；その後、材料を除去するような減肉的なナノ形成プロセスを使用することによって、例えばシリコンウェハや他の半導体ウェハや絶縁体ウェハといったような基板の表面上に柱形状の磁気デバイスを残す；といったようにして、形成することができる。
強磁性層をなす材料は、（限定するものではないけれども）Ｆｅや；Ｃｏや；Ｎｉや；例えばＮｉ１−ｘＦｅｘといったようなこれら元素どうしの合金や；強磁性金属と、例えばＣｕやＰｄやＰｔといったような非磁性金属と、からなる例えばＮｉＭｎＳｂといったような合金であって、室温において強磁性的に秩序立てられるような組成の合金や；例えばＣｒＯ２ やＦｅ３Ｏ４といったような導電性磁性酸化物；を備えている。非磁性層をなす材料は、（限定するものではないけれども）Ｃｕや、Ｃｒや、Ａｕや、Ａｇや、Ａｌを備えている。非磁性層に関する主要な要求は、層厚さと比較してより短いような短い長さスケールに関して、電子スピン方向を散乱させないことである。
電流源が、ピン止めされた磁化層ＦＭ１と自由磁化層ＦＭ２とに対して接続される。これにより、柱状デバイスにわたって電流Ｉを流すことができる。
「磁気スイッチングの方法」
柱形状の磁気デバイスに対して、電流Ｉが供給される。これにより、この電流Ｉは、ピン止めされた磁化層ＦＭ１から、第１非磁性層Ｎ１を通して、自由磁化層ＦＭ２にまで、デバイスをなす様々な層を通して流れることができる。供給された電流Ｉにより、ピン止めされた磁化層ＦＭ１から、自由磁化層ＦＭ２へと、角運動量が移送される。上述したように、ある磁気領域から他の磁気領域への角運動量の移送は、トルクを生成することができる。
図２Ａ〜図２Ｅは、図１に示す磁気デバイスを使用した磁気スイッチング方法における各ステップを示している。簡略化のため、図２Ａ〜図２Ｅにおいては、自由磁化層ＦＭ２と、この自由磁化層ＦＭ２の磁化ベクトルｍ２→ と、だけが示されている。図２Ａは、電流Ｉを供給する前の、自由磁化層ＦＭ２の初期状態を示している。
図２Ｂ〜図２Ｄに示すように、図３Ａおよび図３Ｂに示すような形態のものとし得る電流Ｉを供給することにより、ピン止めされた磁化層ＦＭ１から、自由磁化層ＦＭ２にまで、角運動量を移送することができる。ピン止めされた磁化層ＦＭ１から自由磁化層ＦＭ２への角運動量のこの移送により、自由磁化層ＦＭ２の磁気モーメント上において、トルクτＳ→ が生成される。
自由層の単位磁化あたりのトルクτＳ→ は、ベクトル３重積 ａＩｍ２＾×（ｍ２＾×ｍ１＾）に比例する。ここで、ｍ２＾ （本来であれば、ｍ２ の上に＾を表記すべきところを、簡便的に、ｍ２ の右横に＾を表記する。以下同様。）は、自由磁化層ＦＭ２の磁気モーメントの方向における単位ベクトルであり、ｍ１＾ は、ピン止めされた磁化層ＦＭ１の磁気モーメントの方向における単位ベクトルである。係数ａＩ は、電流Ｉと、電流Ｉのスピン分極Ｐと、自由磁化層とピン止め磁化層との間の角度の余弦cos(θ) と、に依存する。すなわち、ａＩ＝ｈ’Ｉｇ（Ｐ，cos(θ)）／（ｍＭＶ）である。ここで、ｈ’は、換算プランク定数（ｈ’＝ｈ／(２π)）であり、ｇは、スピン分極Ｐとcos(θ) との関数であり、Ｍは、自由層の磁化密度であり、ｍは、電子の質量であり、さらに、Ｖは、自由層の容積である（非特許文献２を参照されたい）。よって、ピン止めされた磁化層ＦＭ１の磁気モーメントと、自由磁化層ＦＭ２の磁気モーメントと、が互いに垂直である場合に、大きなトルクτＳ→ が生成される。
このトルクτＳ→ は、自由磁化層ＦＭ２の磁気モーメントに対して作用するものであって、自由磁化層ＦＭ２の磁化を引き起こし、これにより、自由磁化層ＦＭ２の磁気モーメントを、自由磁化層ＦＭ２がなす平面の外へと回転させる。自由磁化層ＦＭ２の厚さが、自由磁化層ＦＭ２の幅寸法および長さ寸法よりも小さいことのために、自由磁化層ＦＭ２がなす平面外への、自由磁化層ＦＭ２の磁気ベクトルｍ２→ の回転は、大きな磁界すなわち『消磁磁界』を生成する。この消磁磁界は、自由磁化層ＦＭ２がなす平面に対して垂直なものである。
この消磁磁界は、自由磁化層ＦＭ２の磁気ベクトルｍ２→ を、歳差運動させるすなわち駆動する。これにより、自由磁化層の磁化方向は、消磁磁界の軸線回りに回転する。消磁磁界は、また、歳差運動の速度を決定する。大きな消磁磁界は、極めて大きな歳差速度をもたらし、このことは、高速磁気スイッチングに関して最適の状況である。
したがって、高速磁気スイッチングのための磁気メモリデバイスの最適構成においては、ピン止めされた磁化層ＦＭ１の磁気モーメントを、自由磁化層ＦＭ２がなす平面に対して垂直なものとし、なおかつ、自由磁化層ＦＭ２の磁気モーメントを、複数の薄層からなる柱状体の軸線に対して垂直なものとし、さらに、自由磁化層ＦＭ２がなす平面内に位置させる。
図２Ｅは、磁気スイッチングプロセスが完了した後における自由磁化層ＦＭ２を示している。図２Ａおよび図２Ｅに示すように、磁気スイッチングプロセスにより、自由磁化層ＦＭ２の磁化ベクトルｍ２→ は、逆向きとなるようにして１８０°だけ回転され、これにより、スイッチングが達成される。
図３Ａおよび図３Ｂは、磁気デバイスに対して印加し得るような、電流入力に関しての、互いに異なる２つの形態を示している。図３Ａに示す電流入力は、短い持続時間とされた２つの電流パルスを備えている。第１の正の電流パルスの後に、第２の負の電流パルスが続いている。電流入力のこの形態により、“１”あるいは“０”を書き込むことができる。これに代えて、２つの電流パルスが互いに逆極性である限りにおいては、第１電流パルスを負のパルスとし、かつ、第２電流パルスを正のパルスとすることができる。双方の場合において、磁気ビットの状態は、“１”から“０”へと、あるいは、“０”から“１”へと、変更される（すなわち、最終状態は、ビットの初期状態とは反対の状態となるであろう）。図３Ａに示す電流入力は、上述したようなおよび図２Ａ〜図２Ｅに図示したような磁気スイッチング方法において使用される。２つの電流パルスからなる電流入力を使用することにより、より高速の磁気スイッチングプロセスを達成することができる。
第１電流パルスは、自由磁化層ＦＭ２の磁化ベクトルｍ２→ の歳差を開始させる。第１電流パルスの終了後に、第２電流パルスが印加され、これにより、所望の状態において歳差を停止させることができる。
第２電流パルスは、デバイスの動作に際して、必須ではない。しかしながら、第２電流パルスは、より高速のスイッチングを可能にする。例えば、図３Ｂに示す電流入力は、単一の正の電流パルスから構成されている。これに代えて、単一の負の電流パルスを、磁気デバイスに対して印加することもできる。シミュレーションにより、多様なタイプの電流パルスがＦＭ２をスイッチングし得ることが、示された。したがって、デバイスの動作は、図３に示す電流パルスに制限されるものではない。
「メモリセルの構造」
上述した磁気デバイスは、磁気メモリを構築し得るよう、複数のメモリセルからなるアレイを構成するために、メモリセル内へと組み込むことができる。図４に示すような１つの実施形態においては、本発明による磁気デバイスは、メモリセルとして具現されたときには、多層の柱状デバイスとされ、このデバイスは、固定磁化方向を有したピン止め磁化層ＦＭ１と、自由な磁化方向を有した自由磁化層ＦＭ２と、固定磁化方向を有した読出磁化層ＦＭ３と、を具備している。ｍ１→ は、ピン止めされた磁化層ＦＭ１の磁化ベクトルであり、ｍ２→ は、自由磁化層ＦＭ２の磁化ベクトルであり、ｍ３→ は、読出磁化層ＦＭ３の磁化ベクトルである。
ピン止めされた磁化層ＦＭ１と自由磁化層ＦＭ２とは、第１非磁性層Ｎ１によって、分離されている。第１非磁性層Ｎ１は、２つの層ＦＭ１，ＦＭ２の間の磁気的相互作用を最小化するようにして、それら２つの層ＦＭ１，ＦＭ２を空間的に分離している。自由磁化層ＦＭ２および読出磁化層ＦＭ３は、第２非磁性層Ｎ２によって、分離されている。第２非磁性層Ｎ２は、２つの層ＦＭ２，ＦＭ３の間の磁気的相互作用を最小化するようにして、それら２つの層ＦＭ２，ＦＭ３を空間的に分離している。柱形の磁気デバイスは、典型的には、ナノメートルという程度のサイズとされる。例えば、およそ２００ｎｍよりも小さいようなサイズとすることができる。
電流源が、ピン止めされた磁化層ＦＭ１と、読出磁化層ＦＭ３と、の間に接続されている。これにより、柱状デバイス内を通して、電流Ｉを流すことができる。電圧計が、ピン止めされた磁化層ＦＭ１と、読出磁化層ＦＭ３と、の間に接続されている。これにより、磁気デバイスの抵抗値を測定することができ、これにより、メモリセルの論理的内容を読み出すことができる。
「情報を書き込むための方法」
情報をメモリセル内に書き込む際には、磁気スイッチングプロセスが使用される。メモリセル内に情報の論理的ビットを格納するには、メモリセルの内部における磁化ベクトルの磁化方向を、“０”および“１”という論理値を符号化し得る可能な２つの向きのうちの一方にセットする。この磁気デバイスは、メモリセルとして具現されたときには、上述した磁気的スイッチング方法を使用することによって、情報のビットを格納することができる。電流パルスを印加することによって、磁気デバイス内の論理値を変更することができる。上述したようなかつ図４に図示したような磁気メモリデバイスは、１ビットという情報を格納する。その理由は、自由磁化層ＦＭ２が、安定した２つの磁性状態が可能とされた単一の磁化ベクトルｍ２→ を有しているからである。
電流Ｉが柱状磁気メモリデバイスに対して供給される。これにより、電流Ｉが、ピン止め磁化層ＦＭ１から読出磁化層ＦＭ３までにわたって、磁気メモリデバイスをなす様々な層を通して、流れることとなる。供給された電流Ｉにより、ピン止めされた磁化層ＦＭ１から自由磁化層ＦＭ２へと角運動量の移送が引き起こされる。
図５Ａ〜図５Ｅは、図４に示す磁気メモリデバイスを使用した情報書込方法における各ステップを示している。簡略化のため、図５Ａ〜図５Ｅにおいては、自由磁化層ＦＭ２と、この自由磁化層ＦＭ２の磁化ベクトルｍ２→ と、だけが示されている。図５Ａは、電流Ｉを供給する前の、自由磁化層ＦＭ２の初期状態を示している。
図５Ｂ〜図５Ｄに示すように、図３Ａおよび図３Ｂに示すような形態のものとし得る電流Ｉを供給することにより、ピン止めされた磁化層ＦＭ１から、自由磁化層ＦＭ２にまで、角運動量を移送することができる。図２Ａ〜図２Ｅおよび図５Ａ〜図５Ｅは、磁気デバイスに対して電流を印加した結果として、自由磁化層ＦＭ２の磁化ベクトルｍ２→ の向きが変化することを示している。
図６Ａは、図４に示す磁気メモリデバイスに対して印加される電流入力の一形態を示している。図６Ａに示す電流入力は、短い持続時間とされた２つの電流パルスを備えている。第１の正の電流パルスの後に、第２の負の電流パルスが続いている。これにより、“１”あるいは“０”を書き込むことができる。これに代えて、２つの電流パルスが互いに逆極性である限りにおいては、第１電流パルスを負のパルスとし、かつ、第２電流パルスを正のパルスとすることができる。双方の場合において、磁気ビットの状態は、“１”から“０”へと、あるいは、“０”から“１”へと、変更される（すなわち、最終状態は、ビットの初期状態とは反対の状態となるであろう）。
第１電流パルスは、自由磁化層ＦＭ２の磁化ベクトルｍ２→ の歳差を開始させる。第１電流パルスの終了後に、第２電流パルスが印加され、これにより、所望の状態において歳差を停止させることができる。本発明による磁気メモリデバイスのこの実施形態においては、歳差は、自由磁化層ＦＭ２の磁化ベクトルｍ２→ が１８０°だけ回転した時点で、停止される。
図６Ｂは、小さな電流を印加した場合にすなわち電流パルスと比較してはるかに小さな強度の電流を印加した場合に、図４に示す磁気メモリデバイスに対して接続された電圧計によって測定されるようなデバイスの抵抗値の一例を示している。この抵抗値は、図６Ａに示す電流パルスがデバイスに対して印加された後には、増大する。図５Ａに示す初期状態においては（第１の正の電流パルスの印加前においては）、抵抗値は、一定の小さな値である。図５Ｅに示す最終状態においては、抵抗値は、一定の大きな値である。
したがって、図５Ａに示す状態は、初期状態において“０”という論理値に対応し、図５Ｅに示す状態は、最終状態において“１”という論理値に対応する。図５Ｅに示す最終状態における自由磁化層ＦＭ２の磁化ベクトルｍ２→ は、図５Ａに示す初期状態における自由磁化層ＦＭ２の磁化ベクトルｍ２→ と比較して、逆向きとされている。
電流パルスの必要な振幅は、上述したようなスピン移送トルクを含有している Landau-Lifzshitz Gilbert 式といったような微小磁性に関する数式を使用することによって、数値的モデル化により評価することができる（例えば、B. Oezyilmaz et al., Phys. Rev. Lett. 91, 067203 (2003) を参照されたい）。Ｍ＝１４００ｅｍｕ／ｃｍ３ という磁化密度を有したＣｏ製自由層の場合には、ギルバートの減衰パラメータαが、０．０１であり、電流のスピン分極Ｐが、０．４であり、平面内における一軸的異方性磁界は、１０００ｋＯｅである。（この場合、平面内における一軸的異方性定数Ｋは、Ｋ＝７×１０５ ｅｒｇ／ｃｍ３ である。）この評価の目的のために、Ｃｏ製自由層は、厚さが３ｎｍとされ、側辺寸法が６０ｎｍ×６０ｎｍとされた。本発明者らは、５ｍＡという振幅の電流パルスであれば、層を十分にスイッチングし得ることを、見出した。デバイスをスイッチングするのに必要な電流は、Ｃｏ製自由層のサイズを減少させることにより；また、例えばスピン分極度合いがより大きいようなピン止め層を使用するといったような手法によって、電流のスピン分極を増大させることにより；また、平面内の異方性を減少させることにより、すなわち、ギルバート減衰を減少させることにより；低減させることができる。この電流の振幅の場合には、３５ｐｓｅｃというパルス幅であれば、十分にデバイスをスイッチングすることができる。
５オームというデバイス抵抗値の場合には、エネルギー消費量は、５×１０−１５Ｊ である。このエネルギー消費量の値は、ピン止めされた層と自由磁化層と初期的には同じ軸線に沿うように互いに位置合わせされている場合に、スピン分極した電流によって磁気デバイスをスイッチングするのに必要とされるエネルギーと比較することができる。最近の実験例により、５オームという抵抗値を有したデバイス内へと、電流をおよそ１０ｎｓ間にわたっておよそ１０ｍＡ供給することが要求されることが示された（R. Koch et al., preprint to be published in Phys. Rev. Lett.を参照されたい）。よって、消費されたエネルギーは、５×１０−１２Ｊ である。よって、比較すれば、本発明者らによるデバイスにおける電力消費量は、極めて小さい。さらに、パルスが、１Ａ／μｍ２ といったように大きな電流密度であるにもかかわらず、非常に短時間にわたってしか作用しないことにより、一切の電子移動が起こらない。さらに、本発明者らは、長時間（およそ１分）にわたってこの値よりも５倍大きな電流密度でもってそのようなデバイスを操作したが、デバイスの損傷は、一切見受けられなかった（B. Oezyilmaz et al., Phys. Rev. Lett. 91, 067203 (2003) を参照されたい）。
「情報の読み出し方法」
読出磁化層ＦＭ３は、磁気メモリデバイスの最も単純な具現化において、必要とされる。読出磁化層ＦＭ３は、固定磁化方向を有した磁化ベクトルｍ３→ を有している。読出磁化層ＦＭ３の磁化ベクトルｍ３→ は、多くの方法で固定することができる。例えば、読出磁化層ＦＭ３は、より厚いものとして形成することができる、あるいは、より大きな異方性を有した磁性材料から形成することできる、あるいは、交換バイアス現象を使用し得るよう反強磁性層に対して隣接配置することができる。交換バイアス現象においては、反強磁性層と強磁性層との間の結合のために、および、反強磁性層の大きな磁気的異方性のために、強磁性層が硬化する。このため、磁化方向を変更するに際しては、より大きな磁界およびより大きな電流が必要とされる。
磁気メモリデバイスの抵抗値は、自由磁化層ＦＭ２の磁化ベクトルｍ２→ と読出磁化層ＦＭ３の磁化ベクトルｍ３→ との間の相対的配向性に関して、非常に敏感である。磁気メモリデバイスの抵抗値は、自由磁化層ＦＭ２の磁化ベクトルｍ２→ と読出磁化層ＦＭ３の磁化ベクトルｍ３→ とが互いに逆平行という位置関係とされている場合に、最大である。磁気メモリデバイスの抵抗値は、自由磁化層ＦＭ２の磁化ベクトルｍ２→ と読出磁化層ＦＭ３の磁化ベクトルｍ３→ とが互いに平行という位置関係とされている場合に、最小である。したがって、単純な抵抗値測定によって、自由磁化層ＦＭ２の磁化ベクトルｍ２→ の向きを決定することができる。
読出磁化層ＦＭ３の磁化ベクトルｍ３→ の固定された向きは、自由磁化層ＦＭ２の磁化ベクトルの向きに依存して、自由磁化層ＦＭ２の磁化ベクトルｍ２→ に対しての平行な位置関係、または、自由磁化層ＦＭ２の磁化ベクトルｍ２→ に対しての逆平行な位置関係、のいずれかとなるようにして、セットされる。自由磁化層ＦＭ２スイッチの磁化ベクトルｍ２→ の向きが、１８０°にわたって回転し得るようにして、スイッチングされることにより、自由磁化層ＦＭ２磁化ベクトルｍ２→ および読出層ＦＭ３のｍ３→ は、逆平行の位置関係、あるいは、平行な位置関係、のいずれかでなければならない。
「複数ビットからなる情報の格納」
上述したようなかつ図４に図示されたような磁気メモリデバイスは、安定した２つの磁性状態を有しており、１ビットからなる情報を格納することができる。本発明の他の実施形態においては、磁気メモリデバイスは、複数ビットからなる情報を格納し得るよう構成することができる。図７は、安定した４つの磁性状態を有しているような自由磁化層ＦＭ２の一例を示している。安定した４つの磁性状態を有した自由磁化層ＦＭ２を備えている磁気メモリデバイスは、２ビットからなる情報を格納することができる。この実施形態においては、電流パルスを印加することにより、磁化方向を、１８０°ではなく９０°だけ変更することができる。これは、様々な形態をなす電流パルスによって、達成することができる。例えば、電流パルスは、振幅をより小さくしたもの、および／または、持続時間がより短いもの、とすることができる。その場合、読出層（ＦＭ３）は、４つの磁化状態の各々が互いに異なる抵抗値を有しているようにして、位置合わせされる。この目的のためには、読出層の磁化方向が４つの状態のすべてに対して平行ではなくかつそれら４つの状態に対して４５°でもないような平面内成分を有していることが、必要とされる。
「例示」
磁気デバイスの動作を、スピン移送トルクを含有している Landau-Lifzshitz Gilbert 式を使用することによって、シミュレートした。
図８は、磁気メモリデバイスに対して印加された電流入力の振幅を示している。この電流入力は、開始時間ｔ＝０において開始され、ｔ＝３０ｐｓｅｃにおいて終了する。この電流入力は、図３Ａおよび図６Ａに示す電流入力の場合と同様に、２つの電流パルスを備えている。
１６ｐｓｅｃにわたって正の電流パルスを磁気メモリデバイスに対して印加することにより、自由磁化層ＦＭ２の磁化ベクトルｍ２→ の歳差が行われる。この１６ｐｓｅｃにわたる電流パルスの終了後に、１４ｐｓｅｃにわたる負の電流パルスが、磁気メモリデバイスに対して印加される。これにより、自由磁化層ＦＭ２の磁化ベクトルｍ２→ の歳差が停止され、これにより、磁化ベクトルｍ２→ の所望の状態が達成される。磁気メモリデバイスの場合には、歳差は、自由磁化層ＦＭ２の磁化ベクトルｍ２→ が１８０°だけ回転した時点で、停止される。
図９は、図２Ｂおよび図５Ｂに示すｘ方向およびｙ方向における自由磁化層ＦＭ２の磁化ベクトルｍ２→ の磁気成分ｍｘ およびｍｙ を示している。磁気成分ｍｘ およびｍｙ は、図８に示すような電流入力の印加最中におよび印加後に測定される。図９は、自由磁化層ＦＭ２の磁化ベクトルｍ２→ が、図５Ａに対応する初期状態から、図５Ｅに対応する最終状態へと、１８０°にわたって反転したことを示している。磁気成分（ｍｘ ，ｍｙ ）は、また、本発明によって示されているように、（−１，０）と（１，０）との間にわたってスイッチングすることができる。
「利点」
高速かつ低消費電力である本発明による磁気デバイスは、読出および書込操作に際して、すなわち、論理的操作に際して、少ないエネルギーしか使用しない。励起されていない時には、情報は、大きな損失をもたらすことなく、格納されている。したがって、本発明による磁気デバイスは、メモリセルとして具現された時には、不揮発性メモリとして使用することができる。
本発明による磁気デバイスによって提供される不揮発性メモリは、例えばコンピュータや携帯用電子機器内における使用といったような多様な応用において好適である。特に、本発明による高速でありかつ低消費電力であるような磁気デバイスは、様々な利点を提供する。本発明による高速でありかつ低消費電力であるような磁気デバイスは、有利には、フラッシュメモリや、例えば従来の磁気ＲＡＭ（ＭＲＡＭ）や強誘電性ＲＡＭ（ＦＲＡＭ（登録商標））といったような他のタイプの不揮発性ランダムアクセスメモリ（ＲＡＭ）に、匹敵するものである。
電流によって誘起されたトルクは、励起された磁気デバイスに対してのみ作用する、つまり、電流が印加された励起された磁気デバイスに対してのみ作用する。したがって、多数の磁気デバイスが、例えば磁気メモリといったなアレイとして構成されている場合には、電流によって誘起されたスピン移送は、アレイ内における他の素子に対しての寄生的相互作用（『クロストーク』）を生成することがない。この状況は、従来技術による磁気メモリとは相違している。従来技術による磁気メモリの場合には、磁気素子の近傍に位置したワイヤに小さな電流を流すことによって生成された磁界を使用することによって磁気的スイッチングが行われる。
本発明によって提供されるような、電流によって誘起されたトルクによる磁気的スイッチング方法は、層の磁化方向のスイッチングに際して磁界を使用している現行の従来的方法と比較して、より高速である。本発明における読出操作および書込操作は、サブナノセカンドという時間的スケールで完了することができる。従来技術によるハードドライブは、ミリセカンドという程度のデータアクセス時間を有していることにより、本発明による磁気メモリと比較して、非常に低速である。
本発明によって提供されるような、電流によって誘起されたトルクによる磁気的スイッチング方法は、少ない電力しか必要としない。これは、携帯用電子機器で使用するに際して、特に有利である。
本発明によって提供されるような、電流によって誘起されたトルクによる磁気的スイッチング方法は、サブミクロンというスケールのデバイスにとっては、理想的である。なぜなら、本発明による磁気デバイスの側面寸法は、およそ２００ｎｍよりも小さなものとし得るからである。したがって、本発明によるスケールは、超高密度メモリセルの製造を可能とする。これにより、本発明によって提供される磁気メモリ内に、莫大な量の情報を格納することができる。
本発明による高速かつ低消費電力の磁気デバイスの基本的アーキテクチャーは、単純なものである。そのため、読出操作および書込操作は、信頼性の高いものであるとともに、温度変化に対して過敏ではない。従来技術による磁気メモリデバイスとは異なり、本発明においては、スイッチング事象を引き起こすに際して、確率的な（ランダム）プロセスにもまた擾乱磁界にも依存するものではない。
本発明の一実施形態においては、各デバイスに対して、複数ビットをなす情報を格納することができる。これにより、磁気メモリ内に、さらに多くの情報を格納することさえ可能である。
本発明によって提供されるような、電流によって誘起されたトルクによる磁気的スイッチング方法は、論理的操作に関しても、また、磁気メモリデバイスに関しても、使用することができる。磁化の変更を引き起こすに際し、電流パルスに関して、電流パルスの形状や振幅や持続時間に依存するしきい値が存在することにより、電流パルスを組み合わせることによって、例えばＡＮＤゲートといったような論理関数を生成することができる。例えば、２つの電流パルスを組み合わせることにより、それら２つの電流パルスの合計がデバイス内を通過する電流パルスを生成することができる。様々なパルス特性（形状や、振幅や、持続期間）を選択することができ、これにより、例えば、個々のパルスではスイッチングし得ないものの、組合せパルスではスイッチングし得るものとすることができる。これは、ＡＮＤ操作である。ＮＯＴ操作とＡＮＤ操作とを組み合わせることにより、
ＮＯＴ操作は単にデバイスの状態をスイッチングすることを必要とする。ＮＡＮＤ機能を形成することができる。ＮＡＮＤ機能は、万能のデジタル論理ゲートである（すなわち、すべてのデジタル論理機能を、ＮＡＮＤゲートから構成することができる）。
本発明においては、形状および層構成は、様々なものとすることができる。例えば、本発明による磁気デバイスの一実施形態は、書込操作時に自由磁化層ＦＭ２を通して正味の電流が流れないようなものとして、構成することができる。これは、図１０に図示されている。図１０は、本発明の一実施形態を示す図であり、この実施形態は、電流源Ａと、電流源Ｂと、層Ｉ２と、を備えている。層Ｉ２は、例えば、Ａｌ２Ｏ３から形成された薄い薄い絶縁層とされる。このデバイスにおいては、層Ｉ２は、厚さが０．５〜３ｎｍとされる。これは、量子的な機械的トンネリングによって電子が層を通過し得るに十分な薄さである。
図１０に示すデバイスにおいては、自由磁化層ＦＭ２の磁化方向を変更するために、電流パルスが、電流源Ａによって印加される。電流源Ａを使用することにより、電流が、ＦＭ１から非磁性層Ｎ１へと流れ、電子スピン角運動量が、非磁性層Ｎ１と自由磁化層ＦＭ２との間の境界における電子反射によって、自由磁化層ＦＭ２へと移送される。デバイスからの読出は、電流源Ｂを使用して行われる。電流源Ｂからの小さな電流が自由磁化層ＦＭ２と読出層ＦＭ３との間を通過する際に、電圧が測定される。この電圧は、層ＦＭ２と層ＦＭ３との間の相対的な磁化方向に依存することとなる。これにより、層ＦＭ２の磁化方向を決定することができ、これにより、デバイスからの読出を行うことができる。このデバイスは、トンネル接合抵抗値を大きなものとし得る（１Ｏｈｍ〜１００ｋＯｈｍ）ことにより、読出信号が大きいという利点を有している。読出信号は、１０ｍＶ〜１Ｖという範囲とすることができる。
現時点において好ましいと考えられるような本発明の様々な実施形態に関して上述したけれども、それら実施形態に対して様々な修正を行い得ることは、理解されるであろう。また、本発明の真の精神および範囲内に属するようなそれらすべての修正を特許請求の範囲が包含することが意図されていることは、理解されるであろう。
ＦＭ１ ピン止めされた磁化層
ＦＭ２ 自由磁化層
ＦＭ３ 読出磁化層
Ｎ１ 第１非磁性層
Ｎ２ 第２非磁性層

Claims (28)

  1. 磁気デバイスであって、
    固定磁化方向を有した磁化ベクトルを備えたピン止めされた磁化層と；
    変更可能な磁化方向を有した少なくとも１つの磁化ベクトルを備えた自由磁化層と；
    前記ピン止めされた磁化層と前記自由磁化層とを空間的に分離する第１非磁性層であるとともに、この分離によって、前記ピン止めされた磁化層と前記自由磁化層との間の磁気的相互作用を最小化させるような、第１非磁性層と；
    固定磁化方向を有した磁化ベクトルを備えた読出磁化層と；
    前記自由磁化層と前記読出磁化層とを空間的に分離する第２非磁性層であるとともに、この分離によって、前記自由磁化層と前記読出磁化層との間の磁気的相互作用を最小化させるような、第２非磁性層と；
    電流源であるとともに、前記ピン止めされた磁化層と前記読出磁化層との間に接続され、第１の向きに流れて前記自由磁化層の磁化ベクトルを前記自由磁化層がなす平面から離れるように回転させる第１電流パルスと、前記第１の向きとは逆向きの第２の向きに流れて前記自由磁化層内における前記自由磁化層の磁化ベクトルの回転を停止させる第２電流パルスと、を供給し得るよう構成された電流源と；
    を具備していることを特徴とする磁気デバイス。
  2. 請求項１記載の磁気デバイスにおいて、
    前記ピン止めされた磁化層の前記磁化方向と前記自由磁化層の前記磁化方向と前記読出磁化層の前記磁化方向との中の少なくとも１つが、これら３つの磁化方向の中の他の少なくとも１つが延在している軸線とは異なる軸線に沿って延在していることを特徴とする磁気デバイス。
  3. 請求項１記載の磁気デバイスにおいて、
    前記ピン止めされた磁化層の前記固定磁化方向が、前記自由磁化層がなす平面に対して垂直なものとされ、
    前記自由磁化層の前記変更可能な磁化方向が、前記磁気デバイスの長手方向をなす軸線に対して垂直なものとされていることを特徴とする磁気デバイス。
  4. 請求項１記載の磁気デバイスにおいて、
    前記自由磁化層の前記変更可能な磁化方向と前記読出磁化層の前記磁化方向とが、逆平行な位置関係と、平行な位置関係と、の間にわたってスイッチングされることを特徴とする磁気デバイス。
  5. 請求項１記載の磁気デバイスにおいて、
    前記自由磁化層が、変更可能な磁化方向を有した単一の磁化ベクトルを備えていることを特徴とする磁気デバイス。
  6. 請求項１記載の磁気デバイスにおいて、
    前記自由磁化層の前記磁化ベクトルの前記磁化方向が、１ビットからなる情報を表すことを特徴とする磁気デバイス。
  7. 請求項１記載の磁気デバイスにおいて、
    前記磁気デバイスが、柱状形状とされ、
    前記ピン止めされた磁化層と前記第１非磁性層と前記自由磁化層と前記第２非磁性層と前記読出磁化層とが、横方向のサイズが２００ｎｍよりも小さく、かつ、１ｎｍ〜５０ｎｍという厚さを有していることを特徴とする磁気デバイス。
  8. 請求項１記載の磁気デバイスにおいて、
    前記ピン止めされた磁化層と前記自由磁化層と前記読出磁化層とが、Ｃｏと、Ｎｉと、Ｆｅと、ＣｏとＮｉとからなる合金と、ＣｏとＦｅとからなる合金と、ＮｉとＦｅとからなる合金と、ＣｏとＮｉとＦｅとからなる合金と、鉄ニッケル合金（Ｎｉ１−ｘＦｅｘ）と、からなるグループの中から選択された材料から形成されていることを特徴とする磁気デバイス。
  9. 請求項１記載の磁気デバイスにおいて、
    前記ピン止めされた磁化層と前記自由磁化層と前記読出磁化層とが、
    非磁性金属と；
    ＣｏとＮｉとからなる合金と、ＣｏとＦｅとからなる合金と、ＮｉとＦｅとからなる合金と、ＣｏとＮｉとＦｅとからなる合金と、からなるグループの中から選択された材料と；
    から形成され、
    前記非磁性金属と前記材料とが、室温において強磁性を示すものとされていることを特徴とする磁気デバイス。
  10. 請求項９記載の磁気デバイスにおいて、
    前記非磁性金属が、Ｃｕと、Ｐｄと、Ｐｔと、からなるグループの中から選択された材料とされていることを特徴とする磁気デバイス。
  11. 請求項１記載の磁気デバイスにおいて、
    前記ピン止めされた磁化層と前記自由磁化層と前記読出磁化層とが、ＮｉＭｎＳｂと、導電性磁性酸化物と、からなるグループの中から選択された材料から形成されていることを特徴とする磁気デバイス。
  12. 請求項１１記載の磁気デバイスにおいて、
    前記導電性磁性酸化物が、ＣｒＯ２ およびＦｅ３Ｏ４のいずれかとされていることを特徴とする磁気デバイス。
  13. 請求項１記載の磁気デバイスにおいて、
    前記非磁性層が、Ｃｕと、Ｃｒと、Ａｕと、Ａｇと、Ａｌと、からなるグループの中から選択された少なくとも１つの材料から形成されていることを特徴とする磁気デバイス。
  14. メモリシステムであって、
    メモリセルを具備し、
    このメモリセルが、
    固定磁化方向を有した磁化ベクトルを備えたピン止めされた磁化層と；
    変更可能な磁化方向を有した少なくとも１つの磁化ベクトルを備えた自由磁化層と；
    前記ピン止めされた磁化層と前記自由磁化層とを空間的に分離する第１非磁性層であるとともに、この分離によって、前記ピン止めされた磁化層と前記自由磁化層との間の磁気的相互作用を最小化させるような、第１非磁性層と；
    固定磁化方向を有した磁化ベクトルを備えた読出磁化層と；
    前記自由磁化層と前記読出磁化層とを空間的に分離する第２非磁性層であるとともに、この分離によって、前記自由磁化層と前記読出磁化層との間の磁気的相互作用を最小化させるような、第２非磁性層と；
    を備えたものとされ、
    さらに、前記ピン止めされた磁化層と前記読出磁化層との間に接続されていて前記メモリセルを通して電流を流し得るものとされた電流源を具備し、
    前記電流源からの第１電流パルスが、第１の向きに流れて、前記自由磁化層の磁化ベクトルを前記自由磁化層がなす平面から離れるように回転させ、
    前記電流源からの第２電流パルスが、前記第１の向きとは逆向きの第２の向きに流れて前記自由磁化層内における前記自由磁化層の磁化ベクトルの回転を停止させる、
    ことを特徴とするメモリシステム。
  15. 請求項１４記載のメモリシステムにおいて、
    前記ピン止めされた磁化層の前記磁化方向と前記自由磁化層の前記磁化方向と前記読出磁化層の前記磁化方向との中の少なくとも１つが、これら３つの磁化方向の中の他の少なくとも１つが延在している軸線とは異なる軸線に沿って延在していることを特徴とするメモリシステム。
  16. 請求項１４記載のメモリシステムにおいて、
    さらに、前記ピン止めされた磁化層と前記読出磁化層との間の抵抗値を測定するための抵抗値測定手段を具備していることを特徴とするメモリシステム。
  17. 請求項１６記載のメモリシステムにおいて、
    前記抵抗値測定手段が、前記ピン止めされた磁化層と前記読出磁化層とに対して接続された電圧計を備えていることを特徴とするメモリシステム。
  18. 請求項１４記載のメモリシステムにおいて、
    前記電流が、サブナノセカンドという持続時間にわたって印加されることを特徴とするメモリシステム。
  19. メモリセルの形成方法であって、
    固定磁化方向を有した磁化ベクトルを備えたピン止めされた磁化層の上に、第１非磁性層を形成し；
    この第１非磁性層の上に、変更可能な磁化方向を有した少なくとも１つの磁化ベクトルを備えた自由磁化層を形成し；
    この自由磁化層の上に、第２非磁性層を形成し；
    この第２非磁性層の上に、固定磁化方向を有した磁化ベクトルを備えた読出磁化層を形成する；
    という方法において、
    前記第１および第２非磁性層によって、前記ピン止めされた磁化層と前記自由磁化層と前記読出磁化層との間の磁気的相互作用を最小化し、
    前記ピン止めされた磁化層と前記読出磁化層との間に電流源を接続し、
    前記電流源からの第１電流パルスが、第１の向きに流れて、前記自由磁化層の磁化ベクトルを前記自由磁化層がなす平面から離れるように回転させ、
    前記電流源からの第２電流パルスが、前記第１の向きとは逆向きの第２の向きに流れて前記自由磁化層内における前記自由磁化層の磁化ベクトルの回転を停止させる、
    ことを特徴とするメモリセル形成方法。
  20. 請求項１９記載のメモリセル形成方法において、
    前記ピン止めされた磁化層の前記磁化方向と前記自由磁化層の前記磁化方向と前記読出磁化層の前記磁化方向との中の少なくとも１つを、これら３つの磁化方向の中の他の少なくとも１つが延在している軸線とは異なる軸線に沿って延在するものとすることを特徴とするメモリセル形成方法。
  21. 請求項１９記載のメモリセル形成方法において、
    さらに、前記ピン止めされた磁化層と前記読出磁化層との間の抵抗値を測定することを特徴とするメモリセル形成方法。
  22. 請求項２１記載のメモリセル形成方法において、
    前記抵抗値の測定に際しては、前記ピン止めされた磁化層と前記読出磁化層とに対して電圧計を接続することを特徴とするメモリセル形成方法。
  23. 請求項１９記載のメモリセル形成方法において、
    前記ピン止めされた磁化層と前記自由磁化層と前記読出磁化層とを、Ｃｏと、Ｎｉと、Ｆｅと、ＣｏとＮｉとからなる合金と、ＣｏとＦｅとからなる合金と、ＮｉとＦｅとからなる合金と、ＣｏとＮｉとＦｅとからなる合金と、鉄ニッケル合金（Ｎｉ１−ｘＦｅｘ）と、からなるグループの中から選択された材料から形成することを特徴とするメモリセル形成方法。
  24. 請求項１９記載のメモリセル形成方法において、
    前記ピン止めされた磁化層と前記自由磁化層と前記読出磁化層とを、
    非磁性金属と；
    ＣｏとＮｉとからなる合金と、ＣｏとＦｅとからなる合金と、ＮｉとＦｅとからなる合金と、ＣｏとＮｉとＦｅとからなる合金と、からなるグループの中から選択された材料と；
    から形成し、
    前記非磁性金属と前記材料とを、室温において強磁性を示すものとすることを特徴とするメモリセル形成方法。
  25. 請求項２４記載のメモリセル形成方法において、
    前記非磁性金属を、Ｃｕと、Ｐｄと、Ｐｔと、からなるグループの中から選択された材料とすることを特徴とするメモリセル形成方法。
  26. 請求項１９記載のメモリセル形成方法において、
    前記ピン止めされた磁化層と前記自由磁化層と前記読出磁化層とを、ＮｉＭｎＳｂと、導電性磁性酸化物と、からなるグループの中から選択された材料から形成することを特徴とするメモリセル形成方法。
  27. 請求項２６記載のメモリセル形成方法において、
    前記導電性磁性酸化物を、ＣｒＯ２ およびＦｅ３Ｏ４のいずれかとすることを特徴とするメモリセル形成方法。
  28. 請求項１９記載のメモリセル形成方法において、
    前記非磁性層を、Ｃｕと、Ｃｒと、Ａｕと、Ａｇと、Ａｌと、からなるグループの中から選択された少なくとも１つの材料から形成することを特徴とするメモリセル形成方法。
JP2012043157A 2003-08-19 2012-02-29 電流によって誘起されたスピンモーメント移行をベースとした高速かつ低電力の磁気デバイス Expired - Fee Related JP5634422B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/643,762 2003-08-19
US10/643,762 US6980469B2 (en) 2003-08-19 2003-08-19 High speed low power magnetic devices based on current induced spin-momentum transfer

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006524031A Division JP4988343B2 (ja) 2003-08-19 2004-08-18 電流によって誘起されたスピンモーメント移行をベースとした高速かつ低電力の磁気デバイス

Publications (2)

Publication Number Publication Date
JP2012142589A JP2012142589A (ja) 2012-07-26
JP5634422B2 true JP5634422B2 (ja) 2014-12-03

Family

ID=34193953

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006524031A Expired - Fee Related JP4988343B2 (ja) 2003-08-19 2004-08-18 電流によって誘起されたスピンモーメント移行をベースとした高速かつ低電力の磁気デバイス
JP2012043157A Expired - Fee Related JP5634422B2 (ja) 2003-08-19 2012-02-29 電流によって誘起されたスピンモーメント移行をベースとした高速かつ低電力の磁気デバイス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006524031A Expired - Fee Related JP4988343B2 (ja) 2003-08-19 2004-08-18 電流によって誘起されたスピンモーメント移行をベースとした高速かつ低電力の磁気デバイス

Country Status (5)

Country Link
US (3) US6980469B2 (ja)
EP (3) EP2503613A3 (ja)
JP (2) JP4988343B2 (ja)
CA (1) CA2535965A1 (ja)
WO (1) WO2005020251A2 (ja)

Families Citing this family (183)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602203B2 (en) 2000-10-13 2003-08-05 Ethicon Endo-Surgery, Inc. Remote thumbwheel for a surgical biopsy device
US7573737B2 (en) * 2003-08-19 2009-08-11 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US7502248B2 (en) * 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
US7187576B2 (en) * 2004-07-19 2007-03-06 Infineon Technologies Ag Read out scheme for several bits in a single MRAM soft layer
US7599156B2 (en) * 2004-10-08 2009-10-06 Kabushiki Kaisha Toshiba Magnetoresistive element having specially shaped ferromagnetic layer
US7715154B2 (en) * 2005-04-13 2010-05-11 Seagate Technology Llc Suppression of spin momentum transfer and related torques in magnetoresistive elements
US8120003B2 (en) * 2005-09-30 2012-02-21 Nxp B.V. Nanowire magnetic random access memory
US7593184B2 (en) * 2005-10-24 2009-09-22 Seagate Technology Llc Rotating write field generated by circulating domain walls in a magnetic ring: a DC-driven high-frequency oscillator
FR2892871B1 (fr) * 2005-11-02 2007-11-23 Commissariat Energie Atomique Oscillateur radio frequence a courant elelctrique polarise en spin
JP5068016B2 (ja) * 2005-11-30 2012-11-07 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
JP4284326B2 (ja) * 2006-01-12 2009-06-24 株式会社東芝 磁気抵抗ランダムアクセスメモリおよびその書き込み制御方法
WO2007105358A1 (ja) * 2006-03-02 2007-09-20 Kyoto University 強磁性ドットのコア回転素子及び強磁性ドットのコア利用情報記憶素子
DE602006013948D1 (de) * 2006-05-04 2010-06-10 Hitachi Ltd Magnetspeichervorrichtung
US20070297220A1 (en) 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
JP4377899B2 (ja) * 2006-09-20 2009-12-02 株式会社東芝 リソース管理装置及びプログラム
FR2907587B1 (fr) * 2006-10-23 2008-12-26 Commissariat Energie Atomique Dispositif magnetique a animation perpendiculaire et a couche intercalaire compensatrice d'interactions.
US7589600B2 (en) * 2006-10-31 2009-09-15 Seagate Technology Llc Spin oscillator device
US7724469B2 (en) * 2006-12-06 2010-05-25 Seagate Technology Llc High frequency field assisted write device
US7508042B2 (en) * 2006-12-22 2009-03-24 Magic Technologies, Inc. Spin transfer MRAM device with magnetic biasing
FR2910716B1 (fr) * 2006-12-26 2010-03-26 Commissariat Energie Atomique Dispositif magnetique multicouches, procede pour sa realisation, capteur de champ magnetique, memoire magnetique et porte logique mettant en oeuvre un tel dispositif
JP4438806B2 (ja) * 2007-02-21 2010-03-24 ソニー株式会社 メモリ
JP4682998B2 (ja) * 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
US7859069B2 (en) * 2007-03-16 2010-12-28 Seagate Technology Llc Magnetic storage element with storage layer magnetization directed for increased responsiveness to spin polarized current
US7852662B2 (en) 2007-04-24 2010-12-14 Magic Technologies, Inc. Spin-torque MRAM: spin-RAM, array
US7688616B2 (en) * 2007-06-18 2010-03-30 Taiwan Semicondcutor Manufacturing Company, Ltd. Device and method of programming a magnetic memory element
JP4874884B2 (ja) * 2007-07-11 2012-02-15 株式会社東芝 磁気記録素子及び磁気記録装置
JP4358279B2 (ja) 2007-08-22 2009-11-04 株式会社東芝 磁気記録ヘッド及び磁気記録装置
JP2009049264A (ja) * 2007-08-22 2009-03-05 Toshiba Corp 磁気記憶素子及び磁気記憶装置
JP2009080875A (ja) 2007-09-25 2009-04-16 Toshiba Corp 磁気ヘッド及び磁気記録装置
US8100228B2 (en) * 2007-10-12 2012-01-24 D B Industries, Inc. Portable anchorage assembly
JP5360599B2 (ja) * 2007-10-25 2013-12-04 日本電気株式会社 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
US7898849B2 (en) * 2007-12-05 2011-03-01 Seagate Technology, Llc Compound cell spin-torque magnetic random access memory
US7755936B2 (en) * 2008-01-28 2010-07-13 Qimonda Ag Integrated circuits, cell, cell arrangement, method of reading a cell, memory module
JP5283922B2 (ja) * 2008-02-14 2013-09-04 株式会社東芝 磁気メモリ
US7782660B2 (en) * 2008-03-20 2010-08-24 International Business Machines Corporation Magnetically de-coupling magnetic memory cells and bit/word lines for reducing bit selection errors
US7936597B2 (en) * 2008-03-25 2011-05-03 Seagate Technology Llc Multilevel magnetic storage device
US7885105B2 (en) * 2008-03-25 2011-02-08 Qualcomm Incorporated Magnetic tunnel junction cell including multiple vertical magnetic domains
US7948044B2 (en) * 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
TWI451410B (zh) * 2008-04-18 2014-09-01 Sony Corp Recording method of magnetic memory element
JP5356377B2 (ja) * 2008-05-28 2013-12-04 株式会社日立製作所 磁気メモリセル及び磁気ランダムアクセスメモリ
JP5361259B2 (ja) * 2008-06-19 2013-12-04 株式会社東芝 スピントルク発振子、磁気記録ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
US7974119B2 (en) * 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
US7804709B2 (en) 2008-07-18 2010-09-28 Seagate Technology Llc Diode assisted switching spin-transfer torque memory unit
US8054677B2 (en) 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US8223532B2 (en) 2008-08-07 2012-07-17 Seagate Technology Llc Magnetic field assisted STRAM cells
US7834385B2 (en) * 2008-08-08 2010-11-16 Seagate Technology Llc Multi-bit STRAM memory cells
US7935435B2 (en) * 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
US8482970B2 (en) 2008-08-08 2013-07-09 Seagate Technology Llc Multi-bit STRAM memory cells
US7881104B2 (en) 2008-08-08 2011-02-01 Seagate Technology Llc Magnetic memory with separate read and write paths
US20100053822A1 (en) * 2008-08-28 2010-03-04 Seagate Technology Llc Stram cells with ampere field assisted switching
US8310861B2 (en) * 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US7876603B2 (en) 2008-09-30 2011-01-25 Micron Technology, Inc. Spin current generator for STT-MRAM or other spintronics applications
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US7746687B2 (en) 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US8487390B2 (en) 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US20100091564A1 (en) * 2008-10-10 2010-04-15 Seagate Technology Llc Magnetic stack having reduced switching current
US8217478B2 (en) 2008-10-10 2012-07-10 Seagate Technology Llc Magnetic stack with oxide to reduce switching current
US7939188B2 (en) * 2008-10-27 2011-05-10 Seagate Technology Llc Magnetic stack design
US9165625B2 (en) * 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
KR101178767B1 (ko) * 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
US7944738B2 (en) 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
JP5558698B2 (ja) 2008-11-28 2014-07-23 株式会社東芝 磁気記録ヘッド、磁気ヘッドアセンブリ、磁気記録装置及び磁気記録方法
US7940600B2 (en) * 2008-12-02 2011-05-10 Seagate Technology Llc Non-volatile memory with stray magnetic field compensation
US7859892B2 (en) 2008-12-03 2010-12-28 Seagate Technology Llc Magnetic random access memory with dual spin torque reference layers
US8553449B2 (en) * 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US7957182B2 (en) * 2009-01-12 2011-06-07 Micron Technology, Inc. Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
JP5238525B2 (ja) * 2009-01-13 2013-07-17 株式会社東芝 リソースを管理する装置、およびプログラム
US8053255B2 (en) 2009-03-03 2011-11-08 Seagate Technology Llc STRAM with compensation element and method of making the same
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
ATE544153T1 (de) * 2009-05-08 2012-02-15 Crocus Technology Magnetischer speicher mit wärmeunterstütztem schreibverfahren und niedrigem schreibstrom
US9170879B2 (en) * 2009-06-24 2015-10-27 Headway Technologies, Inc. Method and apparatus for scrubbing accumulated data errors from a memory system
US9171601B2 (en) 2009-07-08 2015-10-27 Alexander Mikhailovich Shukh Scalable magnetic memory cell with reduced write current
US7999337B2 (en) * 2009-07-13 2011-08-16 Seagate Technology Llc Static magnetic field assisted resistive sense element
US8284594B2 (en) 2009-09-03 2012-10-09 International Business Machines Corporation Magnetic devices and structures
US8331135B2 (en) * 2009-12-22 2012-12-11 Globalfoundries Inc. Signal control elements in ferromagnetic logic
US8705213B2 (en) * 2010-02-26 2014-04-22 Seagate Technology Llc Magnetic field detecting device with shielding layer at least partially surrounding magnetoresistive stack
US8149614B2 (en) * 2010-03-31 2012-04-03 Nanya Technology Corp. Magnetoresistive random access memory element and fabrication method thereof
US8604572B2 (en) 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
JP5644198B2 (ja) * 2010-06-15 2014-12-24 ソニー株式会社 記憶装置
JP5560944B2 (ja) * 2010-06-18 2014-07-30 ソニー株式会社 記憶素子の駆動方法
CN103299370B (zh) * 2010-11-17 2016-01-20 纽约大学 双极性自旋转移切换
KR101215951B1 (ko) 2011-03-24 2013-01-21 에스케이하이닉스 주식회사 반도체 메모리 및 그 형성방법
US8472240B2 (en) * 2011-05-16 2013-06-25 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
SG185900A1 (en) * 2011-05-20 2012-12-28 Agency Science Tech & Res Magnetoresistive device
US8553451B2 (en) 2011-06-24 2013-10-08 Micron Technology, Inc. Spin-torque transfer memory cell structures with symmetric switching and single direction programming
KR101831931B1 (ko) * 2011-08-10 2018-02-26 삼성전자주식회사 외인성 수직 자화 구조를 구비하는 자기 메모리 장치
JP5809903B2 (ja) * 2011-09-21 2015-11-11 株式会社東芝 不揮発性記憶装置
US8908424B2 (en) * 2011-10-03 2014-12-09 The Hong Kong University Of Science And Technology Magnetization switching through magnonic spin transfer torque
US8829901B2 (en) * 2011-11-04 2014-09-09 Honeywell International Inc. Method of using a magnetoresistive sensor in second harmonic detection mode for sensing weak magnetic fields
US9378792B2 (en) 2011-12-15 2016-06-28 Everspin Technologies, Inc. Method of writing to a spin torque magnetic random access memory
JP5592909B2 (ja) * 2012-03-06 2014-09-17 株式会社東芝 磁気メモリ
JP5606482B2 (ja) 2012-03-26 2014-10-15 株式会社東芝 磁気ヘッド、磁気ヘッドアセンブリ、磁気記録再生装置及び磁気ヘッドの製造方法
KR101375871B1 (ko) 2012-04-09 2014-03-17 삼성전자주식회사 자기 공명과 이중 스핀필터 효과를 이용한 스핀전달토크 자기 메모리 소자
US20130307097A1 (en) * 2012-05-15 2013-11-21 Ge Yi Magnetoresistive random access memory cell design
US8941196B2 (en) * 2012-07-10 2015-01-27 New York University Precessional reversal in orthogonal spin transfer magnetic RAM devices
US9231191B2 (en) 2012-08-20 2016-01-05 Industrial Technology Research Institute Magnetic tunnel junction device and method of making same
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US8982613B2 (en) * 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US9520180B1 (en) 2014-03-11 2016-12-13 Hypres, Inc. System and method for cryogenic hybrid technology computing and memory
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9257970B1 (en) 2014-12-19 2016-02-09 Honeywell International Inc. Magnetic latch
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
JP2017143175A (ja) * 2016-02-10 2017-08-17 株式会社東芝 磁気記憶装置
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
JP2018148157A (ja) * 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気メモリ及び磁気メモリの記録方法
JP2018163710A (ja) 2017-03-24 2018-10-18 東芝メモリ株式会社 半導体記憶装置
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
WO2019125363A1 (en) * 2017-12-18 2019-06-27 Intel Corporation Spin orbit coupling based memory with an in-plane fixed magnet and/or an in-plane anti-ferromagnet between out-of-plane free magnets
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541868A (en) 1995-02-21 1996-07-30 The United States Of America As Represented By The Secretary Of The Navy Annular GMR-based memory element
US5629549A (en) * 1995-04-21 1997-05-13 Johnson; Mark B. Magnetic spin transistor device, logic gate & method of operation
US6140838A (en) * 1995-04-21 2000-10-31 Johnson; Mark B. High density and high speed magneto-electronic logic family
US5654566A (en) * 1995-04-21 1997-08-05 Johnson; Mark B. Magnetic spin injected field effect transistor and method of operation
US5896252A (en) * 1995-08-11 1999-04-20 Fujitsu Limited Multilayer spin valve magneto-resistive effect magnetic head with free magnetic layer including two sublayers and magnetic disk drive including same
JP3207094B2 (ja) * 1995-08-21 2001-09-10 松下電器産業株式会社 磁気抵抗効果素子及びメモリー素子
US5695864A (en) 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
FR2743930B1 (fr) * 1996-01-19 2000-04-07 Fujitsu Ltd Capteur magnetique pour lecture de supports d'enregistrement
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
JP3327375B2 (ja) * 1996-04-26 2002-09-24 富士通株式会社 磁気抵抗効果型トランスデューサ、その製造方法及び磁気記録装置
US5768069A (en) * 1996-11-27 1998-06-16 International Business Machines Corporation Self-biased dual spin valve sensor
US5966323A (en) * 1997-12-18 1999-10-12 Motorola, Inc. Low switching field magnetoresistive tunneling junction for high density arrays
US6055179A (en) * 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect
US6130814A (en) 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
US6172902B1 (en) * 1998-08-12 2001-01-09 Ecole Polytechnique Federale De Lausanne (Epfl) Non-volatile magnetic random access memory
US6134138A (en) * 1999-07-30 2000-10-17 Honeywell Inc. Method and apparatus for reading a magnetoresistive memory
JP3891540B2 (ja) * 1999-10-25 2007-03-14 キヤノン株式会社 磁気抵抗効果メモリ、磁気抵抗効果メモリに記録される情報の記録再生方法、およびｍｒａｍ
US6447935B1 (en) 1999-11-23 2002-09-10 Read-Rite Corporation Method and system for reducing assymetry in a spin valve having a synthetic pinned layer
US6272036B1 (en) * 1999-12-20 2001-08-07 The University Of Chicago Control of magnetic direction in multi-layer ferromagnetic devices by bias voltage
US6522137B1 (en) * 2000-06-28 2003-02-18 Schlumberger Technology Corporation Two-dimensional magnetic resonance imaging in a borehole
US6493259B1 (en) * 2000-08-14 2002-12-10 Micron Technology, Inc. Pulse write techniques for magneto-resistive memories
US6385082B1 (en) * 2000-11-08 2002-05-07 International Business Machines Corp. Thermally-assisted magnetic random access memory (MRAM)
FR2817998B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6713195B2 (en) * 2001-01-05 2004-03-30 Nve Corporation Magnetic devices using nanocomposite materials
JP2002334971A (ja) * 2001-05-09 2002-11-22 Nec Corp 磁性メモリ及びその動作方法
US6744086B2 (en) * 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
JP2002357489A (ja) * 2001-05-31 2002-12-13 Matsushita Electric Ind Co Ltd 応力センサー
US6777730B2 (en) * 2001-08-31 2004-08-17 Nve Corporation Antiparallel magnetoresistive memory cells
US6750491B2 (en) * 2001-12-20 2004-06-15 Hewlett-Packard Development Company, L.P. Magnetic memory device having soft reference layer
US6879512B2 (en) * 2002-05-24 2005-04-12 International Business Machines Corporation Nonvolatile memory device utilizing spin-valve-type designs and current pulses
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6654278B1 (en) * 2002-07-31 2003-11-25 Motorola, Inc. Magnetoresistance random access memory
US6714444B2 (en) 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6888742B1 (en) 2002-08-28 2005-05-03 Grandis, Inc. Off-axis pinned layer magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6838740B2 (en) 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6958927B1 (en) 2002-10-09 2005-10-25 Grandis Inc. Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element
US6956257B2 (en) 2002-11-18 2005-10-18 Carnegie Mellon University Magnetic memory element and memory device including same
US7190611B2 (en) * 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6829161B2 (en) 2003-01-10 2004-12-07 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
WO2004073035A2 (en) 2003-02-10 2004-08-26 Massachusetts Institute Of Technology Magnetic memory elements using 360 degree domain walls
US6847547B2 (en) 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
JP3546238B1 (ja) 2003-04-23 2004-07-21 学校法人慶應義塾 磁気リングユニット及び磁気メモリ装置
US6933155B2 (en) 2003-05-21 2005-08-23 Grandis, Inc. Methods for providing a sub .15 micron magnetic memory structure
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7245462B2 (en) 2003-08-21 2007-07-17 Grandis, Inc. Magnetoresistive element having reduced spin transfer induced noise
US6985385B2 (en) 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US7161829B2 (en) 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US20050128842A1 (en) 2003-11-07 2005-06-16 Alexander Wei Annular magnetic nanostructures
US7009877B1 (en) 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
US7602000B2 (en) 2003-11-19 2009-10-13 International Business Machines Corporation Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element
US20050136600A1 (en) 2003-12-22 2005-06-23 Yiming Huai Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
US6936479B2 (en) 2004-01-15 2005-08-30 Hewlett-Packard Development Company, L.P. Method of making toroidal MRAM cells
US7110287B2 (en) 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
US7242045B2 (en) 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US6967863B2 (en) 2004-02-25 2005-11-22 Grandis, Inc. Perpendicular magnetization magnetic element utilizing spin transfer
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7233039B2 (en) 2004-04-21 2007-06-19 Grandis, Inc. Spin transfer magnetic elements with spin depolarization layers
US7098494B2 (en) 2004-06-16 2006-08-29 Grandis, Inc. Re-configurable logic elements using heat assisted magnetic tunneling elements
US7576956B2 (en) 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7369427B2 (en) 2004-09-09 2008-05-06 Grandis, Inc. Magnetic elements with spin engineered insertion layers and MRAM devices using the magnetic elements

Also Published As

Publication number Publication date
CA2535965A1 (en) 2005-03-03
JP4988343B2 (ja) 2012-08-01
EP1665388A2 (en) 2006-06-07
EP2503614A3 (en) 2013-08-21
EP1665388A4 (en) 2010-04-07
US20050041462A1 (en) 2005-02-24
US7307876B2 (en) 2007-12-11
JP2008524830A (ja) 2008-07-10
US20070030728A1 (en) 2007-02-08
EP2503614A2 (en) 2012-09-26
JP2012142589A (ja) 2012-07-26
EP2503613A2 (en) 2012-09-26
WO2005020251A3 (en) 2005-06-23
US6980469B2 (en) 2005-12-27
US7170778B2 (en) 2007-01-30
EP2503613A3 (en) 2013-08-21
US20060030058A1 (en) 2006-02-09
WO2005020251A2 (en) 2005-03-03

Similar Documents

Publication Publication Date Title
JP5634422B2 (ja) 電流によって誘起されたスピンモーメント移行をベースとした高速かつ低電力の磁気デバイス
JP5797254B2 (ja) 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス
EP2220651B1 (en) High speed low power magnetic devices based on current induced spin-momentum transfer
US9812184B2 (en) Current induced spin-momentum transfer stack with dual insulating layers
JP5847190B2 (ja) 双極性スピン転移反転
JP2006518099A (ja) リセット可能な磁化を有する磁性層を含み、スピントランスファーを用いる多層積層構造
EP1580758A2 (en) Soft-reference three conductor magnetic memory storage device
US6980466B2 (en) Soft-reference four conductor magnetic memory storage device
WO2013080437A1 (ja) 記憶素子、記憶装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131128

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140715

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141014

R150 Certificate of patent or registration of utility model

Ref document number: 5634422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees