JP5631343B2 - 積層体の製造方法 - Google Patents

積層体の製造方法 Download PDF

Info

Publication number
JP5631343B2
JP5631343B2 JP2012025379A JP2012025379A JP5631343B2 JP 5631343 B2 JP5631343 B2 JP 5631343B2 JP 2012025379 A JP2012025379 A JP 2012025379A JP 2012025379 A JP2012025379 A JP 2012025379A JP 5631343 B2 JP5631343 B2 JP 5631343B2
Authority
JP
Japan
Prior art keywords
reaction chamber
separation layer
support
substrate
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012025379A
Other languages
English (en)
Other versions
JP2013162091A (ja
Inventor
松下　淳
淳 松下
達弘 御嶽
達弘 御嶽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Ohka Kogyo Co Ltd
Original Assignee
Tokyo Ohka Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Ohka Kogyo Co Ltd filed Critical Tokyo Ohka Kogyo Co Ltd
Priority to JP2012025379A priority Critical patent/JP5631343B2/ja
Priority to PCT/JP2013/052536 priority patent/WO2013118694A1/ja
Priority to US14/377,140 priority patent/US9023172B2/en
Priority to KR1020147024870A priority patent/KR101493665B1/ko
Priority to TW102104562A priority patent/TWI471226B/zh
Publication of JP2013162091A publication Critical patent/JP2013162091A/ja
Application granted granted Critical
Publication of JP5631343B2 publication Critical patent/JP5631343B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0008—Electrical discharge treatment, e.g. corona, plasma treatment; wave energy or particle radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/14—Corona, ionisation, electrical discharge, plasma treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Thermal Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、積層体の製造方法に関するものであり、詳細には、基板、支持体および分離層を備えた積層体の製造方法に関するものである。
携帯電話、デジタルＡＶ機器およびＩＣカード等の高機能化にともない、搭載される半導体シリコンチップ（以下、チップ）の小型化および薄型化によって、パッケージ内にシリコンを高集積化する要求が高まっている。例えば、ＣＳＰ（chip size package）また
はＭＣＰ（multi-chip package）に代表されるような複数のチップをワンパッケージ化する集積回路において、薄型化が求められている。パッケージ内のチップの高集積化を実現するためには、チップの厚さを２５〜１５０μｍの範囲にまで薄くする必要がある。
しかし、チップのベースになる半導体ウエハ（以下、ウエハ）は、研削することにより肉薄になるため、その強度が低下して、ウエハにクラックまたは反りが生じ易くなる。また、薄板化によって強度が低下したウエハを自動搬送することが困難なため、人手によって搬送しなければならず、その取り扱いが煩雑であった。
そのため、サポートプレートと呼ばれる、ガラス、シリコンまたは硬質プラスチック等からなる板状の部材を、研削するウエハに貼り合わせてウエハの強度を補い、クラックの発生およびウエハの反りを防止するウエハハンドリングシステムが開発されている。このようなウエハハンドリングシステムによってウエハの強度が補われるので、薄板化したウエハの搬送を自動化することができる。
上記ウエハハンドリングシステムでは、ウエハに対しサポートプレートを種々の熱可塑性樹脂または接着剤等を用いて貼り付ける（仮止めする）。そして、サポートプレートが貼り付けられたウエハを薄板化した後、ウエハをダイシングする前にサポートプレートをウエハから分離する。
このようなウエハに対するサポートプレートの仮止めおよび分離を好適に行う技術として、特許文献１に記載の技術がある。特許文献１に記載の技術では、被研削基材と、被研削基材と接している接合層と、光吸収剤及び熱分解性樹脂を含む光熱変換層と、光透過性支持体とを含み、光熱変換層は、接合層とは反対側の被研削基材の表面を研削した後に、放射エネルギーが照射されたときに分解して、研削後の基材と光透過性支持体とを分離するものである積層体を利用する。上記積層体を利用してウエハ（基材）に対してサポートプレート（支持体）を借り止めした場合、上記光熱変換層に光を照射することにより、容易にウエハとサポートプレートとを分離することができる。
特開２００４−６４０４０号公報（２００４年２月２６日公開）
しかしながら、特許文献１に記載の技術では、光熱変換層をスピンコート法により形成するため、光熱変換層の形成のために時間を要し、また、ランニングコスト、廃液等の問題もある。そのため、上述したような積層体をより好適に製造することができる技術を提供することは非常に有益である。
本発明は、上記課題に鑑みてなされたものであり、基板に対して支持体を仮止めするための積層体を好適に製造するための技術を提供することを主たる目的とする。
本発明に係る積層体の製造方法は、基板、該基板を支持する光透過性の支持体、および、該基板と該支持体との間に設けられ、支持体を介して照射される光を吸収することによって変質するようになっている分離層を備えた積層体の製造方法であって、反応室内に搬入された該支持体および該反応室内の温度をプラズマ処理により上昇させる予備処理工程と、該予備処理工程の後、該分離層となる原料ガスを該反応室内に供給し、該支持体上に該分離層を形成する分離層形成工程と、を包含していることを特徴としている。
本発明によれば、分離層を形成する分離層形成工程の前に、支持体および反応室内の温度を上昇させる予備処理工程を行うことによって、分離層を備えた、基板に対して支持体を仮止めするための積層体を好適に製造することができる。
本発明の一実施形態に係る積層体の製造方法および当該製造方法によって製造された積層体の分離方法の概要を説明する図である。 本発明の一実施形態に係る積層体の製造方法によって製造された積層体の分離方法の概要を説明する図である。 本発明の一実施形態における分離層の形成の流れの概要を示すフローチャートである。 本発明の一実施形態に係る分離層の形成時のプラズマの発光強度を示すグラフである。
本発明は、積層体の製造方法を提供する。本発明に係る製造方法により製造される積層体は、基板を支持体に仮止めするための構造として有用であり、特に用途は限定されないが、例えば、ウエハサポートシステムにおいて、半導体ウエハ（基板）をサポートこのプレート（支持体）に対して仮止めして薄化、裏面配線等を行う基板の処理方法において好適に利用することができる。
本発明者らは、上記積層体の製造方法に関し、独自の発想に基づいて、上記積層体の分離層を、プラズマＣＶＤ（Chemical Vapor Deposition）法により形成することを検討し
た。ここで、プラズマＣＶＤ法により良好な分離層を量産するためには、各回の放電にバラツキが無く、均一であることが好ましい。本発明者らは、鋭意検討の結果、プラズマＣＶＤ法により分離層を形成する分離層形成工程の前に、支持体および反応室内の温度を上昇させる予備処理工程を行うことによって、分離層形成工程において反応室内の温度を一定に保ち、均一な放電を実現し得ることを見出し、本発明を完成させた。
図１は、本発明の一実施形態に係る積層体の製造方法および当該製造方法によって製造された積層体の分離方法の概要を説明する図である。また、図２は、本発明の一実施形態に係る積層体の製造方法によって製造された積層体の分離方法の概要を説明する図である。
図１の（１）〜（３）に示すように、本発明の一実施形態に係る積層体の製造方法によれば、基板（半導体ウエハ）１に接着剤２を塗布するとともに、支持体４上に分離層３を形成し、基板１に対して、分離層３付支持体４を、接着剤２を介して貼り付けることによ
り、積層体１０を製造することができる。なお、接着剤の塗布および分離層の形成の順序は何れが先であってもよく、並行して行ってもよい。また、分離層３が接着性を有している場合には、基板１に接着剤２を塗布せずに、基板１に対して、直接、分離層３付支持体４を接着してもよい。
このように製造された積層体１０では、基板１が、支持体４に対して仮止めされているため、ウエハの薄化や、裏面配線工程等の所望の加工を好適に実行することができる。そして、図１の（４）〜（６）および図２の（１）〜（３）に示すように、所望の加工を行った後、分離層３に対して支持体４を介して光（レーザ）を照射することにより、基板１から支持体４を容易に分離して、基板１を回収することができる。
以下、上述した各工程について詳細に説明する。まず、本実施形態の特徴部分である、分離層３の形成について説明する。
〔分離層の形成〕
本実施形態では、図１の（２）に示すように、支持体４上にプラズマＣＶＤ法により分離層３を形成する。図３は、本実施形態における分離層の形成のための工程の概要を説明する図である。図３に示すように、本実施形態における分離層の形成は、大きく分ければ、反応室加温工程（ステップＳ０）、予備処理工程（ステップＳ１）、分離層形成工程（ステップＳ２）、および洗浄工程（ステップＳ３）から構成される。
（支持体）
まず、支持体４について説明する。支持体４は光透過性を有している。これは、後述するように、支持体４を基板１から分離する際、積層体１０の外側から光８を照射したときに、光８に支持体４を通過させて分離層３に到達させることを目的としている。したがって、支持体４は、必ずしもすべての光を透過させる必要はなく、分離層３に吸収されるべき（所望の波長を有している）光を透過させることができればよい。分離層３に吸収されるべき光の波長としては、これに限定されるものではないが、２μｍ以下の波長の光、例えば、ＹＡＧレーザ、ルビーレーザ、ガラスレーザ、ＹＶＯ４レーザ、ＬＤレーザー、ファイバーレーザー等の固体レーザ、色素レーザ等の液体レーザ、ＣＯ２レーザ、エキシマレーザ、Ａｒレーザ、Ｈｅ−Ｎｅレーザ等の気体レーザ、半導体レーザ、自由電子レーザ等のレーザ光、または、非レーザ光を適宜用いればよい。分離層３に吸収されるべき光の波長としては、これに限定されるものではないが、例えば、６００ｎｍ以下の波長の光であり得る。また、別の観点から言えば、分離層３における光の吸収率が、例えば、８０％以上である光を用いることが好ましい。
また、支持体４は、基板１を支持する構成である。よって、支持体４は、基板１を加工および搬送するなどの場合に、基板１の破損または変形などを防ぐために必要な強度を有していればよい。
支持体４の材料としては、ガラスまたはシリコンなどが挙げられるが、上述の目的を果たし得る構成であれば、支持体４として採用し得る。
（分離層）
また、分離層３は、光を吸収することによって変質するようになっている。本明細書において分離層３が「変質する」とは、分離層３を、わずかな外力を受けて破壊され得る状態、または分離層３と接する構成（例えば、支持体４）との接着力が低下した状態にさせる現象を意味する。後述するように、支持体４を基板１から分離する際、分離層３は、光の照射を受けて変質することによって、光の照射を受ける前の強度または接着性を失う。よって、わずかな外力を加える（例えば、支持体４を持ち上げるなど）ことによって、分
離層３が破壊されて、支持体４と基板１とを容易に分離することができる。
（プラズマ処理装置）
また、プラズマＣＶＤ法に用いるプラズマ処理装置としては、特に限定されず、公知のプラズマ処理装置を用いることができる。
プラズマ処理装置が備えるコイル電極は、特に限定されず、例えば、デュアルコイルアンテナであっても、シングルコイルアンテナであってもよいが、デュアルコイルアンテナを用いることにより、本方法によって形成される分離層３の均一性をより向上させることができる。
プラズマ処理装置の反応室の形状は、特に限定されず、ドーム型であってもよいし、円筒型等のその他の形状であってもよい。反応室のサイズは、処理対象の基板１のサイズに応じて適宜選択すればよい。また、反応室の材質は、プラズマ処理および分離層３の形成を阻害しない公知の材料を適宜選択することができる。
プラズマ処理装置において生じるプラズマには、コイル電極に印加される高周波電圧による静電界による容量結合プラズマ（ＣＣＰ：Conductive Coupled Plasma）と、コイル
電極に流れる高周波電流により発生する誘導電界による誘導結合プラズマ（ＩＣＰ：Inductive Coupled Plasma）とが存在する。
容量結合主体のプラズマ（Ｅモードプラズマ）は、一般にプラズマ密度が低い場合に発生し、誘導結合主体のプラズマ（Ｈモードプラズマ）は、一般にプラズマ密度が高い場合に発生する。ＥモードからＨモードへの遷移は誘電電界に依存し、誘電電界がある値以上になると容量結合から誘導結合へ切り替る。この現象は一般に「モードジャンプ」または「密度ジャンプ」と呼ばれている。すなわち、モードジャンプを起こす電力以下で生じているプラズマがＥモードプラズマであり、モードジャンプを起こす電力より大きい電力で生じているプラズマがＨモードプラズマである（例えば、特許３８５２６５５号、特許４２７２６５４号等を参照のこと）。
好ましい実施形態において、Ｈモードプラズマは高密度プラズマであり得る。ここで、高密度プラズマとは、イオン密度が１×１０10ｃｍ−３以上であるプラズマをいう。
なお、モードジャンプが起きたか否かの判断は、プラズマのイオン密度を測定することによって判断することができる他、プラズマ処理装置の外観からも容易に判断することができる。例えば、モードジャンプが起きた後では、コイル電極の周囲に強力な発光が観察される。
本実施形態では、コイル電極に印加する高周波電力を、モードジャンプを起こす電力よりも大きくなるように設定することが好ましい。これにより、分離層３の成膜速度、分離層３の硬さ、および、分離層３の遮光性をそれぞれ向上させることができる。
なお、モードジャンプを起こす高周波電力は、プラズマ処理装置のサイズ、形状、反応ガスの種類、圧力等によって変化する。そのため、モードジャンプを起こす高周波電力を予め測定しておくことが好ましい。例えば、高周波電力を変化させながら、プラズマ処理装置の外観を観察するか、反応室内のイオン密度を測定することにより、首尾よく、モードジャンプを起こす高周波電力を取得することができる。
（反応室加温工程）
プラズマ処理装置の反応室に支持体４を搬入して処理を行う前に、反応室の側壁を加温
する反応室加温工程を実行することが好ましい。図３に示すように、一実施形態において、Ｎ２等の不活性ガスを反応室に供給して（ステップＳ１０）、反応室内にプラズマを発生させ（ステップＳ１１）、その後ガスを排出する（ステップＳ１２）ことにより反応室加温工程（ステップＳ０）を実施し得る。
ステップＳ１１は、反応室の側壁が所望の温度に到達するように実行することが好ましく、反応室の側壁の温度が８０℃以上となるように行うことがより好ましく、反応室の側壁の温度が１８０℃以上となるように行うことがさらに好ましい。
反応室加温工程を行うことにより、再結合した原料ガスが側壁に付着することを抑制することができる。特に、反応室の側壁の温度を８０℃以上に加温することにより、成膜速度を向上させることができる。
（予備処理工程）
反応室内に支持体４を搬入した後、プラズマＣＶＤ法を実行する前に、支持体４および反応室内の温度を上昇させる予備処理工程を実行することが好ましい。予備処理工程は、反応室内でプラズマ処理を行い、支持体４および反応室内の温度を上昇させるものであれば特に限定されないが、例えば、一実施形態において、図３に示すように、予備処理工程において用いる予備処理ガスを反応室に供給して（ステップＳ１３）、反応室内にプラズマを発生させ（ステップＳ１４）、その後反応室内に供給するガスを、後述する分離層形成工程において用いるガスに変更する（ステップＳ１５）ことにより、予備処理工程（ステップＳ１）を実施し得る。また、反応室内において支持体４を載置するステージを加熱しておくことによっても、支持体４の温度を上昇させることができる。
予備処理工程を行うことにより、プラズマＣＶＤ法を実行する前に、支持体の温度を、プラズマＣＶＤ法実行時の目標温度（例えば、２４０℃等）に近づけることができる。これによって、プラズマＣＶＤ法実行時において、支持体の温度を目標温度近傍に保つことが容易となる。その結果、プラズマＣＶＤ法実行時の処理室内の状態を一定に保つことが可能となり、均一な放電を行うことができる。これによって、良好な分離層を量産することができる。
一実施形態において、予備処理工程では、反応室内の温度を１２０℃以上に加温することが好ましく、２００℃以上に加温することがより好ましい。反応室内の温度を１２０℃以上に加温することによって、プラズマＣＶＤ法実行時に、反応室内の温度を目標温度近傍に保つことが容易となる。
また、予備処理工程において、さらに、支持体４の表面をクリーニングしてもよい。一実施形態において、予備処理ガスに酸素を含ませることにより、予備処理工程において、支持体４の表面を好適にクリーニングすることができる。これにより、支持体４の表面の付着物を除去し、より良好に分離層を形成することができる。
予備処理ガスとしては、上述したように酸素を含んでいることが好ましい。また、予備処理ガスは、Ｈ２、Ｎ２、フッ素化炭化水素および不活性ガスからなる群より選択される１種以上のガスをさらに含有していてもよい。フッ素化炭化水素は、好適には、ＣＦ４、ＣＨＦ３、ＣＨ２Ｆ２等であり得る。予備処理ガスに、Ｈ２、Ｈ２Ｎ２、またはフッ素化炭化水素を含有させることにより、支持体４、特にガラス製の支持体４に対する分離層３の密着性を向上させることができる。
予備処理ガスの流量は、反応室のサイズに応じて適宜設定すればよく特に限定されない。また、予備処理工程における反応室内の圧力は特に限定されないが、例えば、５０Ｐａ
以上２００Ｐａ以下とすることができる。また、プラズマ発生時間は、反応室および支持体４のサイズに応じて、反応室内を上述した温度に加温し得るように、適宜設定すればよい。
（分離層形成工程）
予備処理工程の後、プラズマＣＶＤ法により支持体４上に分離層３を形成する分離層形成工程を実行することが好ましい。分離層形成工程は、反応室内に分離層３となる原料ガスを供給して、プラズマＣＶＤ法により支持体４上に分離層３を形成するものであれば特に限定されないが、例えば、一実施形態において、図３に示すように、反応室内に供給するガスを、原料ガスを含むガスに変更し（ステップＳ１５）、プラズマＣＶＤ法により支持体４上に分離層３を形成し（ステップＳ１６）、反応室内の汚れを除去するためにＮ２パージを行い（ステップＳ１７）、最後にガスを排出する（ステップＳ１８）ことにより、分離層形成工程（ステップＳ２）を実施し得る。
原料ガスとしては、フッ化炭素ガスおよび炭化水素ガスの少なくとも何れかを含有するガスを用いることができる。フッ化炭素ガスおよび炭化水素ガスの少なくとも何れかを原料ガスとしてプラズマＣＶＤ法を実行することにより、分離層３を好適に形成することができる。
フッ化炭素ガスの例示としては、ＣｘＦｙおよびＣｘＨｙＦｚが挙げられ（ｘ、ｙおよびｚは自然数）、より詳細には、ＣＨＦ３、ＣＨ２Ｆ２、Ｃ２Ｈ２Ｆ２、Ｃ４Ｆ８、Ｃ２Ｆ６、Ｃ５Ｆ８等が例示されるが、これらに限定されない。また、炭化水素ガスの例示としては、ＣＨ４等のアルカン類、エチレン等のアルケン類、及びアセチレン等のアルキン類が挙げられる。
また、原料ガスに対して、窒素、ヘリウム、アルゴン等の不活性ガス、アルカン、アルケン、アルキンなどの炭化水素ガス、フッ化炭素ガス、水素、酸素等の添加ガスを１種類以上添加してもよい。添加ガスの添加量は特に限定されないが、例えば、水素を添加する場合には、これに限定されるものではないが、ガス全体に対して５％以上、２０％以下の割合で添加することが好ましい。また、酸素は、これに限定されるものではないが、極めて微量を添加するか、または添加しないことが好ましい。
なお、原料ガスは、フッ化炭素ガスを主成分としてもよく、この場合、添加ガスとして炭化水素ガスを含有させてもよい。原料ガス全体に対する添加ガスの含有量は、例えば、５％以上、２０％以下とすることが好ましい。また逆に、原料ガスが、炭化水素ガスを主成分としている場合は、添加ガスとしてフッ化炭素ガスを含有させることが好ましい。なお、主成分とは、反応室に供給するガス中において最も含有量（体積％）が多いガスを意味する。また、不活性ガスを適量添加することにより、原料ガスを好適に攪拌して、分離層３を均一に成膜することもできる。
原料ガスの流量および反応室内の圧力は、特に限定されず、種々の条件に設定すればよい。
プラズマＣＶＤ法実行時の反応室内の目標温度は、特に限定されず、公知の温度を用いることができるが、１００℃以上３００℃以下の範囲であることがより好ましく、２００℃以上２５０℃以下の範囲であることが特に好ましい。反応室内の温度を、このような範囲に設定することにより、プラズマＣＶＤ法を好適に実行することができる。
分離層３の厚さは特に限定されず、使用する光を十分に吸収し得る膜厚であればよいが、例えば、０．０５〜１００μｍの膜厚とすることがより好ましく、０．１〜５μｍの膜
厚とすることが特に好ましい。分離層形成工程における分離層３の形成時間は、形成する膜厚に応じて設定すればよい。
ステップＳ１７は、反応室内の汚れを除去するためのＮ２パージであり、Ｎ２を反応室内に供給することによって行うが、本工程は省略してもよい。また、他の不活性ガスによるパージを行ってもよい。
また、ステップＳ１８が完了した後、分離層３が形成された支持体４を反応室から取り出し、新たな支持体４を反応室内に搬入して、ステップＳ１３〜Ｓ１８を所定数繰り返すことにより、分離層３付支持体４を量産することができる。
（洗浄工程）
所定数、予備処理工程および分離層形成工程を繰り返した後、プラズマ処理により反応室内を洗浄する洗浄工程を実行することが好ましい。例えば、一実施形態において、図３に示すように、洗浄工程において用いる洗浄ガスを反応室に供給して（ステップＳ１９）、反応室内にプラズマを発生させ（ステップＳ２０）、その後ガスを排出する（ステップＳ２１）ことにより、洗浄工程（ステップＳ３）を実施し得る。
洗浄工程を行うことにより、プラズマＣＶＤ法を実行することによって汚れた反応室をクリーニングして、反応室内の状態を一定に保つことができる。これにより、再び、同一のプラズマ処理装置を用いて、良好な分離層３を形成することができるようになり、積層体１０の量産に資することができる。
洗浄ガスは、酸素を含んでいることが好ましい。洗浄ガスが、酸素を含んでいることによって、ステップＳ２０において、反応室内の汚れを好適に洗浄することができる。洗浄ガスは、さらに、Ｈ２、Ｎ２、フッ素化炭化水素および不活性ガスからなる群より選択される１種以上のガスをさらに含有していてもよい。フッ素化炭化水素は、好適には、ＣＦ４、ＣＨＦ３、ＣＨ２Ｆ２等であり得る。洗浄ガスに、Ｈ２、Ｈ２Ｎ２、またはフッ素化炭化水素を含有させることにより、酸素では十分に除去でいない汚れ（例えば、フッ素など）を好適に除去することができる。
洗浄ガスの流量およびプラズマ発生時間は、反応室のサイズに応じて適宜設定すればよく特に限定されない。また、洗浄工程における反応室内の圧力は特に限定されないが、例えば、５０Ｐａ以上２００Ｐａ以下とすることができる。
そして、洗浄工程完了後に、再び、予備処理工程および分離層形成工程を繰り返すことにより、分離層３付支持体４を好適に量産することができる。
次に、以上のように製造した分離層３付支持体４の基板１への貼り付けについて説明する。
〔基板への分離層付支持体の貼り付け〕
図１の（１）に示すように、基板１の支持体４によって支持される側に、接着剤２を塗布する。基板１は、特に限定されないが、例えば、半導体ウエハであり得る。基板１の支持体４によって支持される側とは、言い換えれば、積層体１０に対する処理（例えば、薄化、裏面配線等）を行う側とは反対側を指し、例えば、所望の素子が形成されている基板１の、素子の形成面であり得る。
接着剤２は、基板１を支持体４に接着固定すると同時に、基板１の面を覆って保護する。よって、接着剤２によって形成される層は、基板１の加工または搬送の際に、支持体４
に対する基板１の固定、および基板１の保護すべき面の被覆を維持する接着性および強度を有している。一方で、支持体４に対する基板１の固定が不要になったときに、容易に基板１から剥離または除去することができる必要がある。
したがって、接着剤２は、通常は強固な接着性を有しており、何らかの処理によって接着性が低下するか、または特定の溶剤に対する可溶性を有する接着剤であることが好ましい。そのような接着剤としては、例えばアクリル系、ノボラック系、ナフトキサン系、炭化水素系、およびポリイミド系などの、当該分野において公知の種々の接着剤が、接着剤２として使用可能である。
なお、接着剤２としては、光硬化性樹脂（例えば、ＵＶ硬化性樹脂）以外の樹脂を用いることが好ましい。これは、光硬化性樹脂が、接着剤２の剥離または除去の後に、被支持基板の微小な凹凸の周辺に残渣として残ってしまう場合があり得るからである。特に、特定の溶剤に溶解する接着剤が好ましい。これは、基板１に物理的な力を加えることなく、接着剤２を溶剤に溶解させることによって除去可能なためである。接着剤２の除去に際して、強度が低下した基板１からでさえ、基板１を破損させたり、変形させたりせずに、容易に接着剤２を除去することができる。
一実施形態において、基板１に接着剤２を塗布した後、温度を上昇させつつ段階的にベークすることによって接着剤２を固化させ、層を形成することができる。
また、他の実施形態において、接着剤２を直接基板１に塗布する代わりに、接着剤２が両面に予め塗布されているフィルム（いわゆる、両面テープ）を、基板１に貼付してもよい。
そして、接着剤２が塗布された基板１に、支持体４上に形成された分離層３を貼付することにより、基板１、接着剤２からなる層、分離層３および支持体４がこの順に積層されてなる積層体１０を製造する。なお、各層の間には、他の層が挿まれていてもよい。
層同士の貼付の手法としては、公知の手法を用いればよいが、例えば、真空中において、２００〜３００℃程度の高温下で加圧して層同士を貼り合わせるといった手法を採ることができる。
なお、本実施形態では、基板１上に接着剤２を塗布して、分離層３を形成した支持体４と貼り合わせる方法について説明したが、本発明はこれに限定されない。例えば、支持体４上に分離層３を形成し、さらに分離層３上に接着剤２を塗布してから、基板１を貼り合わせてもよい。
また、分離層３が接着剤２としての機能を兼ねてもよい。すなわち、支持体４上に分離層３を形成してから、分離層３と基板１とを直接貼り合わせることによって、積層体１０を製造してもよい。
以上のように製造した積層体１０によれば、基板１が、支持体４に対して仮止めされているため、ウエハの薄化や、裏面配線工程等の所望の加工を好適に実行することができる。そして、以下に説明するように基板１から支持体４を分離することにより、所望の加工がなされた基板１を首尾よく回収することができる。
〔基板からの支持体の分離〕
図１の（４）および図２の（１）〜（２）に示すように、まず、分離層３に対して支持体４側から光８を照射して分離層３を変質させる。分離層３に照射する光８としては、分
離層３が吸収可能な波長に応じて、例えば、ＹＡＧレーザ、リビーレーザ、ガラスレーザ、ＹＶＯ４レーザ、ＬＤレーザー、ファイバーレーザー等の固体レーザ、色素レーザ等の液体レーザ、ＣＯ２レーザ、エキシマレーザ、Ａｒレーザ、Ｈｅ−Ｎｅレーザ等の気体レーザ、半導体レーザ、自由電子レーザ等のレーザ光、または、非レーザ光を適宜用いればよい。分離層３に吸収されるべき光の波長としては、これに限定されるものではないが、例えば、６００ｎｍ以下の波長の光であり得る。また、別の観点から言えば、分離層３における光の吸収率が８０％以上である光を用いることが好ましい。
なお、光８の照射方向は、図２の（１）に示すように分離層３の面に対して垂直な方向から照射してもよく、斜めに照射してもよい。また、光８の照射は、分離層３のほぼ全面に対して一斉に照射してもよいが、分離層３の面内を走査するように照射してもよい。
なお、光８を支持体４側から照射するのは、光８が基板１の構造物に影響を与えることを避けるためである。光８を支持体４側から照射することにより、光８が分離層３に吸収され、光８が基板１に到達することを避けることができる。
そして、上述したように、分離層３は、光が照射されることによって変質するようになっている。それゆえ、光の照射が完了すると、図２の（２）に示すように、分離層３は変質して分離層３’となる。
続いて、基板１から支持体４を分離する。光の照射によって変質した分離層３’は、その強度が著しく低下している。したがって、例えば、わずかな外力を加えて支持体４を引き上げることによって、分離層３’が容易に破壊されて、支持体４を基板１から分離することができる。
なお、図２の（３）では、分離が支持体４と分離層３との界面で起きるように描かれているが、分離の位置はこれに限定されず、分離が分離層３と接着剤２との界面で起きることもあり得る。
その後、支持体４が分離された基板１上に残った接着剤２を除去することが好ましい。接着剤２の除去は、例えば、接着剤２に、接着剤２を溶解させる溶剤を噴霧することにより行うことができる。これにより、接着剤２が除去された基板１を得ることができる。
ここで、支持体４の分離後、基板１上に分離層３’の残りが付着している場合がある。少量の分離層３’が付着しているだけであれば、上述のように接着剤２を溶解させる溶剤を噴霧することにより、接着剤２とともに除去することができる。また、分離層３’を溶解させる溶剤をまず噴霧し、その後に、接着剤２を溶解させる溶剤を噴霧するようにしてもよい。
〔変形例〕
なお、上記分離層形成工程では、プラズマＣＶＤ法の替わりに、ＡＬＤ（Atomic Layer
Deposition）法によって、分離層３を形成してもよい。ＡＬＤ法としては、例えば、サ
ーマルＡＬＤ法、プラズマ（支援）ＡＬＤ（ＰＥＡＬＤ：Plasma-Enhanced Atomic Layer
Deposition）法等を用いることができる。ＡＬＤ法によっても、プラズマＣＶＤ法と同
様、ランニングコスト、廃液等の問題を回避することができる。
また、別の実施形態として容量結合プラズマと、誘導結合プラズマとを併用することもできる。
以上、本発明を実施形態に基づいて具体的に説明したが、本発明は、上述した実施形態
に限定されるものではなく、請求項に示した範囲において種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、以下の実施例によってさらに詳細に説明されるが、これに限定されるべきではない。
（分離層の形成）
実施例として、図３に示す各工程を実施して、１２インチのガラス基板上に分離層を形成した。プラズマ処理装置としては、デュアルコイルアンテナ（１．８〜２．０μＨ）および高周波発生器（１３．５６ＭＨｚ）を備え、デュアルコイルアンテナと高周波発生器とがキャパシタ（２０ｐＦ）および整合回路を介して接続されている１２インチ基板用のプラズマ処理装置を用いた。
まず、反応室加温工程（ステップＳ０）を実行した。詳細には、ステップＳ１０において、Ｎ２を反応室に供給した。その後、ステップＳ１１において、Ｎ２を反応室に供給しつつ、反応室の側壁が１８０℃程度になるようにプラズマを発生させた。プラズマ発生のための電力は２．８ｋＷとした。また、反応室の圧力は１６０Ｐａとし、Ｎ２の流量は５．０Ｌ／ｍｉｎとした。その後、ステップＳ１２において、反応室内のガスを排出した。以上により、反応室加温工程を完了し、ガラス基板を反応室内に搬入した。
続いて、予備処理工程（ステップＳ１）および分離層形成工程（ステップＳ２）のセットを繰り返し行った。詳細には、ステップＳ１３において、Ｏ２およびＨ２＋Ｎ２を反応室に供給した。その後、ステップＳ１４において、Ｏ２およびＨ２＋Ｎ２を反応室に供給しつつ、２５秒間プラズマを発生させた。プラズマ発生のための電力は２．８ｋＷとした。また、反応室の圧力は１３３Ｐａとし、Ｏ２の流量は３．８Ｌ／ｍｉｎ、Ｈ２＋Ｎ２の流量は０．２Ｌ／ｍｉｎとした。
その後、ステップＳ１５において、Ｃ４Ｆ８を反応室に供給した。続いて、ステップＳ１６において、Ｃ４Ｆ８を反応室に供給しつつ、４分間から５分間プラズマＣＶＤ法を実行した。プラズマ発生のための電力は２．８ｋＷとした。また、反応室の圧力は７０Ｐａとし、Ｃ４Ｆ８の流量は０．４Ｌ／ｍｉｎとした。その後、ステップＳ１７において、Ｎ２を反応室に供給した。そして、ステップＳ１８において、反応室内のガスを排出した。このときの反応室の圧力は１３Ｐａとした。以上のステップＳ１３〜Ｓ１８を、反応室に搬入した支持体４を入れ替えながら、１３セット繰り返した。
次に、反応室に支持体４が搬入されていない状態で、洗浄工程（ステップＳ３）を実行した。詳細には、ステップＳ１９において、Ｏ２およびＨ２＋Ｎ２を反応室に供給した。その後、ステップＳ２０において、Ｏ２およびＨ２＋Ｎ２を反応室に供給しつつ、５分間プラズマを発生させた。プラズマ発生のための電力は２．８ｋＷとした。また、反応室の圧力は１３３Ｐａとし、Ｏ２の流量は３．８Ｌ／ｍｉｎ、Ｈ２＋Ｎ２の流量は０．２Ｌ／ｍｉｎとした。そして、ステップＳ２１において、反応室内のガスを排出した。このときの反応室の圧力は１３Ｐａとした。その後、ステップＳ１３に戻り、再度、予備処理工程および分離層形成工程のセットを繰り返した。
図４は、分離層の形成時の各工程におけるプラズマの発光強度を示すグラフである。図４に示すように、各回の分離層形成工程の実行時（プラズマＣＶＤ法の実施時）において、互いに均一な放電を得ることができた。よって、本発明によれば、均一な分離層を首尾よく量産し得ることが分かった。
（積層体の分離性の評価）
基板１としては半導体ウエハを用いた。基板１上に炭化水素系の接着剤２を塗布し、ベークした。このように接着剤２を塗布した基板１と、上述した各条件で形成した分離層３の各々とを、互いに向かい合わせにして貼り合わせることによって、上述した各条件に対応する積層体１０を各々作製した。
作製した各積層体１０の基板１を薄化した後、５３２ｎｍの波長を有するグリーンレーザを、各積層体１０の支持体４側から分離層３に向けて照射した。具体的には、照射ピッチが１６０μｍ、平均出力が１．８Ｗ、送り速度が６０００ｍｍ／ｓｅｃである５３２ｎｍのレーザを、積層体１０上に照射した。レーザのスキャン回数は１回とした。
その結果、上述した各条件に対応する積層体１０における分離層３は何れも、レーザ照射を受けて変質しており、支持体４を単に持ち上げるだけで、支持体４は基板１から容易に分離した。また、分離後の支持体４および基板１の表面を目視で観察したところ、基板１上に分離層３が変質した黒色の粉体が若干みられた以外には、残渣はなかった。
本発明にかかる積層体の製造方法は、例えば、基板加工分野に利用可能である。
１ 基板
２ 接着剤
３ 分離層
４ 支持体
８ 光
１０ 積層体

Claims (12)

  1. 基板、該基板を支持する光透過性の支持体、および、該基板と該支持体との間に設けられ、支持体を介して照射される光を吸収することによって変質するようになっている分離層を備えた積層体の製造方法であって、
    反応室内に搬入された該支持体および該反応室内の温度をプラズマ処理により上昇させる予備処理工程と、
    該予備処理工程の後、該分離層となる原料ガスを該反応室内に供給し、該支持体上に該分離層を形成する分離層形成工程と、
    を包含していることを特徴とする積層体の製造方法。
  2. 上記分離層形成工程では、プラズマＣＶＤ法またはプラズマＡＬＤ法により、上記分離層を形成することを特徴とする請求項１に記載の積層体の製造方法。
  3. 上記予備処理工程では、上記反応室内に、酸素を含有する予備処理ガスを供給することを特徴とする請求項１または２に記載の積層体の製造方法。
  4. 上記予備処理ガスが、水素、窒素、フッ素化炭化水素および不活性ガスからなる群より選択される１種以上の気体をさらに含有していることを特徴とする請求項３に記載の積層体の製造方法。
  5. 上記予備処理工程では、上記反応室内の温度を１２０℃以上に加温することを特徴とする請求項１〜４の何れか１項に記載の積層体の製造方法。
  6. 上記分離層形成工程の後、プラズマ処理により上記反応室内を洗浄する洗浄工程をさらに包含していることを特徴とする請求項１〜５の何れか１項に記載の積層体の製造方法。
  7. 上記洗浄工程では、上記反応室内に、酸素を含有する洗浄ガスを供給することを特徴とする請求項６に記載の積層体の製造方法。
  8. 上記洗浄ガスが、水素、窒素、フッ素化炭化水素および不活性ガスからなる群より選択される１種以上の気体をさらに含有していることを特徴とする請求項７に記載の積層体の製造方法。
  9. 上記原料ガスが、炭化水素およびフッ素化炭化水素の少なくとも何れかを含有することを特徴とする請求項１〜８の何れか１項に記載の積層体の製造方法。
  10. 上記分離層形成工程では、モードジャンプを起こす電力よりも大きくなるように設定された高周波電力を用いてプラズマＣＶＤ法を実行することを特徴とする請求項１〜９の何れか１項に記載の積層体の製造方法。
  11. 上記予備処理工程の前に、プラズマ処理により上記反応室内の側壁の温度を上昇させる反応室加温工程をさらに包含することを特徴とする請求項１〜１０の何れか１項に記載の積層体の製造方法。
  12. 上記反応室加温工程では、上記側壁の温度を８０℃以上に加温することを特徴とする請求項１１に記載の積層体の製造方法。
JP2012025379A 2012-02-08 2012-02-08 積層体の製造方法 Active JP5631343B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012025379A JP5631343B2 (ja) 2012-02-08 2012-02-08 積層体の製造方法
PCT/JP2013/052536 WO2013118694A1 (ja) 2012-02-08 2013-02-05 積層体の製造方法
US14/377,140 US9023172B2 (en) 2012-02-08 2013-02-05 Method of manufacturing laminate
KR1020147024870A KR101493665B1 (ko) 2012-02-08 2013-02-05 적층체의 제조 방법
TW102104562A TWI471226B (zh) 2012-02-08 2013-02-06 層積體之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012025379A JP5631343B2 (ja) 2012-02-08 2012-02-08 積層体の製造方法

Publications (2)

Publication Number Publication Date
JP2013162091A JP2013162091A (ja) 2013-08-19
JP5631343B2 true JP5631343B2 (ja) 2014-11-26

Family

ID=48947457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012025379A Active JP5631343B2 (ja) 2012-02-08 2012-02-08 積層体の製造方法

Country Status (5)

Country Link
US (1) US9023172B2 (ja)
JP (1) JP5631343B2 (ja)
KR (1) KR101493665B1 (ja)
TW (1) TWI471226B (ja)
WO (1) WO2013118694A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6180239B2 (ja) * 2013-08-28 2017-08-16 東京応化工業株式会社 積層体の製造方法及び積層体
JP6295066B2 (ja) * 2013-11-20 2018-03-14 東京応化工業株式会社 処理方法
JP6378929B2 (ja) * 2014-05-15 2018-08-22 東京応化工業株式会社 積層体の製造方法および積層体
US9111983B1 (en) * 2014-07-31 2015-08-18 Freescale Semiconductor, Inc. Methods for removing adhesive layers from semiconductor wafers
JP6463664B2 (ja) * 2015-11-27 2019-02-06 信越化学工業株式会社 ウエハ加工体及びウエハ加工方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7534498B2 (en) 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
JP4565804B2 (ja) 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
JP2004253483A (ja) 2003-02-18 2004-09-09 Dainippon Printing Co Ltd 半導体ウエハの製造方法
JP2005183689A (ja) * 2003-12-19 2005-07-07 Seiko Epson Corp 支持基板、搬送体、半導体装置の製造方法、半導体装置、回路基板、並びに電子機器
JP5172250B2 (ja) 2007-09-04 2013-03-27 シャープ株式会社 半導体装置、表示装置及びそれらの製造方法
JP2009105315A (ja) 2007-10-25 2009-05-14 Shin Etsu Chem Co Ltd 半導体基板の製造方法
TW200924978A (en) 2007-12-03 2009-06-16 Fujitsu Ltd Method of making multilayered body
JP2010062269A (ja) 2008-09-02 2010-03-18 Three M Innovative Properties Co ウェーハ積層体の製造方法、ウェーハ積層体製造装置、ウェーハ積層体、支持層剥離方法、及びウェーハの製造方法
JP2010177390A (ja) 2009-01-29 2010-08-12 Sony Corp 素子の移載方法および表示装置の製造方法

Also Published As

Publication number Publication date
KR20140114463A (ko) 2014-09-26
JP2013162091A (ja) 2013-08-19
TW201345728A (zh) 2013-11-16
WO2013118694A1 (ja) 2013-08-15
TWI471226B (zh) 2015-02-01
KR101493665B1 (ko) 2015-02-13
US9023172B2 (en) 2015-05-05
US20150000834A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
JP5661928B2 (ja) 積層体の製造方法、基板の処理方法および積層体
JP5756334B2 (ja) 積層体、およびその積層体の分離方法
JP4930679B2 (ja) 半導体素子の製造方法
JP5291392B2 (ja) 支持板剥離装置
JP6174059B2 (ja) 極薄ウェハーの仮接合の方法及び装置
JP5631343B2 (ja) 積層体の製造方法
TWI745532B (zh) 半導體基板之處理方法及處理裝置
CN104867859A (zh) 包括电介质材料的半导体器件
WO2020174529A1 (ja) 半導体素子の製造方法
CN107154369A (zh) 等离子体处理方法
JP7551787B2 (ja) ウエハの裏面研削方法及び電子デバイスの製造方法
CN111312658B (zh) 晶片的加工方法
JP2012043928A (ja) プラズマ処理方法及びプラズマ処理装置
JP2019160883A (ja) 素子チップの製造方法
JP6101031B2 (ja) プラズマ処理装置および積層体の製造方法
JP6077810B2 (ja) プラズマ処理装置、プラズマ処理方法および積層体の製造方法
WO2023100831A1 (ja) チップ周部剥離装置、チップ供給装置、チップ供給システム、チップ接合システム、ピックアップ装置、チップ周部剥離方法、チップ供給方法、チップ接合方法およびピックアップ方法
KR101416558B1 (ko) 다이본딩 필름의 증착방법
JP2020038871A (ja) 被加工物の加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140903

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20140903

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141007

R150 Certificate of patent or registration of utility model

Ref document number: 5631343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250