TWI471226B - 層積體之製造方法 - Google Patents

層積體之製造方法 Download PDF

Info

Publication number
TWI471226B
TWI471226B TW102104562A TW102104562A TWI471226B TW I471226 B TWI471226 B TW I471226B TW 102104562 A TW102104562 A TW 102104562A TW 102104562 A TW102104562 A TW 102104562A TW I471226 B TWI471226 B TW I471226B
Authority
TW
Taiwan
Prior art keywords
separation layer
reaction chamber
support
producing
substrate
Prior art date
Application number
TW102104562A
Other languages
English (en)
Other versions
TW201345728A (zh
Inventor
Atsushi Matsushita
Tatsuhiro Mitake
Original Assignee
Tokyo Ohka Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Ohka Kogyo Co Ltd filed Critical Tokyo Ohka Kogyo Co Ltd
Publication of TW201345728A publication Critical patent/TW201345728A/zh
Application granted granted Critical
Publication of TWI471226B publication Critical patent/TWI471226B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0008—Electrical discharge treatment, e.g. corona, plasma treatment; wave energy or particle radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/14—Corona, ionisation, electrical discharge, plasma treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Thermal Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

層積體之製造方法
本發明，係為有關於層積體之製造方法者，詳細而言，係為有關於具備有基板、支持體以及分離層之層積體的製造方法者。
隨著行動電話、數位AV機器及IC卡等之高機能化，所搭載的半導體矽晶片(以下稱為晶片)係小型化及薄型化，伴隨於此，對於在封裝內將矽高積體化的要求係提升。例如，於以晶片尺寸封裝(chip size package，CSP)或多晶片封裝(multi-chip package，MCP)作為代表的將複數晶片予以一體封裝化之積體電路中，係對於薄型化有所要求。為了實現封裝內之晶片的高積體化，必須將晶片的厚度削薄至25~150μm之範圍。
但，成為晶片的基礎之半導體晶圓(以下稱作晶圓)，由於是藉由研削而變薄，因此其強度會降低，而容易在晶圓上產生龜裂或翹曲。此外，由於自動搬送因薄板化而強度降低的晶圓係有困難，因此必須藉由人工來 搬送，且其處理係為繁雜。
因此，係開發有一種晶圓承載系統，其係將稱為支持板之由玻璃、矽或硬質塑膠等所成的板狀構件，貼合在進行研削的晶圓上以補強晶圓的強度，而防止龜裂的發生以及晶圓的翹曲。由於係藉由此種晶圓承載系統而將晶圓的強度補足，故可將已薄板化之晶圓的搬送予以自動化。
於上述晶圓承載系統中，係將支撐板使用各種的熱可塑性樹脂或黏著劑等來對於晶圓作貼合(暫時固定)。接著，在將貼附有支撐板的晶圓薄板化之後，在對於晶圓進行模切之前，將支撐板從晶圓分離。
作為對於此種晶圓而適當地進行支持板之暫時固定以及分離的技術，係存在有專利文獻1中所記載之技術。在專利文獻1所記載之技術中，係利用下述一般之層積體：亦即是，係具備有被研削基材、和與被研削基材相接之接合層、和包含光吸收劑以及熱分解性樹脂之光熱變換層、以及光透過性支持體，而，光熱變換層，係在對於與接合層相反側之被研削基材的表面進行了研削之後，當被照射了輻射能量時而分解，並將研削後之基材和光透過性支持體作分離。在利用上述層積體來對於晶圓(基材)而將支持板(支持體)作了暫時固定的情況時，藉由對於上述光熱變換層照射光，係能夠容易地將晶圓和支持板分離。
[先前技術文獻] [專利文獻]
[專利文獻1]日本公開專利公報「特開2004-640640號公報(2004年2月26日公開)」
然而，在專利文獻1所記載之技術中，由於係藉由旋轉塗布法來形成光熱變換層，因此，為了形成光熱變換層，係會耗費時間，又，亦有著營運成本和廢液等的問題。故而，若是能夠提供一種能更為適當地製造上述一般之層積體的技術，則係為非常有益。
本發明，係有鑑於上述課題而進行者，其主要目的，係在於提供一種用以合適地製造用來相對於基板而將支持體作暫時固定的層積體之技術。
本發明之層積體之製造方法中，該層積體，係具備有基板、和支持該基板之光透過性的支持體、以及被設置在該基板和該支持體之間，並成為藉由吸收透過支持體所照射而來之光而變質之分離層，該層積體之製造方法，其特徵為，包含有：預備處理工程，係藉由電漿處理而使被搬入至反應室內之該支持體以及該反應室內的溫度 上升；和分離層形成工程，係在該預備處理工程之後，將成為該分離層之原料氣體供給至該反應室內，並在該支持體上形成該分離層。
若依據本發明，則在形成分離層之分離層形成工程之前，藉由進行使支持體以及反應室內之溫度上升的預備處理工程，係能夠合適地進行具備有分離層之用以對於基板而將支持體作暫時固定的層積體。
1‧‧‧基板
2‧‧‧接著劑
3‧‧‧分離層
4‧‧‧支持體
8‧‧‧光
10‧‧‧層積體
[圖1]對於本發明之其中一種實施形態的層積體的製造方法以及藉由該製造方法所製造的層積體之分離方法的概要作說明之圖。
[圖2]對於藉由本發明之其中一種實施形態的層積體的製造方法所製造的層積體之分離方法的概要作說明之圖。
[圖3]對於在本發明之其中一種實施形態中的分離層之形成的流程之概要作展示的流程圖。
[圖4]對於在本發明之其中一種實施形態中的分離層之形成時的電漿之發光強度作展示的圖表。
本發明，係提供一種層積體之製造方法。藉由本發明之製造方法所製造的層積體，作為用以將基板暫時固定在支持體上之構造，係為有用，雖然並未對用途特別作限定，但是，例如，在晶圓支持系統中，係能夠合適地利用在將半導體晶圓(基板)對於作支持之此板(支持體)來作暫時固定並進行薄化、背面配線等的基板之處理方法中。
本發明者們，係針對上述層積體之製造方法，而根據獨自的想法，來對於將上述層積體之分離層藉由電漿CVD(Chemical Vapor Deposition)法來形成一事作了檢討。於此，為了藉由電漿CVD法來量產良好之分離層，較理想，在每一次的放電中係不存在有偏差且為均一。本發明者們，在進行了努力檢討後，其結果，係發現了：在藉由電漿CVD法而形成分離層之分離層形成工程之前，藉由進行使支持體以及反應室內之溫度上升的預備處理工程，在分離層形成工程中，係將反應室內之溫度保持為一定，而能夠實現均一之放電，並完成了本發明。
圖1，係為對於本發明之其中一種實施形態的層積體的製造方法以及藉由該製造方法所製造的層積體之分離方法的概要作說明之圖。又，圖2，係為對於藉由本發明之其中一種實施形態的層積體的製造方法所製造的層積體之分離方法的概要作說明之圖。
如圖1之(1)~(3)中所示一般，若依據本發明之其中一種實施形態的層積體之製造方法，則藉由 在基板(半導體晶圓)1上塗布接著劑2，並在支持體4上形成分離層3，再對於基板1而將附有分離層3之支持體4經由接著劑2來作貼附，係能夠製造出層積體10。另外，接著劑之塗布以及分離層之形成的順序，係不論事先進行何者均可，且亦可並行地進行。又，當分離層3為具備有接著性的情況時，亦可並不在基板1上塗布接著劑2，而直接對於基板1接著附有分離層3之支持體4。
在如此這般所製造的層積體10中，基板1由於係相對於支持體4而被作暫時固定，因此，係能夠合適地實行晶圓之薄化或背面配線工程等的所期望之加工。之後，如圖1之(4)~(6)以及圖2之(1)~(3)中所示一般，在進行了所期望的加工之後，藉由對於分離層3而透過支持體4來照射光(雷射)，係能夠將支持體4容易地從基板1而分離，並回收基板1。
以下，針對上述之各工程作詳細說明。首先，針對身為本實施形態之特徵部分的分離層3之形成作說明。
[分離層之形成]
在本實施形態中，係如圖1之(2)中所示一般，在支持體4上藉由電漿CVD法而形成分離層3。圖3，係為對於在本實施形態中之用以形成分離層的工程之概要作說明之圖。如圖3中所示一般，在本實施形態中之分離層的形成，若是作大略區分，則係由反應室加溫工程(步驟 S0)、和預備處理工程(步驟S1)、和分離層形成工程(步驟S2)、以及洗淨工程(步驟S3)所構成。
(支持體)
首先，針對支持體4作說明。支持體4係具備有光透過性。此目的，係在於：如同後述一般，在將支持體4從基板1而分離時，當從層積體10之外側來照射光8時，使光8通過支持體4而到達分離層3處。因此，支持體4，係不需要一定能使所有的光透光，而只要能使應被分離層3所吸收(具有所期望的波長)之光透過即可。作為應被分離層3所吸收之光的波長，雖並不限定於此，但是，係可適宜使用2μm以下之波長的光，例如：YAG雷射、紅寶石雷射、玻璃雷射、YVO4 雷射、LD雷射、光纖雷射等之固體雷射，染料雷射等之液體雷射，CO2 雷射、準分子雷射、Ar雷射、He-Ne雷射等之氣體雷射；半導體雷射、自由電子雷射等之雷射光；或者是非雷射光。作為應被分離層3所吸收之光的波長，雖並不被限定於此，但例如，係可為600nm以下之波長的光。又，從其他觀點來看，係以使用在分離層3處之光的吸收率為例如80%以上之光為理想。
又，支持體4，係為將基板1作支持的構造。因此，支持體4，只要係在對基板1進行加工及搬送等的情況下，具有能防止基板1的破損或變形等所需要的強度即可。
作為支持體4的材料，雖可列舉出玻璃或矽等，但只要是能夠達成上述之目的的構成，即可作為支持體4來採用。
(分離層)
又，分離層3，係成為藉由吸收光而變質。於本說明書中，所謂分離層3「產生變質」，係指下述現象，亦即是：使分離層3成為可受到些許外力便被破壞的狀態，或者是降低與分離層3相接觸的構成(例如，支持體4)之間的黏著力之狀態。如同後述一般，在將支持體4從基板1而分離時，分離層3，係藉由受到光的照射並變質，而喪失在受到光的照射前之強度或者是接著性。因此，藉由施加些許外力(例如，將支持體4舉升等)，分離層3係被破壞，而可容易地將支持體4與基板1分離。
(電漿處理裝置)
又，作為使用有電漿CVD法之電漿處理裝置，係並未特別作限定，而可使用週知之電漿處理裝置。
電漿處理裝置所具備之線圈電極，係並未特別作限定，例如，係可為雙線圈天線，亦可為單線圈天線，但是，藉由使用雙線圈天線，係能夠將藉由本方法所形成之分離層3的均一性作更進一步的提升。
電漿處理裝置之反應室的形狀，係並未特別限定，可為圓頂型，亦可為圓筒型等之其他的形狀。反應 室之尺寸，係只要因應於處理對象之基板1的尺寸來適宜作選擇即可。又，反應室之材質，係可適宜選擇不會對於電漿處理以及分離層3之形成產生阻礙的週知之材料。
在電漿處理裝置中所產生之電漿，係存在有由被施加於線圈電極處之高頻電壓所致的靜電場而產生之容量耦合電漿(CCP：Conductive Coupled Plasma)、和由藉由在線圈電極處所流動之高頻電流而產生的感應電場所致之感應耦合電漿(ICP：Inductive Coupled Plasma)。
容量耦合主體之電漿(E模式電漿)，一般係在電漿密度為低的情況而產生，感應耦合主體之電漿(H模式電漿)，一般而言係在電漿密度為高的情況而產生。從E模式所對於H模式之遷移，係依存於介電電場，若是介電電場成為某一值以上，則會從容量耦合而切換至感應耦合。此現象，一般係被稱作「波模跳變」或者是「密度跳變」。亦即是，藉由引發波模跳變之電力以下所產生的電漿，係為E模式電漿，藉由較引發波模跳變之電力而更大之電力所產生的電漿，係為H模式電漿(例如，參考日本專利第3852655號、日本專利第4272654號等)。
在較理想之實施形態中，H模式電漿係可為高密度電漿。於此，所謂高密度電漿，係指離子密度為1×1010 cm-3 以上之電漿。
另外，關於是否發生有波模跳變一事的判斷，除了可藉由對於電漿之離子密度作測定一事來判斷以 外，亦能夠從電漿處理裝置之外觀來容易地作判斷。例如，在發生了波模跳變之後，係會在線圈電極之周圍觀察到強力的發光。
在本實施形態中，較理想，係將施加於線圈電極處之高頻電力，設定為較會引發波模跳變之電力而更大。藉由此，係能夠分別提升分離層3之成膜速度、分離層3之硬度以及分離層3之遮光性。
另外，會引發波模跳變之高頻電力，係會依存於電漿處理裝置之尺寸、形狀、反應氣體之種類、壓力等而改變。因此，較理想，係對於會引發波模跳變之高頻電力預先作測定。例如，藉由一面使高頻電力改變，一面對於電漿處理裝置之外觀作觀察，或者是藉由對於反應室內之離子密度作測定，係能夠良好地取得會引發波模跳變之高頻電力。
(反應室加溫工程)
較理想，係在進行將支持體4搬入至電漿處理裝置之反應室中的處理之前，先實行對反應室之側壁進行加溫之反應室加溫工程。如圖3中所示一般，在其中一種實施形態中，係可藉由將N2 等之惰性氣體供給至反應室中(步驟S10)、在反應室內使電漿產生(步驟S11)、之後將氣體排出(步驟S12)，來實施反應室加溫工程(步驟S0)。
步驟S11，較理想，係以使反應室之側壁到達 所期望之溫度的方式來實行，更理想，係以使反應室之側壁的溫度成為80℃以上的方式來實行，又更理想，係以使反應室之側壁的溫度成為180℃以上的方式來實行。
藉由進行反應室加溫工程，係能夠對於作了再結合的原料氣體附著於側壁上的情況作抑制。特別是，藉由將反應室之側壁的溫度加溫至80℃以上，係能夠使成膜速度提升。
(預備處理工程)
較理想，在將支持體4搬入至反應室內之後，於實行電漿CVD法之前，係實行使支持體4以及反應室內之溫度上升的預備處理工程。預備處理工程，只要是在反應室內進行電漿處理，而使支持體4以及反應室內之溫度上升者，則並不特別作限定，但是，例如，在其中一種實施形態中，係可如圖3中所示一般，藉由將在預備處理工程中所使用之預備處理氣體供給至反應室中(步驟S13)、並在反應室內使電漿產生(步驟S14)、之後將供給至反應室內之氣體變更為在後述之分離層形成工程中所使用的氣體(步驟S15)，來實行預備處理工程(步驟S1)。又，藉由預先將在反應室中而載置支持體4之平台加熱，亦能夠使支持體4之溫度上升。
藉由進行預備處理工程，在實行電漿CVD法之前，係能夠使支持體之溫度接近於實行電漿CVD法時之目標溫度(例如，240℃等)。藉由此，在實行電漿 CVD法時，係成為容易將支持體之溫度保持於目標溫度之近旁。其結果，係成為能夠將實行電漿CVD法時之處理室內的狀態保持為一定，而能夠進行均一之放電。藉由此，係能夠量產良好之分離層。
在其中一種實施形態中，於預備處理工程中，較理想，係將反應室內之溫度加溫至120℃以上，更理想，係加溫至200℃以上。藉由將反應室內之溫度加溫至120℃以上，在實行電漿CVD法時，係成為容易將反應室內之溫度保持於目標溫度之近旁。
又，在預備處理工程中，係亦可進而對於支持體4之表面進行清淨。在其中一種實施形態中，藉由使預備處理氣體中含有氧，在預備處理工程中，係能夠對於支持體4之表面適當地進行清淨。藉由此，係能夠將支持體4之表面的附著物除去並形成更為良好之分離層。
作為預備處理氣體，較理想，係如同上述一般地而包含有氧。又，預備處理氣體，係亦可更進而包含有從由H2 、N2 、氟化碳氫以及惰性氣體所成之群中而選擇的1種以上之氣體。氟碳化氫，較理想，係可為CF4 、CHF3 、CH2 F2 等。藉由在預備處理氣體中包含有H2 、H2 N2 或者是氟化碳氫，係能夠將對於支持體4(特別是玻璃製之支持體4)的分離層3之密著性提升。
預備處理氣體之流量，只要因應於反應室之尺寸而適宜作設定，則係並不作特別限定。又，在預備處理工程中之反應室內的壓力，雖並未特別限定，但是，例 如，係可設為50Pa以上200Pa以下。又，電漿產生時間，係只要因應於反應室以及支持體4之尺寸，來以能夠將反應室內加溫至上述之溫度的方式而適宜作設定即可。
(分離層形成工程)
較理想，係在預備處理工程之後，實行藉由電漿CVD法來在支持體4上形成分離層3之分離層形成工程。分離層形成工程，只要是對於反應室內供給成為分離層3之原料氣體，並藉由電漿CVD法來在支持體4上形成分離層3者，則並不作特別限定，但是，例如，在其中一種實施形態中，係可如圖3中所示一般，藉由將供給至反應室內之氣體變更為包含有原料氣體之氣體(步驟S15)，並藉由電漿CVD法來在支持體4上形成分離層3(步驟S16)，再為了將反應室內之污染除去而進行N2 洗淨(步驟S17)，最後將氣體排出(步驟S18)，來實施分離層形成工程(步驟S2)。
作為原料氣體，係可使用包含有氟化碳氣體以及碳化氫氣體之至少其中一者的氣體。藉由將氟化碳氣體以及碳化氫氣體之至少其中一者作為原料氣體來實行電漿CVD法，係能夠適當地形成分離層3。
作為氟化碳氣體之例示，係可列舉出CxFy以及CxHyFz(x、y及z為自然數)，更詳細而言，係可例示有CHF3 、CH2 F2 、C2 H2 F2 、C4 F8 、C2 F6 、C5 F8 等，但是，係並不被限定於此些。又，作為碳化氫氣體之例示， 係可列舉出CH4 等之烷類、乙烯等之烯類、以及乙炔等之炔類。
又，亦可對於原料氣體，而將氮、氦、氬等之惰性氣體，烷類、烯類、炔類等之碳化氫氣體，氟化碳氣體、氫、氧等之添加氣體，作一種類以上的添加。添加氣體之添加量，雖並未特別作限定，但是，例如，在添加氫的情況時，雖並非限定於此，但是，較理想，係相對於氣體全體而以5%以上、20%以下之比例來作添加。又，氧，雖並非限定於此，但是，較理想，係作極為微量之添加，或者是並不作添加。
另外，原料氣體，係亦可將氟化碳氣體作為主成分，於此情況，係亦可作為添加氣體而含有碳化氫氣體。相對於原料氣體全體之添加氣體的含有量，例如，係以設為5%以上、20%以下為理想。又，相反的，原料氣體，當將碳化氫氣體作為主成分，較理想，係作為添加氣體而含有氟化碳氣體。另外，所謂主成分，係只在供給至反應室處之氣體中而含有量(體積%)為最多之氣體。又，藉由適量添加惰性氣體，係亦可適當地攪拌原料氣體，而將分離層3均一地成膜。
原料氣體之流量以及反應室內之壓力，係並未被特別限定，只要設定為各種之條件即可。
電漿CVD法實行時之反應室內的目標溫度，係並未特別限定，而可使用週知之溫度，但是，係以身為100℃以上300℃以下之範圍為更理想，又以身為200℃以 上250℃以下之範圍為特別理想。藉由將反應室內之溫度設定在此種範圍內，係能夠適當地實行電漿CVD法。
分離層3之厚度，係並未特別限定，只要是能夠將所使用之光充分地作吸收的膜厚即可，但是，例如，係以設為0.05~100μm之膜厚為更理想，又以設為0.1~5μm之膜厚為特別理想。在分離層形成工程中之分離層3的形成時間，係只要因應於所形成之膜厚來作設定即可。
步驟S17，係為用以將反應室內之污染除去的N2 洗淨，並藉由將N2 供給至反應室內來進行之，但是，本工程係亦可作省略。又，亦可進行由其他之惰性氣體所致的洗淨。
又，在步驟S18結束之後，係將被形成有分離層3之支持體4從反應室取出，並將新的支持體4搬入至反應室內，反覆進行特定次之步驟S13~S18，藉由此，係能夠量產附有分離層3之支持體4。
(洗淨工程)
較理想，在反覆進行了特定次之預備處理工程以及分離層形成工程之後，係實行藉由電漿處理而將反應室內洗淨之洗淨工程。例如，在其中一種實施形態中，如圖3中所示一般，係可藉由將在洗淨工程中所使用之洗淨氣體供給至反應室內(步驟S19)，並在反應室內使電漿產生(步驟S20)，之後將氣體排出(步驟S21)，來實施洗 淨工程(步驟S3)。
藉由進行洗淨工程，係能夠對由於實行電漿CVD法而被污染的反應室進行清淨，並將反應室內之狀態保持為一定。藉由此，係成為能夠再度使用同一之電漿處理裝置而形成良好之分離層3，而能夠對於層積體10之量產有所助益。
洗淨氣體，較理想，係包含有氧。藉由使洗淨氣體包含有氧，在步驟S20中，係能夠適當地將反應室內之污染洗淨。洗淨氣體，係亦可更進而包含有從由H2 、N2 、氟化碳氫以及惰性氣體所成之群中而選擇的1種以上之氣體。氟化碳氫，較理想，係可為CF4 、CHF3 、CH2 F2 等。藉由在洗淨氣體中使其含有H2 、H2 N2 或者是氟化碳氫，係能夠適當地將無法藉由氧來充分地除去之污染(例如，氟等)除去。
洗淨氣體之流量以及電漿產生時間，係只要因應於反應室之尺寸而適宜設定即可，係並不特別作限定。又，在洗淨工程中之反應室內的壓力，係並不特別限定，但是，例如，係可設為50Pa以上200Pa以下。
之後，在洗淨工程結束後，藉由再度反覆進行預備處理工程以及分離層形成工程，係能夠適當地量產附有分離層3之支持體4。
接著，針對如同上述一般所製造之附有分離層3之支持體4的對於基板1之貼附作說明。
[對於基板之附有分離層之支持體的貼附]
如圖1之(1)中所示一般，在基板1之被支持體4所支持之側處，塗布接著劑2。基板1，雖並未特別限定，但是，例如係可為半導體晶圓。所謂基板1之被支持體4所支持之側，換言之，係指與進行對於層積體10之處理(例如，薄化、背面配線等)之側相反側，例如，係可為被形成有所期望之元件的基板1之元件的形成面。
接著劑2，係將基板1接著固定在支持體4上，同時覆蓋基板1之面而作保護。故而，藉由接著劑2所形成之層，係具備有在基板1之加工或者是搬送時而能夠維持對於支持體4之基板1的固定以及基板1之應保護之面的被覆之接著性以及強度。另一方面，當對於支持體4之基板1的固定成為不必要時，係有必要能夠容易地從基板1剝離或者是除去。
故而，較理想，接著劑2，係為通常為具備有強固之接著性，並且會藉由某些之處理而使接著性降低或者是相對於特定之溶劑而具有可溶性的接著劑。作為此種接著劑，係可將例如丙烯酸系、酚醛系、萘酚醌系、碳化氫系以及聚醯亞胺系等的在該技術領域中所週知的各種之接著劑，作為接著劑2來使用。
另外，作為接著劑2，較理想，係使用光硬化性樹脂(例如，UV硬化性樹脂)以外的樹脂。此係因為，光硬化性樹脂，在接著劑2之剝離或者是除去後，係可能會有在被支持基板之微小的凹凸之周邊作為殘渣而殘 留的情況之故。特別是，較理想，係為會溶解在特定之溶劑中的接著劑。此係因為，係並不需要對於基板1施加物理性之力，便能夠藉由使接著劑2溶解在溶劑中而除去之故。在接著劑2之除去時，就算是從強度有所降低的基板1，亦能夠並不使基板1破損或變形地而容易的將接著劑2除去。
在其中一種實施形態中，係能夠在對於基板1塗布接著劑2之後，一面使溫度上升，一面階段性地進行烘烤，藉由此來使接著劑2固化，並形成層。
又，在其他實施形態中，代替將接著劑2直接塗布於基板1上，係亦可將預先於兩面塗布有接著劑2之薄膜(亦即是雙面膠帶)貼附在基板1上。
之後，藉由在被塗布有接著劑2之基板1上貼附被形成在支持體4上之分離層3，而製造出將基板1、由接著劑2所成之層、分離層3以及支持體4依此順序來作了層積的層積體10。另外，在各層之間，係亦可被插入有其他之層。
作為層彼此之貼附手法，係只要使用週知之手法即可，例如，係可採用在真空中，於200~300℃程度之高溫下進行加壓並將層彼此貼合的手法。
另外，在本實施形態中，雖係針對在基板1上塗布接著劑2，並與形成有分離層3之支持體4作貼合的方法作了說明，但是，本發明係並不被限定於此。例如，亦可在支持體4上形成分離層3，並進而在分離層3 上塗布接著劑2，之後再將基板1作貼合。
又，亦可使分離層3兼具備有作為接著劑2之功能。亦即是，亦可先在支持體4上形成分離層3，並藉由將分離層3和基板1直接作貼合，來製造層積體10。
若依據如同上述一般所製造之層積體10，則由於基板1係相對於支持體4而被作暫時固定，因此係能夠適當地實行晶圓之薄化或者是背面配線工程等的所期望之加工。又，藉由如同以下所說明一般地來將支持體4從基板1分離，係能夠良好地將被進行了所期望之加工的基板1回收。
[支持體之從基板的分離]
如同圖1之(4)以及圖2之(1)~(2)中所示一般，首先，係對於分離層3而從支持體4側起照射光8，並使分離層3變質。作為照射至分離層3處之光8，係只要因應於分離層3所能夠吸收之波長，來適宜使用例如YAG雷射、紅寶石雷射、玻璃雷射、YVO4 雷射、LD雷射、光纖雷射等之固體雷射，染料雷射等之液體雷射，CO2 雷射、準分子雷射、Ar雷射、He-Ne雷射等之氣體雷射；半導體雷射、自由電子雷射等之雷射光，或者是非雷射光即可。作為應被分離層3所吸收之光的波長，雖並不被限定於此，但是，例如係可為600nm以下之波長的光。又，從其他的觀點來看，較理想，係使用在分離層3 處之光的吸收率為80%以上之光。
另外，光8之照射方向，係可如圖2之(1)中所示一般地從相對於分離層3之面而為垂直之方向來照射，亦可傾斜地照射。又，光8之照射，係亦可對於分離層3之略全面而一齊照射，亦能夠以對於分離層3之面內作掃描的方式來照射。
另外，從支持體4側而照射光8之原因，係為了避免光8對於基板1之構造物造成影響之故。藉由將光8從支持體4側來照射，光8係被分離層3所吸收，而能夠避免光8到達基板1處。
而後，如同上述一般，分離層3，係藉由被照射光而成為進行變質。因此，若是結束光的照射，則如圖2之(2)中所示一般，分離層3係變質並成為分離層3’。
接著，將支持體4從基板1分離。藉由光之照射而作了變質的分離層3’，其強度係顯著地降低。故而，例如，藉由施加些許之外力而將支持體4舉升，分離層3’係被容易地破壞，而能夠將支持體4從基板1分離。
另外，在圖2之(3)中，雖係以在支持體4和分離層3之間的界面處而產生分離的方式來作描繪，但是，分離之位置係並不被限定於此，分離亦可能會發生在分離層3和接著劑2之間的界面處。
之後，較理想，係將在使支持體4作了分離後的基板1上所殘留之接著劑2除去。接著劑2之除去， 例如，係可藉由對於接著劑2噴霧會使接著劑2溶解之溶劑，來進行之。藉由此，係能夠得到將接著劑2作了除去的基板1。
於此，在支持體4之分離後，係會有於基板1上而附著有分離層3’之殘留的情況。若是僅附著有少量之分離層3’，則係能夠藉由如同上述一般地噴霧使接著劑2溶解之溶劑，來與接著劑2一同除去。又，亦可先噴霧使分離層3’溶解之溶劑，之後再噴霧使接著劑2溶解之溶劑。
[變形例]
另外，在上述分離層形成工程中，代替電漿CVD法，係亦可藉由ALD(Atomic Layer Deposition)法來形成分離層3。作為ALD法，例如，係可使用熱ALD法、電漿(支援)ALD(PEALD：Plasma-Enhanced Atomic Layer Deposition)法等。就算是藉由ALD法，亦與電漿CVD法相同的，能夠避免營運成本、廢液等之問題。
又，作為其他實施形態，亦可將容量耦合電漿和感應耦合電漿作併用。
以上，雖係基於實施形態而對於本發明作了具體性說明，但是，本發明係並不被限定於上述之實施形態，在請求項所揭示之範圍內，係可作各種之變更，關於將在相異之實施形態中所分別揭示的技術性手段作適宜之組合所得到的實施形態，亦係被包含在本發明之技術性範 圍中。
本發明，係藉由以下之實施例來更詳細地作說明，但是，本發明係並不被限定於此。
[實施例] (分離層之形成)
作為實施例，實施圖3中所示之各工程，而在12吋之玻璃基板上形成了分離層。作為電漿處理裝置，係使用具備有雙線圈天線(1.8~2.0μH)以及高頻產生器(13.56MHz)，並且將雙線圈天線和高頻產生器經由電容器(20pF)以及整合電路來作了連接的12吋基板用之電漿處理裝置。
首先，實行了反應室加溫工程(步驟S0)。詳細而言，在步驟S10中，係將N2 供給至反應室內。之後，在步驟S11中，一面將N2 供給至反應室中，一面以使反應室之側壁成為180℃左右的方式來使電漿產生。將用以產生電漿之電力設為2.8kW。又，係將反應室之壓力設為160Pa，並將N2 之流量設為5.0L/min。之後，在步驟S12中，將反應室內之氣體排出。藉由以上，而結束反應室加溫工程，並將玻璃基板搬入至反應室內。
接著，反覆進行了預備處理工程(步驟S1)以及分離層形成工程(步驟S2)之組。詳細而言，在步驟S13中，係將O2 以及H2 +N2 供給至反應室內。之後， 在步驟S14中，一面將O2 以及H2 +N2 供給至反應室內，一面在25秒的期間中使電漿產生。用以產生電漿之電力，係設為2.8kW。又，反應室之壓力係設為133Pa，O2 之流量係設為3.8L/min，H2 +N2 之流量係設為0.2L/min。
之後，在步驟S15中，將C4 F8 供給至反應室內。接著，在步驟S16中，一面將C4 F8 供給至反應室內，一面實行了4分鐘~5分鐘之電漿CVD法。用以產生電漿之電力，係設為2.8kW。又，係將反應室之壓力設為70Pa，並將C4 F8 之流量設為0.4L/min。之後，在步驟S17中，將N2 供給至反應室內。之後，在步驟S18中，將反應室內之氣體排出。此時之反應室的壓力，係設為13Pa。一面將搬入至反應室中之支持體4作交換，一面將以上之步驟S13~S18作了13組之反覆進行。
接著，在並未將支持體4搬入至反應室中的狀態下，實行了洗淨工程(步驟S3)。詳細而言，在步驟S19中，係將O2 以及H2 +N2 供給至反應室內。之後，在步驟S20中，一面將O2 以及H2 +N2 供給至反應室內，一面在5分鐘的期間中使電漿產生。用以產生電漿之電力，係設為2.8kW。又，反應室之壓力係設為133Pa，O2 之流量係設為3.8L/min，H2 +N2 之流量係設為0.2L/min。之後，在步驟S21中，將反應室內之氣體排出。此時之反應室的壓力，係設為13Pa。之後，回到步驟S13，而再度反覆進行了預備處理工程以及分離層形成工程之組。
圖4，係為對於在分離層之形成時的各工程中 之電漿的發光強度作展示之圖表。如圖4中所示一般，在各次之分離層形成工程的實行時(電漿CVD法的實施時)，係能夠得到互為均一之放電。故而，可以得知，若依據本發明，則係能夠良好地量產均一之分離層。
(層積體之分離性的評價)
作為基板1，係使用了半導體晶圓。在基板1上塗布碳化氫系之接著劑2，並進行了烘烤。藉由將如此這般地而塗布了接著劑2之基板1，與藉由上述之各條件所形成的分離層3之各個，相互對向地作貼合，而分別製作了與上述之各條件相對應的層積體10。
在將製作了的各層積體10之基板1薄化之後，從各層積體10的支持體4側起來朝向分離層3而照射了具有532nm波長的綠色雷射。具體而言，係將照射節距為160μm，平均輸出為1.8W，進送速度為6000mm/sec的532nm之雷射，照射至層積體10上。雷射的掃描次數，係為1次。
其結果，於與上述之各條件相對應的層積體10處之分離層3，係均受到雷射照射而變質，僅單純藉由將支持體4舉升，支持體4便會容易地從基板1分離。又，在以目視來觀察分離後之支持體4以及基板1的表面後，其結果，除了在基板1上發現有若干之分離層3變質後的黑色之粉體以外，係並沒有殘渣。
[產業上之可利用性]
本發明之層積體之製造方法，例如，係可利用在基板加工之領域中。

Claims (12)

  1. 一種層積體之製造方法，該層積體，係具備有基板、和支持該基板之光透過性的支持體、以及被設置在該基板和該支持體之間，並成為藉由吸收透過支持體所照射而來之光而變質之分離體，該層積體之製造方法，其特徵為，包含有：預備處理工程，係藉由電漿處理而使被搬入至反應室內之該支持體以及該反應室內的溫度上升；和分離層形成工程，係在該預備處理工程之後，將成為該分離層之原料氣體供給至該反應室內，並在該支持體上形成該分離層。
  2. 如申請專利範圍第1項所記載之層積體之製造方法，其中，在上述分離層形成工程中，係藉由電漿CVD法或者是電漿ALD法，來形成上述分離層。
  3. 如申請專利範圍第1項或第2項所記載之層積體之製造方法，其中，在上述預備處理工程中，係於上述反應室內，供給含有氧之預備處理氣體。
  4. 如申請專利範圍第3項所記載之層積體之製造方法，其中，上述預備處理氣體，係更進而包含有從氫、氮、氟化碳氫以及惰性氣體所成之群中而選擇的1種以上之氣體。
  5. 如申請專利範圍第1項或第2項所記載之層積體之製造方法，其中，在上述預備處理工程中，係將上述反應室內之溫度，加溫至120℃以上。
  6. 如申請專利範圍第1項或第2項所記載之層積體之製造方法，其中，在上述分離層形成工程之後，係更進而包含有藉由電漿處理來將上述反應室內洗淨之洗淨工程。
  7. 如申請專利範圍第6項所記載之層積體之製造方法，其中，在上述洗淨工程中，係對於上述反應室內，供給含有氧之洗淨氣體。
  8. 如申請專利範圍第7項所記載之層積體之製造方法，其中，上述洗淨氣體，係更進而包含有從氫、氮、氟化碳氫以及惰性氣體所成之群中而選擇的1種以上之氣體。
  9. 如申請專利範圍第1項或第2項所記載之層積體之製造方法，其中，上述原料氣體，係包含有碳化氫以及氟化碳氫之至少其中一者。
  10. 如申請專利範圍第1項或第2項所記載之層積體之製造方法，其中，在上述分離層形成工程中，係使用以成為較會引發波模跳變之電力而更大的方式所設定的高頻電力，來實行電漿CVD法。
  11. 如申請專利範圍第1項或第2項所記載之層積體之製造方法，其中，在上述預備處理工程之前，係更進而包含有藉由電漿處理來使上述反應室內之側壁的溫度上升之反應室加溫工程。
  12. 如申請專利範圍第11項所記載之層積體之製造方法，其中，在上述反應室加溫工程中，係將上述側壁之 溫度，加溫至80℃以上。
TW102104562A 2012-02-08 2013-02-06 層積體之製造方法 TWI471226B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012025379A JP5631343B2 (ja) 2012-02-08 2012-02-08 積層体の製造方法

Publications (2)

Publication Number Publication Date
TW201345728A TW201345728A (zh) 2013-11-16
TWI471226B true TWI471226B (zh) 2015-02-01

Family

ID=48947457

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102104562A TWI471226B (zh) 2012-02-08 2013-02-06 層積體之製造方法

Country Status (5)

Country Link
US (1) US9023172B2 (zh)
JP (1) JP5631343B2 (zh)
KR (1) KR101493665B1 (zh)
TW (1) TWI471226B (zh)
WO (1) WO2013118694A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6180239B2 (ja) * 2013-08-28 2017-08-16 東京応化工業株式会社 積層体の製造方法及び積層体
JP6295066B2 (ja) * 2013-11-20 2018-03-14 東京応化工業株式会社 処理方法
JP6378929B2 (ja) * 2014-05-15 2018-08-22 東京応化工業株式会社 積層体の製造方法および積層体
US9111983B1 (en) * 2014-07-31 2015-08-18 Freescale Semiconductor, Inc. Methods for removing adhesive layers from semiconductor wafers
JP6463664B2 (ja) * 2015-11-27 2019-02-06 信越化学工業株式会社 ウエハ加工体及びウエハ加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253483A (ja) * 2003-02-18 2004-09-09 Dainippon Printing Co Ltd 半導体ウエハの製造方法
TW200924978A (en) * 2007-12-03 2009-06-16 Fujitsu Ltd Method of making multilayered body
TW201017743A (en) * 2008-09-02 2010-05-01 3M Innovative Properties Co Method of manufacturing wafer laminated body, device of manufacturing wafer laminated body, wafer laminated body, method of peeling support body, and method of manufacturing wafer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4565804B2 (ja) 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
US7534498B2 (en) 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
JP2005183689A (ja) * 2003-12-19 2005-07-07 Seiko Epson Corp 支持基板、搬送体、半導体装置の製造方法、半導体装置、回路基板、並びに電子機器
JP5172250B2 (ja) 2007-09-04 2013-03-27 シャープ株式会社 半導体装置、表示装置及びそれらの製造方法
JP2009105315A (ja) 2007-10-25 2009-05-14 Shin Etsu Chem Co Ltd 半導体基板の製造方法
JP2010177390A (ja) 2009-01-29 2010-08-12 Sony Corp 素子の移載方法および表示装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253483A (ja) * 2003-02-18 2004-09-09 Dainippon Printing Co Ltd 半導体ウエハの製造方法
TW200924978A (en) * 2007-12-03 2009-06-16 Fujitsu Ltd Method of making multilayered body
TW201017743A (en) * 2008-09-02 2010-05-01 3M Innovative Properties Co Method of manufacturing wafer laminated body, device of manufacturing wafer laminated body, wafer laminated body, method of peeling support body, and method of manufacturing wafer

Also Published As

Publication number Publication date
TW201345728A (zh) 2013-11-16
US20150000834A1 (en) 2015-01-01
US9023172B2 (en) 2015-05-05
KR101493665B1 (ko) 2015-02-13
JP5631343B2 (ja) 2014-11-26
WO2013118694A1 (ja) 2013-08-15
KR20140114463A (ko) 2014-09-26
JP2013162091A (ja) 2013-08-19

Similar Documents

Publication Publication Date Title
TWI572489B (zh) 層積體之製造方法、基板之處理方法及層積體
TWI471226B (zh) 層積體之製造方法
JP5756334B2 (ja) 積層体、およびその積層体の分離方法
US20090258159A1 (en) Novel treatment for mask surface chemical reduction
TW200423212A (en) Method and apparatus for reducing substrate backside deposition during processing
JP6904368B2 (ja) 半導体基板の処理方法及び半導体基板の処理装置
US12060636B2 (en) Method for conditioning a plasma processing chamber
US20190157051A1 (en) Method for cleaning chamber
JP2017103330A (ja) ウエーハの分割方法
CN107180789B (zh) 元件芯片及其制造方法
JP6226596B2 (ja) 支持体分離装置
CN106537555A (zh) 薄型基板及其制造方法、以及基板的输送方法
WO2014050820A1 (ja) 積層体、積層体の分離方法、および分離層の評価方法
CN107154369A (zh) 等离子体处理方法
TW201925519A (zh) 非晶矽膜的形成方法
KR102582762B1 (ko) 기판 처리 방법 및 그를 이용한 유기 발광 소자 제조 방법
CN102314099B (zh) 去除晶片上的光刻胶层的方法
US20170069536A1 (en) Plasma treatment method and method of manufacturing electronic component
JP6077810B2 (ja) プラズマ処理装置、プラズマ処理方法および積層体の製造方法
JP6101031B2 (ja) プラズマ処理装置および積層体の製造方法
JP6022878B2 (ja) 積層体の製造方法、および分離層形成装置
JP2019160883A (ja) 素子チップの製造方法
JP6378929B2 (ja) 積層体の製造方法および積層体
KR101416558B1 (ko) 다이본딩 필름의 증착방법
JP2020038871A (ja) 被加工物の加工方法