JP5612842B2

JP5612842B2 - 発振器

Info

Publication number: JP5612842B2
Application number: JP2009205673A
Authority: JP
Inventors: 尾内　敏彦; 敏彦尾内; 亮太関口
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2009-09-07
Filing date: 2009-09-07
Publication date: 2014-10-22
Anticipated expiration: 2029-09-07
Also published as: US20120105161A1; CN102484450B; JP2011061276A; RU2486660C1; US8779864B2; WO2011027671A1; KR101357660B1; CN102484450A; BR112012005049A2; KR20120062867A; EP2476205A1; EP2476205B1

Description

本発明は、発振器に関し、特に、ミリ波帯からテラヘルツ帯（３０ＧＨｚ以上３０ＴＨｚ以下）の周波数領域における周波数成分を少なくとも一部に含む電磁波を発振する電流注入型の発振器に関する。更に詳細には、共鳴トンネルダイオード構造を有する素子などの負性抵抗素子を有する電流注入型の発振器に関する。

ミリ波帯からテラヘルツ帯（３０ＧＨｚ以上３０ＴＨｚ以下）の周波数領域の電磁波（以後、単にテラヘルツ波などとも呼ぶ）を用いた非破壊なセンシング技術が開発されている。この周波数帯の電磁波の応用分野として、Ｘ線装置に代わる安全な透視検査装置としてイメージングを行う技術がある。また、物質内部の吸収スペクトルや複素誘電率を求めて結合状態などの物性を調べる分光技術、生体分子の解析技術、キャリア濃度や移動度を評価する技術などが開発されている。また、テラヘルツ帯特有の吸収スペクトル、いわゆる指紋スペクトルを持つ物質の有無を検査する検査装置などの開発も検討されている。この様な検査装置の場合には、調べたい物質の指紋スペクトル近傍の発振周波数（典型的には０.１ＴＨｚから１０ＴＨｚ）を持つ発振器を離散的に複数用意すれば、時間領域或いは周波数領域の掃引がないために高速に検査することができる。

ＴＨｚ波発生手段としては、フェムト秒レーザからの光を光伝導素子に照射してパルスを発生させるものや、ナノ秒レーザからの光を非線形結晶に照射して特定周波数を発生させるパラメトリック発振などがある。しかし、いずれも光励起であり、小型化や低消費電力化には限界がある。そこで、テラヘルツ波の領域で動作する電流注入型の素子として、量子カスケードレーザや共鳴トンネルダイオード（ＲｅｓｏｎａｎｔｔｕｎｎｅｌｉｎｇＤｉｏｄｅ：ＲＴＤ）を用いた構造などが検討されている。特に、後者の共鳴トンネルダイオード型は、１ＴＨｚ近傍で室温動作するものとして研究が進んでいる（特許文献１、非特許文献１参照）。これらは、典型的には、GaAs,InP基板上に格子整合系でエピタキシャル成長されたGaAs/AlGaAs,InGaAs/InAlAsから成る量子井戸により構成される。そして、図５で示す様な電圧-電流（V-I）特性の負性抵抗領域の近傍において電圧をバイアスすることで発振する。発振するための共振器構造は、特許文献１で示される様な基板表面に平面状に形成されたアンテナ構造が好適に用いられる。

この様なRTD素子では、広い周波数領域において利得を持つ。そのため、電源バイアス回路をRTD素子に接続することによって発生する所望の発振以外の比較的低周波の共振点に起因する寄生発振を抑える必要がある。特許文献１では抵抗器、非特許文献１では図６に示す様にダイオード素子６３をRTD素子６４と並列に接続することで、これを実現している。なお、図６で、６０は発振出力を取り出すためのスロットアンテナを兼ねた伝送線路、６１、６２はこの伝送線路の終端部の容量素子であり、６０、６１、６２及び６４により発振器を形成している。また。６５はRTD素子６４に電圧を与えるための電源、６６は電源６５の内部抵抗及び接続線６７が持つ抵抗を合計したものを表しており、６５、６６及び６７により電源バイアス回路を形成している。

特開２００７−１２４２５０号公報

ＩＥＥＥＥｌｅｃｔｒｏｎｄｅｖｉｃｅＬｅｔｔｅｒｓ，ｖｏｌ．１８，１９９７，ｐｐ．２１８−２２１

特許文献１の方法では、図６のRTD素子６４の負性抵抗とほぼ同じ大きさの抵抗素子によってダイオード素子６３を置き換えることで、低周波領域では負性抵抗をキャンセルして利得が生じない様にし、寄生発振を抑える。ここで言う低周波とは、電源バイアス回路をRTD素子に接続する際のケーブル長にも依存するが、概ねｋＨｚからＭＨｚオーダーである。しかし、上記抵抗素子の抵抗値は数１０Ω程度のものになり、発振に寄与しない直流電流が抵抗素子に流れるため電力変換効率向上には限界があった。一方、非特許文献１では、上述した様にダイオード素子６３を抵抗素子の代わりに用いる。そして、RTD素子発振時のバイアス電圧近傍におけるダイオード素子６３の微分抵抗値を、負性抵抗をキャンセルできる様に設定して、寄生発振を防止している。この場合にも、直流電流をRTD素子以外の素子に流すことには変わりなく、やはり低消費電力化には限界がある。

更に、抵抗素子及びダイオード素子ともに、電流を流すことで電力を消費して発熱することになる。このことにより、RTD素子近傍に発熱体を集積することで素子が加熱されて温度が上昇し、素子寿命や利得を低下させる原因にもなっていた。

そこで本発明においては、RTD素子などの負性抵抗素子と並列に電源バイアス回路を接続しても寄生発振が起こらない様な容量を持つ容量部を備えることで上記課題を解決する。そのために、寄生発振が起こる周波数を特定して適切な容量を持つ容量部をその接続の仕方も含めて設定する。すなわち、上記課題に鑑み、本発明の発振器は、負性抵抗素子と共振器を備えるとともに、電源バイアス回路に対して前記負性抵抗素子と電気的に並列に接続された容量部を備える。そして、前記共振器の一部は、前記負性抵抗素子の２つの電極を兼ねており、前記容量部の容量Cが、前記電源バイアス回路の全抵抗値Rで決まるカットオフ角周波数ω＝1/（CR）が前記電源バイアス回路と前記負性抵抗素子とで形成されるループ帰還回路の基本共振周波数よりも小さくなる様に設定され、該発振器は、３０ＧＨｚ以上３０ＴＨｚ以下の電磁波を発振する。

本発明によれば、電源バイアス回路などに起因する寄生発振を抑圧するために、抵抗素子やダイオード素子を用いずに容量部を用い、電力変換効率を高く発熱を小さくすることを可能にした発振器を提供できる。

本発明の実施形態１の発振器の斜視図（ａ）と断面図（ｂ）。本発明の原理説明において周波数帯域とエネルギー損失量の関係を示す図。本発明の実施形態２の発振器の斜視図。本発明の実施形態３の発振器の斜視図。負性抵抗素子の発振について説明する図。従来の発振器を説明する図。

以下、本発明の実施形態について説明する。本発明の発振器において重要なことは、次の点である。電源バイアス回路に対して負性抵抗素子と電気的に並列に接続される容量部の容量を、電源バイアス回路などによる寄生発振を抑圧して負性抵抗素子と共振器による共振周波数の発振を許容する様に設定することである。すなわち、容量部が１つの部分で構成されるなら、その部分で寄生発振の抑圧と所望の共振周波数の発振の生起を遂行し、複数の部分で構成されるなら、それらの部分が協働して寄生発振の抑圧と所望の共振周波数の発振の生起を遂行する。こうした考え方に基づき、本発明の発振器の基本的な構成は、上述した様になっている。

この基本的な構成に基づいて、以下に述べる様なより具体的な構成とすることができる。
例えば、前記共振器の一部は前記負性抵抗素子の２つの電極を兼ねており、前記容量部は前記電極に電気的に並列に接続される。そして、前記容量部の容量Cは、次の様に設定される。すなわち、これに接続される電源バイアス回路の全抵抗値RとCで決まるカットオフ周波数ｆ＝1/（2πCR）が、電源バイアス回路と負性抵抗素子とで形成されるループ帰還回路の基本共振周波数よりも小さくなる様に設定される（後述の実施形態参照）。また、容量部と負性抵抗素子は、電気的長さで当該発振器の発振波長である前記共振周波数のおよそ1/4隔てて線路で接続することができる（後述の実施形態１参照）。また、容量部は、負性抵抗素子と並列に接続した容量の異なる２つ以上の複数の容量部からなり、負性抵抗素子から離れるほど容量部の容量が大きくなる様に構成することができる（後述の実施形態参照）。

以下、図を用いて本発明の実施形態ないし実施例を説明する。
（実施形態１）
本発明による実施形態１は、RTD素子と大容量のコンデンサを同一基板上で集積化した構造を有する。図１はその構造を示しており、（ａ）は斜視図、（ｂ）は（ａ）におけるA-A’断面図である。図１において、４はポスト状のRTD素子であって、InP基板１上に結晶成長により形成したInGaAs/AlAs或いはInGaAs/InAlAs量子井戸１７、２つのコンタクト層１５、１６及びスペーサ層（不図示）などを含むエピタキシャル層から成る。これには、GaAs基板上のAlGaAs/GaAs、GaN基板上のAlGaN/InGaNなどのIII-V族化合物半導体、Si基板上のSi/SiGeなどのIV族半導体、更にはII-VI族半導体などで構成した負性抵抗素子なども同様に適用できる。

共振器は、グランドプレーンを兼ねた電極２、パッチアンテナと電源供給も兼ねた電極５及びそれらに挟まれた誘電体３で構成される。誘電体３としては、発振する領域で損失の少ないものが望ましい。例えば、BCB（商品名）、ポリイミド、ポリエチレン、ポリオレフィンなどが良いが、ここではBCBを用いている。図１（ｂ）で分かる様に、RTD素子４の一方のコンタクトは、n+InGaAsコンタクト層１５を介してグランドプレーン電極２と接続し、他方はパッチアンテナとなる電極５とn+InGaAsコンタクト層１６を介して接続している。アンテナ５は、線路１０及び容量素子を構成する電極６、７と電気的に接続しており、電源９からは、ケーブル線路１３と電極２、７を通してRTD素子４にバイアス供給できる様になっている。

本実施形態では、容量部として、比較的小容量（pFオーダー）の第１容量部C₁（１１）が線路１０を介してRTD素子４の近傍に形成されている。望ましくは、発振器の設計された発振波長を安定して得るために、RTD素子４から発振する波長のλ/4以内の位置に形成される。例えば発振周波数が０．５ＴＨｚの場合には、波長は自由空間で約６００μmであり、１５０μm程度の距離を隔てて第１容量部１１の電極６が備えられる。パッチアンテナ５の場合には、線路１０の長さがλ/4程度であればよい。実際には誘電体があるために波長短縮効果を考えた実効的な長さで設計することになり、材料にもよるが、自由空間のときの距離の約半分程度である。これは、有効誘電率をεeffとしたときに管内波長もしくは電気長（電気的長さ）と一般に言われる長さが、およそ1/√εeffに短縮することによる。このとき、第１容量部を構成する容量部は、パッチアンテナ５を形成する誘電体３を共通にしている。この第１容量部により、バイアスを供給するために必要な線路に起因する寄生発振を或る程度防止しつつ所望の発振周波数でのみ発振することが可能になる。第１容量部の容量が例えば１pFであれば、誘電体３がBCB（比誘電率２．７）で厚さが３μm（RTD素子のポスト高さによる）である場合、電極６のサイズはおよそ１０-^７m²となる。これは、C=εS/d（Sは電極面積、dは電極間距離、εは誘電体の誘電率）の関係から計算される。よって、電極６は数１００μm角程度のものにすればよい。

次に、本実施形態では、更に第１容量部のバイアス回路寄りに比較的大容量（nFからμF）の第２容量部C₂（１２）を並列に接続する。大容量にするために、誘電体材料としては高い誘電率を有する材料８に変更し、厚さも薄くしている。例えば比誘電率数１０以上の高誘電率材料（例えば酸化チタン、チタン酸バリウムなど）を用いて、厚さを０．１μm、面積を１cm²（１cm角）とすれば、第２容量部１２の容量をおよそ１００nFとすることができる。本実施形態では、これらの複数の容量部は、同一基板上に集積化している。図１では電極６と電極７の幅が同じ様に描かれているが、電気的に接続していれば、これらは厚さ方向だけでなく、幅方向にも段差があってよい。

寄生発振の抑圧について図２の周波数帯域の図で詳しく説明する。図２で横軸は周波数を示し、１Ｈｚから１０００刻みで目盛りをつけた対数軸であり、１ＴＨｚまで書いてある。縦軸は、発振回路や電源バイアス回路でのエネルギー損失量を任意目盛りで模式的に示す。台形状に実線で示したグラフ２３は第１容量部C₁で決まる特性を示し、所望の発振周波数にあたる実線２０で示す周波数（例えば７００ＧＨｚ）では損失が小さく、それ以下の周波数では損失が大きくなる。また、第１容量部の容量の大きさの限界から、数１０ＧＨｚ程度より下の周波数では効果が小さく、損失量が減少してくる。これは、バイアス回路の内部抵抗とケーブル線路１３の抵抗値を合計した抵抗Rs（１４）とコンデンサ容量C₁で決まる下記の式（１）のカットオフ周波数ｆのフィルタ素子が形成されることによる。
ｆ＝1/（C₁・Rs・2π）（１）
すなわち、Rs≒10Ωであるとして、１pFの容量C₁と１０ΩのRsで、カットオフ周波数は（１）式よりおよそ１６ＧＨｚとなる。従来は、このカットオフ周波数以下で寄生発振が起きるため、抵抗素子もしくはダイオード素子によって損失量を増やしていた。これが、図２の点線２６で描いた特性であり、こうした素子をRTD素子からλ/4の位置に備えることで発振ポイント２０では損失のない窓領域を形成し、発振を得ていた。

本実施形態では抵抗素子などを用いずに、第２容量部１２による一点鎖線２４の台形状の特性によって更に低周波領域の寄生発振を抑圧する。すなわち、C₂=10nFの素子であれば、カットオフ周波数２７は上記式（１）の計算（C₁の部分はC₁+C₂≒C₂）で１．６０ＭＨｚ程度となり、電源バイアス回路による発振ポイント２２よりも低い周波数にすることができる。電源バイアス回路による発振周波数は、RTD素子４を利得素子とする２端子ループ帰還回路の発振条件で決まる。すなわち、ケーブル線路長をL、ケーブルを伝搬するときの実効比誘電率をεeff、光速をc₀とすると、電源バイアス回路による共振周波数２２は、次の式（２）で表される。
f＝c₀/λ＝c₀/（2L√εeff）（２）
例えばL=1mの２本のリード線で接続したとすると、εeff＝１と仮定して、約１５０ＭＨｚとなる。この結果、第２容量部１２により、バイアス回路に起因する寄生発振は抑圧できることになる。なお、第２容量部における高域カットオフは、MIM（Metal-Insulator-Metal）構造の場合、容量素子を構成する誘電体などで決まるが、数１０ＧＨｚ程度まで誘電率の大きな変化がない様な誘電体材料であればよい。

また、第１容量部と第２容量部の不連続量によっては、反射などにより共振点２１が発生するが、第１容量部で抑圧できる周波数帯になる様に設計することが望ましい。以上の図２を参照した説明から、バイアス回路の全直列抵抗値Rs、バイアス回路による発振周波数、第１、第２容量部によるカットオフ周波数の関連が適切になる様に設計すれば良いことが分かる。すなわち、こうすれば、抵抗素子などを用いなくても寄生発振を抑圧することができ、発振に寄与しない無効な直流電流を極力小さくすることができる。

ただし、以上の結果、電源バイアス回路のケーブル抵抗、電源内部抵抗、ケーブル長により素子設計が変わることになるが、合計の抵抗値はRTD素子４の負性抵抗値の絶対値よりも小さくないと負性抵抗領域でバイアスできないという制約がある。これは、電源バイアス回路による全直列抵抗値Rsが素子を駆動するときの負荷直線の傾き-1/Rsを決めるからである。Rsが負性抵抗値よりも大きい、すなわち-1/Rs＞-1/Rrtd場合には負性抵抗領域の前後で負荷直線とRTDのI-V曲線とが交点を持つために、その安定点にスキップしてバイアスされてしまうためである（例えば「ＩＥＥＥＭＩＣＲＯＷＡＶＥＡＮＤＧＵＩＤＥＤＷＡＶＥＬＥＴＥＲＳ，ＶＯＬ．５，ＮＯ．７，ＪＵＬＹ１９９５ｐｐ２１９−２２１」参照）。

以上のことは次の様に纏めることができる。本実施形態では、抵抗素子などに換えて容量部を設ける。このとき、容量部について、電源バイアス回路の長さなどで決まる共振周波数（例えば１５０ＭＨｚ）より小さいカットオフ周波数（容量の大きさと抵抗の積に反比例）になる様に、容量の大きさを決める。電源バイアス回路以外の構成としては、この長さよりも小さいので、この共振周波数よりも大きくなるからである。一方、容量の大きさは、誘電率と面積に比例し、電極間の距離に反比例する。この際、例えば、RTD素子を含む発振回路を構成する誘電体は、発振する電磁波の損失の少ないものを用い、発振回路の構造は、空気とインピーダンス整合させる様に決める。容量を大きくするためには、面積を大きくする必要があるが、面積を大きくすると容量以外の抵抗成分なども大きくなるなど所望の高周波特性が得られなくなる可能性があるため、好ましくない。そこで、上述した容量を持つ領域を第１容量部とし、更にもう１つの容量を持つ第２容量部を設ける。このとき、第１容量部と第２容量部との間のインピーダンス不連続量や電気的長さなどにより決まる共振周波数を有する電磁波は、第１容量部でカットする必要がある。もし、第１容量部でカットできないと、第２容量部で発振を抑圧することができないからである。ここで、第１容量部と第２容量部との間の電気的長さが長くなると共振周波数は小さくなるため（上記式（２）参照）、この共振周波数が第１容量部でカット可能になる様な電気的長さとする。

本実施形態では、素子作製の容易性等の観点から、容量が異なる２種類の容量素子が並列にステップ状に接続される容量部を説明したが、大容量の容量素子１つを負性抵抗素子の近傍に集積化できれば、それでもよい。つまり、RTD素子の負性抵抗値の絶対値などとの関係から、上記第１容量部の容量の大きさを充分大きくできて、低周波側のカットオフ周波数を電源バイアス回路による発振ポイント２２よりも低い周波数にできれば、容量素子１つでも良いことになる。また、容量がグレーデッドに変化する構造、すなわち接続部で誘電体の厚さが徐々に変化したり、上部電極のサイズが徐々に大きくなったりする構造でも良い。更に、容量部を２つより多い３段以上の構造にしても同様の効果が得られる。

本実施形態によれば、電源バイアス回路などに起因する寄生発振を抑圧する上で、容量部を用いることで、電力変換効率が高く発熱の小さい発振器を提供でき、これにより、消費電力低減、素子寿命の向上、利得低下の防止につながる構造の発振器を実現できる。また、こうした発振器を用いることで、消費電力の非常に小さい小型のテラヘルツイメージング装置、テラヘルツ分析装置などを実現することができる。

（実施例１）
実施形態１における素子構成の具体的な実施例を述べる。本実施例では、RTD素子は、InP基板上に形成した、第１障壁層AlAs（1.3nm）、第１量子井戸層InGaAs（7.6nm）、第２障壁層InAlAs（2.6nm）、第２量子井戸層InGaAs（5.6nm）、第３障壁層AlAs（1.3nm）の３重障壁量子井戸構造を用いた。ここで、AlAs以外はInP基板に格子整合した組成比となっている。一方、AlAsは歪み層になるが、厚さは臨界膜厚以下になっている。この３重障壁量子井戸構造の上下両方に、ノンドープInGaAsからなるスペーサ層、n型InGaAs電気接点層、n+InGaAsコンタクト層を持たせている。RTD素子ポストは直径が約２μmの円形状であり、この場合、フォトンアシストトンネル現象により電流密度がJp＝280kA/cm²、ピークバレイ比が３、微分負性抵抗が約−２２Ωの電流電圧特性が得られる。パッチアンテナの電極５は１５０μm×１５０μmの正方形パターンを有し、その中心から電極６から離れる方向に並行に４０μm移動した位置にポストがあり、パッチアンテナ共振器とRTD素子がインピーダンスマッチングする様に作製されている。この場合の発振周波数は、アンテナサイズがλ/2にほぼ相当することから、約５３０ＧＨｚとなる。

電極２、５はTi/Pd/Au（20nm/20nm/200nm）からなる。線路１０は幅１２μm、長さ７５μmであり、５３０ＧＨｚの発振波長に対してλ/4線路になる様に設計した。第１容量部を形成する電極６は、数pFになる様に２００μm×１０００μmの長方形にした。また、第２容量部は、誘電体８を誘電率約３０の酸化チタン（０．１μm厚）とし電極７を１０００μm×１０００μmとして、およそ２nFになる様にした。この場合、１０Ωの電源バイアス回路に接続したときに、カットオフ周波数はおよそ８ＭＨｚとなるため、上記式（２）より、約１８mよりも短いケーブルであれば、寄生発振を起こさずに５３０ＧＨｚを基本波とする発振が得られる。

（実施形態２）
本発明による実施形態２は、図３の様に第２容量部を別のチップとして同一マウント上に実装する構造を有する。図３において、３０は、チップ実装のためのサブキャリアである。サブキャリア３０としては、Si基板、Al₂O₃、AlNなどのセラミック基板、プラスティック基板などの表面にAuなどの導電層３１をコーティングしたもの、或いは金属板などの材料を選択できる。３７はRTD素子チップであり、実施形態１の第１容量部に相当する部分までワンチップ化したものである。パッチアンテナ３３及び電極３４が線路３９によって接続されている。ただし、第１容量部に相当する部分の容量は、実施形態１よりは大きくする必要がある。RTD素子の一方のコンタクトはサブキャリアの導電層３１と接続され、他方はAuワイヤボンディング３５で第２容量部となるチップコンデンサ３８の１つの電極３６と接続されている。図３ではワイヤボンディング３５が１本であるが、必要に応じて複数本を打ってもよい。チップコンデンサ３８のもう一方の電極は導電性を持ってサブキャリアの導電層３１と接続されている。ワイヤボンディング３５で接続される長さにより、第１容量部と第２容量部の不連続により発生する図２の周波数帯域における共振点２１が決まるが、この共振点よりも第１容量部の容量のカットオフ周波数が小さくなる様にする必要がある。この為に、上述した様に、第１容量部の部分の容量を、実施形態１よりは大きくしている。

電源バイアス回路４０は、チップコンデンサの電極３６とサブキャリアの導電層３１に接続される。本実施形態の場合には、個別のコンデンサを選択して実装できるため、自由度が大きく１μFなどの比較的大きな容量のものを接続できる。容量が大きくなると低域カットオフ周波数が下がるため、使用する電源バイアス回路のケーブル長や抵抗値の自由度が増す。トータルな抵抗Rsが実施形態１と同様に１０Ωである場合、１μFのコンデンサであれば、カットオフ周波数が約１６ｋＨｚとなり、ケーブル長がkmオ−ダーまでは寄生発振を抑える効果があることになる。

ここでは第２容量部をチップコンデンサにしたが、個別コンデンサによる寄生インダクタンスを考慮して、第２容量部までをRTD素子と集積化して、第３容量部以降を個別のチップコンデンサにしても良い。

（実施形態３）
本発明による実施形態３は、図４に示す様にRTD素子でもストライプ状の共振器を持つ発振器にしたものである。RTD素子を構成する結晶構造は、実施形態１の実施例で述べた様な半導体、例えばInP基板上にエピタキシャル成長したInGaAs/AlAs多重量子井戸を含む層４６及びコンタクト層としてのn+InGaAs４７、４８から成る。この様なストライプ構造にする場合に、テラヘルツ帯では誘電体導波路で構成することが難しく、一般には上下を金属で挟んだダブルプラズモン導波路が好適に用いられる。そのため、図４の基板４９はエピタキシャル成長基板ではなく、エピタキシャル薄膜４６〜４８を保持する基板である。GaAsやInPが、エピタキシャル薄膜と膨張係数の近い材料として好適に用いられる。Siやセラミック等の基板でもよい。基板４９の表面には、金属膜４３、例えばTi/Au薄膜が形成されていて、エピタキシャル成長膜とはAu-Auの金属接合で接着され（不図示）、エピタキシャル成長膜の成長の際に用いたInP基板はエッチング等で除去している。

４５は、エピタキシャル層の周囲に形成したBCB樹脂による誘電体部で、上部電極４１と下部電極４３により第１容量部を構成している。ここで、それぞれのサイズとしては、例えば、多重量子井戸を含む層４６の幅が２０μm、これに誘電体部４５を含めた幅が３００μm、ストライプの長さが５００μmなどとなっている。これらは、エピ構造や設計する発振周波数によっては、種々のサイズがあり得る。

一方、ストライプ領域の周囲には、誘電体部４５とは異なり誘電率が高く膜厚の薄い誘電体４２（例えば酸化チタン薄膜０．１μm）が形成され、同様に、ストライプ部から繋がっている電極４１と電極４３により第２容量部が構成されている。電源バイアス回路５０は図４に示す様に電極４１と電極４３に接続される。この様な構造では、高出力なRTD素子で、抵抗素子などを用いることなく、これまでの実施形態で述べた原理と同じメカニズムで寄生発振を抑圧することができる。

２，５‥共振器（電極）、３、８‥誘電体部、４‥負性抵抗素子、９‥電源、１１，１２‥容量部、１３‥電源バイアス回路（ケーブル線路）

Claims

負性抵抗素子と共振器を備える発振器であって、
電源バイアス回路に対して前記負性抵抗素子と電気的に並列に接続された容量部を備え、
前記共振器の一部は、前記負性抵抗素子の２つの電極を兼ねており、
Cが前記容量部の容量であり、Rが前記電源バイアス回路の全抵抗値であって、カットオフ周波数ｆがｆ＝1/（2πCR）の関係を満たすとしたとき、前記容量部の容量は、前記カットオフ周波数が前記電源バイアス回路と前記負性抵抗素子とで形成されるループ帰還回路の基本共振周波数よりも小さくなる様に設定され、
該発振器は、３０ＧＨｚ以上３０ＴＨｚ以下の電磁波を発振することを特徴とする発振器。
前記容量部と前記負性抵抗素子は、電気的長さで当該発振器の発振波長である前記共振周波数の1/4隔てて線路で接続されていることを特徴とする請求項１に記載の発振器。
前記容量部は、前記負性抵抗素子と並列に接続した容量の異なる２つ以上の複数の容量部からなり、前記負性抵抗素子より離れるほど容量部の容量が大きくなることを特徴とする請求項１に記載の発振器。
前記複数の容量部のうち前記負性抵抗素子に最も近い容量部と前記負性抵抗素子が、電気的長さで当該発振器の発振波長である前記共振周波数の1/4隔てて線路で接続されていることを特徴とする請求項３に記載の発振器。
前記複数の容量部は、同一基板上に集積化されていることを特徴とする請求項３または４に記載の発振器。
前記電源バイアス回路の全抵抗値は前記負性抵抗素子の負性抵抗値の絶対値よりも小さいことを特徴とする請求項１から５の何れか１項に記載の発振器。
前記電源バイアス回路による寄生発振は抑圧され、前記負性抵抗素子と前記共振器による前記電磁波の発振は許容されることを特徴とする請求項１から６の何れか１項に記載の発振器。