JP5599190B2 - 有機薄膜トランジスタの製造方法 - Google Patents

Description

本発明は、有機電子装置及びその製造方法に関するものである。特に、有機薄膜トランジスタ（ＴＦＴ）及びその製造方法に関するものである。

一般に、改良された有機電子装置、特に、薄膜トランジスタ装置の需要がある。縦型チャネルポリマー電界効果トランジスタを製造するための技術は、“Self-aligned vertical-channel, polymer field-effect transistors” by N. Stutzmann, R.H. Friend, and H. Sirringhaus, Science, Vol. 299, 21 March 2003, pages 1881-1884に記載されている（非特許文献１）。大まかに言って、この文献は、側面から電気導電層へのアクセスを提供するために鋭いくさびによって装置の層を微細切断する技術について記載している。この技術は、短いゲート長を提供するには有益であるが、より簡易な製造を与える装置構造及び製造方法が便利である。

Parashkov et al, Appl. Phys. Lett. 82 (25), 4759-4580, 2003は、ドレイン電極が基板上に供給され、フォトレジストがドレイン電極上にあり、有機導電性材料ＰＥＤＯＴ：ＰＳＳがフォトレジスト上にあり、ＰＥＤＯＴ：ＰＳＳ層がパターニングされてソース電極を形成し、次いで、フォトレジスト層がパターニングされてドレイン電極を露出し、有機半導体材料、ゲート誘電体及びゲート電極がソース及びドレイン電極を覆って装置を完成させる垂直チャネル薄膜トランジスタを開示している（非特許文献２）。重ねて、より簡易に垂直チャネルの製造を与える装置構造及び製造方法が便利である。

"Self-aligned vertical-channel, polymer field-effect transistors" by N. Stutzmann, R.H. Friend, and H. Sirringhaus, Science, Vol. 299, 21 March 2003, pages 1881-1884 Parashkov et al, Appl. Phys. Lett. 82 (25), 4759-4580, 2003

本発明は、それゆえ、基板上に簡易に有機薄膜トランジスタを製造するための方法であって：
前記基板上に分離層を積層する工程、
前記分離層をパターニングしてソース−ドレイン分離体を規定する工程、
前記ソース−ドレイン分離体を有する前記基板上に導電性材料を積層して、前記トランジスタのソース及びドレイン電極を規定する工程、
前記ソース及びドレイン電極上に有機半導体材料を積層する工程、
前記有機半導体材料上に誘電体材料を積層する工程、及び
前記誘電体材料上に導電性材料を積層して前記トランジスタのゲート電極を提供する工程を含む方法、を提供する。

好ましくは、前記ソース及びドレイン電極の一方は前記分離体構造上に第１の高さで形成され、前記ソース及びドレイン電極の他方は第２の低い高さで基板上に形成される。
好ましくは、前記ソース及びドレイン電極は１０μｍ未満の距離で離れている。

好ましくは、前記分離体層はフォトレジスト材料から形成され、前記分離体層はフォトパターニングによってパターニングされ、ソース−ドレイン分離体を形成する。

１つの好ましい実施態様において、前記ソース−ドレイン分離体はアンダーカットされた端部を有する。

好ましくは、前記ソース及びドレイン電極を形成する導電性材料は蒸着又はスパッタリングによって積層される。

好ましくは、前記ソース及びドレイン電極の前記形成は、前記分離体構造の端部の影（shadow）が電極端部を規定するような角度で電極構造を方位積層する工程を含む。

好ましくは、前記ソース及びドレイン電極を形成する導電性材料は金属元素を含む。
好ましくは、前記ソース及びドレイン電極を形成する導電性材料は金属元素又はその合金から本質的になる。

好ましくは、有機半導体材料、誘電体材料及びゲート電極の少なくとも１つは溶媒中の溶質から積層される。

他の実施形態において、本発明は、有機電子装置を提供し、前記装置は、第１電極を支持する基板、前記基板上の分離体構造、前記分離体構造上でかつ前記第１電極より上の高さにある第２電極、及び前記第１電極及び第２電極の間に導電性の溝を提供する前記第１及び第２電極上の有機半導体材料の層を含み、第１電極の実質的に全ては前記溝の片側に横に位置され、第２の電極の実質的に全ては前記溝の他の側に横に位置される。
したがって、前記第１及び第２電極は横にほぼ重複しない。

好ましくは、前記高さは前記分離体層の厚さで規定され、好ましくは、１０μｍ、５μｍ、２μｍ、又は１μｍ未満である。記載される実施態様から分かるように、分離体構造は電気絶縁材料（本明細書においては、「絶縁」及び「誘電」という用語は同義として使用される。）の層を含むが、これは必須ではない。

絶縁材料層は、好ましくは、ほぼ垂直、又はより好ましくは、溝においてアンダーカットされている。絶縁材料の層は、例えば、そのようなアンダーカットを形成するように異方性にエッチングされうるフォトレジスト材料層を含みうる。

有機電子装置は、これに限定されずに、ダイオード装置、サイリスター装置などを含む装置の範囲の１つを含みうる。しかしながら、いくつかの特に好ましい態様においては、前記装置は、トランジスタ、より好ましくは、ポリマー電界効果型トランジスタのような電界効果型トランジスタを含みうる。この場合、第１及び第２電極はトランジスタのソース及びドレイン電極を提供し、前記装置はさらに、前記有機半導体材料上にあり、特にトランジスタのチャネル上のゲート誘電体層、及び前記ゲート誘電体層上のゲート電極を含む。実施態様において、前記ゲート電極は、導電層の介在無しに前記ソース及びドレイン電極を覆う、すなわち、ゲート電極とドレイン電極の間、及びゲート電極とソース電極の間の少なくともチャネル近傍には導電層は存在しない。
（当業者には、導電性チャネルという意味は電界効果装置におけるチャネルに限定されず、例えば、ダイオードの一方向導電チャネルを含む意味であることが理解されよう。）当業者はこのような電界効果トランジスタが増強又は減少モードで作動することが分かる。

本発明の実施態様において、２重トランジスタ構造は、それぞれ上記の２つのトランジスタを含んで提供される。このような配列において、ソース／ドレイン電極の１つは、両トランジスタに共通であり、特に、これはスペーサー構造上の電極である。このような２重トランジスタ構造は共通又は共有電極への外部接続が欠けていてもよい。このような２重トランジスタ構造は、良好なスイッチ絶縁のような改良された機能を提供することができる。

上記構造の有機薄膜トランジスタは多くの利点を提供する。１つの利点は横型装置に比較いてこのような縦型装置において達成できる極端に短いゲート長である。典型的な横型装置においては、ゲート長（ソース及びドレイン電極間の距離）は１０μｍでありうるが、本発明の実施態様の構造においては、１μｍ、０．５μｍ、０．２μｍ、０．１μｍ又はこれ未満のゲート長は容易に達成できる。短いゲート長はソース−ドレイン電流の増大のような利点を提供する。

本発明は、さらに有機電子装置を提供し、前記装置は、基板、前記基板上にあり第１の高さで前記基板上の第１電極、前記基板上のスペーサー構造、前記スペーサー構造上で、前記基板上にあり第１の高さより大きな第２の高さにある第２電極、及び前記第１及び第２電極間の導電性チャネルを提供するために前記第１及び第２電極上の有機半導体材料層を含み、前記第１及び第２電極間には横方向の実質的な重複はない。

上記のソース−ドレイン電流の増加は有機発光ダイオード（ＯＬＥＤ）ディスプレイに、特に、アクティブマトリックスＯＬＥＤディスプレイの駆動トランジスタに特に有益である。

したがって、本発明の他の実施形態において、本発明はアクティブマトリックスＯＬＥＤディスプレイを提供し、前記ディスプレイは複数の画素を有し、各前記画素は連結された画素駆動回路を有し、前記画素駆動回路は、前記有機ＴＦＴのドレイン及びソース電極の一方は前記有機ＴＦＴの前記ドレイン及びソース電極の他方に異なる高さで前記ディスプレイの基板の上の位置に垂直に配置される少なくとも１つの有機薄膜トランジスタ（ＴＦＴ）を含む。

前記有機ＴＦＴ構造の他の利点は、達成できるゲート長の非常に高い均一性である。例えば、５ｃｍ又は１０ｃｍのより大きな基板の長さに渡って、ゲート長均一性は１０％、５％、２％又は１％より大きい。これを別の言葉で表わすと、前述の均一性は、例えば、１，０００，０００又は１０，０００，０００より多い有機薄膜トランジスタにわたって達成される。例えば、各軸（行及び列）上に約５００画素の解像度を有するディスプレイについて検討しよう。このディスプレイがカラーディスプレイであるならば、各画素上に１５００画素あり、通常のアクティブマトリックスドライバーについては、前記ディスプレイの領域上の約３６，０００，０００トランジスタについて、各軸当たり、６，０００のトランジスタを与える軸当たり４つのトランジスタとなる。

したがって、上記のようなアクティブマトリックスディスプレイは、１０％、５％、２％または１％より大きなゲート長均一性を有する１，０００，０００より多い又は１０，０００，０００より多いトランジスタを有することができる。

補足的な実施形態において、本発明は基板上に有機電子装置を製造する方法を提供し、前記方法は、前記有機電子装置のための第１電極を有する前記基板を提供する工程、前記基板上に分離体構造を形成する工程、前記分離体構造上に前記有機電子装置のための第２電極を形成する工程、及び前記第１及び第２電極上に有機半導体材料の層を積層する工程を含み、前記分離体構造は絶縁材料を含み、前記分離体構造を形成する工程は前記絶縁材料の層上に前記第２電極を形成し、次いで前記第２電極をエッチングマスク及び／又はフォトマスクとして使用して前記絶縁材料の層をパターニングする工程を含む。

後述するように、本発明の異なる段階は、採用される方法の実施態様に応じて、異なる順番の数で実行される。

実施態様においては、前記絶縁材料の層は、垂直の端部を有するのではなく、前記分離体構造の端部が基板に向けて、より特定的には第１電極に向けて傾斜的に低下するように、慎重に下部がエッチングされる。実施態様において、前記分離体構造は、前記装置の溝に隣接する第１電極の端部に一部重複するように形成される。

前記方法の他の実施態様において、２重のＴＦＴ構造は、前記分離体構造上の電極が前記１対のトランジスタのための共通のソース又はドレイン電極として働くように形成される。

本発明の他の関連する実施形態において、基板上の有機薄膜トランジスタを形成する方法が提供され、前記方法は、前記基板上に導電性材料の第１の層を積層し、前記導電性材料の第１の層をパターニングして前記トランジスタの第１のソース及びドレイン電極を規定し、前記第１電極上にある前記基板上に絶縁材料の層を積層する工程、前記絶縁材料の層上に導電性材料の第２の層を積層し、前記導電性材料の第２の層をパターニングして前記トランジスタの第２のドレイン又はソース電極を規定する工程、前記第２電極をエッチングマスク及び／又はフォトマスクとして使用して前記絶縁材料の層をパターニングして前記第１電極の少なくとも一部を露出する工程、前記第１及び第２電極上に有機半導体材料を積層する工程、前記有機半導体材料上にゲート誘電体材料を積層する工程、及び前記誘電体材料上に導電性材料を積層して前記トランジスタのゲート電極を提供する工程を含む。

これらの方法の実施態様において、前記第１及び第２電極上の前記有機半導体材料の積層は前記トランジスタの溝を形成し、次いで前記ゲート誘電体がこの溝上に積層され、続いてゲート電極が積層される。一般的に、バイアス、他の装置への接続なども形成される。

本発明の他の実施形態は、上記の方法を使用して形成される装置、トランジスタ及びディスプレイ、特にＯＬＥＤディスプレイを提供する。

当業者は、上記の構造及び方法の特徴及び実施形態は任意の変更によって結合され得ることが理解できよう。

本発明の実施態様の薄膜トランジスタの第１の例を示す。 図１に示された前記分離体構造の前記端部のいくつかの代替の構成を模式的に示す。 図１のトランジスタの前記ソース及びドレイン電極のための例示の代替の構成の上面図を模式的に示す。 図２のトランジスタの前記ソース及びドレイン電極のための例示の代替の構成の上面図を模式的に示す。 図３のトランジスタの前記ソース及びドレイン電極のための例示の代替の構成の上面図を模式的に示す。 図４のトランジスタの前記ソース及びドレイン電極のための例示の代替の構成の上面図を模式的に示す。 本発明の薄膜トランジスタの第２の例を示す。 図１の構造に基づいた２重トランジスタ構造の第１及び第２の例を示す。 図４の構造に基づいた図１構造に基づいた２重トランジスタ構造の第１及び第２の例を示す。 図５ａ／ｂの図１構造に基づいた２重トランジスタ構造の回路を示す。 底面発光ＯＬＥＤの模式図を示す。 図６ａのディスプレイの発光画素の一部を貫通した垂直断面図を示す。 アクティブマトリックスＯＬＥＤディスプレイの駆動回路の例を示す。 本発明の実施態様にトランジスタが組み込まれるアクティブマトリックスＯＬＥＤディスプレイの一部上面からの図を示す。

本発明のこれら及び他の実施形態は図面を参照しながら、例示の目的としてさらに記載される。
図１を参照すると、これは、本発明の薄膜トランジスタ構造１００の好ましい実施態様の例を示す。このＴＦＴ構造は、分離体構造１０４、続いてソース及びドレイン電極１０６、１０８が形成される基板１０２を含む。次いで、有機薄膜トランジスタ材料１１０、通常、ポリチオフェン誘導体のような有機半導体が前記ソース及びドレイン上に積層され、続いて、ゲート絶縁体材料１１２及び次いでゲート電極１１４が積層される。作動においては、前記ソース及びドレイン電極の端部１０６ａと１０８ａの間で、端部１０６ａに近い前記ソース電極の上部表面の一部にも通常延び、端部１０８ａの近くの前記ドレイン電極の上部表面の一部にも通常延びている溝が形成される。図１ａには示されていないが、実用上の装置は分離体構造１０４内に１又は２以上のバイアスも含む。

図１のＴＦＴの例示の材料は次の通りである。
基板：ガラス又はプラスチック。ポリカーボネート又はポリエチレンテレフタレート（ＰＥＴ）のような柔軟なプラスチック。
分離体構造：ポジ型又はネガ型フォトレジスト。
ソース／ドレイン：アルミニウム。アルミニウムとクロムの組み合わせ、例えば、クロム層の間に挟まれたアルミニウム。より一般的には、有機半導体に適当なオーム接続を提供する任意の金属。他の例としては、ｐ−チャネル装置のための金又はパララジウム、ｎ−チャネル装置のためのカルシウム又はバリウム。
有機半導体：ポリマー又はこの誘導体、ポリアニリン又はこの誘導体、ペンタセン又はこの誘導体。
ゲート誘電体：ＰＣＢ（ベンゾシクロブテン）。ゲート誘電体は無機、例えば、ＳＩＯｘ又はＳｉＮｘでもよい。
ゲート：ソース／ドレインとして。ゲート材料はポリ（３，４−エチレンジオキシチオフェン）（ＰＥＤＯＴ）又は特定的にはポリ（スチレンスルホネート）−（ＰＥＤＯＴ：ＰＳＳ）を含むポリマーでよい。

例示の層の厚さは次のとおりである。
ソース／ドレイン：５ｎｍ−５００ｎｍ、好ましくは１０ｎｍ−１５０ｎｍ、たとえば約５０ｎｍ（最低５ｎｍの厚さが一般的に電気的導通を達成するために必要とされる）
有機半導体：５０ｎｍ−５００ｎｍ、たとえば１００ｎｍ
ゲート誘電体：５０ｎｍ−５００ｎｍ、たとえば１００ｎｍ
ゲート：５ｎｍ−５００ｎｍ、好ましくは１０ｎｍ−１５０ｎｍ、たとえば約５０ｎｍ（最低５ｎｍの厚さが一般的に電気的導通を達成するために必要とされる）
分離体構造：好ましくは、分離体構造は最低５０ｎｍの厚さ、より好ましくは最低１００ｎｍの厚さを有する。

分離体構造の高さはトランジスタのための望まれるゲート長に応じて選択される。例えば、高さ（ゲート長）は、１０μｍ、５μｍ、２μｍ、１μｍ又は５００ｎｍ未満である。いくつかの好ましい実施態様において、分離体及びゲート長は、１μｍ未満、通常、より低いステップ高は上にある層による良好なカバーを容易にする。ゲート長（ソース−ドレイン間隔）は、（チャネル「末端効果」を無視して）通常、分離体構造の高さにほぼ等しい。

ソース、ドレイン及びゲート電極は、例えば、物理蒸着を含む範囲の技術によって積層される。ゲート金属（後述の実施態様において、ソース及びドレイン金属）は従来のフォトリソグラフィー技術によってパターニングされる。あるいは、（しかし、あまり好ましくはない）シャドウマスクが採用され得る。

有機半導体及びゲート誘電体材料は、溶液プロセス技術、これに限定されずに、インクジェット印刷、スピンコート（後に、プラズマエッチング又はレーザーアブレーションによって不要な領域から材料を除去する）、スタンプ接触、オフセットリソグラフィー、スクリーン印刷及びロール印刷を含む溶液処理技術を含む範囲の技術によって積層される（有機材料の積層のための後者の適切な印刷機は、日本国東京の凸版印刷（株）から市販されている）。

１つの好ましい製造方法及び製造工程は次のとおりである。
１．分離体構造の積層及びパターニングする工程
２．ソース／ドレイン金属を蒸発させ、ソース／ドレイン電極を規定する工程
３．前記ソース及びドレイン電極上に有機半導体（ＯＴＦＴ）を積層して必要があればパターニングする工程
４．ゲート誘電体を積層して必要があればパターニングする工程
５．ゲート金属を積層しパターニングする工程

図１を参照すると、分離体構造１０４は、アンダーカットされている。これによって、ソース及びドレイン金属が単一（セルフアラインド／セルフシャドウマスク）工程で積層されることを可能にし、セパレータ構造はソース及びドレイン電極が装置のチャネル領域で直接接触することを防止している。

アンダーカットセパレータを製造するために、各種の技術が採用される。好ましくは、ポリイミド又はアクリルフォトレジストのようなフォトデファイナブルポリマー又はフォトレジストがマスク又はレチクルを使用してリソグラフィーによりパターニングされる。ポジ型又はネガ型フォトレジストを採用することができる（例えば、ポジ型レジストの像を反転させるために使用される像反転法がある）。アンダーカットされたフォトレジストを得るために、フォトレジストは下側（又は上側）露光され、現像される。選択的にアンダーカット側面は、現像の前に溶液中に浸漬することで促進される。均一な傾斜を有する端部表面ではなく、セパレータ構造は下側の棚を規定するために、湿式又は乾式異方性エッチングプロセスを使用して、エッチングされ得る。当業者は、リソグラフィーに使用されるベーシックスピン、露光、焼成、現像及び洗浄の多くの変形があることを理解するだろう（例えば、引用文献として本明細書に組み込まれる、A. Reiser, Photoreactive Polymers, Wiley, New York, 1089, p.39参照）。いくつかの、特に適切なレジスト材料は、有機電子発光ディスプレイの製造に適用される材料を供給する日本のゼオン社から市販されている（ネガ型レジスト材料はＥＬＸシリーズ、ポジ型レジスト材料はＷＩＸシリーズとして）。

次に、図２を参照すると、これは、装置の溝に隣接する分離体構造の表面端部のための替わりの構造を示す。したがって、実施態様においてアンダーカットは必要ないことが分かるだろう。この場合、小さなソース−ドレインギャップが分離体構造の上向き傾斜を超えてある角度（又は、角度の範囲）でソース−ドレイン金属を積層することによって形成される。これはコーティングの利点であり、いくつかの構造で役立つ反対側の傾斜上に（電気的な）連続性を与える。アンダーカットされていない分離体構造の使用は、例えば、アンダーカットプロフィールの達成が困難な場合、この構造がスタンプによって形成される場合、この分離体は従来のリソグラフィーを使用して形成されない。

次に、図３ａ及び３ｃを参照すると、ゲート幅（Ｗ）及びゲート長（Ｌ）を図示する図１の方法によって形成されるトランジスタのソース及びドレイン電極の上面からの図を示す。図示されるように、図３ｃの曲がりくねった構造においては、ゲート長は非常に狭く、ゲート幅は広くすることができる。これは、薄膜トランジスタ中にソースドレイン電流はＷ／Ｌ比率に比例するため有利であり、これによって、Ｗを大きく、かつＬを小さくすることにより、特定のゲート電圧のためにソースドレイン電流は増加され、減少したゲート電圧が採用される。ゲート長の均一性は、横方向のパターニングによってではなく層の厚さの均一性によって決められるので、図１の構造から生じる他の重要な利点は、達成できるゲート長の非常に高い均一性である。

図４を参照すると、同じ番号の構成要素は同じ構成要素を表わす本発明の薄膜トランジスタの第２の例を示す。図４のトランジスタは上記と同様の利点を提供するが、製造技術とその構造のいくつかの構成要素は異なる。特に、ソース及びドレイン電極は別々の工程で形成され、絶縁材料の層は、前記基板上に積層され、前記ドレイン電極の積層前に前記溝に隣接した前記ソース電極の端部を部分的に覆って配置される。独立した金属層が採用されるので、ソース及びドレインは、好ましくは重複しない方が良いが、例えば、１５μｍ、１０μｍ、５μｍ又は２μｍ未満でわずかに重複する。しかしながら、当業者はサイエンスの論文に記載される垂直の垂直型装置に比較して、ソース及びドレイン電極の実質的な重複はないことを分かるだろう。図４の構造の１つの利点は、作動において、動作は従来の横型薄膜電界効果トランジスタに近いことである。例えば、トランジスタが組み込まれるＯＬＥＤディスプレイパネルの設計の要求に応じて、基板上の他の構造の製造のために追加の工程が必要なために、実用上は不利になることはないが、１つの潜在的な不利な点は、この構造の製造法は図１の構造の製造より多くの工程を使用することである。

図１に関連して上記した材料及び層の厚さの例は、図４の実施態様にも適用される。しかしながら（下記にさらに説明するように）、ソース電極はドレインの積層前にパターニングされるので、ソース電極及び他の接続を規定するためにパターニングする製造においてＩＴＯ（インジウム錫酸化物）のような電極層が事前に積層されている基板を購入するのが便利である。

図４に図示されるように、絶縁材料１０４の層の溝端部表面は、アンダーカットされた基板に正の角度をもたらす（図１に示される負の角度のアンダーカットと対照的に）。すなわち、それは基板に向かって傾斜し、これは段差の被覆率（coverage）を増すという利点を有する。
図４の構造の製造の例示の方法において、製造工程は次のとおりである。
１．第１電極（ソース又はドレイン）を積層しパターニングする工程
２．基板を絶縁材料１０４で覆う工程
３．第２電極（ソース又はドレイン）を積層し、パターニングする工程
４．第２電極で保護されていない絶縁材料１０４をエッチングし、正の傾斜を残すために下部をエッチングする工程
５．（例えば、上記のいずれかの方法により）、半導体（有機ＴＦＴ）材料を積層し、必要ならばパターニングする工程
６．誘電体材料を積層し、必要があればパターニングする工程
７．ゲート電極金属を積層し、パターニングする工程

ＴＦＴが組み込まれている構造の装置に応じて、１又は２以上のバイアスを加えるために、上記工程３及び４の間に工程が加えられる。

図１に対する図３ａ及び３ｃに対する類似の態様で、図３ｂ及び３ｄを参照して、図４のＴＦＴ構造のソース及びドレイン電極の上面からの図を示す。この例においては、ソースとドレイン電極の間にわずかな重複が存在する。

図５ａ及び図５ｂを参照すると、これは、ぞれぞれ、図１及び４の構造に基づいた２重トランジスタの第１及び第２の例を示す（同じ構成要素は同じ番号によって示される）。大まかに言って、分離体構造又は絶縁層１０４は、例えば、２つのチャネルを規定する表面、例えば、互いに対抗するものの間に供給される。この２重構造の実施態様において、前記分離体構造／絶縁膜１０４上に配置される電極であるドレイン（又はソース）電極１０８は外部接続を有しないが、前記２つのトランジスタ対して共通のドレイン（又はソース）接続を有する。図５ａ及び５ｂに図示されるように、２つのトランジスタに対するゲート接続は分離されることができるが、他の好ましい実施態様において、ゲート材料は両装置について単一の共通のゲート接続を提供するように拡張される。この態様において、この構造は、共通のゲート（制御）接続を有する直列に接続された電界効果トランジスタの対を有する図５ｃに示される回路を有する。これは、この装置の電源が切れたとき、隔離（絶縁）が増大するという利点を有する。

上記のこのタイプのトランジスタは、アクティブマトリックス電子発光ディスプレイ、特に、ＯＬＥＤ（有機発光ダイオード）ディスプレイに組み込まれ、トランジスタはより大きな駆動電流又は低い制御電圧を容易にするために及び／又は２重構造のための良好な隔離（絶縁）のために使用される。しかしながら、重要なことは、上記装置は、ディスプレイの領域上に非常に均一なゲート長を有するトランジスタの製造を可能にするということである。装置の均一性は、ＩＣの収縮の領域全体にわたって装置の大きさが収縮する集積回路とは異なり、例えば、開口率を上げるために駆動回路の大きさを減らす要望がある一方、ディスプレイにおいては全体の領域を同じ大きさ又は増大させる傾向にある。

ＯＬＥＤを使用して製造されたディスプレイはＬＣＤ及び他のフラットパネルディスプレイ技術に対して多くの利点を提供する。それらは明るく、カラフルで、（ＬＣＤに比較して）立ち上がりが早く、広い視野角を提供し、各種の基板上に製造するのに容易である。有機（有機金属を含む）ＬＥＤは、採用される材料に応じた色の範囲で、ポリマー、低分子化合物及びデンドリマーを含む材料を使用して製造され得る。ポリマー系有機ＬＥＤの例は、ＷＯ９０／１３１４８、ＷＯ９５／０６４００及びＷＯ９９／４８１６０に記載され、デンドリマー系材料の例はＷＯ９９／２１９３５及びＷＯ０２／０６７３４３に記載され、いわゆる低分子の例はＵＳ４，５３９，５０７に記載されている。

典型的なＯＬＥＤ装置は、有機材料の２層を含むが、そのうち１層は発光ポリマー（ＬＥＰ）、オリゴマー又は発光低分子量材料であり、他の層はポリチオフェン誘導体又はポリアニリン誘導体のような正孔輸送材料である。

有機ＬＥＤは基板上、画素のマトリックス中に積層され、単一又は複数色の画素ディスプレイを形成する。マルチカラーディスプレイは、赤、緑、及び青色発光画素の群を使用して構築される。いわゆるアクティブマトリックス（ＡＭ）ディスプレイは、記憶素子、通常、各画素に連結された上記のような蓄積容量及びトランジスタを有する。底面発光ディスプレイにおいては、光はアクティブマトリックス回路が形成される基板を通過して放射され、上面発光ディスプレイにおいては、光はディスプレイの正面に向かって放射され、アクティブマトリックス回路を回避する（例は、引用文献として組み込まれるＷＯ２００５／０７１７７１に記載されている）。ポリマー及び低分子アクティブマトリックスドライバーはＷＯ９９／４２９８３及びＥＰ０７１７４４６Ａにそれぞれ見出される（これも、引用文献として組み込まれる）。

図６ａは、基板１０２が各画素について、その上にＯＬＥＤ画素６１４が供給されるアクティブマトリックス駆動回路６５０を有する底面発光型ＯＬＥＤディスプレイ６００を示す。図６ｂはＩＴＯのようなアノード層６０６、例えば、スピンコート及びこれに続くパターニング、又はインクジェット系積層プロセス（例えば、ＥＰ０８８０３０３又はＷＯ２００５／０７６３８６）を使用した選択的積層によりバンク６１２によって規定されるウェル中に１又は２以上のＯＬＥＤ材料層６０８がその上に積層される例示のＯＬＥＤ構造の詳細を示す。ポリマー系ＯＬＥＤの場合、層６０８は正孔輸送層６０８ａと発光ポリマー（ＬＥＰ）電子発光層６０８ｂを含む。電子発光層は、例えば、ＰＰＶ（ポリ（ｐ−フェニレン））を含み、アノード層と電子発光層の正孔エネルギーレベルの整合を助ける正孔輸送層は、例えば、ＰＥＤＯＴ：ＰＳＳ（ポリスチレン−スルホネートがドープされたポリエチレン−ジオキシチオフェン）を含みうる。多層カソード６１０はＯＬＥＤ材料６０８を覆い、通常、より厚いアルミニウム層（上面発光体においては、カソード層はほぼ透明になるように十分に薄く保たれている）で覆われたカルシウム（電子エネルギーレベルの整合を改良するためにＬＥＰに隣接するフッ化バリウムのような材料層を選択的に伴う）のような低仕事関数金属を含む。カソード線の相互の電気的絶縁は分離体構造１０４（図示されない）に似たカソード分離体の使用によって達成されるか又は増大されうる。

出願人の出願であるＷＯ０３／０３８７９０から引用した図６ｃは、電流が制御されたアクティブマトリックス画素駆動回路６５０の例を示す。この回路において、ＯＬＥＤ６５２を貫通する電流はトランジスタ６５６ａ、ｂを使用して、（参照電流シンク６５４を使用して）ＯＬＥＤ駆動トランジスタ６５８のドレインソース電流を設定するために設定され、蓄積容量６６０のドレイン−ソース電流のために必要とされるドライバートランジスタゲート電圧を記憶する。したがって、ＯＬＥＤ６５２の輝度は、好ましくは調整可能であり、画素がアドレスされる電流である、参照電流シンクに流れ込む電流、Ｉｃｏｌによって決まる。加えて、他のスイッチングトランジスタ６６４が駆動トランジスタ６５８とＯＬＥＤ６５２の間に接続される。一般的に、１つの電流シンクが各列データ線に供給される。

この例において、ドライバー回路トランジスタ６５８は望まれるゲート電圧のための増大したドレイン−ソース電流のための上記の構造を有する。トランジスタ６５６ｂ及び６６４は同様の理由で上記される構造を有し、さらに絶縁性の改良のために、図５で示される一般的なタイプの２重装置として製造されてもよい。トランジスタ６５６ａは絶縁性の改良のために上記の構造を有することができる。

図７は、上記のトランジスタ構造を有利に組み込むことができるアクティブマトリックスＯＬＥＤディスプレイ７００の一部の上面からの図を示す。同じ上記の構成要素は同じ参照番号によって記載される。

上記構造のいくつかの好ましい実施態様は薄膜トランジスタの製造、特に電界効果型トランジスタに特に関連して記載されるが、当業者は、上記構造は、これに限定されずに、ダイオード、チリスターなどを含む他のタイプの電子装置を製造するために採用され得ることが分かる。当業者は、また、上記の実施態様のＴＦＴ構造において、ソース及びドレイン電極の名称は、分離体構造又は絶縁体が、例えば、ドレイン電極ではなくソース電極となるように交換され得ることが分かる。同様に、増強又は低減モードの装置が製造できる。

他の多くの有効な代替が生じ得ることは当業者に自明である。本発明は、記載される実施態様に限定されず、特許請求の範囲の精神及び範囲内の変更を含むことは当業者に明らかである。

１０２ 基板
１０４ 絶縁層
１０６ ソース電極
１０６ａ ソース電極の端部
１０８ ドレイン電極
１０８ａ ドレイン電極の端部
１１０ 有機薄膜トランジスタ材料
１１２ ゲート誘電体材料
６００ 底面発光ＯＬＥＤディスプレイ
６０６ アノード層
６０８ ＯＬＥＤ層
６１０ カソード層
６１２ バンク
６１４ ＯＬＥＤ画素
６５０ アクティブマトリックス画素駆動回路
６５２ ＯＬＥＤ
６５４ 参照電流シンク
６５６ａ 駆動トランジスタ
６５８ 駆動トランジスタ
６６０ 蓄積容量

Claims (6)

1. 基板上に有機薄膜トランジスタを製造する方法であって、
   前記基板上に分離層を積層する工程、
   前記分離層をパターニングしてソース−ドレイン分離体構造を規定する工程、
   前記ソース−ドレイン分離体構造を有する前記基板上に導電性材料を積層して、前記トランジスタのソース及びドレイン電極を規定する工程、
   前記ソース及びドレイン電極上に有機半導体材料を積層する工程、
   前記有機半導体材料上に誘電体材料を積層する工程、及び
   前記誘電体材料上に導電性材料を積層して前記トランジスタのゲート電極を提供する工程を含み
   前記ソース及びドレイン電極の一方は前記分離体構造上に第１の高さで形成され、前記ソース及びドレイン電極の他方はより低い第２の高さで基板上に形成され、
   前記分離体構造の高さは１０μｍ未満であり、
   前記分離層はフォトレジスト材料から形成され、前記分離層はフォトパターニングによってパターニングされ前記ソース−ドレイン分離体構造を形成し、
   前記ソース−ドレイン分離体構造はアンダーカット部を有し、前記ソース及びドレイン電極の前記他方が当該ソース−ドレイン分離体構造まで延びていないことを特徴とする方法。
2. 前記ソース及びドレイン電極を形成する前記導電性材料は蒸着又はスパッタリングによって積層される請求項１に記載の方法。
3. 前記ソース及びドレインを形成する工程は、前記分離体構造の端部の影（shadow）が電極端を規定するような角度で電極材料の方向性積層を行うことを含む請求項２に記載の方法。
4. 前記ソース及びドレイン電極を形成する前記導電性材料は金属元素を含む請求項１〜３のいずれかに記載の方法。
5. 前記ソース及びドレイン電極を形成する前記導電性材料は金属元素又はその合金から本質的になる請求項４に記載の方法。
6. 前記有機半導体材料、及び前記誘電体材料の少なくとも１つは溶媒中の溶質から積層される請求項１〜５のいずれかに記載の方法。