JP5588362B2 - プリント回路基板のための埋め込み過渡保護の実質的に連続する層 - Google Patents

Description

本発明は、プリント回路基板に関する。

本明細書では、プリント回路基板（Ｐｒｉｎｔｅｄｃｉｒｃｕｉｔ ｂｏａｒｄｓ）、バックプレーン、ミッドプレーン、プリント配線板（Ｐｒｉｎｔｅｄｗｉｒｉｎｇ ｂｏａｒｄｓ）、フレキシブル回路、リジッドフレキシブル回路、マルチチップモジュール（ＭＣＭ）、及びインターポーザなどを、集合的に「ＰＣＢ」と称する。
ビア構造は、典型的に、導電層の間にｚ軸方向（ＰＣＢのｘ−ｙ面に直交）の導電パスを形成する。ビアホールは、レーザドリル、メカニカルドリル、及び、フォト解像に基づく技術等（これらには限定されない）を含む様々の技術によって形成される。続いて、ビアホールは、部分的又は全体的に導電材料（通常は金属）によって充填又はコーティングされる。ＰＣＢ設計の当業者に知られているように、このようなビザ構造は、ブラインド、ベリード（充填式）、スルーホールとすることができ、また、導電層上にパッドを備えても備えなくてもよい。

プリント回路基板上の敏感な素子は、静電放電（ＥＳＤ）の過渡的な現象によって損傷を受けることがある。ＥＳＤは、例えば僅かのピコセコンドのうちに数十キロボルトのオーダーで急上昇することが特徴である。低いピーク電圧レベル及び遅い立ち上がり時間となる他の過渡現象も、プリント回路基板に損傷を与えることがある。例えば、電圧の突然の上昇は、接地不良のはんだごて又は電力スイッチングリレー、プリント回路基板に接続された通信回路への雷撃などによって生じる。本明細書で使用する「過渡」という用語は、ＥＳＤ事象だけでなく、直接又は間接的に電圧及び電流をプリント回路基板に生じさせ、そのような電圧及び電流の振幅がプリント回路基板上の電子部品の劣化及び不具合を引き起こす程に充分大きい、短時間の現象も包含する意である。

図１Ａは、導電保護リング１０４によって保護されたプリント回路基板１０２を示す概略図である。プリント回路基板（ＰＣＢ）１０２は、長さＬ及び幅Ｗを有している。図１Ａにおいて、（複数の）導電保護リング１０４（図１Ａではそのうちの一つが見える）がＰＣＢ１０２の各外側層の周辺に備えられ、一又は複数の分散した個々の過渡保護デバイスがＰＣＢ１０２に取り付けられる。各保護リング１４は、Ｉ／Ｏコネクタ１０６がＰＣＢ１０２に搭載される場所でシャーシ接地に接続される。典型的には、人がＰＣＢをピックアップする場合、まずはＰＣＢの周辺を触る。保護リング１０４をＰＣＢ１０２の周辺に沿って配置することにより、保護リング１０４は、望まれない過渡電流をシャーシ接地に向けてその流れを変える。このように、有害な電流がＰＣＢ１０２の過渡に敏感な素子に向かって流れないようにされている。しかしながら、保護リングはＰＣＢ１０２の内面１１２を保護することはできない。過渡保護の他の形態は、個々の過渡保護デバイスを使用することである。

分散型過渡保護デバイス１０８のような分散型の保護デバイスは、コネクタ１０６のような、ＰＣＢ１０２における信号及び／又は電力ラインがＰＣＢ１０２に入力される場所に、取り付けることができる。しかしながら、分散型過渡保護デバイスは、ＰＣＢ上の貴重な場所を使用する。例えば、米国特許第６，６５７，５３２号公報には、接地面と電気伝導体の間に配置された良質の誘電体ポリマー又はガラスの薄い層からなる分散型過剰電圧保護コンポーネントが開示されている。また、米国特許第６，６５７，５３２号公報には、可変電圧材料の複数の層を有する分散型過剰電圧保護コンポーネントも開示されている。分散型過渡保護デバイスの非限定的な他の例として、正温度抵抗特性ポリマー（ＰＰＴＣ）又は電圧可変誘電体材料（ＶＳＤＭ）が挙げられる。ヒューズのように、ＰＰＴＣは過剰電流の損傷から回路を保護するのに役立つ。しかしながら、分散型ＰＰＴＣデバイスは、ＰＣＢ上の貴重な場所を使用する。

過渡保護の他の形態として、例えば、ツェナーダイオードのようなオンチップ過渡保護デバイス１１０が挙げられる。しかしながら、このようなオンチップ過渡保護デバイスは、多くの過渡事象を効率的に消散させる程の充分な特性を持っていない。分散型及びオンチップ型の過渡保護デバイスのいずれもが、高速の用途においてこれらのデバイスを不適切にする過剰の固有の静電容量を持つことがしばしばある。分散型及びオンチップ型の双方の過渡保護デバイスの主な保護メカニズムは、望まれない過渡エネルギを熱に変換するものである。このように、過渡の大きな振幅及び／又は過渡の大きな振幅に繰り返して曝されるとオーバーヒートとなる傾向にあり、このことはデバイスの性能劣化を招くことになる。

図１Ｂは、図１ＡのＰＣＢ１０２の１Ｂに沿った断面１５０を示す。断面１５０は、ＰＣＢが材料の複数の層１６０を含むことを示す。また、断面１５０は、保護リング１０４、オンチップ過渡保護デバイス１１０、コネクタ１０６、及び、分散保護デバイス１０８を示している。

本発明のある実施形態では、電圧可変誘電体材料は、過渡保護材料として使用することができる。過去に、電圧可変誘電体材料は、導電性を持たせることができる絶縁基板を作成するために使用された。導電性のときに、電圧可変誘電体材料は、導電配線を作成するための電気めっきなどの電気化学プロセスに反応する。そのような方法が、米国特許第６，７９７，１４５号公報に開示されている。すなわち、米国特許第６，７９７，１４５号公報は、導電配線を作成するために伝導性にできる絶縁基板として電圧可変誘電体材料を使用する技術を開示している。
以上のことに鑑み、過渡保護の効果的な形態が必要とされている。

導電保護リングで保護されたプリント回路基板を示す図である。 図１ＡのＰＣＢ１０２の１Ｂに沿う断面図である。 過渡からの保護を必要とする回路の二つの接触領域の間のポリマー領域を示す図である。 埋め込み過渡保護材料により得られる電圧クランプを示すグラフである。 回路配線の一部と接触するために埋め込み過渡保護材料を使用することによる過渡からの回路配線の保護を示す図である。 埋め込み過渡保護材料によって保護されない領域の危険電圧レベル、及び、埋め込み過渡保護材料で保護された領域のクランプ電圧レベルを示すグラフである。 過渡保護材料層でコーティングされた導電材料層を示すブロック図である。 過渡保護材料コーティングされた導電箔が付着された硬化誘電体材料層を示すブロック図である。 一方の側に過渡保護材料層が付着され、他方の側に導電材料層が接着された誘電体材料層を示ブロック図である。 付着した過渡保護材料でコーティングされた二つの導電材料層の間に挟まれた硬化誘電体材料層を備える両面複合層を示すブロック図である。 過渡保護材料層でコーティングされ、過渡保護材料層でコーティングされた導電材料の対向する層に付着された導電層を示す図である。 過渡保護材料層でコーティングされた硬化誘電体材料層を示すブロック図である。 両面が過渡保護材料層でコーティングされた誘電体材料層を示すブロック図である。 ビアパッドを有するビアアンチパッドを渡る過渡保護領域を示すブロック図である。 図１２Ａの回路表現である。 過渡保護領域を示すブロック図である。 ビアパッドを有さないビアアンチパッドを渡る過渡保護領域を示すブロック図である。 図１４Ａの回路表現である。

（典型的な実施形態の概要）
ある典型的な実施形態では、集積過渡保護を備えるプリント回路基板（ＰＣＢ）は、ここで定義されるように埋め込み平坦過渡保護材料を有する少なくとも一つの基準面を含んだ複数の層を備えている。

そのような基準面を使用することの一つの利点は、基準面はヒートシンクとして機能し、これによりＰＣＢ上の敏感な電子素子の劣化を改善することである。

これら及び他の実施形態並びにここに開示された他の特徴は、以下の説明を読み複数の図面を参照することで、当業者にとって明らかとなる。
（詳細な説明）

幾つかの実施形態では、過渡保護は、平坦ポリマー層をＰＣＢ積層体内に配置することによって設けられる。そのような埋め込み平坦ポリマー材料を、ここでは過渡保護材料として称する。このような過渡保護材料は、ＰＣＢ積層体における他の材料の層に重ねられる形態の層であってもよい。過渡保護材料は、ポリイミド、エポキシ、シリコンゴム、又は他のポリマーのベース樹脂を含んでもよい。代替的に、詳しくは後述するように、過渡保護材料は、ＰＣＢ積層体の一又は複数の層、或いは、一又は複数の導電材料の層の上にコーティングすることができる。

幾つかの実施形態では、過渡保護材料の層は、ロール・トゥ・ロール処理によって連続的に、又は、分散ピース処理によって、導電箔の層にコーティングすることができる。次いで、過渡保護材料は、加熱処理又は他の硬化処理によって硬化される。ある実施形態では、過渡保護材料は、樹脂層で更にコーティングされる。樹脂層の非制限的な例として、エポキシ、シリコンゴム、又は他のポリマーが挙げられる。

コーティングされた導電箔は、一又は複数の非硬化誘電体材料の反対面にあるコーティング又は非コーティングの導電箔の他の片を用いることで、サンドイッチを形成するために用いられる。このサンドイッチの材料は、加熱及び加圧の下で一緒に結合され、コア層構造体を形成する。次いで、このコア層構造体は、標準のＰＣＢプロセスを用いて処理され、ここに述べる当業者によく知られた方法によって、図１２Ａ〜図１４Ｂに示す特性が得られる。誘電体材料は、エポキシ、ポリイミド、テフロン、又は他のポリマーを含むことができる。誘電体材料は、膜内が強化されてないもの、複数の合成物のファイバガラスで強化されたもの、或いは、様々な合成物のランダムファイバで強化されたものにすることができる。当業者に知られているように、そのようなコア層構造を形成するために他の方法を使用することができる。

他の実施形態によれば、導電箔にコーティングされた過渡保護材料は、エポキシ又はポリイミドのようなポリマーにすることができる。この導電箔は、コア層構造体を形成するために、コーティングされた又は非コーティングの他の導電箔に付着することができる。このようなコア層構造体は、ここで説明する当業者に知られた方法によって、図１２Ａ〜図１４Ｂに示す形態を得るために標準のＰＣＢプロセスを用いて処理することができる。

更なる実施形態によれば、過渡保護材料は、過渡保護材料が必要とされない、導電箔をパターニング及びエッチングした後のコア層構造体の領域から、機械的処理によって選択的に除去される。非制限的な例として、そのような処理にはレーザーアブレーション又はサンドブラスティングが含まれる。

ある実施形態において、コア構造体では、誘電体材料及び過渡保護材料の合計厚さは、約４ミル未満である。ある実施形態では、誘電体層の厚さは、約０．１ミル〜４ミルの範囲にある。誘電体材料及び過渡保護材料の合成体の一方の面の導電箔は、接地面であり、合成体の他方の面の導電箔は、電力面である。そして、コア層構造体は、過渡保護だけでなく埋め込み分散キャパシタンスの追加的な利点を有している。更なる利点は、電力導電層を接地導電層に近付けることによって、面インダクタンスを減少できることである。言い換えると、誘電体材料及び過渡保護材料が薄くなるにつれて、キャパシタンスが増加してインダクタンスが減少する。キャパシタンスを増加させてインダクタンスを減少させることで、より静かな電力分散システムが得られ、これは高い周波数でクリアな信号を実現できる。分散キャパシタなどの幾つかの素子をＰＣＢの表面から更に除去し、コスト削減を図ることができる。

この埋め込み平坦キャパシタで生成されたキャパシタンスの量は、過渡保護材料と合成体に用いられる誘電体の誘電率、電力−接地導電層ペアの平坦領域、及び、合成体の厚さに依存する。この構造体によって得られるキャパシタンスの合計は次のようにして計算される。
Ｃ＝０．２２４４ε_γＡ／ｄ
ここで、Ｃ＝静電容量（ピコファラド）、Ａ＝面積（スクエアインチ）、ε_γ＝比誘電率、ｄ＝誘電体の厚さ（インチ）である。

注意すべきは、ここで述べる導電材料の厚さ、樹脂及び過渡保護材料の種類、並びに、誘電体材料の強化又は非強化の有無は、過渡保護を有する埋め込み分散キャパシタにも適用されることである。

図２は、過渡からの保護が必要とされる回路の二つの接触領域ＡとＣの間のポリマー領域（過渡保護領域）を示す図である。図２において、シンボルＢは、埋め込み平坦過渡保護材料の領域を示す。図２において、領域Ａと領域Ｃは、過剰電流及び／又は過剰電圧からの保護を必要とする回路に過渡保護ポリマーが取り付けられた二つの接触領域を図式的に示す。領域Ａ，Ｂ，Ｃは、離散点というよりも所与のＰＣＢ積層体内の体積領域である。

ある実施形態では、多くの場合に、平坦過渡保護材料は、その材料が正及び負の双方の過渡をクランプ（電圧を規定のレベルに保つ）する特性を持つように、双方向に振舞う。図３は、平坦過渡保護材料によって提供される電圧クランピングを示すグラフである。双方向の保護を提供する平坦過渡保護材料の抵抗は、図３に示すように印加電圧に応答して変化する。

図３において、抵抗は曲線３０２の勾配で示される。急な勾配は、高い抵抗に対応する。同様に、ゆるい勾配は低い抵抗に対応する。通常の動作中、過渡保護領域にかかる電圧は低く、対応する抵抗は高い。しかしながら、過渡保護領域が高い過渡電圧事象に遭遇したとき、過渡保護ポリマー材料の抵抗は減少し、結果として更に大きな電流が過渡保護領域を通過できるようにする。過渡保護領域における抵抗の減少は、過渡電圧を安全なレベルにクランプする一方で、過渡電圧に関連する電流を近くの低インピーダンス基準平坦領域に向けることによって、過渡電圧のピークエクスカーションを制限する。当業者に知られているように、低インピーダンス基準平坦領域は、電力分散面、シャーシ接地面、アナログ接地面、又はデジタル接地面とすることができる。過渡保護材料と結合したそのような低インピーダンス基準領域は、ここでは基準面と称される。より詳しくは、そのような基準面は信号面を除外する。

非制限的な例として、平坦過渡保護領域のエリアは、導電配線を含むエリアよりも広く、基準面の下に位置する。

平坦過渡保護材料がＰＣＢに渡って分散しているとき、多くの保護点がＰＣＢに同時に取り込まれる。図４Ａは、回路の一部に接触するために埋め込み平坦過渡保護材料を用いた過渡からの回路の保護を示す図である。図４Ａは、ＰＣＢ領域４００、犠牲回路４０４、犠牲回路基準４０６、及び、埋め込み保護領域４０８を示す。説明のために、過渡電圧４０２が犠牲回路４０４においてＰＣＢ領域４００に入力されると仮定する。過渡保護領域４０８は、インターコネクトの中央で結合される。過渡保護領域４０８が過渡電圧４０２に晒されるとき、過渡保護領域４０８はピーク電圧を安全レベルにクランプするように作動する。過渡電圧３０２に起因する過度の高レベル電流は、電力面又は接地面等となり得る犠牲回路基準に短絡される。言い換えると、過度の電流は基準面に向けられる。

図４Ｂは、埋め込み過渡保護材料で保護されていない領域の非安全電圧レベル、及び、埋め込み過渡保護材料で保護された領域のクランプ電圧レベルを示すグラフである。図４Ｂは、縦軸４０９ａが電圧を示し、横軸４０９ｂが電流を示すグラフである。図４Ａの過渡電圧４０２のような過渡電圧がＰＣＢに入力されると、電圧レベルは非安全レベル４１０になる。しかしながら、過渡電圧が図４Ａの過渡保護領域４０８のような過渡保護領域に遭遇するとき、電圧は安全レベル４１２にクランプされる。

ＰＣＢにおける過渡保護材料の使用は、二つの重要な側面を含む。第一に、過渡保護材料は、最適には、ＰＣＢ積層体内に配置される必要がある。第二に、ポリマーが取り込まれたコア積層体を回路に接続するために使用される導電配線及びビア形状が追加されなければならない。

ある実施形態では、平坦過渡保護材料を異なる材料と積層させ、ＰＣＢ積層体を形成するのに役立つ積層体及びコア（合成体）を形成してもよい。図５〜図１１は、平坦過渡保護材料の少なくとも一つの層を含む様々な構造を示す。

図５〜図１１に示された構造体の製造技術は、シングル及びシーケンス積層積上げ製造技術を含む。しかしながら、その技術は実装によって異なる。例えば、過渡保護材料は導電材料又は誘電体材料の層に、ローラーコーティング、スクリーン印刷、リップコーティング、スロットコーティング、カーテンコーティング、ペイント、又はスプレーされる。導電材料層は、連続層としてロール・トゥ・ロールの形式、又は、分散ピースの形式で処理することができる。更に、導電材料層は、過渡保護材料によってコーティングし、次いで、そのコーティングされた導電層を誘電体材料にプレスし、加熱及び加圧処理を施すことで、他の構造体に結合される。誘電体材料の非制限激な例としては、Ｂステージ材料がある。

図５は、過渡保護材料層でコーティングされた導電材料層を示すブロック図である。図５は、過渡保護材料５０４の液体プレカーサでコーティングされた銅箔５０２を示す。液体プレカーサは一旦コーティングされた後に、硬化される。ある実施形態では、図５に示す構造体が更に前述の基板に結合されたときに、硬化処理が実施されるようにする。ある実施形態では、過渡保護材料は、リセット可能の正温度抵抗特性ポリマー（ＰＰＴＣ）又は電圧可変誘電体材料（ＶＳＤＭ）に基づいた非線形ポリマーとすることができる。ある実施形態では、ＰＰＴＣポリマーは、高速信号線で回路に過渡保護を提供するために比較的低い固有キャパシタンスを持つ。過渡保護材料層５０４は、上述の様々な技術によって、導電材料の層又は銅箔に追加することができる。

図６は、硬化された又は非硬化の誘電体材料層に結合された過渡保護材料層でコーティングされた導電材料層を含む片面コンポジット層を示すブロック図である。図６の構造体は、銅箔などの導電材料層６０２を一つの表面の過渡保護材料層６０４でコーティングすることによって得られる。得られる構造体は、加熱及び加圧することで、誘電体材料層６０６に積層される。

図７は、過渡保護材料の一つの層を有する両面コンポジット層を示すブロック図である。図７の構造体は、過渡保護材料層７０４でコーティングされた、銅箔などの導電材料層７０２で形成されている。得られた構造体は、誘電体材料の一又は複数の硬化又は未硬化の層からなる誘電体材料層７０６の一つの表面に積層される。該誘電体材料の他の面に、非コーティングの他の導電材料層７０８が積層される。ある実施形態では、図７の構造体を形成するための上述の処理は、同時に実行される。

図８は、結合された過渡保護材料でコーティングされた二つ導電材料層の間に挟まれた硬化誘電体材料層を含む両面コンポジット層を示すブロック図である。図８の構造体は、過渡保護材料層８０４でコーティングされた銅箔などの導電材料層８０２と、過渡保護材料層８０８でコーティングされた他の導電材料層８０６との間に、誘電体材料８１０を挟むことで形成される。異なるコーティング導電箔上の過渡保護材料は、一又は複数の硬化又は非硬化の誘電体材料層から構成することができる。得られたサンドイッチ構造体は加熱及び加圧される。ある実施形態では、図８の構造体を形成するための上述の処理は、同時に実行することができる。

図９は、過渡保護材料でコーティングされた他の導電材料層に結合されると共に、過渡保護材料でコーティングされた導電材料層を示すブロック図である。図９の構造体は、図５の二つの構造体５０２，５０４を結合することによって形成されている。言い換えると、該構造体は、過渡保護材料９０４でコーティングされた導電体材料層９０２を含み、該層９０２は、過渡保護材料層９０８でコーティングされた導電材料層９０６に結合されている。ある実施形態では、図９の構造体を形成するための上述の処理は同時に行われる。

図１０は、過渡保護材料層に付加された硬化誘電体材料層を示すブロック図である。図１０は、誘電体材料層１００２と、過渡保護材料層１００４を示す。過渡保護材料層は、上記の様々な技術によって誘電体材料層に付加される。この構造体から、導電材料層が誘電体材料層の表面に結合された場合に、他の構造体を得ることができる。得られる構造体は、図６及び図７に示された構造体に類似する。

図１１は、両面が過渡保護材料層でコーティングされた誘電体材料層を示すブロック図である。図１１の構造体は、誘電体材料１１０２の両面（上面、底面）が過渡保護材料１１０４，１１０６でコーティングされている点を除き、図１０に示す構造体に類似する。過渡保護材料の各層は、上述の様々な技術によって誘電体材料層に付加することができる。この構造体から、コーティングされた誘電体材料層の両面に導電材料層が結合されたときに、他の構造を形成することができる。得られた構造体は、図９に示す構造体に類似する。

図１２Ａは、ビアパッドを有するビアアンチパッドを渡る過渡保護領域を示すブロック図である。図１２Ａは、ビアストラクチャ１２０６（又はビアバレル）のアンチパッド領域１２０４とビアパッド１２０８を掛け渡す過渡保護領域１２０２の断面を示す。図１２Ａは、誘電体領域１２１０、並びに、過渡保護材料がビアパッド１２０８及び導電材料１２１２にそれぞれ接触する接触領域Ａ及びＣを示す。このような構造体は、保護されるべき回路の導電部分がＰＣＢ積層体の層間に配される様々な回路トポロジーのための過渡保護を提供するために使用される。ビアパッド及び対応するアンチパッドは、多角形にすることができ、また、非制限的な例として正方形、円形、又は楕円形を含む。ＰＣＢを貫通するビア構造体が過渡保護領域に接触するため、この方法で構成された如何なるビア構造体も過渡保護領域によって保護することができる。

図１２Ｂは、導電領域１２１２と接するビアパッド１２０８、及び、ビアパッド１２０８を導電領域１２１２に接続する過渡保護材料１２０２の対応する位置を示す図１２Ａの回路図である。

図１３は、過渡保護領域を示すブロック図である。特に、図１３は、隣接する誘電体層１３０６の上の二つの導電体層１３０４，１３０８の二つのセクションＡ，Ｃに渡って積層された過渡保護ポリマー層１３０２を含む過渡保護領域の断面を示す。図１３の構造体は、二つの導電領域が互いに隣接し非導電領域で分離された基準面トポロジーに、様々な回路のための過渡保護を提供する。制限的ではない例には、基準平坦層、及び、互いに近接する異なる電圧ポテンシャルの基準面に埋め込まれた伝送ライン構造が含まれる。他の非制限的な例には、スロットライン、コプレナー導波管、エッジカップルド・デファレンシャル・ペア・トランスミッションライン、並びに、基準面の異なる接地及び電力の領域を分離させる非導電領域のモートが含まれる。

図１４Ａは、ビアパッドを有さないビアアンチパッドを渡る過渡保護領域を示すブロック図である。図１４Ａは、ビアパッドを有さないビア構造体１４０６のアンチパッド領域１４０４を掛け渡す過渡保護領域１４０２の断面を示す。図１４Ａは、誘電体領域１４０８、並びに、過渡保護材料がビア構造体１４０６及び導電材料１４１２にそれぞれ接触する接触領域Ａ，Ｃを示す。そのような構造体は、非機能的なパッドが設けられていない回路のための過渡保護を提供するために用いられる。アンチパッドは、多角形にすることができ、また、非制限的な例として正方形、円形、又は楕円形を含む。上述のように、ビアパッドが無くても、ＰＣＢを貫通するビア構造体が過渡保護領域に接触するため、この方法で構成された如何なるビア構造体も過渡保護領域によって保護することができる。

図１４Ｂは、導電領域１４１２と接するビア構造体１４０６、及び、ビア構造体１４０６を導電領域１４１２に接続する過渡保護材料１４０２の対応する位置を示す図１４Ａの回路図である。

以上のように、本発明の実施形態を、態様ごとに異なり得る様々な具体的詳細を参照して説明した。明細書及び図面は、制限的な意味ではなく例示として扱われるべきである。

なお、以上に説明した本発明の実施形態は、以下に記載するものである。
（１）
集積過渡保護を備えたプリント回路基板であって、
長さ、幅、及び、断面領域を持った複数の層を有し、
前記複数の層は、少なくとも一つの信号領域、及び、少なくとも一つの基準面を備えており、
前記少なくとも一つの基準面は、過渡保護材料を含むプリント回路基板。
（２）
前記過渡保護材料は、導電材料と導電ビアバレルのセクションとの間の領域を接続し、前記導電材料と前記導電ビアバレルのセクションとは、前記少なくとも一つの基準面上に設けられている上記１記載の集積過渡保護を備えたプリント回路基板。
（３）
前記過渡保護材料は、導電材料と少なくとも一つのビアパッドとの間の非導電領域を接続し、前記導電材料と前記ビアパッドとは、前記少なくとも一つの基準面上に設けられている上記１記載の集積過渡保護を備えたプリント回路基板。
（４）
非導電領域は、正方形、円、楕円形、及び、多角形のうちのいずれか一つを含む上記３記載の集積過渡保護を備えたプリント回路基板。
（５）
過渡保護材料でコーティングされた少なくとも一つの導電材料層を含む上記１記載の集積過渡保護を備えたプリント回路基板。
（６）
過渡保護材料でコーティングされた前記少なくとも一つの導電材料層は、少なくとも一つの誘電体材料層の少なくとも一つの表面に付着されている上記５記載の集積過渡保護を備えたプリント回路基板。
（７）
前記少なくとも一つの誘電体材料層の厚さは、０．３ミル〜８０ミルの範囲にある上記６記載の集積過渡保護を備えたプリント回路基板。
（８）
前記少なくとも一つの導電材料層の厚さは、０．１ミル〜４ミルの範囲にある上記６記載の集積過渡保護を備えたプリント回路基板。
（９）
前記導電材料は、銅を含む上記５記載の集積過渡保護を備えたプリント回路基板。
（１０）
前記少なくとも一つの導電材料層は、０．１ミル〜１０ミルの範囲にある上記５記載の集積過渡保護を備えたプリント回路基板。
（１１）
前記過渡保護材料は、電圧可変誘電体材料、並びに、過剰電流及び過剰電圧の少なくとも一つに対して保護する特性を持ったリセット可能な非線形ポリマーの少なくとも一つを備える上記１記載の集積過渡保護を備えたプリント回路基板。
（１２）
前記過渡保護材料は、電圧の正及び負の両方の過渡をクランプするために、双方向に振舞う上記１記載の集積過渡保護を備えたプリント回路基板。
（１３）
前記少なくとも一つの基準面は、前記過渡保護材料と接触する導電材料を含む上記１記載の集積過渡保護を備えたプリント回路基板。
（１４）
ＰＣＢの製造に用いられるコア層構造体を製造する方法であって、
第１の導電箔層を用いるステップと、
前記導電箔の一つの表面に、過渡保護材料層をコーティングするステップと、
Ｂステージ誘電体材料の一又は複数の層を用い、前記コーティングされた前記第１の導電箔層を前記Ｂステージ誘電体材料の一又は複数の層の一つの面の上に付着させるステップであって、その反対の面に第２の導電箔層が設けられているステップと、
を含む方法。
（１５）
ＰＣＢの製造に用いられるコア層構造体を製造する方法であって、
上面及び底面を有する導電材料層を用いるステップと、
過渡保護材料層を、前記上面及び前記底面の一方にコーティングするステップと、
を含む方法。
（１６）
前記コア層構造体を形成するために、前記コーティングされた導電材料を誘電体材料層の少なくとも一つの表面に付着させるステップを更に含む上記１５記載の方法。
（１７）
前記誘電体材料層は、エポキシ、ポリイミド、テフロン、及び如何なる非導電ポリマーのいずれか一つで形成されている上記１６記載の方法。
（１８）
前記誘電体材料層は、非強化膜である上記１６記載の方法。
（１９）
前記誘電体材料層は、複数の構成成分を持つファイバガラス材料で強化されている上記１６記載の方法。
（２０）
前記誘電体材料層は、複数の構成成分を持つランダムファイバで強化されている上記１６記載の方法。
（２１）
前記コア層構造体をＰＣＢ積層体に重ねるステップを更に含む上記１６記載の方法。
（２２）
前記誘電体材料層は、樹脂でコーティングされている上記１５記載の方法。
（２３）
前記樹脂は、ポリイミド及びエポキシポリマーの何れかである上記２２記載の方法。
（２４）
前記過渡保護材料層の露出領域は、機械的処理で除去される上記１５記載の方法。
（２５）
集積過渡保護を有するシステムであって、
長さ、幅、及び、断面領域を有する多層プリント回路基板と、
前記多層プリント回路基板における一又は複数の層の上に配された複数の電気素子と、を備えており、
前記多層プリント回路基板は、少なくとも一つの信号領域、及び、少なくとも一つの基準面を備えており、
前記少なくとも一つの基準面は、過渡保護材料を含むシステム。
（２６）
集積過渡保護を有するプリント回路基板を製造する方法であって、
少なくとも一つの信号領域及び少なくとも一つの基準面を有する多層を用いて、前記プリント回路基板を製造するステップと、
過渡保護材料及び少なくとも一つの導電材料の層を用いて前記少なくとも一つの基準面を形成するステップと、
を含む方法。
（２７）
前記過渡保護材料は、電流及び電圧の少なくとも一つの正及び負の両方の過渡をクランプするために、双方向に振舞う上記２６記載の方法。
（２８）
集積過渡保護を有する平坦分散キャパシタンス構造体であって、
長さ、幅、及び断面領域を有する多層を備え、
前記多層は、少なくとも一つのサブ合成構造体を含み、
前記サブ合成構造体は、過渡保護材料及び導電材料の少なくとも二つの層を有すると共に、少なくとも１００ピコファラド・パー・スクエアインチのキャパシタンスを持つ平坦分散キャパシタンス構造体。
（２９）
０．１ミル〜４ミルの範囲の厚さを有する誘電体材料の少なくとも一つの層を更に含む上記２８記載の平坦分散キャパシタンス構造体。
（３０）
集積過渡保護を有するシステムであって、
長さ、幅、及び、断面領域を有する多層平坦分散キャパシタンス構造体と、
前記多層平坦分散キャパシタンス構造体における一又は複数の層の上に配された複数の電気素子と、を備えており、
前記多層平坦分散キャパシタンス構造体は、少なくとも一つのサブ合成構造体を含み、
前記サブ合成構造体は、過渡保護材料及び導電材料の少なくとも二つの層を有すると共に、少なくとも１００ピコファラド・パー・スクエアインチのキャパシタンスを持つシステム。
（３１）
０．１ミル〜４ミルの範囲の厚さを有する少なくとも一つの誘電体材料層を更に含む上記３０記載のシステム。

１０２…プリント回路基板、１０４…導電保護リング、１０６…コネクタ、１０８…分散型過渡保護デバイス、１１０…オンチップ過渡保護デバイス、３０２…過渡電圧、４０２…過渡電圧、４０４…犠牲回路、４０６…犠牲回路基準、４０８…過渡保護領域、４１０…非安全レベル、４１２…安全レベル、５０２…銅箔、５０４…過渡保護材料層、６０２…導電材料層、６０４…過渡保護材料層、６０６…誘電体材料層、７０２…導電材料層、７０４…過渡保護材料層、７０６…誘電体材料層、７０８…導電材料層、８０２…導電材料層、８０４…過渡保護材料層、８０６…導電材料層、８０８…過渡保護材料層、８１０…誘電体材料層、１２０２…過渡保護領域、１２０４…アンチパッド領域、１２０６…ビアストラクチャ、１２０８…ビアパッド、１２１０…誘電体領域、１２１２…導電領域、１３０２…過渡保護ポリマー層、１３０４，１３０８…導電体層、１３０６…誘電体層、１４０２…過渡保護領域、１４０４…アンチパッド領域、１４０６…ビア構造体、１４０８…誘電体領域、１４１２…導電領域。

Claims (13)

1. 信号面、電力面および接地面を含む複数の層（１２１２、１２０２、１２１０）と、
   直接にまたはビアパッド（１２０８）を介して前記信号面、電力面および接地面の少なくとも１つに接続する導電ビアバレル（１２０６）を有するビア構造と、
   前記信号面、電力面および接地面から選択された面の部分に選択的に堆積される過渡保護材料（１２０２）と、を備え、
   前記選択的に配置された過渡保護材料（１２０２）は、前記選択された面の導電材料と、前記ビアバレル（１２０６）またはビアパッド（１２０８）のいずれか一方とに接触して、その間の領域（１２０４）を掛け渡し、
   前記過渡保護材料は、前記ビア構造を通過して延びる放電経路の一部である内部の層を形成し、
   前記過渡保護材料の少なくとも一部分は、誘電体層（１２１０）上に形成されている、
   プリント回路基板。
2. 前記過渡保護材料は、電圧可変誘電体材料、および、過剰電圧および過剰電流の少なくとも１つに対して保護する特性を持ったポリマーの少なくとも１つを備える、請求項１に記載のプリント回路基板。
3. 前記過渡保護材料は、電流または電圧の正および負の両方の過渡をクランプするために双方向に振舞う、請求項１に記載のプリント回路基板。
4. 前記ビア構造は前記ビアパッドを備え、前記導電材料および前記ビアパッドが前記選択された面に配置される、請求項１に記載のプリント回路基板。
5. 前記ビア構造は前記導電ビアバレルのみを備える、請求項１に記載のプリント回路基板。
6. 複数の層を有するプリント回路基板を備えるシステムであって、
   前記複数の層を有するプリント回路基板は、
   少なくとも１つの信号面、少なくとも１つの電力面、および少なくとも１つの接地面を含む複数の層（１２１２、１２０２、１２１０）と、
   直接にまたはビアパッド（１２０８）を介して前記信号面、電力面および接地面の少なくとも１つに接続する導電ビアバレル（１２０６）を有するビア構造と、
   前記複数の層（１２１２、１２０２、１２１０）上の複数の電気素子と、
   前記信号面、電力面および接地面から選択された領域（１２０４）の部分に選択的に配置される過渡保護材料（１２０２）と、を備え、
   前記選択的に配置された過渡保護材料（１２０２）は、前記選択された領域（１２０４）の導電材料（１２１２）と、前記ビアパッド（１２０８）または導電ビアバレル（１２０６）のいずれか一方とに接触して、その間を掛け渡し、
   前記過渡保護材料（１２０２）は、前記ビア構造を通過して延びる放電経路の一部である内部の層を形成し、
   前記過渡保護材料の少なくとも一部分は、誘電体層（１２１０）上に形成されている、
   システム。
7. 前記過渡保護材料は、電圧可変誘電体材料、および、過剰電圧および過剰電流の少なくとも１つに対して保護する特性を持ったポリマーの少なくとも１つを備える、請求項６に記載のシステム。
8. ビア構造、および導電材料層（１２１２）を含む少なくとも１つの電力面または接地面、および誘電体材料層を含む、積層された複数の層と、
   前記導電材料層（１２１２）を覆い且つ少なくとも１の誘電体材料層（１２１０）の少なくとも１つの表面に接着された過渡保護材料層（１２０２）と、を備え、
   前記過渡保護材料層（１２０２）は、前記積層された複数の層の少なくとも２つの層を横切る電気経路に沿って、電圧および／または電流の急な変化を放電するための、前記ビア構造を通過して延びる過渡保護放電経路の一部である内部の層を形成する、過渡保護材料層（１２０２）と、
   を備えるプリント回路基板。
9. 前記少なくとも１つの誘電体材料層の厚さは０．３ミル〜８０ミルの範囲にある、請求項８に記載のプリント回路基板。
10. 前記少なくとも１つの誘電体材料層の厚さは０．１ミル〜４ミルの範囲にある、請求項８に記載のプリント回路基板。
11. 前記導電材料層の厚さは０．１ミル〜１０ミルの範囲にある、請求項８に記載のプリント回路基板。
12. ビア構造、および少なくとも１つの電力面または接地面を含む、積層された複数の層（１２１２、１２０２、１２１０）と、
    前記積層された複数の層の少なくとも２つの層の一部に配置されるサブ合成構造体と、を備え、
    前記サブ合成構造体は、過渡保護材料層（１３０２）および少なくとも２つの導電材料層（１３０４、１３０８）を含み、少なくとも１００ピコファラド・パー・スクエアインチのキャパシタンスを有し、
    前記過渡保護材料層（１３０２）は、前記少なくとも２つの導電材料層（１３０４、１３０８）の間の電圧および／または電流の急な変化を放電するための、前記ビア構造を通過して延びる過渡保護放電経路の一部である内部の層を形成し、
    前記過渡保護材料の少なくとも一部分は、誘電体層（１３０６）上に形成されている、
    回路基板。
13. ０．１ミル〜４ミルの範囲の厚さを有する少なくとも一つの誘電体材料層を更に含む、請求項１２に記載の回路基板。

Images