TWI569392B - 凹槽式載板製造方法 - Google Patents
凹槽式載板製造方法 Download PDFInfo
- Publication number
- TWI569392B TWI569392B TW103136137A TW103136137A TWI569392B TW I569392 B TWI569392 B TW I569392B TW 103136137 A TW103136137 A TW 103136137A TW 103136137 A TW103136137 A TW 103136137A TW I569392 B TWI569392 B TW I569392B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal
- film
- metal block
- patterned
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Description
本發明是有關於一種晶片封裝技術,且特別是有關於一種應用立體晶片封裝技術的凹槽式載板製造方法。
立體晶片封裝技術(或稱3D IC封裝技術)是最近幾年相當熱門而新興的技術領域,其主要是利用立體堆疊的方式來封裝晶片。在一種常見立體晶片封裝技術中,在將晶片安裝至封裝載板以後,將封裝載板相互堆疊,使得晶片存在於兩封裝載板之間。由於位在兩封裝載板之間的晶片不可避免地具有特定厚度,所以封裝載板之間的接點的長度必須大於晶片的厚度,這增加了製造上的難度。因此,對應的作法是在封裝載板之間加入一中介板來傳遞訊號,並在中介板的底部形成凹槽,以容納下方的晶片。或者,也可在封裝載板的底部形成凹槽,以容納下方的晶片。
本發明提供一種凹槽式載板製造方法,用以製造凹槽式載板。
本發明的一種凹槽式載板製造方法,包括下列步驟。提供一薄膜。將一金屬塊固定至薄膜。將一纖維預浸片層壓在薄膜及金屬塊上,使得金屬塊嵌入纖維預浸片。固化纖維預浸片,使得纖維預浸片構成一介電層。介電層具有一第一面及相對於第一面的一第二面。金屬塊從第二面嵌入介電層。移除薄膜,以暴露出金屬塊及介電層的第二面。形成多個導電通孔、一第一增層線路結構及一第二增層線路結構。各導電通孔穿過介電層、第一增層線路結構在介電層的第一面上,且第二增層線路結構在介電層的第二面上並暴露出金屬塊。從介電層的第二面移除金屬塊,以在介電層的第二面形成一凹槽。
基於上述,在本發明中,由於金屬塊是預先製作完成後固定至薄膜,所以金屬塊的共面性良好並可提高生產速率。此外,由於薄膜本身的應力較小,使得將薄膜移除所產生的應力較小,因而降低板彎翹的情形。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
102‧‧‧薄膜
104‧‧‧金屬塊
106‧‧‧纖維預浸片
107‧‧‧介電層
107a‧‧‧第一面
107b‧‧‧第二面
107c‧‧‧貫孔
107d‧‧‧凹槽
108‧‧‧第一金屬層
109‧‧‧第一圖案化金屬層
110‧‧‧第二金屬層
111‧‧‧第二圖案化金屬層
112‧‧‧第一圖案化罩幕
114‧‧‧第二圖案化罩幕
116‧‧‧第一圖案化導電層
118‧‧‧第二圖案化導電層
120‧‧‧第一線路層
122‧‧‧第二線路層
124‧‧‧導電通孔
126‧‧‧第一防銲層
128‧‧‧第二防銲層
130‧‧‧第一增層線路結構
132‧‧‧第二增層線路結構
134‧‧‧凹槽式載板
200、200a‧‧‧立體晶片封裝結構
210‧‧‧晶片
220‧‧‧封裝載板
圖1A至圖1J繪示本發明一實施例的一種凹槽式載板製造方法。
圖2A是圖1J的凹槽式載板應用於一種立體晶片封裝結構的示意圖。
圖2B是圖1J的凹槽式載板應用於另一種立體晶片封裝結構的示意圖。
請參考圖1A,依照本實施例的凹槽式載板製造方法,首先提供一薄膜102。薄膜102的材質可包括聚醯亞胺(Polyimide,簡稱PI)。接著,請參考圖1B,將一金屬塊104(例如銅塊)固定至薄膜102。在本實施例中,可以黏著方式將金屬塊104固定至薄膜102。舉例而言,薄膜102本身具有黏性,用以黏著金屬塊104。此外,金屬塊104可利用大範圍的電鍍方式或機械延壓的方式製作,故有助於提升金屬塊104的共面性。
請參考圖1B,將一纖維預浸片106(prepreg)層壓在薄膜102及金屬塊104上,使得金屬塊104嵌入纖維預浸片106。纖維預浸片106是一種利用絕緣紙、玻璃纖維布或其他纖維材料經樹脂含浸的黏合片。
請參考圖1C,固化纖維預浸片106,使得纖維預浸片106構成一介電層107。具體而言,可藉由加熱來固化纖維預浸片106以構成介電層107。介電層107具有一第一面107a及相對於第一
面107a的一第二面107b,且金屬塊104從第二面107b嵌入介電層107。在本實施例中,同時將一第一金屬層108與纖維預浸片106層壓在薄膜102及金屬塊104上。在固化纖維預浸片106成為介電層107以後,第一金屬層108配置在介電層107的第一面107a。
請參考圖1D,移除圖1C的薄膜102,以暴露出金屬塊104及介電層107的第二面107b。
請參考圖1E至圖1I,在移除薄膜102之後,可形成穿過介電層107的多個導電通孔124、在介電層107的第一面107a的一第一增層線路結構130及在介電層107的第一面107b的一第二增層線路結構132。最後,如圖1J所示,從介電層107的第二面107b移除金屬塊104,以在介電層107的第二面107b形成一凹槽,因而完成一凹槽式載板134。
下文將詳細說明如何形成導電通孔124、第一增層線路結構130及第二增層線路結構132。
請參考圖1E,在移除薄膜102以後,壓合一第二金屬層110在介電層107的第二面107b。接著,請參考圖1F,形成多個貫孔107c穿過第一介電層107、第一金屬層108及第二金屬層110。這些貫孔107c可利用雷射鑽孔來形成。
請參考圖1G,在第一金屬層108及第二金屬層110上分別形成一第一圖案化罩幕112及一第二圖案化罩幕114。接著,以第一圖案化罩幕112及第二圖案化罩幕114為電鍍罩幕進行電鍍,以在第一金屬層108上、在第二金屬層110上及在這些貫孔
107c內分別形成一第一圖案化導電層116、一第二圖案化導電層118及這些導電通孔124。
請參考圖1H,移除第一圖案化罩幕112及第二圖案化罩幕114。接著,圖案化第一金屬層108及第二金屬層110,以分別構成一第一圖案化金屬層109及一第二圖案化金屬層111。第一圖案化導電層116及第一圖案化金屬層109構成一第一線路層120,第二圖案化導電層118及第二圖案化金屬層111構成一第二線路層122。
在一實施例中,可在第一金屬層108及第二金屬層110上分別形成一金屬層(例如2~3微米的鎳層)作為蝕刻罩幕進行蝕刻,以圖案化第一金屬層108及第二金屬層110,以分別構成第一圖案化金屬層109及第二圖案化金屬層111。之後,將前述金屬層(即鎳層)以蝕刻的方式移除。在另一實施例中,第一金屬層108及第二金屬層110的本身是很薄的金屬層(例如2~4微米的銅層),而第一圖案化導電層116及第二圖案化金屬層118相對於第一金屬層108及第二金屬層110是較厚的金屬層(例如16~22微米的銅層),故可利用微蝕刻(flash etching)移除第一金屬層108及第二金屬層110被第一圖案化導電層116及第二圖案化金屬層118所分別暴露的部分,因而圖案化第一金屬層108及第二金屬層110,以分別構成第一圖案化金屬層109及第二圖案化金屬層111。
請參考圖1I,形成一第一防銲層126及一第二防銲層128。第一防銲層126覆蓋在介電層107的第一面107a及第一線
路層120上,並暴露出局部的第一線路層120。第二防銲層128覆蓋在介電層107的第二面107b及第二線路層122上,並暴露出局部的第二線路層122及金屬塊104。在本實施例中,第一增層線路結構130包括第一線路層120及第一防銲層126,且第二增層線路結構132包括第二線路層122及第二防銲層128。
然而,在其他未繪示的實施例中,第一增層線路結構或第二增層線路結構亦可包括多個圖案化導電層、至少一介電層及多個導電孔。這些圖案化導電層與介電層交錯疊合,且這些導電孔穿過介電層而連接兩個圖案化導電層。
請參考圖2A,圖1J的實施例的凹槽式載板134可應用於一立體晶片封裝結構200。在立體晶片封裝結構200中,兩個晶片210分別安裝在兩個封裝載板220上,而凹槽式載板134則作為一中介板(interposer)設置在這兩個封裝載板220之間。下方的晶片210可位於凹槽式載板134的凹槽107d內,故可降低立體晶片封裝結構200的整體厚度。
請參考圖2B,圖1J的實施例的凹槽式載板134亦可應用於一立體晶片封裝結構200a。在立體晶片封裝結構200a中,凹槽式載板134亦可作為一封裝載板,其上可安裝晶片210,並可直接連接下方的封裝載板220。同樣地,下方的晶片210可位於凹槽式載板134的凹槽107d內,故可降低立體晶片封裝結構200a的整體厚度。
綜上所述,在本發明中,由於金屬塊是預先製作完成後
固定至薄膜,所以金屬塊的共面性良好並可提高生產速率。此外,由於薄膜本身的應力較小,使得將薄膜移除所產生的應力較小,因而降低板彎翹的情形。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
107‧‧‧介電層
107a‧‧‧第一面
107b‧‧‧第二面
107d‧‧‧凹槽
120‧‧‧第一線路層
122‧‧‧第二線路層
124‧‧‧導電通孔
126‧‧‧第一防銲層
128‧‧‧第二防銲層
130‧‧‧第一增層線路結構
132‧‧‧第二增層線路結構
134‧‧‧凹槽式載板
Claims (9)
- 一種凹槽式載板製造方法,包括:提供一薄膜;將一金屬塊固定至該薄膜;將一纖維預浸片層壓在該薄膜及該金屬塊上,使得該金屬塊嵌入該纖維預浸片;固化該纖維預浸片,使得該纖維預浸片構成一介電層,其中該介電層具有一第一面及相對於該第一面的一第二面,且該金屬塊從該第二面嵌入該介電層;移除該薄膜,以暴露出該金屬塊及該介電層的該第二面;形成多個導電通孔、一第一增層線路結構及一第二增層線路結構,其中各導電通孔穿過該介電層、該第一增層線路結構在該介電層的該第一面上,且該第二增層線路結構在該介電層的該第二面上並暴露出該金屬塊;以及從該介電層的該第二面移除該金屬塊,以在該介電層的該第二面形成一凹槽。
- 如申請專利範圍第1項所述的凹槽式載板製造方法,其中該薄膜的材質包括聚醯亞胺。
- 如申請專利範圍第1項所述的凹槽式載板製造方法,其中在將該金屬塊固定至該薄膜的步驟中,以黏著方式將該金屬塊固定至該薄膜。
- 如申請專利範圍第3項所述的凹槽式載板製造方法,其中 該薄膜具有黏性,以黏著該金屬塊。
- 如申請專利範圍第1項所述的凹槽式載板製造方法,其中在將該金屬塊固定至該薄膜的步驟中,該金屬塊的材質包括銅。
- 如申請專利範圍第1項所述的凹槽式載板製造方法,其中在移除該金屬塊的步驟中,採用蝕刻來移除該金屬塊。
- 如申請專利範圍第1項所述的凹槽式載板製造方法,其中在將該纖維預浸片層壓在該薄膜及該金屬塊上的步驟中,同時將一第一金屬層及該纖維預浸片層壓在該薄膜及該金屬塊上,在固化該纖維預浸片以後,該第一金屬層配置在該介電層的該第一面。
- 如申請專利範圍第7項所述的凹槽式載板製造方法,更包括:在移除該薄膜以後,壓合一第二金屬層在該介電層的該第二面;形成多個貫孔穿過該第一介電層、該第一金屬層及該第二金屬層;在該第一金屬層及該第二金屬層上分別形成一第一圖案化罩幕及一第二圖案化罩幕;以該第一圖案化罩幕及該第二圖案化罩幕為電鍍罩幕進行電鍍,以在該第一金屬層上、在該第二金屬層上及在該些貫孔內分別形成一第一圖案化導電層、一第二圖案化導電層及該些導電通孔;移除該第一圖案化罩幕及該第二圖案化罩幕;以及 圖案化該第一金屬層及該第二金屬層,以分別構成一第一圖案化金屬層及一第二圖案化金屬層,其中該第一圖案化導電層及該第一圖案化金屬層構成一第一線路層,該第二圖案化導電層及該第二圖案化金屬層構成一第二線路層,該第一增層線路結構包括該第一線路層,且該第二增層線路結構包括該第二線路層。
- 如申請專利範圍第8項所述的凹槽式載板製造方法,更包括:形成一第一防銲層及一第二防銲層,其中該第一防銲層覆蓋在該介電層的該第一面及該第一線路層上,並暴露出局部的該第一線路層,且該第二防銲層覆蓋在該介電層的該第二面及該第二線路層上,並暴露出局部的該第二線路層及該金屬塊,其中該第一增層線路結構包括該第一線路層及該第一防銲層,且該第二增層線路結構包括該第二線路層及該第二防銲層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103136137A TWI569392B (zh) | 2014-10-20 | 2014-10-20 | 凹槽式載板製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103136137A TWI569392B (zh) | 2014-10-20 | 2014-10-20 | 凹槽式載板製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201616629A TW201616629A (zh) | 2016-05-01 |
TWI569392B true TWI569392B (zh) | 2017-02-01 |
Family
ID=56508656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103136137A TWI569392B (zh) | 2014-10-20 | 2014-10-20 | 凹槽式載板製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI569392B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101189365A (zh) * | 2005-02-16 | 2008-05-28 | 三米拉-惜爱公司 | 印刷电路板的基本连续的嵌入瞬时保护层 |
CN101800184A (zh) * | 2009-02-09 | 2010-08-11 | 欣兴电子股份有限公司 | 具凹穴结构的封装基板及其制作方法 |
US20130337648A1 (en) * | 2012-06-14 | 2013-12-19 | Bridge Semiconductor Corporation | Method of making cavity substrate with built-in stiffener and cavity |
TW201436164A (zh) * | 2013-01-21 | 2014-09-16 | Pbt Pte Ltd | 用於半導體封裝之基體及其形成方法 |
-
2014
- 2014-10-20 TW TW103136137A patent/TWI569392B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101189365A (zh) * | 2005-02-16 | 2008-05-28 | 三米拉-惜爱公司 | 印刷电路板的基本连续的嵌入瞬时保护层 |
CN101800184A (zh) * | 2009-02-09 | 2010-08-11 | 欣兴电子股份有限公司 | 具凹穴结构的封装基板及其制作方法 |
US20130337648A1 (en) * | 2012-06-14 | 2013-12-19 | Bridge Semiconductor Corporation | Method of making cavity substrate with built-in stiffener and cavity |
TW201436164A (zh) * | 2013-01-21 | 2014-09-16 | Pbt Pte Ltd | 用於半導體封裝之基體及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201616629A (zh) | 2016-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI466606B (zh) | 具有內埋元件的電路板及其製作方法 | |
TW201448688A (zh) | 複合式電路板及其製作方法 | |
US20140318834A1 (en) | Wiring board and method for manufacturing the same | |
KR101044105B1 (ko) | 휨 발생 방지를 위한 기판의 제조방법 | |
US10123418B1 (en) | Circuit board structure and manufacturing method thereof | |
US10897823B2 (en) | Circuit board, package structure and method of manufacturing the same | |
TW201547343A (zh) | 多層軟性線路結構的製作方法 | |
JP2005064203A (ja) | 多層配線基板の製造方法 | |
TWI569392B (zh) | 凹槽式載板製造方法 | |
TWI633821B (zh) | 軟性電路板及其製作方法 | |
JP2014192497A (ja) | 配線基板 | |
KR101580472B1 (ko) | 회로기판 제조방법 | |
JP6195514B2 (ja) | 配線基板およびその製造方法 | |
CN103458629A (zh) | 多层电路板及其制作方法 | |
TWI517775B (zh) | 印刷電路板及其製法 | |
TWI461135B (zh) | 製作電路板之方法 | |
JP5506643B2 (ja) | 配線基板およびその製造方法 | |
US8125074B2 (en) | Laminated substrate for an integrated circuit BGA package and printed circuit boards | |
TWI513392B (zh) | 內埋電子元件的線路結構的製作方法 | |
TW201545621A (zh) | 印刷電路板的製造方法 | |
TWI741370B (zh) | 具有層間導孔的線路結構的製法 | |
TWI519224B (zh) | 多層軟性線路結構的製作方法 | |
TW201349956A (zh) | 軟硬複合線路板及其製作方法 | |
US20150366081A1 (en) | Manufacturing method for circuit structure embedded with electronic device | |
KR102480712B1 (ko) | 인쇄회로기판 |