JP5584876B2 - 磁気センサ - Google Patents
磁気センサ Download PDFInfo
- Publication number
- JP5584876B2 JP5584876B2 JP2009099271A JP2009099271A JP5584876B2 JP 5584876 B2 JP5584876 B2 JP 5584876B2 JP 2009099271 A JP2009099271 A JP 2009099271A JP 2009099271 A JP2009099271 A JP 2009099271A JP 5584876 B2 JP5584876 B2 JP 5584876B2
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- processing circuit
- magnetic sensor
- layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Measuring Magnetic Variables (AREA)
Description
本発明は、磁気センサに関し、より詳細には、信号処理回路付き磁気センサに関する。
磁気センサとしては、化合物半導体で構成されたホール素子と、バイポーラ構造で構成された信号処理回路とを備える信号処理回路付き磁気センサが広く用いられている。近年、信号処理回路付き磁気センサに対し、過酷なノイズ環境下での使用が求められており、解決策が種々の方法で実施されている。
バイポーラ構造で構成された信号処理回路は、ｎｐｎトランジスタ、ｐｎｐトランジスタ、及び抵抗を構成要素として含む。図４は、電界に曝されたバイポーラ構造で構成された信号処理回路のｐｎｐトランジスタ部分の断面図である。電極は説明を容易にするため省略してある。ｐｎｐトランジスタの部分のみを示して説明するが、同様の議論がｎｐｎトランジスタ及び抵抗部分についても成り立つ。
図４に示すように、ｎ−型エピタキシャル層５２が電界７０に曝された場合、その電界によりｎ−型エピタキシャル層５２の表面に沿ってプラス電荷が蓄積する。従って、ｎ−型エピタキシャル層５２の表面がｐ反転を起こすことになり、リーク電流７１が、ｐ型拡散層５０からｎ−型エピタキシャル層５２のｐ反転領域７２を通ってｐ型分離層３５へ流れる恐れがあった。ここで、電界の印加方向は、図４の直交座標系で示すように、ｚ軸の＋ｚ方向とし、ｎ−型エピタキシャル層５２の表面に、プラスの電界が印加されている。
バイポーラ構造で構成された信号処理回路において、一般的なリーク電流の抑制方法として、ベース抵抗を低くしたｐｎｐトランジスタ、及びコレクタ抵抗を低くしたｎｐｎトランジスタ、又はチャネルカットをしたｐｎｐトランジスタ、ｎｐｎトランジスタ、及び抵抗が広く用いられている。
図５は、電界に曝されたバイポーラ構造で構成された信号処理回路におけるベース抵抗を低くしたｐｎｐトランジスタ６２のｐ型拡散層５０とｐ型分離層３５に挟まれた、ｎ＋型拡散層７７を有するｎ−型エピタキシャル層５２に関する断面図である。また、図６は、電界に曝されたバイポーラ構造で構成された信号処理回路におけるチャネルカットをしたｐｎｐトランジスタ６２のｐ型拡散層５０とｐ型分離層３５に挟まれた、ｎ＋型拡散層８０を有するｎ−型エピタキシャル層５２に関する断面図である。ここで、電界の印加方向は、図５、及び図６の直交座標系で示すように、ｚ軸の＋ｚ方向とし、ｎ−型エピタキシャル層５２の表面に、プラスの電界が印加されている。
図５、及び図６に示すように、ｎ−型エピタキシャル層５２が、電界７０に曝された場合、その電界によりｎ−型エピタキシャル層５２の表面に沿ってプラス電荷が蓄積し、ｎ−型エピタキシャル層５２の表面がｐ反転を起こす。しかしながら、ｎ−型エピタキシャル層５２内のｎ＋型拡散層７７、８０の領域においては、不純物濃度が濃いためｐ反転が起きにくくなる。すなわち、ベース抵抗を低くした、又はチャネルカットをしたｐｎｐトランジスタ６２を用いることで、リーク電流を抑制することができる。
しかしながら、ベース抵抗を低くしたｐｎｐトランジスタ、及びコレクタ抵抗を低くしたｎｐｎトランジスタ、又はチャネルカットをしたｐｎｐトランジスタ、ｎｐｎトランジスタ、及び抵抗の使用は、信号処理回路のサイズが大きくなることにつながる。
図７は、特許文献１に開示された技術を用いたバイポーラ構造で構成された信号処理回路におけるｐｎｐトランジスタ部分の断面図である。ｐｎｐトランジスタ６２のｐ型拡散層５０とｐ型分離層３５との間にｎ−型エピタキシャル層５２が挟まれ、グランドに接続されたシールド層３２が設けられている。特許文献１には、グランドに接続されたシールド層３２を備えた信号処理回路は、誘導ノイズの影響を受け難いことが開示されている。
しかしながら、図７の構造では、グランドに接続されたシールド層３２とｎ−型エピタキシャル層５２との間に信号処理回路表面からシールド層３２の方向の電界８１が生じ、ｎ−型エピタキシャル層５２の表面に沿ってプラス電荷が蓄積する。従って、ｎ−型エピタキシャル層５２の表面がｐ反転を起こすことになり、リーク電流８２が、ｐ型拡散層５０からｎ−型エピタキシャル層５２のｐ反転領域８３を通ってｐ型分離層３５へ流れる恐れがある。ここで、電界の印加方向は、図７の直交座標系で示すように、ｚ軸の＋ｚ方向とし、ｎ−型エピタキシャル層５２の表面に、プラスの電界が印加されている。
本発明は、このような問題点に鑑みてなされたものであり、その目的は、信号処理回路のサイズを大きくすることなく、電界ノイズがある環境下でリーク電流が抑制された磁気センサを提供することにある。
本発明は、磁気センサ部と、磁気センサ部が出力した信号を処理するバイポーラ構造で構成された信号処理回路とを備える磁気センサにおいて、信号処理回路は、ｎ型シリコン基板に形成されており、負の電源電圧に接続されたシールド層が信号処理回路の全面を覆うように設けられていることを特徴とする。
磁気センサ部は、化合物半導体で構成されたホール素子であることを特徴とする。
本発明によれば、磁気センサにおいて、バイポーラ構造で構成された信号処理回路の全面を覆うように正または負の電源電圧に接続されたシールド層を備えることにより、電界ノイズに曝されることはなく、かつ、シールド層と信号処理回路表面との間に、リーク電流を生じさせるような電界が生じない。したがって、信号処理回路付き磁気センサにおいて、信号処理回路のサイズを大きくすることなく、電界ノイズがある環境下でリーク電流が抑制される。
以下、本発明の実施形態に係る磁気センサについて、図面を参照しながら説明する。
図１は、信号処理回路付き磁気センサの模式的平面図である。磁気センサ１００は、外部磁界を検出する磁気センサ部１と、磁気センサ部１が出力した信号を処理する信号処理回路２とを備える。ここで、磁気センサ部１としては、例えばＩｎＳｂ（インジウム・アンチモン）で構成されたホール素子を用いることができ、信号処理回路２としては、バイポーラ構造で構成された信号処理回路を用いる。
磁気センサ１００は、さらに、磁気センサ部１及び信号処理回路２が配置された第１のリードフレーム３と、第２および第３のリードフレーム４及び５と、磁気センサ部１及び信号処理回路２並びに第１〜第３のリードフレーム３〜５の一部を覆うモールド樹脂３０とを備える。磁気センサ部１に設けられた第１〜第４の端子６〜９は、信号処理回路２の第５〜第８の端子１０〜１３にそれぞれ第１〜第４のワイヤ１７〜２０を介して電気的に接続されている。信号処理回路２の第９の端子１４は、第５のワイヤ２１を介して第１のリードフレーム３に電気的に接続され、信号処理回路２の第１０及び１１の端子１５及び１６は、第６及び第７のワイヤ２２及び２３を介して第２及び第３のリードフレーム４及び５にそれぞれ電気的に接続されている。第１のリードフレーム３は、グランド端子機能を有し、第２のリードフレーム４は、バイポーラ構造で構成された信号処理回路の駆動電圧供給端子機能を有し、第３のリードフレーム５は、バイポーラ構造で構成された信号処理回路の出力端子機能を有している。
図２に、ＩＩＩ―ＩＩＩ線に沿った断面図を示す。モールド樹脂３０は、導電性接合剤３６を介して磁気センサ部１及び信号処理回路２が固着されている第１のリードフレーム３と、第２および第３のリードフレーム４及び５とを覆うように形成されている。
図３は、シールド層３２を備えたバイポーラ構造で構成された信号処理回路２の断面図である。シールド層３２は、正の電源電圧に接続されており、バイポーラ構造の信号処理回路２の全面を覆うように、絶縁層３４と、第１の保護膜３３を介して形成されている。さらに、シールド層３２の上面には、第２の保護膜３１を備え、第２の保護膜３１の上面にはモールド樹脂３０を備える。また、シールド層３２の材料としては、導電率の高い材料であれば何でも良く、Ａｌ、Ｃｕ、Ａｕ等が好ましい。
バイポーラ構造で構成された信号処理回路２は、大別して、ｎｐｎトランジスタ６１と、ｐｎｐトランジスタ６２と、抵抗６３とを備える。ただし、図３では、ｎｐｎトランジスタ６１、ｐｎｐトランジスタ６２、抵抗６３以外の半導体素子の図示は、説明を簡略化するために省略されている。
図３に示すように、ｎｐｎトランジスタ６１は、ｐ型分離層３５と、ｎ＋型埋込層４５と、コレクタコンタクト用のｎ＋型拡散層４１と、ベース用のｐ型拡散層４２と、エミッタ用のｎ＋型拡散層４３と、ｎ−型エピタキシャル層４４とを備える。コレクタ電極３８は、コレクタコンタクト用のｎ＋型拡散層４１に接続され、ベース電極３９は、ベース用のｐ型拡散層４２に接続され、エミッタ電極４０は、エミッタ用のｎ＋型拡散層４３に接続されている。
また、ｐｎｐトランジスタ６２は、ｐ型分離層３５と、ｎ＋型埋込層５３と、ベースコンタクト用のｎ＋型拡散層４９と、コレクタ用のｐ型拡散層５０と、エミッタ用のｐ型拡散層５１と、ｎ−型エピタキシャル層５２とを備える。ベース電極４６は、ベースコンタクト用のｎ＋型拡散層４９に接続され、コレクタ電極４７は、コレクタ用のｐ型拡散層５０に接続され、エミッタ電極４８は、エミッタ用のｐ型拡散層５１に接続されている。
さらに、抵抗６３は、ｐ型分離層３５と、ｎ＋型埋込層６０と、抵抗成分となるｐ型拡散層５８と、素子分離層コンタクト用のｎ＋型拡散層５７と、ｎ−型エピタキシャル層５９とを備える。素子分離用電極５４は、素子分離層コンタクト用のｎ＋型拡散層５７に接続され、第１の抵抗の電極５５は、抵抗成分となるｐ型拡散層５８に接続され、第２の抵抗の電極５６は、抵抗成分となるｐ型拡散層５８に接続されている。
バイポーラ構造で構成された信号処理回路２は、正の電源電圧に接続されたシールド層３２を備えることで、電界ノイズに曝されることはなく、かつ、シールド層３２と、ｎ−エピタキシャル層４４、５２、５９は正の高い電圧に接続されているため、シールド層３２とバイポーラ構造で構成された信号処理回路表面との間に、図７に示したようなｎ−エピタキシャル層４４、５２、５９の表面がｐ反転を起こす電界が生じない。したがって、信号処理回路付き磁気センサにおいて、信号処理回路のサイズを大きくすることなく、電界ノイズがある環境下でリーク電流が抑制される。ここで、シールド層３２の電圧は、信号処理回路内で最も高い電圧である電源電圧に接続するのがよく、例えば、＋１〜３０Ｖが好ましい。
正の電源電圧に接続されたシールド層３２を備えたバイポーラ構造で構成された信号処理回路２において、電界ノイズとして模擬的に、ｎ−型エピタキシャル層４４、５２、５９の表面に＋１３．３×１０6［Ｖ／ｍ］の電界強度の静電界を印加した場合、信号処理回路２の消費電流は増加しないことが認められた。これは、信号処理回路２においてリーク電流が抑制されていることを示す。一方、シールド層３２を備えないバイポーラ構造で構成された信号処理回路において、ｎ−型エピタキシャル層４４、５２、５９の表面に＋１３．３×１０6［Ｖ／ｍ］の電界強度の静電界を印加した場合、バイポーラ構造で構成された信号処理回路の消費電流は増加することが認められた。これは、当該信号処理回路においてリーク電流が増加したことを示す。
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、本発明の技術的思想の範囲内で、種々変形して実施することが可能である。例えば、上述した実施形態では、ｐ型シリコン基板のバイポーラ構造で構成された信号処理回路を例にとり、バイポーラ構造で構成された信号処理回路にｎ−型エピタキシャル層の表面がｐ反転を起こす電界が印加された場合、正の電源電圧に接続されたシールド層がリーク電流を抑制することを説明したが、例えば、ｎ型シリコン基板のバイポーラ構造で構成され、ｐ型シリコン基板のバイポーラ構造のｐとｎの関係が逆転した信号処理回路において、マイナスの電界が信号処理回路の表面に印加された場合、リーク電流が流れるため、信号処理回路は負の電源電圧に接続されたシールド層を備えることで、電界ノイズがある環境下においてもリーク電流が抑制される。さらに、シールド層を備えた信号処理回路としては、バイポーラ構造の素子の他に、ＭＯＳ構造の素子を含んでもよい。
また、磁気センサ部としては、化合物半導体で構成されたホール素子や磁気抵抗素子であればよく、特に、ＩｎＳｂ（インジウム・アンチモン）、ＩｎＡｓ（インジウム・ヒ素）、ＧａＡｓ（ガリウム・ヒ素）、ＩｎＧａＡｓ（インジウム・ガリウム・ヒ素）、ＩｎＧａＳｂ（インジウム・ガリウム・アンチモン）等で構成されたホール素子や磁気抵抗素子が好ましい。
さらに、上述した実施形態では、化合物半導体で構成されたホール素子と、バイポーラ構造で構成された信号処理回路とを備えるハイブリッドタイプの信号処理回路付き磁気センサを例にとって説明したが、シリコンで構成されたホール素子およびバイポーラ構造で構成された信号処理回路が一体化したシリコンモノリシックタイプの信号処理回路付き磁気センサにおいても、正または負の電源電圧に接続されたシールド層を備えていればよい。
１ ホール素子
２ 信号処理回路
３〜５ リードフレーム
６〜１６ 端子
１７〜２３ ワイヤ
３０ モールド樹脂
３１、３３ 保護膜
３２ シールド層
３４ 絶縁層
３５ ｐ型分離層
３６ 導電性接合剤
３８〜４０、４６〜４８、５４〜５６ 電極
４１、４３，４９、５７、７７，８０ ｎ＋型拡散層
４２、５０、５１、５８ ｐ型拡散層
４４、５２、５９ ｎ−エピタキシャル層
４５、５３、６０ ｎ＋型埋込層
６１ ｎｐｎトランジスタ
６２ ｐｎｐトランジスタ
６３ 抵抗
７０、８１ 電界
７１、８２ リーク電流
７２、８３ ｐ反転領域
１００ 磁気センサ
２ 信号処理回路
３〜５ リードフレーム
６〜１６ 端子
１７〜２３ ワイヤ
３０ モールド樹脂
３１、３３ 保護膜
３２ シールド層
３４ 絶縁層
３５ ｐ型分離層
３６ 導電性接合剤
３８〜４０、４６〜４８、５４〜５６ 電極
４１、４３，４９、５７、７７，８０ ｎ＋型拡散層
４２、５０、５１、５８ ｐ型拡散層
４４、５２、５９ ｎ−エピタキシャル層
４５、５３、６０ ｎ＋型埋込層
６１ ｎｐｎトランジスタ
６２ ｐｎｐトランジスタ
６３ 抵抗
７０、８１ 電界
７１、８２ リーク電流
７２、８３ ｐ反転領域
１００ 磁気センサ
Claims (2)
- 磁気センサ部と、
前記磁気センサ部が出力した信号を処理するバイポーラ構造で構成された信号処理回路と
を備える磁気センサにおいて、
前記信号処理回路は、ｎ型シリコン基板に形成されており、
負の電源電圧に接続されたシールド層が前記信号処理回路の全面を覆うように設けられていることを特徴とする磁気センサ。 - 前記磁気センサ部は、化合物半導体で構成されたホール素子であることを特徴とする請求項１記載の磁気センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009099271A JP5584876B2 (ja) | 2009-04-15 | 2009-04-15 | 磁気センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009099271A JP5584876B2 (ja) | 2009-04-15 | 2009-04-15 | 磁気センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010249655A JP2010249655A (ja) | 2010-11-04 |
| JP5584876B2 true JP5584876B2 (ja) | 2014-09-10 |
Family
ID=43312159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009099271A Expired - Fee Related JP5584876B2 (ja) | 2009-04-15 | 2009-04-15 | 磁気センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5584876B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5795383B2 (ja) * | 2011-10-31 | 2015-10-14 | 旭化成エレクトロニクス株式会社 | 磁気センサ |
| JP6144505B2 (ja) * | 2013-02-21 | 2017-06-07 | 旭化成エレクトロニクス株式会社 | 磁気センサ装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5892745U (ja) * | 1981-12-16 | 1983-06-23 | 株式会社山武 | 半導体圧力変換器 |
| JPH0335552A (ja) * | 1989-06-30 | 1991-02-15 | Nec Kansai Ltd | 高耐圧半導体装置 |
| JPH0468576A (ja) * | 1990-07-09 | 1992-03-04 | Mitsubishi Electric Corp | 半導体装置 |
| JPH07209019A (ja) * | 1994-01-25 | 1995-08-11 | Matsushita Electric Ind Co Ltd | 磁気式エンコーダ |
| JP3360038B2 (ja) * | 1999-04-27 | 2002-12-24 | エヌイーシーマイクロシステム株式会社 | 半導体装置 |
| JP2002076286A (ja) * | 2000-09-05 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 金属酸化物型半導体装置 |
| JP2004207477A (ja) * | 2002-12-25 | 2004-07-22 | Sanken Electric Co Ltd | ホール素子を有する半導体装置 |
-
2009
- 2009-04-15 JP JP2009099271A patent/JP5584876B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010249655A (ja) | 2010-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110634825B (zh) | 半导体装置 | |
| JP4228586B2 (ja) | 半導体装置 | |
| JP2004207477A (ja) | ホール素子を有する半導体装置 | |
| TWI493727B (zh) | 提升正向電流能力的肖特基二極體 | |
| JP6190204B2 (ja) | 半導体装置 | |
| KR101418396B1 (ko) | 전력 반도체 소자 | |
| US8188568B2 (en) | Semiconductor integrated circuit | |
| JP5584876B2 (ja) | 磁気センサ | |
| JP4957686B2 (ja) | 半導体装置 | |
| JP5243147B2 (ja) | センサチップ | |
| TW201617638A (zh) | 霍爾感測器及鏡頭模組 | |
| CN109148437B (zh) | 半导体装置及半导体电路装置 | |
| JP3389782B2 (ja) | 半導体装置 | |
| JP2011199039A (ja) | 半導体装置 | |
| WO2006022287A1 (ja) | サージ保護用半導体装置 | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| JP4074074B2 (ja) | 半導体装置 | |
| JP2009111044A (ja) | 半導体装置 | |
| JP4525629B2 (ja) | レベルシフタ | |
| JP2000286391A (ja) | レベルシフタ | |
| JP2012243930A (ja) | 半導体装置、半導体パッケージ、および半導体装置の製造方法 | |
| JP6250476B2 (ja) | 半導体集積回路 | |
| JP2010199149A (ja) | 半導体装置 | |
| US9276060B2 (en) | Triode | |
| JP2010177561A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140624 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140626 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5584876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |