JP5567308B2 - 半導体構造、半導体構造を形成する方法、および半導体デバイスを操作する方法(信号忠実度および電気的分離が強化されたsoi無線周波スイッチ) - Google Patents
半導体構造、半導体構造を形成する方法、および半導体デバイスを操作する方法(信号忠実度および電気的分離が強化されたsoi無線周波スイッチ) Download PDFInfo
- Publication number
- JP5567308B2 JP5567308B2 JP2009224423A JP2009224423A JP5567308B2 JP 5567308 B2 JP5567308 B2 JP 5567308B2 JP 2009224423 A JP2009224423 A JP 2009224423A JP 2009224423 A JP2009224423 A JP 2009224423A JP 5567308 B2 JP5567308 B2 JP 5567308B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- conductive via
- semiconductor region
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
半導体デバイスを設けるステップであって、
最上部半導体層と、埋め込み絶縁体層と、第1の導電性タイプのドーピングを有する底部半導体層とを含む、セミコンダクタ・オン・インシュレータ(SOI)基板と、
最上部半導体層上に位置する少なくとも1つの電界効果トランジスタと、
少なくとも1つの電界効果トランジスタに横方向に隣接する浅いトレンチ分離構造と、
底部半導体層に埋め込まれ、埋め込み絶縁体層に隣接し、第2の導電性タイプのドーピングを有する第1のドープ半導体領域であって、第2の導電性タイプが第1の導電性タイプとは正反対である、第1のドープ半導体領域と、
底部半導体層に埋め込まれ、埋め込み絶縁体層に隣接し、第1の導電性タイプのドーピングを有し、第1のドープ半導体領域に隣接しない第2のドープ半導体領域と、
中間工程(MOL)誘電体層の上部表面から、MOL誘電体層、浅いトレンチ分離構造、および埋め込み絶縁体層を通り、第1のドープ半導体領域の上部表面まで延びる、少なくとも1つの第1の導電ビアと、
中間工程(MOL)誘電体層の上部表面から、MOL誘電体層、浅いトレンチ分離構造、および埋め込み絶縁体層を通り、第2のドープ半導体領域の上部表面まで延びる、少なくとも1つの第2の導電ビアと、
を含む半導体デバイスを設けるステップと、
無線周波(RF)信号を少なくとも1つの電界効果トランジスタに印加するステップであって、誘導電荷層が埋め込み絶縁体層のすぐ下に形成されるステップと、
第1のドープ半導体領域と少なくとも1つの第1の導電ビアに電気的にバイアスをかけ、底部半導体層の多数電荷キャリアをはね返すステップと、
第2のドープ半導体領域と少なくとも1つの第2の導電ビアに電気的にバイアスをかけ、底部半導体層の多数電荷キャリアを引きつけるステップであって、第1のドープ半導体領域が誘導電荷層内の空乏領域に隣接し、RF信号の1サイクル全体を通して底部半導体層の少数電荷キャリアを排出するステップと、
を含む。
10 底部半導体層
11 誘導電荷層
18 第1のドープ半導体領域
20 埋め込み絶縁体層
28 第2のドープ半導体領域
30 最上部半導体層
32 最上部半導体部分
33 浅いトレンチ分離構造
37 第2の下部導電ビア
40 ゲート誘電体
42 ゲート電極
44 ゲート・スペーサ
47 第1の下部導電ビア
77 第1の上部導電ビア
79 第1の導電ビア
80 中間工程(MOL)誘電体層
87 第2の上部導電ビア
88 第3の上部導電ビア
89 第2の導電ビア
90 相互接続レベル誘電体層
94 第1の相互接続レベル金属ライン
98 第3の相互接続レベル金属ライン
99 第2の相互接続レベル金属ライン
Claims (15)
- 半導体構造を形成する方法であって、
第1の導電性タイプのドーピングを有する底部半導体層を含むセミコンダクタ・オン・インシュレータ(SOI)基板の最上部半導体層上に少なくとも1つの電界効果トランジスタを形成するステップと、
前記最上部半導体層内に浅いトレンチ分離構造を形成するステップであって、前記浅いトレンチ分離構造が前記少なくとも1つの電界効果トランジスタに横方向に隣接し、それを取り囲むステップと、
前記底部半導体層内にドープ半導体領域を形成するステップであって、前記ドープ半導体領域が埋め込み絶縁体層に隣接し、第2の導電性タイプのドーピングを有し、前記第2の導電性タイプが前記第1の導電性タイプとは正反対である、ステップと、
前記少なくとも1つの電界効果トランジスタおよび前記浅いトレンチ分離構造の上に中間工程(MOL)誘電体層を形成するステップと、
前記MOL誘電体層の上部表面から、前記MOL誘電体層、前記浅いトレンチ分離構造、前記埋め込み絶縁体層を通り、前記ドープ半導体領域まで延びる、少なくとも1つの導電ビアを形成するステップと、
を含み、
前記少なくとも1つの導電ビアが単体構造のコンタクト・ビアを含み、前記少なくとも1つの電界効果トランジスタ全体を横方向に取り囲む、
方法。 - 半導体構造を形成する方法であって、
第1の導電性タイプのドーピングを有する底部半導体層を含むセミコンダクタ・オン・インシュレータ(SOI)基板の最上部半導体層上に少なくとも1つの電界効果トランジスタを形成するステップと、
前記最上部半導体層内に浅いトレンチ分離構造を形成するステップであって、前記浅いトレンチ分離構造が前記少なくとも1つの電界効果トランジスタに横方向に隣接し、それを取り囲むステップと、
前記底部半導体層内に第1のドープ半導体領域を形成するステップであって、前記第1のドープ半導体領域が埋め込み絶縁体層に隣接し、第2の導電性タイプのドーピングを有し、前記第2の導電性タイプが前記第1の導電性タイプとは正反対であるステップと、
前記底部半導体層内に第2のドープ半導体領域を形成するステップであって、前記第2のドープ半導体領域が前記埋め込み絶縁体層に隣接し、前記第1の導電性タイプのドーピングを有するステップと、
前記少なくとも1つの電界効果トランジスタおよび前記浅いトレンチ分離構造の上に中間工程(MOL)誘電体層を形成するステップと、
前記MOL誘電体層の上部表面から、前記MOL誘電体層、前記浅いトレンチ分離構造、前記埋め込み絶縁体層を通り、前記第1のドープ半導体領域まで延びる、少なくとも1つの第1の導電ビアを形成するステップと、
前記MOL誘電体層の前記上部表面から、前記MOL誘電体層、前記浅いトレンチ分離構造、前記埋め込み絶縁体層を通り、前記第2のドープ半導体領域まで延びる、少なくとも1つの第2の導電ビアを形成するステップと、
を含む、方法。 - 前記MOL誘電体層の前記上部表面から前記底部半導体層の前記上部表面まで延びる少なくとも2つのビア・キャビティを形成するステップと、
前記少なくとも2つのビア・キャビティを導電材料で充填するステップであって、前記少なくとも1つの第1の導電ビアおよび前記少なくとも1つの第2の導電ビアが、前記少なくとも2つのビア・キャビティを充填する前記導電材料によって形成されるステップと、
をさらに含む、請求項2記載の方法。 - 前記少なくとも1つの第1の導電ビアおよび前記少なくとも1つの第2の導電ビアのそれぞれが単体構造であり、前記MOL誘電体層の前記上部表面から前記底部半導体層の前記上部表面まで延びる、請求項2記載の方法。
- 前記浅いトレンチ分離構造の上部表面から前記底部半導体層の前記上部表面まで延びる少なくとも2つのビア・キャビティを形成するステップと、
前記少なくとも2つのビア・キャビティを導電材料で充填するステップであって、少なくとも2つの下部導電ビアが前記少なくとも2つのビア・キャビティを充填する前記導電材料によって形成され、前記少なくとも2つの下部導電ビアの1つが前記少なくとも1つの第1の導電ビアの1つの一部分を構成し、前記2つの下部導電ビアのもう1つが前記少なくとも2つの導電ビアの1つの一部分を構成するステップと、
をさらに含む、請求項2記載の方法。 - 前記少なくとも1つの第1の導電ビアおよび前記少なくとも1つの第2の導電ビアのそれぞれが、下部コンタクト・ビアと上部コンタクト・ビアの垂直に隣接するスタックを含み、前記第1の導電ビアおよび前記第2の導電ビアが前記MOL誘電体層の前記上部表面から前記ドープ半導体領域の前記上部表面まで、同じ前記浅いトレンチ分離構造を通って延びる、請求項2〜5のいずれか一項に記載の方法。
- 半導体デバイスを設ける方法であって、
最上部半導体層と、埋め込み絶縁体層と、第1の導電性タイプのドーピングを有する底部半導体層とを含む、セミコンダクタ・オン・インシュレータ(SOI)基板と、
前記最上部半導体層上に位置する少なくとも1つの電界効果トランジスタと、
前記少なくとも1つの電界効果トランジスタに横方向に隣接する浅いトレンチ分離構造と、
前記底部半導体層に埋め込まれ、前記埋め込み絶縁体層に隣接し、第2の導電性タイプのドーピングを有するドープ半導体領域であって、前記第2の導電性タイプが前記第1の導電性タイプとは正反対である、ドープ半導体領域と、
中間工程(MOL)誘電体層の上部表面から、前記MOL誘電体層、前記浅いトレンチ分離構造、および前記埋め込み絶縁体層を通り、前記ドープ半導体領域の上部表面まで延びる、少なくとも1つの導電ビアと、
を含む半導体デバイスを設けるステップと、
無線周波(RF)信号を前記少なくとも1つの電界効果トランジスタに印加するステップであって、誘導電荷層が前記埋め込み絶縁体層のすぐ下に形成されるステップと、
前記ドープ半導体領域と前記少なくとも1つの導電ビアに電気的にバイアスをかけるステップであって、前記ドープ半導体領域が前記誘導電荷層内の空乏領域に隣接し、前記RF信号の1サイクル全体を通して前記底部半導体層の少数電荷キャリアを排出するステップと、
を含む、半導体デバイスを操作する方法。 - 前記少なくとも1つの電界効果トランジスタが、3Hz〜300GHzの周波数を有する信号用の無線周波スイッチを構成する、請求項7記載の方法。
- 前記底部半導体層がp型ドーピングを有し、前記ドープ半導体領域がn型ドーピングを有し、前記ドープ半導体領域および前記少なくとも1つの導電ビアに加えられるバイアス電圧が一定の正の電圧であり、前記一定の正の電圧の大きさが、前記RF信号の最大の正の変動(スイング)の大きさとほぼ同じであるか、またはそれより大きくなる、請求項7記載の方法。
- 前記底部半導体層がn型ドーピングを有し、前記ドープ半導体領域がp型ドーピングを有し、前記ドープ半導体領域および前記少なくとも1つの導電ビアに加えられるバイアス電圧が一定の負の電圧であり、前記一定の負の電圧の大きさが、前記RF信号の最大の負の変動の大きさとほぼ同じであるか、またはそれより大きくなる、請求項7記載の方法。
- 最上部半導体層と、埋め込み絶縁体層と、第1の導電性タイプのドーピングを有する底部半導体層とを含む、セミコンダクタ・オン・インシュレータ(SOI)基板と、
前記最上部半導体層上に位置する少なくとも1つの電界効果トランジスタと、
前記少なくとも1つの電界効果トランジスタに横方向に隣接する浅いトレンチ分離構造と、
前記底部半導体層に埋め込まれ、前記埋め込み絶縁体層に隣接し、第2の導電性タイプのドーピングを有するドープ半導体領域であって、前記第2の導電性タイプが前記第1の導電性タイプとは正反対である、ドープ半導体領域と、
中間工程(MOL)誘電体層の上部表面から、前記MOL誘電体層、前記浅いトレンチ分離構造、および前記埋め込み絶縁体層を通り、前記ドープ半導体領域の上部表面まで延びる、少なくとも1つの導電ビアと、
を含み、
前記少なくとも1つの電界効果トランジスタに印加された無線周波信号によって誘導され、前記ドープ半導体領域に隣接し、前記底部半導体層の上部部分内に位置し、前記底部半導体層の少数電荷キャリアの電荷を含む誘導電荷層をさらに含む、
半導体構造。 - 前記誘導電荷層の全体が、蓄積モードまたは反転モードに励起されずに前記無線周波信号の1サイクル全体を通して空乏モードになる、請求項11記載の半導体構造。
- 最上部半導体層と、埋め込み絶縁体層と、第1の導電性タイプのドーピングを有する底部半導体層とを含む、セミコンダクタ・オン・インシュレータ(SOI)基板と、
前記最上部半導体層上に位置する少なくとも1つの電界効果トランジスタと、
前記少なくとも1つの電界効果トランジスタに横方向に隣接する浅いトレンチ分離構造と、
前記底部半導体層に埋め込まれ、前記埋め込み絶縁体層に隣接し、第2の導電性タイプのドーピングを有する第1のドープ半導体領域であって、前記第2の導電性タイプが前記第1の導電性タイプとは正反対である、第1のドープ半導体領域と、
前記底部半導体層に埋め込まれ、前記埋め込み絶縁体層に隣接し、前記第1の導電性タイプのドーピングを有し、前記第1のドープ半導体領域に隣接しない第2のドープ半導体領域と、
中間工程(MOL)誘電体層の上部表面から、前記MOL誘電体層、前記浅いトレンチ分離構造、および前記埋め込み絶縁体層を通り、前記第1のドープ半導体領域の上部表面まで延びる、少なくとも1つの第1の導電ビアと、
前記中間工程(MOL)誘電体層の前記上部表面から、前記MOL誘電体層、前記浅いトレンチ分離構造、および前記埋め込み絶縁体層を通り、前記第2のドープ半導体領域の上部表面まで延びる、少なくとも1つの第2の導電ビアと、
を含む、半導体構造。 - 前記少なくとも1つの第1の導電ビアおよび前記少なくとも1つの第2の導電ビアのそれぞれが下部コンタクト・ビアと上部コンタクト・ビアの垂直に隣接するスタックを含み、前記第1の導電ビアおよび前記第2の導電ビアが前記MOL誘電体層の前記上部表面から前記ドープ半導体領域の前記上部表面まで、同じ前記浅いトレンチ分離構造を通って延びる、請求項13記載の半導体構造。
- 前記少なくとも1つの電界効果トランジスタに印加された無線周波信号によって誘導され、前記底部半導体層の上部部分内に位置し、前記第2のドープ領域に隣接する空乏領域を含む誘導電荷層をさらに含む、請求項13記載の半導体構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/342527 | 2008-12-23 | ||
US12/342,527 US7999320B2 (en) | 2008-12-23 | 2008-12-23 | SOI radio frequency switch with enhanced signal fidelity and electrical isolation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010153786A JP2010153786A (ja) | 2010-07-08 |
JP5567308B2 true JP5567308B2 (ja) | 2014-08-06 |
Family
ID=42265118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009224423A Expired - Fee Related JP5567308B2 (ja) | 2008-12-23 | 2009-09-29 | 半導体構造、半導体構造を形成する方法、および半導体デバイスを操作する方法(信号忠実度および電気的分離が強化されたsoi無線周波スイッチ) |
Country Status (5)
Country | Link |
---|---|
US (2) | US7999320B2 (ja) |
JP (1) | JP5567308B2 (ja) |
KR (1) | KR101159405B1 (ja) |
CN (1) | CN101764092B (ja) |
TW (1) | TWI462222B (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8513119B2 (en) | 2008-12-10 | 2013-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming bump structure having tapered sidewalls for stacked dies |
US20100171197A1 (en) | 2009-01-05 | 2010-07-08 | Hung-Pin Chang | Isolation Structure for Stacked Dies |
US8791549B2 (en) | 2009-09-22 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside interconnect structure connected to TSVs |
US8466059B2 (en) | 2010-03-30 | 2013-06-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-layer interconnect structure for stacked dies |
JP5666180B2 (ja) | 2010-07-06 | 2015-02-12 | 矢崎総業株式会社 | レバー式コネクタ |
JP5959296B2 (ja) * | 2011-05-13 | 2016-08-02 | 株式会社半導体エネルギー研究所 | 半導体装置およびその製造方法 |
US8900994B2 (en) | 2011-06-09 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for producing a protective structure |
CN102427021B (zh) * | 2011-09-28 | 2016-05-04 | 上海华虹宏力半导体制造有限公司 | 半导体器件中的射频信号的传输结构及其形成方法 |
CN102508969B (zh) * | 2011-11-09 | 2014-08-13 | 中国科学院微电子研究所 | 基于区域几何同构和电学同构加速哑金属填充的方法 |
US8956938B2 (en) | 2012-05-16 | 2015-02-17 | International Business Machines Corporation | Epitaxial semiconductor resistor with semiconductor structures on same substrate |
CN102709296B (zh) * | 2012-06-11 | 2014-12-03 | 中国电子科技集团公司第五十八研究所 | 通过负电荷泵在背栅接负电压的soi/mos器件结构及制造方法 |
KR101959715B1 (ko) * | 2012-11-06 | 2019-03-20 | 삼성전자 주식회사 | 반도체 장치 |
US8729679B1 (en) * | 2012-12-04 | 2014-05-20 | Nxp, B.V. | Shielding silicon from external RF interference |
US8941211B2 (en) | 2013-03-01 | 2015-01-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit using deep trench through silicon (DTS) |
US9048285B2 (en) * | 2013-07-01 | 2015-06-02 | United Microelectronics Corp. | Semiconductor structure and method of forming a harmonic-effect-suppression structure |
US20150255362A1 (en) * | 2014-03-07 | 2015-09-10 | Infineon Technologies Ag | Semiconductor Device with a Passivation Layer and Method for Producing Thereof |
JP2016046395A (ja) * | 2014-08-22 | 2016-04-04 | 株式会社東芝 | 半導体スイッチ |
US9654094B2 (en) | 2014-03-12 | 2017-05-16 | Kabushiki Kaisha Toshiba | Semiconductor switch circuit and semiconductor substrate |
US9196583B1 (en) | 2014-05-09 | 2015-11-24 | Qualcomm Incorporated | Via material selection and processing |
US9515645B2 (en) * | 2014-06-03 | 2016-12-06 | Infineon Technologies Ag | System and method for a radio frequency switch |
CN105336681B (zh) * | 2014-07-28 | 2018-05-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法及半导体器件 |
WO2016161029A1 (en) * | 2015-03-31 | 2016-10-06 | Skyworks Solutions, Inc. | Substrate bias for field-effect transistor devices |
US20160336344A1 (en) * | 2015-05-12 | 2016-11-17 | Skyworks Solutions, Inc. | Silicon-on-insulator devices having contact layer |
KR101666752B1 (ko) | 2015-06-18 | 2016-10-14 | 주식회사 동부하이텍 | 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈 |
KR101710268B1 (ko) | 2015-06-18 | 2017-02-24 | 주식회사 동부하이텍 | 고비저항 기판 상에 형성된 수동 소자 및 무선 주파수 모듈 |
KR101666753B1 (ko) | 2015-06-18 | 2016-10-14 | 주식회사 동부하이텍 | 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈 |
KR101692625B1 (ko) | 2015-06-18 | 2017-01-03 | 주식회사 동부하이텍 | 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈 |
US9761546B2 (en) | 2015-10-19 | 2017-09-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Trap layer substrate stacking technique to improve performance for RF devices |
US10199461B2 (en) * | 2015-10-27 | 2019-02-05 | Texas Instruments Incorporated | Isolation of circuit elements using front side deep trench etch |
JP2018078215A (ja) * | 2016-11-10 | 2018-05-17 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
US10811526B2 (en) * | 2016-12-30 | 2020-10-20 | Intel Corporation | Stacked group III-nitride transistors for an RF switch and methods of fabrication |
JP2020004936A (ja) * | 2018-07-02 | 2020-01-09 | 株式会社デンソー | 半導体装置およびその製造方法 |
US11374022B2 (en) * | 2019-06-14 | 2022-06-28 | Psemi Corporation | Distributed FET back-bias network |
CN113611660B (zh) * | 2021-07-30 | 2024-03-22 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10125925A (ja) * | 1996-10-24 | 1998-05-15 | Toshiba Corp | 半導体集積回路 |
JP2000294786A (ja) * | 1999-04-05 | 2000-10-20 | Nippon Telegr & Teleph Corp <Ntt> | 高周波スイッチ |
JP2001044441A (ja) * | 1999-07-29 | 2001-02-16 | Sony Corp | 完全空乏soi型半導体装置及び集積回路 |
US6406948B1 (en) * | 2000-07-13 | 2002-06-18 | Chartered Semiconductor Manufacturing Ltd. | Method for forming an ESD protection network for SOI technology with the ESD device formed in an underlying silicon substrate |
US6562666B1 (en) * | 2000-10-31 | 2003-05-13 | International Business Machines Corporation | Integrated circuits with reduced substrate capacitance |
US6804502B2 (en) * | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
JP2004207271A (ja) * | 2002-12-20 | 2004-07-22 | Nec Electronics Corp | Soi基板及び半導体集積回路装置 |
JP2005228779A (ja) * | 2004-02-10 | 2005-08-25 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
US7851860B2 (en) * | 2004-03-26 | 2010-12-14 | Honeywell International Inc. | Techniques to reduce substrate cross talk on mixed signal and RF circuit design |
JP4974474B2 (ja) * | 2004-06-22 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2006066691A (ja) * | 2004-08-27 | 2006-03-09 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US7365396B2 (en) * | 2005-04-14 | 2008-04-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | SOI SRAM products with reduced floating body effect |
US7361534B2 (en) * | 2005-05-11 | 2008-04-22 | Advanced Micro Devices, Inc. | Method for fabricating SOI device |
US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
CN101263604B (zh) * | 2005-09-16 | 2012-05-30 | 夏普株式会社 | 薄膜晶体管 |
KR100724560B1 (ko) * | 2005-11-18 | 2007-06-04 | 삼성전자주식회사 | 결정질 반도체층을 갖는 반도체소자, 그의 제조방법 및그의 구동방법 |
JP2007165568A (ja) * | 2005-12-14 | 2007-06-28 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
US7718503B2 (en) * | 2006-07-21 | 2010-05-18 | Globalfoundries Inc. | SOI device and method for its fabrication |
US7638376B2 (en) * | 2007-01-12 | 2009-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming SOI device |
US8089125B2 (en) * | 2007-06-07 | 2012-01-03 | Advanced Micro Devices, Inc. | Integrated circuit system with triode |
JP2008258648A (ja) * | 2008-06-02 | 2008-10-23 | Nec Electronics Corp | 半導体集積回路装置 |
-
2008
- 2008-12-23 US US12/342,527 patent/US7999320B2/en active Active
-
2009
- 2009-08-31 KR KR1020090081470A patent/KR101159405B1/ko not_active IP Right Cessation
- 2009-09-29 JP JP2009224423A patent/JP5567308B2/ja not_active Expired - Fee Related
- 2009-11-16 CN CN2009102217727A patent/CN101764092B/zh active Active
- 2009-11-23 TW TW098139781A patent/TWI462222B/zh active
-
2011
- 2011-05-26 US US13/116,396 patent/US8916467B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010153786A (ja) | 2010-07-08 |
KR20100073969A (ko) | 2010-07-01 |
KR101159405B1 (ko) | 2012-07-09 |
TW201036106A (en) | 2010-10-01 |
CN101764092B (zh) | 2013-04-17 |
US20110221510A1 (en) | 2011-09-15 |
TWI462222B (zh) | 2014-11-21 |
CN101764092A (zh) | 2010-06-30 |
US8916467B2 (en) | 2014-12-23 |
US7999320B2 (en) | 2011-08-16 |
US20100156526A1 (en) | 2010-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5567308B2 (ja) | 半導体構造、半導体構造を形成する方法、および半導体デバイスを操作する方法(信号忠実度および電気的分離が強化されたsoi無線周波スイッチ) | |
US8026131B2 (en) | SOI radio frequency switch for reducing high frequency harmonics | |
US8133774B2 (en) | SOI radio frequency switch with enhanced electrical isolation | |
US7843005B2 (en) | SOI radio frequency switch with reduced signal distortion | |
TWI527200B (zh) | 絕緣層上半導體射頻開關之偏壓生成電路 | |
US9704778B2 (en) | Phase changing on-chip thermal heat sink | |
US8143135B2 (en) | Embedded series deep trench capacitors and methods of manufacture | |
US20090283854A1 (en) | Design Structure and Method for Buried Inductors for Ultra-High Resistivity Wafers for SOI/RF SIGE Applications | |
US8741729B2 (en) | Dual contact trench resistor and capacitor in shallow trench isolation (STI) and methods of manufacture | |
US8645898B2 (en) | Structure and design structure for high-Q value inductor and method of manufacturing the same | |
US9240463B2 (en) | High voltage laterally diffused metal oxide semiconductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20131018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20131018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140527 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20140527 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140619 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5567308 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |