JP5558815B2 - ナノ結晶の形成 - Google Patents

ナノ結晶の形成 Download PDF

Info

Publication number
JP5558815B2
JP5558815B2 JP2009518595A JP2009518595A JP5558815B2 JP 5558815 B2 JP5558815 B2 JP 5558815B2 JP 2009518595 A JP2009518595 A JP 2009518595A JP 2009518595 A JP2009518595 A JP 2009518595A JP 5558815 B2 JP5558815 B2 JP 5558815B2
Authority
JP
Japan
Prior art keywords
layer
metallic
substrate
forming
nanocrystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009518595A
Other languages
English (en)
Other versions
JP2009543359A5 (ja
JP2009543359A (ja
Inventor
ネティー エム． クリシュナ，
ラルフ ホフマン，
カウシャル ケー． シング，
カール ジェイ． アームストロング，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2009543359A publication Critical patent/JP2009543359A/ja
Publication of JP2009543359A5 publication Critical patent/JP2009543359A5/ja
Application granted granted Critical
Publication of JP5558815B2 publication Critical patent/JP5558815B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

発明の背景
発明の分野
[0001]本発明は、一般的に、ナノ結晶及びナノ結晶材料と、ナノ結晶及びナノ結晶材料を形成するプロセスとに関する。
関連技術の説明
[0002]ナノテクノロジーは、多数の産業に用途をもつ普及した科学分野となっている。ナノテクノロジーの一種であるナノ結晶材料は、あらゆる種類の用途、例えば、燃料セル触媒、バッテリ触媒、重合化触媒、触媒コンバータ、光電池セル、光放射装置、エネルギースカベンジャー装置、及び最近では、フラッシュメモリ装置に対して開発され利用されている。しばしば、ナノ結晶材料は、白金やパラジウムのような貴金属の複数のナノ結晶又はナノドットを含む。
[0003]デジタルデータを記憶し転送するためのフラッシュメモリ装置は、多数の消費者向け製品に見られる。フラッシュメモリ装置は、コンピュータ、デジタルアシスタント、デジタルオーディオデコーダ及びプレーヤ、並びにセルラー電話により使用される。シリコンベースのフラッシュメモリ装置は、一般的に、異なる結晶の複数の層、或いはシリコン、酸化シリコン及び窒化シリコンのドープされた材料を含む。これらのシリコンベースの装置は、通常、非常に薄く、製造が簡単であるが、若干ダメージを受けただけで完全な故障になり易い。
[0004]図１Ａ−図１Ｂは、従来技術で説明される典型的なシリコンベースのフラッシュメモリ装置を示している。フラッシュメモリセル１００は、図１に示すように、ソース領域１０４、ドレイン領域１０６及びチャンネル領域１０８を含む基板１０２（例えば、シリコン基板）上に配設される。フラッシュメモリセル１００は、更に、トンネル誘電体層１１０（例えば、酸化物）、フローティングゲート層１２０（例えば、窒化シリコン）、頂部誘電体層１３０（例えば、酸化シリコン）、及び制御ゲート層１４０（例えば、ポリシリコン層）を含む。フローティングゲート層１２０の電荷トラップサイトは、トンネル誘電体層１１０を貫通する電子又はホールを捕獲できるが、頂部誘電体層１３０は、フラッシュメモリの書き込み又は消去動作中に電子及びホールがフローティングゲート層１２０から逃れて制御ゲート層１４０に入るのを防止するように働く。電子は、ソース領域１０４からドレイン領域１０６に向かって電荷経路１２２をたどる。
[0005]図１Ｂは、トンネル誘電体層１１０内に欠陥１１５が一般的に形成された後のフラッシュメモリセル１００を示している。欠陥１１５は、通常、電荷経路１２２に沿った電子の流れを中断させ、ソース領域１０４とドレイン領域１０６との間に完全な電荷損失を引き起こす。異なるスレッシュホールド電圧がフラッシュメモリセル１００により記憶される異なるデータビットを表すので、欠陥１１５による電荷経路１２２の中断は、記憶されたデータの損失を引き起こすことがある。幾つかの調査は、トンネル誘電体層１１０に対して異なる形式の材料を使用することにより上記問題を解決するのに役立っている。
[0006]それ故、フラッシュメモリ装置及び他の装置に使用するナノ結晶材料を形成するための方法が要望されている。
[0007]本発明の実施形態は、金属性ナノ結晶材料、これらの材料を利用する装置、及び金属性ナノ結晶材料を形成する方法を提供する。一実施形態では、金属性ナノ結晶材料を基板上に形成する方法であって、基板を前処置プロセスに露出させるステップと、基板上にトンネル誘電体層を形成するステップと、基板を後処置プロセスに露出させるステップと、トンネル誘電体層上に金属性ナノ結晶層を形成するステップと、この金属性ナノ結晶層上に誘電体キャップ層を形成するステップと、を備えた方法が提供される。この方法は、更に、ナノ結晶密度が少なくとも約５ｘ１０１２ｃｍ−２、好ましくは、少なくとも約８ｘ１０１２ｃｍ−２である金属性ナノ結晶層を形成するステップを備えている。一実施例において、金属性ナノ結晶層は、白金、パラジウム、ニッケル、イリジウム、ルテニウム、コバルト、タングステン、タンタル、モリブデン、ロジウム、金、そのケイ化物、その窒化物、その炭化物、その合金、又はその組合せを含む。別の実施例では、金属性ナノ結晶層は、白金、ルテニウム、ニッケル、その合金、又はその組合せを含む。別の実施例では、金属性ナノ結晶層は、ルテニウム又はルテニウム合金を含む。
[0008]別の実施形態では、基板上に多層の金属性ナノ結晶材料を形成する方法であって、基板を前処置プロセスに露出させるステップと、基板上にトンネル誘電体層を形成するステップと、このトンネル誘電体層上に第１の金属性ナノ結晶層を形成するステップと、この第１の金属性ナノ結晶層上に中間誘電体層を形成するステップと、この中間誘電体層上に第２の金属性ナノ結晶層を形成するステップと、この第２の金属性ナノ結晶層上に誘電体キャップ層を形成するステップと、を備えた方法が提供される。
[0009]別の実施形態では、基板上に多層の金属性ナノ結晶材料を形成する方法であって、基板を前処置プロセスに露出させるステップと、基板上にトンネル誘電体層を形成するステップと、基板上に複数の二層体を形成するステップであって、各々の二層体は、金属性ナノ結晶層上に中間誘電体層を堆積したものであるステップと、複数の二層体上に誘電体キャップ層を形成するステップと、を備えた方法が提供される。一実施例において、複数の二層体は、少なくとも１０枚の金属性ナノ結晶層と、少なくとも１０枚の中間誘電体層とを含むことができる。別の実施例では、複数の二層体は、少なくとも５０枚の金属性ナノ結晶層と、少なくとも５０枚の中間誘電体層とを含むことができる。別の実施例では、複数の二層体は、少なくとも１００枚の金属性ナノ結晶層と、少なくとも１００枚の中間誘電体層とを含むことができる。
[0010]一実施形態において、基板上に配設されたトンネル誘電体層と、このトンネル誘電体層上に配設された第１の金属性ナノ結晶層と、この第１の金属性ナノ結晶層上に配設された第１の中間誘電体層と、この第１の中間誘電体層上に配設された第２の金属性ナノ結晶層と、この第２の金属性ナノ結晶層上に配設された第２の中間誘電体層と、この第２の中間誘電体層上に配設された第３の金属性ナノ結晶層と、この第３の金属性ナノ結晶層上に配設された誘電体キャップ層と、を備えた金属性ナノ結晶材料が提供される。
[0011]別の実施形態において、上記方法は、更に、金属性ナノ結晶層を急速熱アニールプロセス（ＲＴＡ）に露出させて、ナノ結晶サイズ及びサイズ分布を制御するステップも備える。金属性ナノ結晶層は、ＲＴＡプロセス中に３００℃から約１２５０℃の範囲内の温度で形成することができる。幾つかの実施例では、この温度は、４００℃から約１１００℃、又は５００℃から約１０００℃の範囲内でよい。金属性ナノ結晶層では、ナノ結晶の少なくとも約８０重量％は、ナノ結晶粒子サイズが約１ｎｍから約５ｎｍの範囲内である。他の実施例では、ナノ結晶の少なくとも約９０、９５又は９９重量％は、ナノ結晶粒子サイズが約１ｎｍから約５ｎｍの範囲内である。上記方法は、更に、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理気相堆積（ＰＶＤ）のような気相堆積プロセスによるか或いは無電解堆積又は電気化学的メッキ（ＥＣＰ）のような液相堆積プロセスにより金属性ナノ結晶層を形成するステップも備える。
[0012]上記方法は、更に、前処置プロセス中に基板上に疎水性表面を形成するステップも備える。この疎水性表面は、シラン、ジシラン、アンモニア、ヒドラジン、ジボラン、トリエチルボラン、水素、原子水素、又はそのプラズマのような還元剤に基板を露出させることにより形成することができる。また、上記方法は、前処置プロセス中に基板をガス抜きプロセスに露出させるステップを備えてもよい。或いは又、上記方法は、前処置プロセス中に基板に核生成表面又は種表面を形成するステップを備えてもよい。核生成表面又は種表面は、ＡＬＤ、Ｐ３ｉフラッディング、又は電荷銃フラッディングにより形成することができる。
[0013]別の観点において、上記方法は、更に、約０．５％未満の均一性で基板上にトンネル誘電体層を形成するステップも備える。このトンネル誘電体層は、パルスＤＣ堆積、ＲＦスパッタリング、無電解堆積、ＡＬＤ、ＣＶＤ、又はＰＶＤにより形成することができる。上記方法は、更に、後処置プロセス中に基板をＲＴＡ、レーザーアニーリング、ドーピング、Ｐ３ｉフラッディング、又はＣＶＤに露出させるステップも備える。一実施例では、後処置プロセス中に基板上に犠牲的キャップ層を堆積することができる。この犠牲的キャップ層は、スピンオンプロセス、無電解堆積、ＡＬＤ、ＣＶＤ、又はＰＶＤにより堆積することができる。
[0014]本発明の前述した特徴を詳細に理解できるように、簡単に概要を前述した本発明について、幾つかを添付図面に例示した実施形態を参照して以下に詳細に説明する。しかしながら、添付図面は、本発明の典型的な実施形態を例示するに過ぎず、それ故、本発明の範囲をそれに限定するものではなく、本発明は、等しく有効な他の実施形態も包含できることに注意されたい。
従来技術で説明したフラッシュメモリ装置の概略断面図である。 従来技術で説明したフラッシュメモリ装置の概略断面図である。 ここに説明する実施形態に基づくフラッシュメモリ装置の概略断面図である。 ここに説明する実施形態に基づくフラッシュメモリ装置の概略断面図である。 ここに説明する他の実施形態に基づく別のフラッシュメモリ装置の概略断面図である。 ここに説明する他の実施形態に基づく他のフラッシュメモリ装置の概略断面図である。
詳細な説明
[0019]本発明の実施形態は、金属性ナノ結晶、及びこの金属性ナノ結晶を含むナノ結晶材料、並びにこれら金属性ナノ結晶及びナノ結晶材料を形成するプロセスを提供する。ここに説明する金属性ナノ結晶及びナノ結晶材料は、半導体及び電子装置（例えば、フラッシュメモリ装置、光電池セル、光放射装置、及びエネルギースカベンジャー装置）、バイオテクノロジー、及び触媒、例えば、燃料セル触媒、バッテリ触媒、重合化触媒、又は触媒コンバータを利用する多数のプロセスに使用することができる。一実施例において、金属性ナノ結晶は、ＮＡＮＤフラッシュメモリのような不揮発性のメモリ装置を形成するのに使用できる。
[0020]図１Ｂは、従来技術で説明した欠陥１１５を有するフラッシュメモリセル１００を示す。この欠陥１１５は、通常、トンネル誘電体層１１０に生じ、典型的なシリコンベースのフラッシュメモリ装置を役立たなくしてしまう。というのは、電荷経路１２２の中断で、蓄積されたデータの損失が生じるからである。
[0021]図２Ａは、ソース領域２０４、ドレイン領域２０６及びチャンネル領域２０８を含む基板２０２上にフラッシュメモリセル２００が配設されたところを示す。このフラッシュメモリセル２００は、更に、トンネル誘電体層２１０（例えば、酸化シリコン）、ナノ結晶層２２０、頂部誘電体層２３０（例えば、酸化シリコン）、及び制御ゲート層２４０（例えば、ポリシリコン層）も含む。ナノ結晶層２２０は、複数の金属性ナノ結晶２２２（例えば、ルテニウム、白金又はニッケル）を含む。各金属性ナノ結晶２２２は、個々の電荷を保持できるので、ソース領域２０４からドレイン領域２０６に向けてナノ結晶層２２０内の電荷経路に沿って電子が流れる。ナノ結晶層２２０内の電荷トラップナノ結晶２２２は、トンネル誘電体層２１０を貫通する電子又はホールを捕獲し、一方、頂部誘電体層２３０は、フラッシュメモリの書き込み又は消去動作中に電子及びホールがナノ結晶層２２０から逃れて制御ゲート層２４０に入るのを防止するように働く。
[0022]図２Ｂは、トンネル誘電体層２１０内に欠陥２１５が一般的に形成された後のフラッシュメモリセル２００を示している。しかしながら、フラッシュメモリセル１００の欠陥１１５とは異なり、フラッシュメモリセル２００の欠陥２１５は、ナノ結晶層２２０内でソース領域２０４とドレイン領域２０６との間の電荷経路に沿った電子の流れを中断しない。ナノ結晶２２４のような、欠陥２１５付近の個々のナノ結晶の電荷が失われるに過ぎない。それ故、フラッシュメモリセル２００は、全蓄積電荷の一部を失うに過ぎず、ナノ結晶層２２０内でソース領域２０４とドレイン領域２０６との間には電荷経路が依然存在する。更に、フラッシュメモリセル２００は、欠陥２１５による電荷経路の中断を経験しないので、蓄積されたデータは失われない。
[0023]ここに説明する実施形態は、図２Ａに示すフラッシュメモリセル２００を形成するのに使用できる方法を提供する。一実施形態においては、金属性ナノ結晶材料を基板上に形成する方法であって、基板を前処置プロセスに露出させるステップと、基板上にトンネル誘電体層を形成するステップと、基板を後処置プロセスに露出させるステップと、トンネル誘電体層上に金属性ナノ結晶層を形成するステップと、この金属性ナノ結晶層上に誘電体キャップ層を形成するステップと、基板を計測プロセスに露出させるステップと、を備えた方法が提供される。別の実施形態では、金属性ナノ結晶材料を基板上に形成する方法であって、基板を前処置プロセスに露出させるステップと、基板上にトンネル誘電体層を形成するステップと、このトンネル誘電体層上に金属性ナノ結晶層を形成するステップと、この金属性ナノ結晶層上に誘電体キャップ層を形成するステップと、基板を計測プロセスに露出させるステップと、を備えた方法が提供される。別の実施形態では、金属性ナノ結晶材料を基板上に形成する方法であって、基板を前処置プロセスに露出させるステップと、基板上にトンネル誘電体層を形成するステップと、基板を後処置プロセスに露出させるステップと、トンネル誘電体層上に金属性ナノ結晶層を形成するステップと、この金属性ナノ結晶層上に誘電体キャップ層を形成するステップと、を備えた方法が提供される。別の実施形態では、金属性ナノ結晶材料を基板上に形成する方法であって、基板を前処置プロセスに露出させるステップと、基板上にトンネル誘電体層を形成するステップと、基板を後処置プロセスに露出させるステップと、トンネル誘電体層上に金属性ナノ結晶層を形成するステップと、この金属性ナノ結晶層上に誘電体キャップ層を形成するステップと、この誘電体キャップ層上に制御ゲート層を形成するステップと、を備えた方法が提供される。これら実施形態では、金属性ナノ結晶２２２は、白金、パラジウム、ニッケル、イリジウム、ルテニウム、コバルト、タングステン、タンタル、モリブデン、ロジウム、金、そのケイ化物、その窒化物、その炭化物、その合金、又はその組合せのような少なくとも１つの金属を含むことができる。
[0024]ここに説明する実施形態は、金属性ナノ結晶層及び誘電体層の二層体を２つ以上有するフラッシュメモリセルを形成するのに使用できる方法を提供する。一実施形態では、基板上に多層の金属性ナノ結晶材料を形成する方法であって、基板を前処置プロセスに露出させるステップと、基板上にトンネル誘電体層を形成するステップと、基板を後処置プロセスに露出させるステップと、トンネル誘電体層上に第１の金属性ナノ結晶層を形成するステップと、この第１の金属性ナノ結晶層上に中間誘電体層を形成するステップと、この中間誘電体層上に第２の金属性ナノ結晶層を形成するステップと、この第２の金属性ナノ結晶層上に誘電体キャップ層を形成するステップと、基板を計測プロセスに露出させるステップと、を備えた方法が提供される。別の実施形態では、基板上に多層の金属性ナノ結晶材料を形成する方法であって、基板を前処置プロセスに露出させるステップと、基板上にトンネル誘電体層を形成するステップと、このトンネル誘電体層上に第１の金属性ナノ結晶層を形成するステップと、この第１の金属性ナノ結晶層上に中間誘電体層を形成するステップと、この中間誘電体層上に第２の金属性ナノ結晶層を形成するステップと、この第２の金属性ナノ結晶層上に誘電体キャップ層を形成するステップと、基板を計測プロセスに露出させるステップと、を備えた方法が提供される。別の実施形態では、基板上に多層の金属性ナノ結晶材料を形成する方法であって、基板を前処置プロセスに露出させるステップと、基板上にトンネル誘電体層を形成するステップと、このトンネル誘電体層上に第１の金属性ナノ結晶層を形成するステップと、この第１の金属性ナノ結晶層上に中間誘電体層を形成するステップと、この中間誘電体層上に第２の金属性ナノ結晶層を形成するステップと、この第２の金属性ナノ結晶層上に誘電体キャップ層を形成するステップと、基板を計測プロセスに露出させるステップと、を備えた方法が提供される。別の実施形態では、基板上に多層の金属性ナノ結晶材料を形成する方法であって、基板を前処置プロセスに露出させるステップと、基板上にトンネル誘電体層を形成するステップと、基板を後処置プロセスに露出させるステップと、トンネル誘電体層上に第１の金属性ナノ結晶層を形成するステップと、この第１の金属性ナノ結晶層上に中間誘電体層を形成するステップと、この中間誘電体層上に第２の金属性ナノ結晶層を形成するステップと、この第２の金属性ナノ結晶層上に誘電体キャップ層を形成するステップと、を備えた方法が提供される。別の実施形態では、基板上に多層の金属性ナノ結晶材料を形成する方法であって、基板上にトンネル誘電体層を形成するステップと、基板を後処置プロセスに露出させるステップと、トンネル誘電体層上に第１の金属性ナノ結晶層を形成するステップと、この第１の金属性ナノ結晶層上に中間誘電体層を形成するステップと、この中間誘電体層上に第２の金属性ナノ結晶層を形成するステップと、この第２の金属性ナノ結晶層上に誘電体キャップ層を形成するステップと、この誘電体キャップ層上に制御ゲート層を形成するステップと、を備えた方法が提供される。
[0025]図３は、ソース領域３０４、ドレイン領域３０６及びチャンネル領域３０８を含む基板３０２上に配設されたフラッシュメモリセル３００を示す。トンネル誘電体層３１０は、ソース領域３０４、ドレイン領域３０６及びチャンネル領域３０８の上にフラッシュメモリセル３００の一部分として形成される。複数の金属性ナノ結晶３２２を含むナノ結晶層３２０Ａ、３２０Ｂ及び３２０Ｃが、図３に示すように、中間誘電体層３３０Ａ、３３０Ｂ及び３３０Ｃと共に順次に積み重ねられる。中間誘電体層３３０Ｃ上に制御ゲート層３４０が配設される。
[0026]ここに説明する実施形態は、図３に示すフラッシュメモリセル３００を形成するのに使用できる方法を提供する。一実施形態において、基板上に多層の金属性ナノ結晶材料を形成する方法であって、基板を前処置プロセスに露出させるステップと、基板上にトンネル誘電体層（例えば、トンネル誘電体層３１０）を形成するステップと、基板を後処置プロセスに露出させるステップと、トンネル誘電体層上に第１の金属性ナノ結晶層（例えば、ナノ結晶層３２０Ａ）を形成するステップと、この第１の金属性ナノ結晶層上に第１の中間誘電体層（例えば、中間誘電体層３３０Ａ）を形成するステップと、この第１の中間誘電体層上に第２の金属性ナノ結晶層（例えば、ナノ結晶層３２０Ｂ）を形成するステップと、この第２の金属性ナノ結晶層上に第２の中間誘電体層（例えば、中間誘電体層３３０Ｂ）を形成するステップと、この第２の中間誘電体層上に第３の金属性ナノ結晶層（例えば、ナノ結晶層３２０Ｃ）を形成するステップと、この第３の金属性ナノ結晶層上に誘電体キャップ層（例えば、中間誘電体層３３０Ｃ）を形成するステップと、基板を計測プロセスに露出させるステップと、を備えた方法が提供される。誘電体キャップ層上に制御ゲート層（例えば、制御ゲート層３４０）を堆積することができる。
[0027]別の実施形態では、基板上に多層の金属性ナノ結晶材料を形成する方法であって、基板を前処置プロセスに露出させるステップと、基板上にトンネル誘電体層を形成するステップと、このトンネル誘電体層上に第１の金属性ナノ結晶層を形成するステップと、この第１の金属性ナノ結晶層上に第１の中間誘電体層を形成するステップと、この第１の中間誘電体層上に第２の金属性ナノ結晶層を形成するステップと、この第２の金属性ナノ結晶層上に第２の中間誘電体層を形成するステップと、この第２の中間誘電体層上に第３の金属性ナノ結晶層を形成するステップと、この第３の金属性ナノ結晶層上に誘電体キャップ層を形成するステップと、基板を計測プロセスに露出させるステップと、を備えた方法が提供される。
[0028]別の実施形態では、基板上に多層の金属性ナノ結晶材料を形成する方法であって、基板を前処置プロセスに露出させるステップと、基板上にトンネル誘電体層を形成するステップと、このトンネル誘電体層上に第１の金属性ナノ結晶層を形成するステップと、この第１の金属性ナノ結晶層上に第１の中間誘電体層を形成するステップと、この第１の中間誘電体層上に第２の金属性ナノ結晶層を形成するステップと、この第２の金属性ナノ結晶層上に第２の中間誘電体層を形成するステップと、この第２の中間誘電体層上に第３の金属性ナノ結晶層を形成するステップと、この第３の金属性ナノ結晶層上に誘電体キャップ層を形成するステップと、基板を計測プロセスに露出させるステップと、を備えた方法が提供される。
[0029]別の実施形態では、基板上に多層の金属性ナノ結晶材料を形成する方法であって、基板を前処置プロセスに露出させるステップと、基板上にトンネル誘電体層を形成するステップと、基板を後処置プロセスに露出させるステップと、トンネル誘電体層上に第１の金属性ナノ結晶層を形成するステップと、この第１の金属性ナノ結晶層上に第１の中間誘電体層を形成するステップと、この第１の中間誘電体層上に第２の金属性ナノ結晶層を形成するステップと、この第２の金属性ナノ結晶層上に第２の中間誘電体層を形成するステップと、この第２の中間誘電体層上に第３の金属性ナノ結晶層を形成するステップと、この第３の金属性ナノ結晶層上に誘電体キャップ層を形成するステップと、を備えた方法が提供される。
[0030]別の実施形態では、基板上に多層の金属性ナノ結晶材料を形成する方法であって、基板上にトンネル誘電体層を形成するステップと、基板を後処置プロセスに露出させるステップと、トンネル誘電体層上に第１の金属性ナノ結晶層を形成するステップと、この第１の金属性ナノ結晶層上に第１の中間誘電体層を形成するステップと、この第１の中間誘電体層上に第２の金属性ナノ結晶層を形成するステップと、この第２の金属性ナノ結晶層上に第２の中間誘電体層を形成するステップと、この第２の中間誘電体層上に第３の金属性ナノ結晶層を形成するステップと、この第３の金属性ナノ結晶層上に誘電体キャップ層を形成するステップと、この誘電体キャップ層上に制御ゲート層を形成するステップと、を備えた方法が提供される。
[0031]図４は、ソース領域４０４、ドレイン領域４０６及びチャンネル領域４０８を含む基板４０２上に配設されたフラッシュメモリセル４００を示す。トンネル誘電体層４１０は、ソース領域４０４、ドレイン領域４０６及びチャンネル領域４０８の上にフラッシュメモリセル４００の一部分として形成される。複数の金属性ナノ結晶４２２を含むナノ結晶層４２０が、図４に示すように、中間誘電体層４３０と共に順次に積み重ねられる。二層体４５０１乃至二層体４５０Ｎの各二層体４５０は、ナノ結晶層４２０及び中間誘電体層４３０を含む。二層体４５０Ｎの中間誘電体層４３０には制御ゲート層４４０が配設される。
[0032]二層体４５０６と二層体４５０Ｎとの間の領域４５２は、二層体４５０を含まなくてもよいし、又は数百個の二層体４５０を含んでもよい。一実施例では、領域４５２は、二層体４５０を含まず、それ故、二層体４５０Ｎに対してＮ＝７であり、フラッシュメモリセル４００は、合計７個の二層体４５０を含む。別の実施例では、領域４５２は、３個の付加的な二層体４５０（図示せず）を含み、それ故、二層体４５０Ｎに対してＮ＝１０であり、フラッシュメモリセル４００は、合計１０個の二層体４５０を含む。別の実施例では、領域４５２は、４３個の付加的な二層体４５０（図示せず）を含み、それ故、二層体４５０Ｎに対してＮ＝５０であり、フラッシュメモリセル４００は、合計５０個の二層体４５０を含む。別の実施例では、領域４５２は、９３個の付加的な二層体４５０（図示せず）を含み、それ故、二層体４５０Ｎに対してＮ＝１００であり、フラッシュメモリセル４００は、合計１００個の二層体４５０を含む。別の実施例では、領域４５２は、１９３個の付加的な二層体４５０（図示せず）を含み、それ故、二層体４５０Ｎに対してＮ＝２００であり、フラッシュメモリセル４００は、合計２００個の二層体４５０を含む。
[0033]フラッシュメモリセル４００は、図４に示すように、多層の金属性ナノ結晶材料内に数百個の二層体４５０を有してもよい。一実施形態では、基板上に多層の金属性ナノ結晶材料を形成する方法であって、基板を前処置プロセスに露出させるステップと、基板上にトンネル誘電体層を形成するステップと、基板上に複数の二層体を形成するステップであって、各々の二層体は、金属性ナノ結晶層上に中間誘電体層を堆積したものであるステップと、複数の二層体上に誘電体キャップ層を形成するステップとを備えた方法が提供される。一実施例において、複数の二層体は、少なくとも１０枚の金属性ナノ結晶層と、少なくとも１０枚の中間誘電体層とを含むことができる。別の実施例では、複数の二層体は、少なくとも５０枚の金属性ナノ結晶層と、少なくとも５０枚の中間誘電体層とを含むことができる。別の実施例では、複数の二層体は、少なくとも１００枚の金属性ナノ結晶層と、少なくとも１００枚の中間誘電体層とを含むことができる。
[0034]基板表面は、非均一な核生成を防止するために平滑な表面を有するように前処置することができる。一実施形態では、種々の誘電体ステップ及び仕上げステップを使用して、望ましい基板表面が形成される。幾つかの実施例において、前処置プロセスは、約２Åから約３Åの均一性をもつ平滑な表面を設けることができる。別の実施形態では、基板の表面は、疎水性向上表面を有するように前処置して基板表面のデウェッティング性(de-wetting)を向上させることができる。基板は、ぶら下がり水素結合を最大にするために、還元ガスに露出させることができる。還元ガスは、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、アンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）、ジボラン（Ｂ２Ｈ６）、トリエチルボラン（Ｅｔ３Ｂ）、水素（Ｈ２）、原子水素（Ｈ）、そのプラズマ、その基、その派生物、又はその組合せを含んでもよい。他の実施例では、金属層を堆積した後のガス放出を防止するためにガス抜きプロセス又は前洗浄プロセスが行われる。別の実施形態では、前処置プロセスは、基板上に核生成表面又は種表面を設ける。他の実施形態では、核生成表面又は種表面は、ＡＬＤプロセス、Ｐ３ｉフラッディングプロセス、又は電荷銃フラッディングプロセスにより形成される。
[0035]トンネル誘電体層は、基板上に、好ましくは、基板の前処置された表面上に形成することができる。一実施形態では、トンネル誘電体層は、均一性が約０．５％未満、好ましくは、約０．３％未満の基板で形成することができる。幾つかの実施例では、トンネル誘電体層は、パルスＤＣ堆積プロセス、ＲＦスパッタリングプロセス、無電解堆積プロセス、ＡＬＤプロセス、ＣＶＤプロセス、又はＰＶＤプロセスにより形成することができる。
[0036]トンネル誘電体層の堆積に続いて、後処置プロセス中に基板をＲＴＡプロセスに露出させることができる。他の後処理プロセスは、ドーピングプロセス、Ｐ３ｉフラッディングプロセス、ＣＶＤプロセス、レーザーアニールプロセス、フラッシュアニール、又はその組合せを含む。別の実施形態では、後処置プロセス中に犠牲的キャップ層を基板上に堆積することができる。犠牲的キャップ層は、無電解プロセス、ＡＬＤプロセス、ＣＶＤプロセス、ＰＶＤプロセス、スピンオンプロセス、又はその組合せによって堆積することができる。
[0037]幾つかの実施形態では、金属性ナノ結晶２２２、３２２及び４２２は、少なくとも１つの金属、例えば、白金、パラジウム、ニッケル、イリジウム、ルテニウム、コバルト、タングステン、タンタル、モリブデン、ロジウム、金、そのケイ化物、その窒化物、その炭化物、その合金、又はその組合せを含む。この金属は、無電解プロセス、電気メッキプロセス（ＥＣＰ）、ＡＬＤプロセス、ＣＶＤプロセス、ＰＶＤプロセス、又はその組合せにより堆積することができる。
[0038]一実施形態では、金属性ナノ結晶層（例えば、ナノ結晶層２２０、３２０及び４２０）は、ナノ結晶サイズ及びサイズ分布を制御するためにＲＴＡに露出させることができる。一実施例では、金属性ナノ結晶層は、約３００℃から約１２５０℃、好ましくは、約４００℃から約１１００℃、更に好ましくは、約５００℃から約１０００℃の範囲内の温度で形成される。一実施例では、金属性ナノ結晶層（例えば、ナノ結晶層２２０、３２０及び４２０）は、約０．５ｎｍから約１０ｎｍ、好ましくは、約１ｎｍから約５ｎｍ、更に好ましくは、約２ｎｍから約３ｎｍの範囲内のナノ結晶粒子サイズを有する金属性ナノ結晶（例えば、金属性ナノ結晶２２２、３２２及び４２２）を含む。別の実施例では、金属性ナノ結晶層は、ナノ結晶の約８０重量％が、約１ｎｍから約５ｎｍの範囲内のナノ結晶粒子サイズを有し、好ましくは、ナノ結晶の約９０重量％が、約１ｎｍから約５ｎｍの範囲内のナノ結晶粒子サイズを有し、更に好ましくは、ナノ結晶の約９５重量％が、約１ｎｍから約５ｎｍの範囲内のナノ結晶粒子サイズを有し、更に好ましくは、ナノ結晶の約９７重量％が、約１ｎｍから約５ｎｍの範囲内のナノ結晶粒子サイズを有し、更に好ましくは、ナノ結晶の約９９重量％が、約１ｎｍから約５ｎｍの範囲内のナノ結晶粒子サイズを有するようなナノ結晶を含む。別の実施形態では、金属性ナノ結晶層は、約３５ｎｍｘ約１２０ｎｍのゲートエリア当たり約±３粒子というナノ結晶粒子密度分布を含む。
[0039]一実施形態において、金属性ナノ結晶（ＭＮＣ）層（例えば、ナノ結晶層２２０、３２０及び４２０）は、約１００個のナノ結晶（例えば、金属性ナノ結晶２２２、３２２及び４２２）を含むことができる。このＭＮＣ層は、約１ｘ１０１１ｃｍ−２以上、好ましくは、約１ｘ１０１２ｃｍ−２以上、更に好ましくは、約５ｘ１０１２ｃｍ−２以上、更に好ましくは、約１ｘ１０１３ｃｍ−２以上のナノ結晶密度をもつことができる。一実施例では、ＭＮＣ層は、白金を含み、また、少なくとも約５ｘ１０１２ｃｍ−２、好ましくは、約８ｘ１０１２ｃｍ−２以上のナノ結晶密度を有する。別の実施例では、ＭＮＣ層は、ルテニウムを含み、また、少なくとも約５ｘ１０１２ｃｍ−２、好ましくは、約８ｘ１０１２ｃｍ−２以上のナノ結晶密度を有する。別の実施例では、ＭＮＣ層は、少なくとも約５ｘ１０１２ｃｍ−２、好ましくは、約８ｘ１０１２ｃｍ−２以上のナノ結晶密度を含んで有する。
[0040]一実施形態では、金属性ナノ結晶２２２、３２２、及び４２２を含むフラッシュメモリ用のＭＮＣセルを形成するためにナノ結晶又はナノドットが使用される。一実施例では、ＭＮＣセルは、基板を前処置プロセスに露出させ、第１の誘電体層を形成し、基板を後堆積プロセスに露出させ、金属性ナノ結晶層を形成し、誘電体キャップ層を堆積することにより、形成することができる。これら実施例では、種々の計測プロセスにより基板を検査することができる。
[0041]別の実施形態では、表面処置又は前処置は、均一なナノ結晶密度及び狭いナノ結晶サイズ分布を得る上で助けとなる核生成制御（「種」核生成サイト）を含むことができる。幾つかの実施例では、ＡＬＤ又はＣＶＤプロセス、Ｐ３ｉフラッディング、電荷銃フラッディング（電子又はイオン）、表面ｍｏｄのためのＣＮＴ又はＳｉ充填ジエレクトロン(di-electron)プローブ（Ｓｉグラス）、タッチング、電子処置、金属蒸気、及びＮＩＬテンプレートによる蒸気露出が行われる。
[0042]別の実施形態では、ＣＶＤ酸化物堆積プロセスを単一ステップとして使用して、酸化シリコンのような誘電体層内に結合されたナノ結晶を生成することができる。一実施例では、ナノ結晶が結合又は混合されてＴＥＯＳとなり、それらは、誘電体トンネル層（例えば、酸化シリコン）の頂部に堆積する間に膜の中に埋め込まれる。別の実施形態では、レーザー及び格子の使用、又はＮＩＬテンプレートにより、基板表面を局所的な加熱に露出させることができる。
[0043]別の実施形態では、基板を加熱し（例えば、ＲＴＡ）又は基板を他の処置に露出する際に犠牲的な層を島部（例えば、２−３ｎｍ直径）へと変換し、テンプレートを形成することができる。その後、テンプレートは、テンプレーション中に使用することができる。一実施例では、原子層エッチングを使用してナノ結晶材料を形成することができる。
[0044]別の実施形態では、ナノ結晶又はナノドットを使用して、フラッシュメモリ用のＭＮＣセルが形成される。一実施例では、ＭＮＣセルは、下部誘電体層（例えば、トンネル誘電体）及び上部誘電体層（例えば、キャップ誘電体層、頂部誘電体、又は中間誘電体層）のような２つの誘電体層間に少なくとも１つの金属性ナノ結晶層を含む。この金属性ナノ結晶層は、少なくとも１つの金属、例えば、白金、パラジウム、ニッケル、イリジウム、ルテニウム、コバルト、タングステン、タンタル、モリブデン、ロジウム、金、そのケイ化物、その窒化物、その炭化物、その合金、又はその組合せを含むナノ結晶（例えば、金属性ナノ結晶２２２、３２２及び４２２）を含む。一実施例では、ナノ結晶材料は、白金、ニッケル、ルテニウム、白金−ニッケル合金、又はその組合せを含む。別の実施例では、ナノ結晶材料は、約５重量％の白金及び約９５重量％のニッケルを含む。
[0045]別の実施形態では、ＭＮＣセルは、中間誘電体層によって分離された少なくとも２つの金属性ナノ結晶層を含み、これらの層は、下部誘電体層（例えば、トンネル誘電体）及び上部誘電体層（例えば、キャップ誘電体層又は頂部誘電体層）を有する。別の実施形態では、ＭＮＣセルは、中間誘電体層によって各々分離された少なくとも３つの金属性ナノ結晶層を含み、これらの層は、下部誘電体層（例えば、トンネル誘電体）及び上部誘電体層（例えば、キャップ誘電体層又は頂部誘電体層）を有する。
[0046]他の実施形態において、基板上に多層の金属性ナノ結晶材料を形成する方法であって、基板を前処置プロセスに露出させるステップと、基板上にトンネル誘電体層を形成するステップと、基板上に複数の二層体を形成するステップであって、各々の二層体は、金属性ナノ結晶層上に中間誘電体層を堆積したものであるステップと、複数の二層体上に誘電体キャップ層を形成するステップと、を備えた方法が提供される。一実施例では、複数の二層体は、少なくとも１０枚の金属性ナノ結晶層と、少なくとも１０枚の中間誘電体層とを含むことができる。別の実施例では、複数の二層体は、少なくとも５０枚の金属性ナノ結晶層と、少なくとも５０枚の中間誘電体層とを含むことができる。別の実施例では、複数の二層体は、少なくとも１００枚の金属性ナノ結晶層と、少なくとも１００枚の中間誘電体層とを含むことができる。
[0047]一実施例では、基板上に配設されたトンネル誘電体層と、このトンネル誘電体層上に配設された第１の金属性ナノ結晶層と、この第１の金属性ナノ結晶層上に配設された第１の中間誘電体層と、この第１の中間誘電体層上に配設された第２の金属性ナノ結晶層と、この第２の金属性ナノ結晶層上に配設された第２の中間誘電体層と、この第２の中間誘電体層上に配設された第３の金属性ナノ結晶層と、この第３の金属性ナノ結晶層上に配設された誘電体キャップ層と、を備えた金属性ナノ結晶材料が提供される。
[0048]幾つかの実施形態では、下部誘電体層（例えば、トンネル誘電体又は底部電極）は、シリコン、酸化シリコン又はその派生物のような誘電体材料を含み、また、上部誘電体層（例えば、キャップ誘電体層、頂部誘電体、頂部電極、又は中間誘電体層）は、シリコン、窒化シリコン、酸化シリコン、酸化アルミニウム、酸化ハフニウム、ケイ酸アルミニウム、ケイ酸ハフニウム、又はその派生物を含む。一実施形態では、頂部誘電体層２３０又は中間誘電体層３３０及び４３０は、シリコン、窒化シリコン、酸化シリコン、酸窒化シリコン、酸化アルミニウム、酸化ハフニウム、ケイ酸アルミニウム、ケイ酸ハフニウム、酸窒化ハフニウムシリコン、酸化ジルコニウム、ケイ酸ジルコニウム、その派生物、又はその組合せのような誘電体材料を含む。一実施例では、誘電体材料、例えば、ゲート酸化物誘電体材料は、その場でのスチーム発生（ＩＳＳＧ）プロセス、水蒸気発生（ＷＶＧ）プロセス、又は急速熱酸化（ＲＴＯ）プロセスにより形成することができる。
[0049]誘電体層及び材料を形成するのに使用できるＩＳＳＧ、ＷＶＧ及びＲＴＯプロセスを含む装置及びプロセスは、共通に譲渡され、２００５年５月１２日に出願されてＵＳ２００５−０２７１８１３号として公告されている米国特許出願第１１／１２７，７６７号、２００４年５月２１日に出願されてＵＳ２００５−０２６０３５７号として公告されている米国特許出願第１０／８５１，５１４号、２００５年９月９日に出願されてＵＳ２００６−００６２９１７号として公告されている米国特許出願第１１／２２３，８９６号、２００４年５月２１日に出願されてＵＳ２００５−０２６０３４７号として公告されている米国特許出願第１０／８５１，５６１号、並びに共通に譲渡された米国特許第６，８４６，５１６号、第６，８５８，５４７号、第７，０６７，４３９号、第６，６２０，６７０号、第６，８６９，８３８号、第６，８２５，１３４号、第６，９０５，９３９号、及び第６，９２４，１９１号に更に説明されており、これらは、参考としてここにそのまま援用する。
[0050]一実施形態において、ナノ結晶（例えば、金属性ナノ結晶２２２、３２２及び４２２）を含む金属性ナノ結晶層は、基板上に少なくとも１つの金属層を堆積し、基板をアニールプロセスに露出させて、金属層からの少なくとも１つの金属を含むナノ結晶を形成、することにより、形成できる。金属層は、ＰＶＤプロセス、ＡＬＤプロセス、ＣＶＤプロセス、無電解堆積プロセス、ＥＣＰプロセス、又はその組合せにより形成又は堆積することができる。金属層は、約１００Å以下の厚み、例えば、約３Åから約５０Å、好ましくは、約４Åから約３０Å、更に好ましくは、約５Åから約２０Åの範囲内の厚みに堆積することができる。アニールプロセスは、例えば、ＲＴＰ、フラッシュアニーリング及びレーザーアニーリングを含む。
[0051]一実施形態では、基板（例えば、基板２０２、３０２、及び４０２）をアニールチャンバー内に位置付けて、後堆積アニール（ＰＤＡ）プロセスに露出させることができる。カリフォルニア州サンタクララに所在するアプライドマテリアルズ社から入手できるＣＥＮＴＵＲＡ（登録商標）ＲＡＤＩＡＮＣＥ（登録商標）ＲＴＰチャンバーは、ＰＤＡプロセス中に使用できるアニールチャンバーである。基板は、約３００℃から１２５０℃、又は約４００℃から約１１００℃、又は約５００℃から約１０００℃の範囲内の温度、例えば、約１１００℃に加熱することができる。
[0052]別の実施形態では、ナノ結晶（例えば、金属性ナノ結晶２２２、３２２及び４２２）を含む金属性ナノ結晶層は、基板上に衛星金属性ナノドットを堆積し、形成し、又は分布させることにより形成できる。基板は、約３００℃から１２５０℃、又は約４００℃から約１１００℃、又は約５００℃から約１０００℃の範囲内の温度のような所定の温度に予熱することができる。金属性ナノドットは、金属性ナノドットの懸濁液を蒸発させることにより基板上に予め形成し及び堆積又は分布させることができる。金属性ナノドットは、結晶又はアモルファスでよいが、予熱された基板により再結晶化されて、金属性ナノ結晶層内に金属性ナノ結晶を形成する。
[0053]金属性ナノ結晶層（例えば、ナノ結晶層２２０、３２０及び４２０）は、少なくとも１つの金属、例えば、白金、パラジウム、ニッケル、イリジウム、ルテニウム、コバルト、タングステン、タンタル、モリブデン、ロジウム、金、そのケイ化物、その窒化物、その炭化物、その合金、又はその組合せを含むナノ結晶（例えば、金属性ナノ結晶２２２、３２２及び４２２）を含む。一実施例では、ナノ結晶材料は、白金、ニッケル、ルテニウム、白金−ニッケル合金、又はその組合せを含む。別の実施例では、ナノ結晶材料は、ルテニウム又はルテニウム合金を含む。別の実施例では、ナノ結晶材料は、白金又は白金合金を含む。
[0054]金属層及び材料を形成するのに使用できる装置及びプロセスは、共通に譲渡され、２００３年５月２２日に出願されてＵＳ２００５−０２２０９９８号として公告されている米国特許出願第１０／４４３，６４８号、２００３年８月４日に出願されてＵＳ２００４−０１０５９３４号として公告されている米国特許出願第１０／６３４，６６２号、２００４年３月２６日に出願されてＵＳ２００４−０２４１３２１号として公告されている米国特許出願第１０／８１１，２３０号、２００５年９月６日に出願された米国特許出願第６０／７１４，５８０号、並びに共通に譲渡された米国特許第６，９３６，５３８号、第６，６２０，７２３号、第６，５５１，９２９号、第６，８５５，３６８号、第６，７９７，３４０号、第６，９５１，８０４号、第６，９３９，８０１号、第６，９７２，２６７号、第６，５９６，６４３号、第６，８４９，５４５号、第６，６０７，９７６号、第６，７０２，０２７号、第６，９１６，３９８号、第６，８７８，２０６号、及び第６，９３６，９０６号に更に説明されており、これらは、参考としてここにそのまま援用する。
[0055]他の実施形態では、フラッシュメモリの用途に加えて、ナノ結晶又はナノドットは、燃料セル、バッテリ、又は重合化反応のための触媒としても、また、触媒コンバータ、光電池セル、光放射装置、又はエネルギースカベンジャー装置内でも、使用される。
[0056]以上、本発明の実施形態を説明したが、本発明の基本的な範囲から逸脱せずに、他の実施形態及び更に別の実施形態を案出することができ、それ故、本発明の範囲は、特許請求の範囲によって決定される。
１００…フラッシュメモリセル、１０２…基板、１０４…ソース領域、１０６…ドレイン領域、１０８…チャンネル領域、１１０…トンネル誘電体層、１１５…欠陥、１２０…フローティングゲート層、１２２…電荷経路、１３０…頂部誘電体層、１４０…制御ゲート層、２００…フラッシュメモリセル、２０２…基板、２０４…ソース領域、２０６…ドレイン領域、２０８…チャンネル領域、２１０…トンネル誘電体層、２１５…欠陥、２２０…ナノ結晶層、２２２…金属性ナノ結晶、２２４…ナノ結晶、２３０…頂部誘電体層、２４０…制御ゲート層、３００…フラッシュメモリセル、３０２…基板、３０４…ソース領域、３０６…ドレイン領域、３０８…チャンネル領域、３１０…トンネル誘電体層、３２０Ａ、３２０Ｂ、３２０Ｃ…ナノ結晶層、３２２…金属性ナノ結晶、３３０Ａ、３３０Ｂ、３３０Ｃ…中間誘電体層、３４０…制御ゲート層、４００…フラッシュメモリセル、４０２…基板、４０４…ソース領域、４０６…ドレイン領域、４０８…チャンネル領域、４１０…トンネル誘電体層、４２０…ナノ結晶層、４２２…金属性ナノ結晶、４３０…中間誘電体層、４５０…二層体、４５２…領域

Claims (13)

  1. 基板上に金属性ナノ結晶材料を形成する方法において、
    基板を前処置プロセスに露出させるステップと、
    上記基板上にトンネル誘電体層を形成するステップと、
    上記基板を後処置プロセスに露出させるステップと、
    上記トンネル誘電体層上に金属性ナノ結晶層を形成するステップと、
    上記金属性ナノ結晶層上に誘電体キャップ層を形成するステップと、
    を備え、
    上記金属性ナノ結晶層を形成するステップは、
    上記トンネル誘電体層上に金属製ナノドットの懸濁液を塗布するステップと、
    上記金属製ナノドットの懸濁液が蒸発し、かつ、上記金属製ナノドットが再結晶化するように、上記基板を加熱するステップと、を備えた方法。
  2. 上記金属性ナノ結晶層は、ルテニウム又はルテニウム合金を含む、請求項１に記載の方法。
  3. 上記金属性ナノ結晶層は、白金、パラジウム、ニッケル、イリジウム、ルテニウム、コバルト、タングステン、タンタル、モリブデン、ロジウム、金、そのケイ化物、その窒化物、その炭化物、その合金、及びその組合せより成るグループから選択された金属を含む、請求項１に記載の方法。
  4. 前記前処置プロセスは、疎水性表面を提供し、前記疎水性表面は、上記基板を、シラン、ジシラン、アンモニア、ヒドラジン、ジボラン、トリエチルボラン、水素、原子状水素、そのプラズマ、その派生物、及びその組合せより成るグループから選択される還元剤に露出させることにより形成される、請求項２に記載の方法。
  5. 上記前処置プロセスは、上記基板上に核生成表面又は種表面を設け、該核生成表面又は種表面は、原子層堆積、Ｐ３ｉフラッディング、電荷銃フラッディング、及びその組合せより成るグループから選択されたプロセスによって形成される、請求項１に記載の方法。
  6. 上記基板は、上記後処置プロセス中に、急速熱アニール、レーザーアニール、ドーピング、Ｐ３ｉフラッディング、化学気相堆積、及びその組合せより成るグループから選択されたプロセスに露出される、請求項２に記載の方法。
  7. 上記後処置プロセス中に上記基板上に犠牲的キャップ層が堆積され、上記犠牲的キャップ層は、スピンオンプロセス、無電解堆積、原子層堆積、化学気相堆積、物理気相堆積、及びその組合せより成るグループから選択されたプロセスにより堆積される、請求項１に記載の方法。
  8. 上記金属性ナノ結晶層は、ナノ結晶サイズ及びサイズ分布を制御するために急速熱アニールプロセスに露出され、更に、上記金属性ナノ結晶層は、上記急速熱アニールプロセス中に３００℃から約１２５０℃の範囲内の温度で形成される、請求項１に記載の方法。
  9. 上記金属性ナノ結晶層は、ナノ結晶を含み、該ナノ結晶の少なくとも約８０重量％が約１ｎｍから約５ｎｍの範囲内のナノ結晶粒子サイズを有する、請求項１に記載の方法。
  10. 上記金属性ナノ結晶層は、少なくとも約５ｘ１０１２ｃｍ−２のナノ結晶密度を含む、請求項１に記載の方法。
  11. 上記金属性ナノ結晶層は、白金、ルテニウム、ニッケル、その合金、及びその組合せより成るグループから選択された金属を含む、請求項１０に記載の方法。
  12. 基板上に多層の金属性ナノ結晶材料を形成する方法において、
    基板を前処置プロセスに露出させるステップと、
    上記基板上にトンネル誘電体層を形成するステップと、
    上記基板上に複数の二層体を形成するステップであって、各々の二層体は、金属性ナノ結晶層上に中間誘電体層を堆積したもので構成されるステップと、
    複数の二層体上に誘電体キャップ層を形成するステップと、
    を備え、
    上記金属性ナノ結晶層は、金属製ナノドットの懸濁液を塗布した後、上記金属製ナノドットの懸濁液が蒸発し、かつ、上記金属製ナノドットが再結晶化するように、上記基板を加熱することにより形成される、方法。
  13. 上記金属性ナノ結晶層は、白金、ルテニウム、ニッケル、その合金、及びその組合せより成るグループから選択された金属を含む、請求項１２に記載の方法。
JP2009518595A 2006-06-30 2007-06-29 ナノ結晶の形成 Expired - Fee Related JP5558815B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US80644606P 2006-06-30 2006-06-30
US60/806,446 2006-06-30
PCT/US2007/072577 WO2008005892A2 (en) 2006-06-30 2007-06-29 Nanocrystal formation

Publications (3)

Publication Number Publication Date
JP2009543359A JP2009543359A (ja) 2009-12-03
JP2009543359A5 JP2009543359A5 (ja) 2010-08-05
JP5558815B2 true JP5558815B2 (ja) 2014-07-23

Family

ID=38895390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009518595A Expired - Fee Related JP5558815B2 (ja) 2006-06-30 2007-06-29 ナノ結晶の形成

Country Status (7)

Country Link
US (1) US20080135914A1 (ja)
EP (1) EP2047502A4 (ja)
JP (1) JP5558815B2 (ja)
KR (1) KR101019875B1 (ja)
CN (1) CN101479834B (ja)
TW (1) TWI395335B (ja)
WO (1) WO2008005892A2 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
KR100476556B1 (ko) * 2002-04-11 2005-03-18 삼성전기주식회사 압전트랜스 장치, 압전트랜스 하우징 및 그 제조방법
US7404985B2 (en) 2002-06-04 2008-07-29 Applied Materials, Inc. Noble metal layer formation for copper film deposition
US7429402B2 (en) * 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US20070054487A1 (en) * 2005-09-06 2007-03-08 Applied Materials, Inc. Atomic layer deposition processes for ruthenium materials
US20070077750A1 (en) * 2005-09-06 2007-04-05 Paul Ma Atomic layer deposition processes for ruthenium materials
US9951438B2 (en) 2006-03-07 2018-04-24 Samsung Electronics Co., Ltd. Compositions, optical component, system including an optical component, devices, and other products
KR100717770B1 (ko) * 2006-04-24 2007-05-11 주식회사 하이닉스반도체 지르코늄산화막을 포함하는 적층구조의 유전막을 구비한플래시메모리소자 및 그의 제조 방법
US7994564B2 (en) * 2006-11-20 2011-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory cells formed in back-end-of line processes
KR100791007B1 (ko) * 2006-12-07 2008-01-04 삼성전자주식회사 금속 실리사이드 나노 결정을 구비하는 비휘발성 메모리소자, 상기 금속 실리사이드 나노 결정 형성 방법 및 상기비휘발성 메모리 소자의 제조방법
JP5773646B2 (ja) 2007-06-25 2015-09-02 キユーデイー・ビジヨン・インコーポレーテツド ナノ材料を被着させることを含む組成物および方法
WO2009014707A2 (en) * 2007-07-23 2009-01-29 Qd Vision, Inc. Quantum dot light enhancement substrate and lighting device including same
US7867900B2 (en) * 2007-09-28 2011-01-11 Applied Materials, Inc. Aluminum contact integration on cobalt silicide junction
US7737028B2 (en) * 2007-09-28 2010-06-15 Applied Materials, Inc. Selective ruthenium deposition on copper materials
KR100946120B1 (ko) * 2007-11-29 2010-03-10 주식회사 하이닉스반도체 반도체 메모리 소자 및 이의 제조 방법
JP4445556B2 (ja) * 2008-02-18 2010-04-07 国立大学法人広島大学 発光素子およびその製造方法
JP4392052B2 (ja) * 2008-03-26 2009-12-24 国立大学法人広島大学 発光素子およびその製造方法
US20090269507A1 (en) * 2008-04-29 2009-10-29 Sang-Ho Yu Selective cobalt deposition on copper surfaces
WO2009137053A1 (en) 2008-05-06 2009-11-12 Qd Vision, Inc. Optical components, systems including an optical component, and devices
US9207385B2 (en) 2008-05-06 2015-12-08 Qd Vision, Inc. Lighting systems and devices including same
WO2009151515A1 (en) 2008-05-06 2009-12-17 Qd Vision, Inc. Solid state lighting devices including quantum confined semiconductor nanoparticles
JP2013502047A (ja) 2009-08-14 2013-01-17 キユーデイー・ビジヨン・インコーポレーテツド 照明装置、照明装置用光学部品および方法
US20110304404A1 (en) * 2010-02-19 2011-12-15 University Of Connecticut Signal generators based on solid-liquid phase switching
US8288811B2 (en) 2010-03-22 2012-10-16 Micron Technology, Inc. Fortification of charge-storing material in high-K dielectric environments and resulting apparatuses
US8524600B2 (en) 2011-03-31 2013-09-03 Applied Materials, Inc. Post deposition treatments for CVD cobalt films
US9929325B2 (en) 2012-06-05 2018-03-27 Samsung Electronics Co., Ltd. Lighting device including quantum dots
WO2015147933A2 (en) * 2013-12-27 2015-10-01 Drexel University Grain size tuning for radiation resistance
TWI656575B (zh) * 2014-09-03 2019-04-11 美商應用材料股份有限公司 用於三維nand硬遮罩應用的奈米結晶鑽石碳膜
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
SG11202008268RA (en) 2018-03-19 2020-10-29 Applied Materials Inc Methods for depositing coatings on aerospace components
US11015252B2 (en) 2018-04-27 2021-05-25 Applied Materials, Inc. Protection of components from corrosion
US11009339B2 (en) 2018-08-23 2021-05-18 Applied Materials, Inc. Measurement of thickness of thermal barrier coatings using 3D imaging and surface subtraction methods for objects with complex geometries
US11124874B2 (en) 2018-10-25 2021-09-21 Applied Materials, Inc. Methods for depositing metallic iridium and iridium silicide
WO2020219332A1 (en) 2019-04-26 2020-10-29 Applied Materials, Inc. Methods of protecting aerospace components against corrosion and oxidation
US11794382B2 (en) 2019-05-16 2023-10-24 Applied Materials, Inc. Methods for depositing anti-coking protective coatings on aerospace components
US11697879B2 (en) 2019-06-14 2023-07-11 Applied Materials, Inc. Methods for depositing sacrificial coatings on aerospace components
US11466364B2 (en) 2019-09-06 2022-10-11 Applied Materials, Inc. Methods for forming protective coatings containing crystallized aluminum oxide
US11519066B2 (en) 2020-05-21 2022-12-06 Applied Materials, Inc. Nitride protective coatings on aerospace components and methods for making the same
US11739429B2 (en) 2020-07-03 2023-08-29 Applied Materials, Inc. Methods for refurbishing aerospace components
US11543584B2 (en) * 2020-07-14 2023-01-03 Meta Platforms Technologies, Llc Inorganic matrix nanoimprint lithographs and methods of making thereof with reduced carbon

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482262B1 (en) * 1959-10-10 2002-11-19 Asm Microchemistry Oy Deposition of transition metal carbides
JPH0653518A (ja) * 1992-08-03 1994-02-25 Seiko Instr Inc トンネル絶縁膜の形成方法
US6323071B1 (en) * 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
US6228751B1 (en) * 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6342277B1 (en) * 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
US6335280B1 (en) * 1997-01-13 2002-01-01 Asm America, Inc. Tungsten silicide deposition process
KR100385946B1 (ko) * 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자
US6197683B1 (en) * 1997-09-29 2001-03-06 Samsung Electronics Co., Ltd. Method of forming metal nitride film by chemical vapor deposition and method of forming metal contact of semiconductor device using the same
US6348376B2 (en) * 1997-09-29 2002-02-19 Samsung Electronics Co., Ltd. Method of forming metal nitride film by chemical vapor deposition and method of forming metal contact and capacitor of semiconductor device using the same
JPH11195621A (ja) * 1997-11-05 1999-07-21 Tokyo Electron Ltd バリアメタル、その形成方法、ゲート電極及びその形成方法
US6099904A (en) * 1997-12-02 2000-08-08 Applied Materials, Inc. Low resistivity W using B2 H6 nucleation step
KR100269328B1 (ko) * 1997-12-31 2000-10-16 윤종용 원자층 증착 공정을 이용하는 도전층 형성방법
US6015917A (en) * 1998-01-23 2000-01-18 Advanced Technology Materials, Inc. Tantalum amide precursors for deposition of tantalum nitride on a substrate
US6517616B2 (en) * 1998-08-27 2003-02-11 Micron Technology, Inc. Solvated ruthenium precursors for direct liquid injection of ruthenium and ruthenium oxide
KR100287180B1 (ko) * 1998-09-17 2001-04-16 윤종용 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법
KR100327328B1 (ko) * 1998-10-13 2002-05-09 윤종용 부분적으로다른두께를갖는커패시터의유전막형성방버뵤
US6200893B1 (en) * 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
KR100347379B1 (ko) * 1999-05-01 2002-08-07 주식회사 피케이엘 복수매 기판의 박막 증착 공정이 가능한 원자층 증착장치
US6524952B1 (en) * 1999-06-25 2003-02-25 Applied Materials, Inc. Method of forming a titanium silicide layer on a substrate
US6984415B2 (en) * 1999-08-20 2006-01-10 International Business Machines Corporation Delivery systems for gases for gases via the sublimation of solid precursors
US6511539B1 (en) * 1999-09-08 2003-01-28 Asm America, Inc. Apparatus and method for growth of a thin film
US6203613B1 (en) * 1999-10-19 2001-03-20 International Business Machines Corporation Atomic layer deposition with nitrate containing precursors
US6534404B1 (en) * 1999-11-24 2003-03-18 Novellus Systems, Inc. Method of depositing diffusion barrier for copper interconnect in integrated circuit
KR100705926B1 (ko) * 1999-12-22 2007-04-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
DE60125338T2 (de) * 2000-03-07 2007-07-05 Asm International N.V. Gradierte dünne schichten
US7494927B2 (en) * 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
KR100775159B1 (ko) * 2000-05-15 2007-11-12 에이에스엠 인터내셔널 엔.붸. 집적회로의 생산 공정
US6482733B2 (en) * 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
US7141278B2 (en) * 2000-06-08 2006-11-28 Asm Genitech Korea Ltd. Thin film forming method
US7253076B1 (en) * 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
KR100387255B1 (ko) * 2000-06-20 2003-06-11 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US6620723B1 (en) * 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6936538B2 (en) * 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US7405158B2 (en) * 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US6551929B1 (en) * 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
KR100372644B1 (ko) * 2000-06-30 2003-02-17 주식회사 하이닉스반도체 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법
KR100444149B1 (ko) * 2000-07-22 2004-08-09 주식회사 아이피에스 Ald 박막증착설비용 클리닝방법
KR100396879B1 (ko) * 2000-08-11 2003-09-02 삼성전자주식회사 동일 물질로 이루어진 이중막을 포함하는 다중막으로캡슐화된 캐패시터를 구비한 반도체 메모리 소자 및 그의제조 방법
KR100819730B1 (ko) * 2000-08-14 2008-04-07 샌디스크 쓰리디 엘엘씨 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법
US6461909B1 (en) * 2000-08-30 2002-10-08 Micron Technology, Inc. Process for fabricating RuSixOy-containing adhesion layers
US6527855B2 (en) * 2000-10-10 2003-03-04 Rensselaer Polytechnic Institute Atomic layer deposition of cobalt from cobalt metallorganic compounds
US6355561B1 (en) * 2000-11-21 2002-03-12 Micron Technology, Inc. ALD method to improve surface coverage
US6346477B1 (en) * 2001-01-09 2002-02-12 Research Foundation Of Suny - New York Method of interlayer mediated epitaxy of cobalt silicide from low temperature chemical vapor deposition of cobalt
US6951804B2 (en) * 2001-02-02 2005-10-04 Applied Materials, Inc. Formation of a tantalum-nitride layer
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
US7141494B2 (en) * 2001-05-22 2006-11-28 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
US6828218B2 (en) * 2001-05-31 2004-12-07 Samsung Electronics Co., Ltd. Method of forming a thin film using atomic layer deposition
US20070009658A1 (en) * 2001-07-13 2007-01-11 Yoo Jong H Pulse nucleation enhanced nucleation technique for improved step coverage and better gap fill for WCVD process
JP2005518088A (ja) * 2001-07-16 2005-06-16 アプライド　マテリアルズ　インコーポレイテッド タングステン複合膜の形成
US7105444B2 (en) * 2001-07-19 2006-09-12 Samsung Electronics Co., Ltd. Method for forming a wiring of a semiconductor device, method for forming a metal layer of a semiconductor device and apparatus for performing the same
US20030017697A1 (en) * 2001-07-19 2003-01-23 Kyung-In Choi Methods of forming metal layers using metallic precursors
US20030029715A1 (en) * 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US6548906B2 (en) * 2001-08-22 2003-04-15 Agere Systems Inc. Method for reducing a metal seam in an interconnect structure and a device manufactured thereby
US6806145B2 (en) * 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
US20030042630A1 (en) * 2001-09-05 2003-03-06 Babcoke Jason E. Bubbler for gas delivery
JP2003086715A (ja) * 2001-09-10 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6718126B2 (en) * 2001-09-14 2004-04-06 Applied Materials, Inc. Apparatus and method for vaporizing solid precursor for CVD or atomic layer deposition
US20030049931A1 (en) * 2001-09-19 2003-03-13 Applied Materials, Inc. Formation of refractory metal nitrides using chemisorption techniques
US20030057526A1 (en) * 2001-09-26 2003-03-27 Applied Materials, Inc. Integration of barrier layer and seed layer
US6936906B2 (en) * 2001-09-26 2005-08-30 Applied Materials, Inc. Integration of barrier layer and seed layer
US20030059538A1 (en) * 2001-09-26 2003-03-27 Applied Materials, Inc. Integration of barrier layer and seed layer
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US6998014B2 (en) * 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6713373B1 (en) * 2002-02-05 2004-03-30 Novellus Systems, Inc. Method for obtaining adhesion for device manufacture
US6833161B2 (en) * 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6972267B2 (en) * 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US6846516B2 (en) * 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
US7164165B2 (en) * 2002-05-16 2007-01-16 Micron Technology, Inc. MIS capacitor
US7264846B2 (en) * 2002-06-04 2007-09-04 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
US7005697B2 (en) * 2002-06-21 2006-02-28 Micron Technology, Inc. Method of forming a non-volatile electron storage memory and the resulting device
KR100476926B1 (ko) * 2002-07-02 2005-03-17 삼성전자주식회사 반도체 소자의 듀얼 게이트 형성방법
US6838125B2 (en) * 2002-07-10 2005-01-04 Applied Materials, Inc. Method of film deposition using activated precursor gases
US6955211B2 (en) * 2002-07-17 2005-10-18 Applied Materials, Inc. Method and apparatus for gas temperature control in a semiconductor processing system
US7186385B2 (en) * 2002-07-17 2007-03-06 Applied Materials, Inc. Apparatus for providing gas to a processing chamber
KR100468852B1 (ko) * 2002-07-20 2005-01-29 삼성전자주식회사 캐패시터 구조체 형성 방법
US6772072B2 (en) * 2002-07-22 2004-08-03 Applied Materials, Inc. Method and apparatus for monitoring solid precursor delivery
US7300038B2 (en) * 2002-07-23 2007-11-27 Advanced Technology Materials, Inc. Method and apparatus to help promote contact of gas with vaporized material
US6915592B2 (en) * 2002-07-29 2005-07-12 Applied Materials, Inc. Method and apparatus for generating gas to a processing chamber
KR100542736B1 (ko) * 2002-08-17 2006-01-11 삼성전자주식회사 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
JP4188033B2 (ja) * 2002-08-30 2008-11-26 本田技研工業株式会社 油圧緩衝機の取付構造
US6784096B2 (en) * 2002-09-11 2004-08-31 Applied Materials, Inc. Methods and apparatus for forming barrier layers in high aspect ratio vias
US6905737B2 (en) * 2002-10-11 2005-06-14 Applied Materials, Inc. Method of delivering activated species for rapid cyclical deposition
WO2004113585A2 (en) * 2003-06-18 2004-12-29 Applied Materials, Inc. Atomic layer deposition of barrier materials
US7045851B2 (en) * 2003-06-20 2006-05-16 International Business Machines Corporation Nonvolatile memory device using semiconductor nanocrystals and method of forming same
US6927136B2 (en) * 2003-08-25 2005-08-09 Macronix International Co., Ltd. Non-volatile memory cell having metal nano-particles for trapping charges and fabrication thereof
US6962850B2 (en) * 2003-10-01 2005-11-08 Chartered Semiconductor Manufacturing Ltd. Process to manufacture nonvolatile MOS memory device
JP4703116B2 (ja) * 2004-02-10 2011-06-15 日本電信電話株式会社 記憶素子およびその製造方法
JP2005340768A (ja) * 2004-04-26 2005-12-08 Asahi Glass Co Ltd 多値不揮発性半導体記憶素子およびその製造方法
US20060019033A1 (en) * 2004-05-21 2006-01-26 Applied Materials, Inc. Plasma treatment of hafnium-containing materials
US7241686B2 (en) * 2004-07-20 2007-07-10 Applied Materials, Inc. Atomic layer deposition of tantalum-containing materials using the tantalum precursor TAIMATA
US7098495B2 (en) * 2004-07-26 2006-08-29 Freescale Semiconducor, Inc. Magnetic tunnel junction element structures and methods for fabricating the same
JP4359207B2 (ja) * 2004-08-30 2009-11-04 シャープ株式会社 微粒子含有体の製造方法
TWI245375B (en) * 2004-11-19 2005-12-11 Nat Applied Res Laboratories Nonvolatile flash memory of hafnium silicate nanocrystal
US20070020890A1 (en) * 2005-07-19 2007-01-25 Applied Materials, Inc. Method and apparatus for semiconductor processing
US7317229B2 (en) * 2005-07-20 2008-01-08 Applied Materials, Inc. Gate electrode structures and methods of manufacture
US7397638B2 (en) * 2005-07-22 2008-07-08 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having an in stack bias structure with NiFeCr spacer layer for improved bias layer pinning
KR100641060B1 (ko) * 2005-07-22 2006-11-01 삼성전자주식회사 게이트 구조물의 제조 방법 및 이를 이용하는 반도체장치의 제조 방법

Also Published As

Publication number Publication date
WO2008005892A3 (en) 2008-12-18
CN101479834A (zh) 2009-07-08
KR101019875B1 (ko) 2011-03-04
CN101479834B (zh) 2011-06-08
KR20090026352A (ko) 2009-03-12
EP2047502A2 (en) 2009-04-15
TW200812091A (en) 2008-03-01
JP2009543359A (ja) 2009-12-03
US20080135914A1 (en) 2008-06-12
EP2047502A4 (en) 2009-12-30
WO2008005892A2 (en) 2008-01-10
TWI395335B (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
JP5558815B2 (ja) ナノ結晶の形成
TWI726210B (zh) 三維反及閘(3d-nand)元件中用於字元線分離之方法
JP4823594B2 (ja) ナノクリスタルを有する不揮発性メモリ素子の製造方法
TWI771622B (zh) 形成記憶體元件之方法
US7575978B2 (en) Method for making conductive nanoparticle charge storage element
TW201021131A (en) Capping layers for metal oxynitride TFTs
US20160218282A1 (en) Phase change memory stack with treated sidewalls
JP2020524402A (ja) ポリマー構造失活プロセスを用いた選択的堆積プロセス
TW200830474A (en) Growth of metallic nanodots using specific precursors
US9263319B2 (en) Semiconductor memory device and method for manufacturing the same
CN102117812A (zh) 一种基于应变硅的纳米晶非挥发性存储器及其制作方法
US20150056798A1 (en) Methods of forming metal oxide
US7709873B2 (en) Polymer memory with adhesion layer containing an immobilized metal
JP2010118665A (ja) メモリセルの電荷貯蔵層の製造プロセス
WO2008156215A1 (ja) Ｍｏｓ型半導体メモリ装置
KR100739989B1 (ko) 낸드형 플래쉬 메모리소자의 제조 방법
WO2006095890A1 (ja) 半導体装置およびその製造方法
KR100905276B1 (ko) 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법
US8846512B2 (en) Incorporating impurities using a mask
US12010845B2 (en) Method for manufacturing semiconductor device
JP5698847B2 (ja) 半導体素子の製造方法
JP5160175B2 (ja) 半導体装置の製造方法
US9577077B2 (en) Well controlled conductive dot size in flash memory
JP2023536374A (ja) ビット線抵抗を低減するためのシリコン含有層
CN117898034A (zh) 形成具有降低电阻率的存储器器件的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100616

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120913

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120925

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121210

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140110

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140605

R150 Certificate of patent or registration of utility model

Ref document number: 5558815

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees