JP5545713B2 - 半導体基板、半導体基板の製造方法および電子デバイス - Google Patents

半導体基板、半導体基板の製造方法および電子デバイス Download PDF

Info

Publication number
JP5545713B2
JP5545713B2 JP2009243838A JP2009243838A JP5545713B2 JP 5545713 B2 JP5545713 B2 JP 5545713B2 JP 2009243838 A JP2009243838 A JP 2009243838A JP 2009243838 A JP2009243838 A JP 2009243838A JP 5545713 B2 JP5545713 B2 JP 5545713B2
Authority
JP
Japan
Prior art keywords
crystal
compound semiconductor
silicon substrate
insulating film
seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009243838A
Other languages
English (en)
Other versions
JP2010021583A (ja
Inventor
雅彦 秦
朋幸 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2009243838A priority Critical patent/JP5545713B2/ja
Publication of JP2010021583A publication Critical patent/JP2010021583A/ja
Application granted granted Critical
Publication of JP5545713B2 publication Critical patent/JP5545713B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Description

本発明は、半導体基板、半導体基板の製造方法および電子デバイスに関する。本発明は、特に、安価なシリコン基板を用いて、絶縁膜上に結晶性の優れた化合物半導体結晶薄膜を形成した半導体基板、半導体基板の製造方法および電子デバイスに関する。
ＧａＡｓ系等の化合物半導体結晶を用いた電子デバイスでは、ヘテロ接合を利用して、各種の高機能電子デバイスが開発されている。高機能電子デバイスでは、電子デバイスに含まれる化合物半導体結晶の結晶性の良否が電子デバイスの性能を左右するから、良質な化合物半導体結晶が求められている。ＧａＡｓ系の化合物半導体結晶を用いた電子デバイスの製造を目的とした薄膜結晶成長では、ヘテロ界面での格子整合等の要請から、基板としてＧａＡｓあるいはＧａＡｓと格子定数が極めて近いＧｅ等が選択される。
そして、特許文献１には、不整合基板または高転位欠陥密度基板上に成長されたエピタキシャル領域の限定区域を有する半導体デバイスが記載されている。非特許文献１には、ラテラルエピタキシャルオーバーグロース法によるＧｅで被覆されたＳｉ基板上の低転位密度ＧａＡｓエピタキシャル層が記載されている。
特開平４−２３３７２０号公報
ＧａＡｓ系の電子デバイスを製造する場合、格子整合を考慮して、前記した通りＧａＡｓ基板あるいはＧｅ基板等のＧａＡｓに格子整合させることが可能な基板を選択することになる。しかし、ＧａＡｓ基板あるいはＧｅ基板等のＧａＡｓに格子整合させることが可能な基板は高価であり、デバイスのコストが上昇する。またこれら基板は、放熱特性が十分でなく、余裕のある熱設計のためにはデバイスの形成密度を抑制する、あるいは放熱管理が可能な範囲でデバイスを使用する等の制限を受ける可能性がある。よって、安価な、また、放熱特性に優れたＳｉ基板を用いて製造することができ、良質なＧａＡｓ系の結晶薄膜を有する半導体基板が求められる。たとえば、ラテラルエピタキシャルオーバーグロース法によるＧｅで被覆されたＳｉ基板上の低転位密度ＧａＡｓエピタキシャル層が報告されている（Ｂ．Ｙ．Ｔｓａｕｒ ｅｔ．ａｌ． 「Ｌｏｗ−ｄｉｓｌｏｃａｔｉｏｎ−ｄｅｎｓｉｔｙ ＧａＡｓ ｅｐｉｌａｙｅｒｓ ｇｒｏｗｎ ｏｎ Ｇｅ−ｃｏａｔｅｄ Ｓｉ ｓｕｂｓｔｒａｔｅｓ ｂｙ ｍｅａｎｓ ｏｆ ｌａｔｅｒａｌ ｅｐｉｔａｘｉａｌ ｏｖｅｒｇｒｏｗｔｈ」、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． ４１（４）３４７−３４９、１５ Ａｕｇｕｓｔ １９８２）。
しかしながら、Ｓｉ基板を用いて、ＧａＡｓ系等の化合物半導体の結晶薄膜を有する、充分に良質な半導体基板は、未だ得られていない。高性能な電子デバイスを与える、結晶性の良好な半導体基板が求められている。
上記課題を解決するために、本発明者らは、鋭意検討を重ね、本発明を完成するに至った。すなわち、本発明の第１の形態においては、シリコン基板と、前記シリコン基板の上に形成された絶縁膜であって前記シリコン基板に達する開口部を有する絶縁膜と、前記開口部に形成されたＧｅ結晶と、前記Ｇｅ結晶を核として成長された化合物半導体結晶であって前記絶縁膜の表面よりも凸に形成されたシード化合物半導体結晶と、前記シード化合物半導体結晶の特定面をシード面として、前記絶縁膜の上にラテラル成長されたラテラル成長化合物半導体層と、を備えた半導体基板を提供する。
本発明の第２の形態においては、シリコン基板と、前記シリコン基板の上に堆積されたＧｅ膜をエッチングして形成されたＧｅ結晶と、前記シリコン基板の上であって前記Ｇｅ結晶の形成領域以外の領域に形成された絶縁膜と、前記Ｇｅ結晶を核として成長された化合物半導体結晶であって前記絶縁膜の表面よりも凸に形成されたシード化合物半導体結晶と、前記シード化合物半導体結晶の特定面をシード面として、前記絶縁膜の上にラテラル成長されたラテラル成長化合物半導体層と、を備えた半導体基板を提供する。
第１の形態において、前記開口部のアスペクト比は√３／３以上とすることができる。なお、アスペクト比は、面方位が（１００）のシリコン基板の場合に１以上とすることができ、面方位が（１１１）のシリコン基板の場合に√２（＝約１．４１４）以上とすることができる。面方位が（１１０）のシリコン基板の場合には、√３／３（＝約０．５７７）以上とすることができる。
ここで開口部のアスペクト比とは、開口部の深さを開口部の幅で除した値をいう。たとえば電子情報通信学会編、「電子情報通信ハンドブック 第１分冊」７５１ページ、１９８８年、オーム社発行、によると、アスペクト比として（エッチング深さ／パターン幅）と記載され、本明細書においても同様の意義でアスペクト比の用語を用いる。なお、開口部の深さは、シリコン基板上に薄膜を積層した場合の積層方向の深さをいい、開口部の幅は、積層方向に垂直な方向の幅をいう。開口部の幅が複数ある場合には、開口部のアスペクト比の算出にあたり、最小の幅を用いる。たとえば、開口部の積層方向から見た形状が長方形である場合、長方形の短辺の長さをアスペクト比の計算に用いる。
なお、開口部の積層方向から見た形状は、任意の形状であってよく、たとえば正方形、長方形、ストライプ状、円形、楕円形が例示できる。円形あるいは楕円形の場合、開口部の幅は各々直径、短径になる。さらに開口部の積層方向の断面形状も任意の形状であってよく、矩形、台形放物線形状、双曲線形状等が例示できる。断面形状が台形である場合、開口部の幅は、最短の長さとなる開口部底面あるいは開口部入り口の幅になる。
開口部の積層方向から見た形状が長方形または正方形であり積層方向の断面形状が矩形の場合、開口部内部の立体形状は直方体として把握できる。しかし、開口部内部の立体形状は任意の形状であってよく、任意な開口部立体形状のアスペクト比を算出する場合には、開口部内部の立体形状を直方体に近似してアスペクト比を算出できる。
第１の形態あるいは第２の形態において、前記Ｇｅ結晶の、前記シリコン基板の表面と平行な方向の最大幅寸法は、５μｍ以下とすることができる。前記Ｇｅ結晶または前記シード化合物半導体結晶は、アニールにより欠陥密度が低減されてよい。アニールは、１段階であってよく、２段階以上の複数段階であってもよい。また、第１の形態あるいは第２の形態において、前記シリコン基板と前記Ｇｅ結晶とが接しており、前記シリコン基板と前記Ｇｅ結晶との界面に接して、前記シリコン基板内に、Ｓｉ１−ｘＧｅｘ層（０＜ｘ＜１）を含んでよい。この場合、前記シリコン基板と前記Ｇｅ結晶との界面からの距離が５ｎｍ以上１０ｎｍ以下の領域のＧｅの平均組成ｘが６０％以上であってよい。
第１の形態あるいは第２の形態において、前記シード化合物半導体結晶は、前記Ｇｅ結晶の上において前記絶縁膜の表面よりも凸に形成された第１シード化合物半導体と、前記第１シード化合物半導体の特定面を核として前記絶縁膜の上にラテラル成長された第２シード化合物半導体と、を有し、前記シード面は、前記第２シード化合物半導体の特定面であってよい。前記ラテラル成長化合物半導体層は、欠陥を含む欠陥領域を有し、前記欠陥領域は、前記シード面または前記絶縁膜に所定の間隔で形成された欠陥中心により配置が制御されてよい。
また第１の形態あるいは第２の形態において、前記ラテラル成長化合物半導体層は、欠陥を含む欠陥領域を有し、前記欠陥領域は、前記Ｇｅ結晶を所定の間隔で形成することにより配置が制御されてよい。前記シリコン基板の上に前記Ｇｅ結晶が複数形成され、前記複数のＧｅ結晶のそれぞれを核として結晶成長された前記ラテラル成長化合物半導体層は、前記絶縁膜の上で互いに離間して形成されてよい。前記Ｇｅ結晶と前記シード化合物半導体結晶との間に、Ｐを含む３−５族化合物半導体層が形成されてよい。前記ラテラル成長化合物半導体層は、２−６族化合物半導体または３−５族化合物半導体を含んでよい。Ｇｅ結晶の表面を、Ｐを含むガスたとえばＰＨ3で処理した後、シード化合物半導体結晶を形成してもよい。
本発明の第３の形態においては、シリコン基板と、前記シリコン基板の一部を覆う絶縁膜と、前記絶縁膜で覆われない前記シリコン基板の上に形成されたＧｅ結晶と、前記Ｇｅ結晶と格子整合または擬格子整合するシード化合物半導体結晶と、前記絶縁膜の上に形成され、前記シード化合物半導体結晶と格子整合または擬格子整合する化合物半導体層と、を備えた半導体基板を提供する。
本発明の第４の形態においては、シリコン基板と、前記シリコン基板の上に形成された絶縁膜であって前記シリコン基板に達する開口を有する絶縁膜と、前記開口に形成されたＧｅ結晶と、前記Ｇｅ結晶を核として成長された化合物半導体結晶であって前記絶縁膜の表面よりも凸に形成された化合物半導体結晶と、前記化合物半導体結晶をシードとして、前記絶縁膜の上にラテラル成長されたラテラル成長化合物半導体と、を含む半導体基板を提供する。
本発明の第５の形態においては、シリコン基板と、前記シリコン基板の上に堆積されたＧｅ膜をエッチングして形成されたＧｅ結晶と、前記シリコン基板の上であって前記Ｇｅ結晶の形成領域以外の領域に形成された絶縁膜と、前記Ｇｅ結晶を核として成長された化合物半導体結晶であって前記絶縁膜の表面よりも凸に形成された化合物半導体結晶と、前記化合物半導体結晶をシードとして、前記絶縁膜の上にラテラル成長されたラテラル成長化合物半導体と、を含む半導体基板を提供する。
本発明の第６の形態においては、シリコン基板の主面に絶縁膜を形成し、前記基板の主面に対し略垂直な方向に貫通して前記基板を露出させてなる開口を前記絶縁膜に形成し、前記開口の内部の前記基板に接してＧｅ結晶を成長させ、前記Ｇｅ結晶を核として結晶成長させて、前記絶縁膜の表面よりも凸にシード化合物半導体結晶を形成し、前記シード化合物半導体結晶の特定面をシード面として、前記絶縁膜の上にラテラル結晶成長させて、ラテラル成長化合物半導体を形成して、得られる、半導体基板を提供する。
本発明の第７の形態においては、シリコン基板の主面に絶縁膜を形成し、前記基板の主面に対し略垂直な方向に貫通して前記基板を露出させてなる開口を前記絶縁膜に形成し、前記開口の内部の前記基板に接してＧｅ結晶を成長させ、前記Ｇｅ結晶を核として結晶成長させて、前記絶縁膜の表面よりも凸に化合物半導体結晶を形成し、前記化合物半導体結晶をシードとして、前記絶縁膜の上にラテラル結晶成長させて、ラテラル成長化合物半導体を形成して、得られる、半導体基板を提供する。
本発明の第８の形態においては、シリコン基板の一部を覆う絶縁膜と、少なくとも結晶成長の核となる化合物半導体と、前記化合物半導体をシードとして、少なくとも前記絶縁膜の上にラテラル成長されたラテラル成長化合物半導体とを含む半導体基板を提供する。
本発明の第９の形態においては、シリコン基板に絶縁膜を形成する段階と、前記絶縁膜に、前記シリコン基板に達する開口部を形成する段階と、前記開口部にＧｅ結晶を形成する段階と、前記Ｇｅ結晶を核として、シード化合物半導体結晶を前記絶縁膜の表面よりも凸に形成する段階と、前記シード化合物半導体結晶の特定面をシード面として、前記絶縁膜の上にラテラル成長化合物半導体層をラテラル成長させる段階と、を備えた半導体基板の製造方法を提供する。
本発明の第１０の形態においては、シリコン基板に結晶性のＧｅ膜を形成する段階と、前記Ｇｅ膜をエッチングしてＧｅ結晶を形成する段階と、前記Ｇｅ結晶の形成領域以外の領域に絶縁膜を形成する段階と、前記Ｇｅ結晶を核として、シード化合物半導体結晶を前記絶縁膜の表面よりも凸に形成する段階と、前記シード化合物半導体結晶の特定面をシード面として、前記絶縁膜の上にラテラル成長化合物半導体層をラテラル成長させる段階と、を備えた半導体基板の製造方法を提供する。
第９の形態あるいは第１０の形態においては、前記シード化合物半導体結晶を形成する段階は、前記Ｇｅ結晶の上に第１シード化合物半導体を前記絶縁膜の表面よりも凸に形成する段階と、前記第１シード化合物半導体の特定面を核として前記絶縁膜の上に第２シード化合物半導体をラテラル成長させて、前記第２シード化合物半導体の特定面を前記シード面として形成する段階と、を有してよい。前記シード化合物半導体結晶もしくは前記第２シード化合物半導体のシード面または前記絶縁膜に、所定の間隔で欠陥中心を形成する段階、をさらに備えてよい。
本発明の第１１の形態においては、シリコン基板に絶縁膜を形成する段階と、前記絶縁膜に、前記シリコン基板に達する開口を形成する段階と、前記開口にＧｅ結晶を形成する段階と、前記Ｇｅ結晶を核として、化合物半導体結晶を前記絶縁膜の表面よりも凸に形成する段階と、前記化合物半導体結晶をシードとして、前記絶縁膜の上にラテラル成長化合物半導体をラテラル成長させる段階と、を含む半導体基板の製造方法を提供する。
本発明の第１２の形態においては、シリコン基板に結晶性のＧｅ膜を形成する段階と、前記Ｇｅ膜をエッチングしてＧｅ結晶を形成する段階と、前記Ｇｅ結晶の形成領域以外の領域に絶縁膜を形成する段階と、前記Ｇｅ結晶を核として、化合物半導体結晶を前記絶縁膜の表面よりも凸に形成する段階と、前記化合物半導体結晶をシードとして、前記絶縁膜の上にラテラル成長化合物半導体をラテラル成長させる段階と、を含む半導体基板の製造方法を提供する。
本発明の第１３の形態においては、シリコン基板の一部を覆う絶縁膜を前記シリコン基板に形成する段階と、少なくとも結晶成長の核となる化合物半導体を前記シリコン基板の上に形成する段階と、前記化合物半導体をシードとして、少なくとも前記絶縁膜の上に、ラテラル成長化合物半導体をラテラル成長させる段階とを含む半導体基板の製造方法を提供する。
本発明の第１４の形態においては、シリコン基板と、前記シリコン基板の上に形成された絶縁膜であって前記シリコン基板に達する開口部を有する絶縁膜と、前記開口部に形成されたＧｅ結晶と、前記Ｇｅ結晶を核として成長された化合物半導体結晶であって前記絶縁膜の表面よりも凸に形成されたシード化合物半導体結晶と、前記シード化合物半導体結晶の特定面をシード面として、前記絶縁膜の上にラテラル成長されたラテラル成長化合物半導体層と、前記ラテラル成長化合物半導体層の無欠陥領域の上に活性領域を有する能動素子と、を備えた電子デバイスを提供する。
本発明の第１５の形態においては、シリコン基板と、前記シリコン基板の上に堆積されたＧｅ膜をエッチングして形成されたＧｅ結晶と、前記シリコン基板の上であって前記Ｇｅ結晶の形成領域以外の領域に形成された絶縁膜と、前記Ｇｅ結晶を核として成長された化合物半導体結晶であって前記絶縁膜の表面よりも凸に形成されたシード化合物半導体結晶と、前記シード化合物半導体結晶の特定面をシード面として、前記絶縁膜の上にラテラル成長されたラテラル成長化合物半導体層と、前記ラテラル成長化合物半導体層の無欠陥領域の上に活性領域を有する能動素子と、を備えた電子デバイスを提供する。
第１４の形態あるいは第１５の形態においては、前記能動素子は第１入出力電極および第２入出力電極を有し、前記第１入出力電極は、前記ラテラル成長化合物半導体層の成長面を覆ってよい。前記能動素子は第１入出力電極および第２入出力電極を有し、前記開口部の前記ラテラル成長化合物半導体層は、エッチングにより除去されており、前記第２入出力電極は、前記エッチングにより露出した前記ラテラル成長化合物半導体層の側面を覆ってよい。前記第２入出力電極は、前記エッチングにより露出した前記開口部の前記シード化合物半導体結晶または前記Ｇｅ結晶を介して前記シリコン基板に接続されてよい。前記能動素子は入出力間の電流または電圧を制御する制御電極を有し、前記制御電極は、前記絶縁膜と前記ラテラル成長化合物半導体層との間、および、前記ラテラル成長化合物半導体層の前記絶縁膜の反対側に、互いに対向して形成されてよい。前記能動素子は相互に接続されてよい。前記シリコン基板と前記Ｇｅ結晶とが接しており、前記シリコン基板と前記Ｇｅ結晶との界面に接して、前記シリコン基板内に、Ｓｉ１−ｘＧｅｘ層（０＜ｘ＜１）を含んでよい。この場合、前記シリコン基板と前記Ｇｅ結晶との界面からの距離が５ｎｍ以上１０ｎｍ以下の領域のＧｅの平均組成ｘが６０％以上であってよい。
本発明の第１６の形態においては、シリコン基板と、前記シリコン基板の上に形成された絶縁膜であって前記シリコン基板に達する開口を有する絶縁膜と、前記開口に形成されたＧｅ結晶と、前記Ｇｅ結晶を核として成長された化合物半導体結晶であって前記絶縁膜の表面よりも凸に形成された化合物半導体結晶と、前記化合物半導体結晶をシードとして、前記絶縁膜の上にラテラル成長されたラテラル成長化合物半導体と、前記ラテラル成長化合物半導体の上に活性領域を有する能動素子と、を含む電子デバイスを提供する。
本発明の第１７の形態においては、シリコン基板と、前記シリコン基板の上に堆積されたＧｅ膜をエッチングして形成されたＧｅ結晶と、前記シリコン基板の上であって前記Ｇｅ結晶の形成領域以外の領域に形成された絶縁膜と、前記Ｇｅ結晶を核として成長された化合物半導体結晶であって前記絶縁膜の表面よりも凸に形成された化合物半導体結晶と、前記化合物半導体結晶をシードとして、前記絶縁膜の上にラテラル成長されたラテラル成長化合物半導体と、前記ラテラル成長化合物半導体の上に活性領域を有する能動素子と、を含む電子デバイスを提供する。
本発明の第１８の形態においては、シリコン基板の一部を覆う絶縁膜と、少なくとも結晶成長の核となる化合物半導体と、前記化合物半導体をシードとして、少なくとも前記絶縁膜の上にラテラル成長されたラテラル成長化合物半導体と、前記ラテラル成長化合物半導体の上に活性領域を有する能動素子と、を含む電子デバイスを提供する。
本実施形態の電子デバイス１００の平面例を示す。 図１におけるＡ−Ａ線断面を示す。 図１におけるＢ−Ｂ線断面を示す。 電子デバイス１００の製造過程における断面例を示す。 電子デバイス１００の製造過程における断面例を示す。 電子デバイス１００の製造過程における断面例を示す。 電子デバイス１００の製造過程における断面例を示す。 電子デバイス１００の製造過程における断面例を示す。 電子デバイス１００の他の製造過程における断面例を示す。 電子デバイス１００の他の製造過程における断面例を示す。 他実施形態の電子デバイス２００の平面例を示す。 他実施形態の電子デバイス３００の平面例を示す。 他実施形態の電子デバイス４００の断面例を示す。 他実施形態の電子デバイス５００の断面例を示す。 他実施形態の電子デバイス６００の断面例を示す。 他実施形態の電子デバイス７００の断面例を示す。 結晶の断面における走査型電子顕微鏡写真を示す。 図１７の写真を見やすくする目的で示した模写図を示す。 結晶の断面における走査型電子顕微鏡写真を示す。 図１９の写真を見やすくする目的で示した模写図を示す。 試料ＡについてのＳｉ元素のプロファイルを示す。 試料ＡについてのＧｅ元素のプロファイルを示す。 試料ＢについてのＳｉ元素のプロファイルを示す。 試料ＢについてのＧｅ元素のプロファイルを示す。 図２１から図２４を見やすくする目的で示した模式図を示す。 試料Ａについての測定領域を示すＳＥＭ写真を示す。 図２６に示す測定領域についてのＳｉおよびＧｅの元素強度積分値を示す。 試料Ｂについての測定領域を示すＳＥＭ写真を示す。 図２８に示す測定領域についてのＳｉおよびＧｅの元素強度積分値を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本実施形態の電子デバイス１００の平面例を示す。図２は、図１におけるＡ−Ａ線断面を示す。図３は、図１におけるＢ−Ｂ線断面を示す。本実施形態の電子デバイス１００は、シリコン基板１０２、絶縁膜１０４、Ｇｅ結晶１０６、第１シード化合物半導体１０８、第２シード化合物半導体１１０、ラテラル成長化合物半導体層１１２、ゲート絶縁膜１１４、ゲート電極１１６、ソース・ドレイン電極１１８を備える。以下の説明において、電子デバイス１００として、複数のＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）を含むデバイスを例示する。
シリコン基板１０２は、たとえば市販のシリコンウェハであってよく、シリコン基板１０２の上に能動素子であるＭＯＳＦＥＴ等を形成する。本実施形態では基板としてシリコン基板１０２を用いるので、コストパフォーマンスに優れる。また、シリコン基板１０２を用いるので、電子デバイス１００の放熱管理が容易になる。
絶縁膜１０４は、シリコン基板１０２の上に形成され、シリコン基板１０２に達する開口部１０５を有する。なお、「開口部」は「開口」と称する場合があり、開口部１０５は開口の一例であって良い。絶縁膜１０４は、エピタキシャル成長を阻害する阻害層として機能する。すなわち、絶縁膜１０４にシリコン基板１０２に達する開口部１０５を形成すれば、エピタキシャル成長膜をシリコンが露出した開口部１０５に選択的に堆積させることができ、絶縁膜１０４上にはエピタキシャル膜が成長されないようにできる。
絶縁膜１０４として酸化シリコン膜あるいは窒化シリコン膜が例示できる。なお、絶縁膜１０４は、Ｇｅ結晶１０６が形成された後に、Ｇｅ結晶１０６の形成領域以外の領域に形成されたものであってもよい。たとえばＧｅ結晶１０６をマスクとしたシリコン基板１０２の選択酸化等により絶縁膜１０４が形成できる。
絶縁膜１０４は、シリコン基板１０２の上に、互いに離間して複数形成されてよい。すなわちシリコン基板１０２には、複数の絶縁膜１０４が形成されてよい。これにより、複数の絶縁膜１０４の間に、シリコン基板１０２が露出され、当該シリコン基板１０２の露出部が原料吸着部として機能する。原料吸着部は、エピタキシャル成長をさせる場合の被膜成長前駆体を吸着させる領域であり、エピタキシャル成長の成膜速度を安定化させることができる。絶縁膜１０４を互いに離間して形成する場合、離間距離は、２０μｍ以上５００μｍ以下とすることが好ましい。本発明者らの実験によれば、当該間隔で絶縁膜１０４を配置することによって、安定したエピタキシャル成長速度が得られている。なお、開口部１０５は、複数の絶縁膜１０４の各々に１つ以上形成されて良い。複数の絶縁膜１０４は、シリコン基板１０２の上に等間隔に配置されてよい。
Ｇｅ結晶１０６は、開口部１０５の底部のシリコン基板１０２の上に形成される。絶縁膜１０４の開口部１０５にＧｅ結晶１０６を形成する場合、Ｇｅ結晶１０６は、開口部１０５への選択成長により形成できる。あるいはＧｅ結晶１０６は、シリコン基板１０２の表面に形成されたＧｅ膜を、フォトリソグラフィ法を利用したエッチングにより形成されたものであってよい。
Ｇｅ結晶１０６は、単結晶あるいは多結晶であってよく、第１シード化合物半導体１０８の結晶核を提供する。開口部１０５に形成されたＧｅ結晶１０６は、アニールを施して欠陥密度を低減できる。アニールは複数段階のアニールを採用できる。なお、Ｇｅ結晶１０６の表面は、Ｐを含むガスたとえばＰＨ3（フォスフィン）で処理されてもよい。この場合、Ｇｅ結晶１０６上に形成する膜の結晶性を高めることができる。
Ｇｅ結晶１０６は、９００℃以下、好ましくは８５０℃以下でアニールされてよい。これにより、Ｇｅ結晶１０６の表面の平坦性を維持できる。本発明者らの実験によれば、アニール温度が低いほど平坦性が良好である結果が得られている。Ｇｅ結晶１０６の表面の平坦性は、Ｇｅ結晶１０６の表面に他の層を積層する場合に、特に重要になる。一方、Ｇｅ結晶１０６は、６８０℃以上、好ましくは７００℃以上でアニールされてよい。これにより、Ｇｅ結晶１０６の結晶欠陥の密度を低減できる。すなわちＧｅ結晶１０６は、６８０℃以上９００℃以下、好ましくは７００℃以上８５０℃以下の条件でアニールされてよい。
Ｇｅ結晶１０６は、大気雰囲気下、窒素雰囲気下、アルゴン雰囲気下、または、水素雰囲気下でアニールされてよい。特に、水素を含む雰囲気中でＧｅ結晶１０６をアニール処理することで、Ｇｅ結晶１０６の表面状態を滑らかな状態に維持しつつ、Ｇｅ結晶１０６の結晶欠陥の密度を低減できる。Ｇｅ結晶１０６は、結晶欠陥が移動できる温度および時間を満足する条件でアニールされてよい。Ｇｅ結晶１０６にアニール処理を施すと、Ｇｅ結晶１０６内部の結晶欠陥がＧｅ結晶１０６の内部を移動して、例えば、Ｇｅ結晶１０６と絶縁膜１０４との界面、Ｇｅ結晶１０６の表面、または、Ｇｅ結晶１０６の内部のゲッタリングシンクに捕捉される。これにより、Ｇｅ結晶１０６の表面近傍の結晶欠陥を排除できる。
シリコン基板１０２とＧｅ結晶１０６とが接している部分では、シリコン基板１０２とＧｅ結晶１０６との界面に接して、シリコン基板１０２内に、Ｓｉ１−ｘＧｅｘ層（０＜ｘ＜１）を含んでよい。すなわち、Ｇｅ結晶１０６内のＧｅ原子がシリコン基板１０２に拡散し、ＳｉＧｅ層が形成されてよい。この場合、Ｇｅ結晶１０６の上に形成するエピタキシャル層の結晶性を向上できる。なお、Ｓｉ１−ｘＧｅｘ層におけるＧｅの平均組成ｘは、シリコン基板１０２とＧｅ結晶１０６との界面からの距離が５ｎｍ以上１０ｎｍ以下の領域において６０％以上とすることができる。このような場合、Ｇｅ結晶１０６上に形成するエピタキシャル層の結晶性を特に向上できる。
開口部１０５のアスペクト比は√３／３以上とすることができる。特に、シリコン基板１０２の面方位が（１００）の場合、アスペクト比は１以上であることが好ましく、シリコン基板１０２の面方位が（１１１）の場合、アスペクト比は√２（＝約１．４１４）以上であることが好ましい。シリコン基板１０２の面方位が（１１０）の場合は、アスペクト比は√３／３（＝約０．５７７）以上であることが好ましい。
アスペクト比が√３／３以上の開口部１０５にＧｅを選択成長させ、ある程度の厚さのＧｅ結晶１０６に成長させると、Ｇｅ結晶１０６の結晶欠陥が開口部１０５の壁面でターミネートされる。これにより開口部１０５の内部のＧｅ結晶１０６は、その上部において優れた結晶性を備えるようになる。開口部１０５の上面におけるＧｅ結晶１０６は、第１シード化合物半導体１０８の結晶核になり得るから、少なくとも表面において優れた結晶性を備えるＧｅ結晶１０６は、第１シード化合物半導体１０８の結晶性を高めることができる。なお、開口部１０５の内部に形成されるＧｅ結晶１０６のシリコン基板１０２の表面と平行な方向の最大幅の寸法は、５μｍ以下、好ましくは２μｍ以下とすることができる。
第１シード化合物半導体１０８は、Ｇｅ結晶１０６の上において絶縁膜１０４の表面よりも凸に形成される。すなわち、第１シード化合物半導体１０８は、Ｇｅ結晶１０６が形成された領域つまり開口部１０５に形成され、その上部において絶縁膜１０４の表面より上に形成される。あるいは絶縁膜１０４の表面より突出して形成される。絶縁膜１０４の表面より突出した部分にはシード面となる特定面が形成される。シリコン基板１０２の面方位が（１００）であり、＜００１＞方向に開口部１０５を形成する場合、第１シード化合物半導体１０８のシード面は、（１１０）面およびこれと等価な面である。＜０１１＞方向に開口部１０５を形成する場合、第１シード化合物半導体１０８のシード面は、（１１１）Ａ面およびこれと等価な面である。
第１シード化合物半導体１０８は、開口部１０５内のＧｅ結晶１０６の表面を結晶核にして結晶成長され、その特定面は、第２シード化合物半導体１１０の結晶核になり得るシード面を提供する。結晶性の優れた第１シード化合物半導体１０８は、結晶性の優れたシード面を提供するから、当該シード面を結晶核にして結晶成長される第２シード化合物半導体１１０の結晶性を高めることができる。
第１シード化合物半導体１０８は、Ｇｅに格子整合または擬格子整合する４族、３−５族または２−６族の化合物半導体であってよく、たとえばＧａＡｓ、ＩｎＧａＡｓ、ＳｉＣが例示できる。擬格子整合とは、互いに接する２つの半導体層のそれぞれの格子定数の差が小さいので、完全な格子整合ではないが、格子不整合による欠陥の発生が顕著でない範囲でほぼ格子整合して、互いに接する２つの半導体層を積層できる状態をいう。たとえば、Ｇｅ層とＧａＡｓ層との積層状態は擬格子整合と呼ばれる。
Ｇｅ結晶１０６と第１シード化合物半導体１０８との間に、中間層が配されてもよい。中間層は、単一の層であってもよく、複数の層を含んでもよい。中間層は、６００℃以下、好ましくは５５０℃以下で形成されてよい。これにより、第１シード化合物半導体１０８の結晶性が向上する。一方、中間層は、４００℃以上で形成されてよい。中間層は、４００℃以上６００℃以下で形成されてよい。これにより、第１シード化合物半導体１０８の結晶性が向上する。中間層は、６００℃以下、好ましくは５５０℃以下の温度で形成されたＧａＡｓ層であってよい。
第２シード化合物半導体１１０は、第１シード化合物半導体１０８の特定面を核として絶縁膜１０４の上にラテラル成長される。第２シード化合物半導体１１０は、第１シード化合物半導体１０８の特定面に格子整合または擬格子整合する４族、３−５族または２−６族の化合物半導体であってよく、たとえばＧａＡｓ、ＩｎＧａＡｓ、ＳｉＣが例示できる。第２シード化合物半導体１１０の特定面は、ラテラル成長化合物半導体層１１２の結晶核になり得るシード面を提供する。前記した通り第２シード化合物半導体１１０の結晶性が高められているから、第２シード化合物半導体１１０は、結晶性の優れたシード面を提供できる。
なお、第１シード化合物半導体１０８および第２シード化合物半導体１１０は、一体として形成されたシード化合物半導体結晶として把握することができる。すなわち第１シード化合物半導体１０８および第２シード化合物半導体１１０は、Ｇｅ結晶１０６を核として成長された化合物半導体結晶であって絶縁膜１０４の表面よりも凸に形成されたシード化合物半導体結晶であってよい。シード化合物半導体結晶は、絶縁膜１０４に開口したアスペクト比が√３／３以上の開口部１０５に選択成長されてよい。シード化合物半導体結晶は、たとえば複数段階のアニールにより欠陥密度が低減されてもよい。
ラテラル成長化合物半導体層１１２は、第２シード化合物半導体１１０あるいはシード化合物半導体結晶の特定面をシード面として、絶縁膜１０４の上にラテラル成長される。ラテラル成長化合物半導体層１１２は、結晶性の優れた第２シード化合物半導体１１０あるいはシード化合物半導体結晶の特定面をシード面として結晶成長されるから、結晶性の優れた半導体層として形成される。よってラテラル成長化合物半導体層１１２は、欠陥を含まない無欠陥領域を有する。ラテラル成長化合物半導体層１１２は、２−６族化合物半導体または３−５族化合物半導体を含んでよい。ラテラル成長化合物半導体層１１２としてＧａＡｓ層が例示できる。ここで、無欠陥領域とは、格子定数あるいは熱膨張係数等の物性値の異なる結晶を積層する場合に生じる刃状転位、らせん転位等の転位を含まない領域をいう。これらの欠陥を全く含まない場合のほか、欠陥領域より低い欠陥密度の領域を有する場合を含む。
（１００）面を主面に有するシリコン基板１０２を用い、シリコン基板１０２の（１００）面の上に、化合物半導体をラテラル成長させる場合には、シリコン基板１０２の＜０−１１＞方向よりもシリコン基板の＜０１１＞方向のほうが、化合物半導体を成長させやすい。シリコン基板１０２の＜０−１１＞方向に化合物半導体を成長させる場合は、ラテラル成長した化合物半導体の端面には化合物半導体の（１１１）Ｂ面が現れる。この（１１１）Ｂ面は安定であるので、平坦な面を形成しやすい。よって化合物半導体の（１１１）Ｂ面上に、ゲート絶縁膜、ソース電極、ゲート電極およびドレイン電極を形成して、電子デバイスを形成することができる。
一方、シリコン基板１０２の＜０１１＞方向に化合物半導体をラテラル成長させる場合には、ラテラル成長した化合物半導体の端面には、化合物半導体の（１１１）Ｂ面が逆の向きに現れる。この場合は、上側の（１００）面が広く取れるので、（１００）面上に電子デバイスを形成することができる。また、シリコン基板１０２の＜０１０＞方向および＜００１＞方向にも、高いアルシン分圧条件で、化合物半導体をラテラル成長させることができる。これらの方向に成長させる場合、ラテラル成長させた化合物半導体の端面には、化合物半導体の（１１０）面あるいは（１０１）面が現れやすい。化合物半導体のこれら（１１０）面あるいは（１０１）面の上にも、ゲート絶縁膜、ソース電極、ゲート電極およびドレイン電極を形成し、電子デバイスを形成することができる。
以上説明したシリコン基板１０２、絶縁膜１０４、Ｇｅ結晶１０６、第１シード化合物半導体１０８、第２シード化合物半導体１１０およびラテラル成長化合物半導体層１１２は、半導体基板に備えられる各部材として把握することもできる。また表現を変えて半導体基板を示せば、シリコン基板１０２と、シリコン基板１０２の一部を覆う絶縁膜１０４と、絶縁膜１０４で覆われないシリコン基板１０２の上に形成されたＧｅ結晶１０６と、Ｇｅ結晶１０６と格子整合または擬格子整合するシード化合物半導体結晶と、絶縁膜１０４の上に形成されシード化合物半導体結晶と格子整合または擬格子整合する化合物半導体層と、を備えた半導体基板として把握できる。シード化合物半導体結晶には、第１シード化合物半導体１０８および第２シード化合物半導体１１０を含むことができ、化合物半導体層はラテラル成長化合物半導体層１１２であってよい。
ラテラル成長化合物半導体層１１２には、ラテラル成長化合物半導体層１１２の無欠陥領域の上に活性領域を有する能動素子を形成できる。能動素子として、ゲート絶縁膜１１４、ゲート電極１１６、ソース・ドレイン電極１１８を備えるＭＯＳＦＥＴを例示できる。ＭＯＳＦＥＴは、ＭＩＳＦＥＴ（ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）であってもよい。
ゲート絶縁膜１１４は、ゲート電極１１６をラテラル成長化合物半導体層１１２から電気的に絶縁する。ゲート絶縁膜１１４として、酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜等を例示できる。
ゲート電極１１６は、制御電極の一例であってよい。ゲート電極１１６は、ソースおよびドレインで例示される入出力間の電流または電圧を制御する。ゲート電極１１６として、アルミニウム、銅、金、銀、白金、タングステンその他の金属、または、高濃度にドープされたシリコン等の半導体が例示できる。
ソース・ドレイン電極１１８は、入出力電極の一例であってよい。ソース・ドレイン電極１１８は、各々ソース領域およびドレイン領域にコンタクトする。ソース・ドレイン電極１１８として、アルミニウム、銅、金、銀、白金、タングステンその他の金属、または、高濃度にドープされたシリコン等の半導体が例示できる。
なお、ソース・ドレイン電極１１８の下部にはソースおよびドレインの各領域が形成されるが図では省略している。また、ゲート電極１１６の下部であってソースおよびドレイン領域の間のチャネル領域が形成されるチャネル層は、ラテラル成長化合物半導体層１１２自体であってもよく、ラテラル成長化合物半導体層１１２の上に形成された層であってもよい。ラテラル成長化合物半導体層１１２とチャネル層との間にはバッファ層が形成されてもよい。チャネル層あるいはバッファ層として、ＧａＡｓ層、ＩｎＧａＡｓ層、ＡｌＧａＡｓ層、ＧａＮ層、ＩｎＧａＰ層、ＺｎＳｅ層等が例示できる。
図１において電子デバイス１００は、６つのＭＯＳＦＥＴを有する。６つのＭＯＳＦＥＴのうち、３つのＭＯＳＦＥＴがゲート電極１１６およびソース・ドレイン電極１１８の配線によって相互に接続されている。また、シリコン基板１０２の上に複数形成されたＧｅ結晶１０６の各々を核として結晶成長されたラテラル成長化合物半導体層１１２は、絶縁膜１０４の上で互いに離間して形成されている。
ラテラル成長化合物半導体層１１２が互いに離間して形成されているので、隣接するラテラル成長化合物半導体層１１２との間に界面を形成されることがなく、当該界面に起因する結晶欠陥を問題視しなくてよい。一方ラテラル成長化合物半導体層１１２の上に形成される能動素子は、その活性層において優れた結晶性が実現されていればよく、ラテラル成長化合物半導体層１１２が離間して形成されることによる不具合は生じない。各能動素子における駆動電流を増加したい場合には、本実施形態のように各能動素子を相互にたとえば並列に接続すれば足りる。なお、図１から図３に例示される電子デバイスにおいては、開口部１０５を挟んで２個のＭＯＳＦＥＴが形成されているが、２個のＭＯＳＦＥＴの間は、化合物半導体層のエッチング等による除去またはイオン注入等による不活性化により、互いに素子間分離されて形成されてもよい。
図４から図８は、電子デバイス１００の製造過程における断面例を示す。図４に示すように、シリコン基板１０２に絶縁膜１０４を形成して、絶縁膜１０４に、シリコン基板１０２に達する開口部１０５を形成する。絶縁膜１０４はたとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法あるいはズパッタ法により形成でき、開口部１０５はフォトリソグラフィ法により形成できる。
図５に示すように、開口部１０５にＧｅ結晶１０６を形成する。Ｇｅ結晶１０６は、たとえばエピタキシャル成長により形成できる。エピタキシャル成長には、たとえばＭＯＣＶＤ法（有機金属化学気相成長法）あるいはＭＢＥ法（分子線エピタキシ法）を用いることができる。原料ガスにはＧｅＨ4を用いることができる。
次にＧｅ結晶１０６を核として、シード化合物半導体結晶を絶縁膜１０４の表面よりも凸に形成する。すなわち、シード化合物半導体結晶は絶縁膜１０４の表面よりも突き出て形成される。シード化合物半導体結晶の形成は以下のようにして実施できる。
図６に示すように、Ｇｅ結晶１０６を核として、第１シード化合物半導体１０８を絶縁膜１０４の表面よりも凸に形成する。第１シード化合物半導体１０８としてたとえばＧａＡｓを形成する場合、たとえばＭＯＣＶＤ法あるいはＭＢＥ法を用いたエピタキシャル成長方法が利用できる。この場合、原料ガスにはＴＭ−Ｇａ（トリメチルガリウム）、ＡｓＨ3（アルシン）その他のガスを用いることができる。成長温度として、たとえば６００℃から６５０℃が例示できる。
次に第１シード化合物半導体１０８の特定面をシード面にして、第２シード化合物半導体１１０を形成する。この段階の断面は図３と同様になる。第２シード化合物半導体１１０としてたとえばＧａＡｓを形成する場合、たとえばＭＯＣＶＤ法あるいはＭＢＥ法を用いたエピタキシャル成長方法が利用できる。この場合、原料ガスにはＴＭ−Ｇａ（トリメチルガリウム）、ＡｓＨ3（アルシン）その他のガスを用いることができる。成長温度として、たとえば６００℃から６５０℃が例示できる。
図７に示すように、シード化合物半導体結晶の特定面（第２シード化合物半導体１１０の特定面）をシード面として、絶縁膜１０４の上にラテラル成長化合物半導体層１１２をラテラル成長させる。ラテラル成長化合物半導体層１１２としてたとえばＧａＡｓを形成する場合、たとえばＭＯＣＶＤ法あるいはＭＢＥ法を用いたエピタキシャル成長方法が利用できる。この場合、原料ガスにはＴＭ−Ｇａ（トリメチルガリウム）、ＡｓＨ3（アルシン）その他のガスを用いることができる。
たとえば（００１）面の基板上に形成する場合、ラテラル成長を促進するには、低温成長の条件を選択することが好ましく、具体的には７００℃以下の温度条件、さらに好ましくは６５０℃以下の温度条件で成長させてよい。たとえば＜１１０＞方向にラテラル成長させるには、高いＡｓＨ3分圧条件、たとえば０．１ｋＰａ以上のＡｓＨ3分圧で成長させることが好ましい。これにより、＜１１０＞方向の成長レートは、＜−１１０＞方向の成長レートより大きくできる。
図８に示すように、ラテラル成長化合物半導体層１１２の上に、ゲート絶縁膜１１４になる絶縁膜およびゲート電極１１６になる導電膜を順次形成して、当該形成した導電膜および絶縁膜をたとえばフォトリソグラフィ法によりパターニングする。これにより、ゲート絶縁膜１１４およびゲート電極１１６を形成する。その後、ソース・ドレイン電極１１８になる導電膜を形成して、当該形成した導電膜をたとえばフォトリソグラフィ法によりパターニングすることにより、図２に示す電子デバイス１００が製造できる。
図９および図１０は、電子デバイス１００の他の製造過程における断面例を示す。図９に示すように、シリコン基板１０２に結晶性のＧｅ膜を形成して、当該Ｇｅ膜が一部残存するようエッチングして、シリコン基板１０２上にＧｅ結晶１０６を形成する。エッチングにはフォトリソグラフィ法を利用できる。なお、Ｇｅ結晶１０６のシリコン基板１０２の表面と平行な方向の最大幅寸法として４０μｍ以下、好ましくは１０μｍ以下、より好ましくは５μｍ以下、さらに好ましくは２μｍ以下を例示できる。
図１０に示すように、Ｇｅ結晶１０６が形成された領域以外の領域に絶縁膜１０４を形成する。絶縁膜１０４の形成には、たとえばＧｅ結晶１０６を酸化防止マスクとして利用したローカル酸化法を適用できる。その後の工程は、図６以降の工程と同様であってよい。
上記した電子デバイス１００によれば、Ｇｅ結晶１０６を一部領域に形成したので、あるいは、Ｇｅ結晶１０６をアスペクト比が√３／３以上の開口部１０５に形成したので、Ｇｅ結晶１０６の結晶性を高めることができた。Ｇｅ結晶１０６の結晶性の向上は、Ｇｅ結晶１０６を核とする第１シード化合物半導体１０８の結晶性を高め、第１シード化合物半導体１０８の特定面をシード面とする第２シード化合物半導体１１０の結晶性を高めることができた。そして第２シード化合物半導体１１０の特定面をシード面とするラテラル成長化合物半導体層１１２の結晶性を高めることができた。よって、ラテラル成長化合物半導体層１１２の上に形成する電子デバイスの活性層の結晶性を高め、安価な基板であるシリコン基板１０２の上に形成した電子デバイスの性能を高めることができた。
また、上記した電子デバイス１００では、ラテラル成長化合物半導体層１１２が絶縁膜１０４の上に形成される。すなわち、電子デバイス１００はＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）と同様の構造で形成される。よって、電子デバイス１００の浮遊容量を低減して、動作速度を向上できた。さらに、シリコン基板１０２へのリーク電流を低減できた。
図１１は、他実施形態の電子デバイス２００の平面例を示す。なお図１１において、ゲート電極およびソース・ドレイン電極は省略している。電子デバイス２００におけるラテラル成長化合物半導体層１１２は、欠陥を含む欠陥領域１２０を有する。欠陥領域１２０は、Ｇｅ結晶１０６およびその上に形成される第１シード化合物半導体１０８が形成される開口部１０５を起点として発生され、開口部１０５を所定の間隔で形成することにより配置が制御できた。ここで所定の間隔は、電子デバイス２００の目的に応じて適宜設計される間隔であり、たとえば複数の開口部１０５を等間隔に形成すること、規則性を以って形成すること、周期的に形成すること等を含む。
図１２は、他実施形態の電子デバイス３００の平面例を示す。なお図１２において、ゲート電極およびソース・ドレイン電極は省略している。電子デバイス３００におけるラテラル成長化合物半導体層１１２は、電子デバイス２００における欠陥領域１２０に加えて欠陥を含む欠陥領域１３０を有する。欠陥領域１３０は、第２シード化合物半導体１１０のシード面または絶縁膜１０４に所定の間隔で形成された欠陥中心により配置が制御されている。
欠陥中心は、たとえば物理的なキズ等をシード面または絶縁膜１０４に形成して生成できる。物理的なキズは、たとえば機械的な引っ掻き、摩擦、イオン注入等により形成できる。ここで所定の間隔は、電子デバイス３００の目的に応じて適宜設計される間隔であり、たとえば複数の欠陥中心を等間隔に形成すること、規則性を以って形成すること、周期的に形成すること等を含む。
上記した欠陥領域１２０および欠陥領域１３０は、ラテラル成長化合物半導体層１１２に意図的に形成した欠陥を多く含む領域であり、たとえばラテラル成長化合物半導体層１１２の結晶成長段階で形成される。欠陥領域１２０を形成することにより、ラテラル成長化合物半導体層１１２の欠陥を欠陥領域１２０あるいは欠陥領域１３０に集中させることができ、欠陥領域１２０および欠陥領域１３０でないラテラル成長化合物半導体層１１２の他の領域のストレス等を低減して、結晶性を高めることができた。欠陥領域１２０および欠陥領域１３０でない無欠陥領域に電子デバイスを形成できる。なお、無欠陥領域の用語には、欠陥を全く含まない場合のほか、欠陥領域１２０より低い欠陥密度の領域を有する場合を含む。
図１３は、他実施形態の電子デバイス４００の断面例を示す。図１３の断面例は、図１におけるＡ−Ａ線断面に相当する。電子デバイス４００がバッファ層４０２を有するほかは電子デバイス１００の場合と同様であってよい。
バッファ層４０２は、Ｇｅ結晶１０６と第１シード化合物半導体１０８との間に形成される。バッファ層４０２は、Ｐを含む３−５族化合物半導体層であってよく、たとえばＩｎＧａＰ層が例示できる。バッファ層４０２としてＩｎＧａＰ層を適用する場合、たとえばエピタキシャル成長によってＩｎＧａＰ層が形成できる。
ＩｎＧａＰ層のエピタキシャル成長には、たとえばＭＯＣＶＤ法あるいはＭＢＥ法を用いることができる。原料ガスにはＴＭ−Ｇａ（トリメチルガリウム）、ＴＭ−Ｉｎ（トリメチルインジウム）、ＰＨ3（フォスフィン）を用いることができる。ＩｎＧａＰ層のエピタキシャル成長では、たとえば６５０℃の温度で結晶薄膜を形成できる。バッファ層４０２を適用することにより、第１シード化合物半導体１０８の結晶性をさらに高めることができた。
図１４は、他実施形態の電子デバイス５００の断面例を示す。図１４の断面例は、図１におけるＡ−Ａ線断面に相当する。電子デバイス５００におけるソース・ドレイン電極５０２の配置が相違するほか、電子デバイス１００の場合と同様であってよい。電子デバイス５００において、能動素子の一例であってよいＭＯＳＦＥＴは、ソース・ドレイン電極１１８およびソース・ドレイン電極５０２を有する。
ソース・ドレイン電極５０２は第１入出力電極の一例であってよく、ソース・ドレイン電極１１８は第２入出力電極の一例であってよい。第１入出力電極の一例であるソース・ドレイン電極５０２は、ラテラル成長化合物半導体層１１２の成長面を覆っている。すなわち、ソース・ドレイン電極５０２は、ラテラル成長化合物半導体層１１２の側面にも形成されている。
ソース・ドレイン電極５０２がラテラル成長化合物半導体層１１２の側面にも形成されることにより、ラテラル成長化合物半導体層１１２あるいはその上に形成される活性層（キャリア移動層）でのキャリアの移動方向に入出力電極を配置できる。これにより、キャリア移動を容易にして、電子デバイス５００の性能を向上できた。
図１５は、他実施形態の電子デバイス６００の断面例を示す。図１５の断面例は、図１におけるＡ−Ａ線断面に相当する。電子デバイス６００におけるソース・ドレイン電極６０２の配置が相違するほか、電子デバイス５００の場合と同様であってよい。電子デバイス６００において、能動素子の一例であってよいＭＯＳＦＥＴは、ソース・ドレイン電極６０２およびソース・ドレイン電極５０２を有する。ソース・ドレイン電極６０２は第２入出力電極の一例であってよい。
電子デバイス６００において、開口部１０５のラテラル成長化合物半導体層１１２は、エッチングにより除去されている。そしてソース・ドレイン電極６０２は、エッチングにより露出したラテラル成長化合物半導体層１１２の側面を覆っている。これにより、電子デバイス６００におけるキャリア移動をさらに容易にして、電子デバイス６００の性能をさらに向上できた。なお、Ｇｅ膜をエッチングしてＧｅ結晶１０６を形成した後に絶縁膜１０４をＧｅ結晶１０６の形成領域以外の領域に形成する場合には、開口部１０５をＧｅ結晶１０６の形成領域として把握できる。
また、ソース・ドレイン電極６０２は、エッチングにより露出した開口部１０５の第１シード化合物半導体１０８またはＧｅ結晶１０６を介してシリコン基板１０２に接続されている。これによりＭＯＳＦＥＴの一方の入出力端子を基板電位に維持して、たとえばノイズを低減する等の効果を奏することができた。
図１６は、他実施形態の電子デバイス７００の断面例を示す。図１６の断面例は、図１におけるＡ−Ａ線断面に相当する。電子デバイス７００が下部ゲート絶縁膜７０２および下部ゲート電極７０４を備えるほか、電子デバイス１００の場合と同様であってよい。電子デバイス７００において、能動素子の一例であってよいＭＯＳＦＥＴは、入出力間の電流または電圧を制御するゲート電極１１６および下部ゲート電極７０４を有する。
ゲート電極１１６および下部ゲート電極７０４は、制御電極の一例であってよい。下部ゲート電極７０４は、絶縁膜１０４とラテラル成長化合物半導体層１１２との間に配置され、ゲート電極１１６は、ラテラル成長化合物半導体層１１２の絶縁膜１０４の反対側に配置される。ゲート電極１１６および下部ゲート電極７０４は、互いに対向して形成されている。
電子デバイス７００においてゲート電極１１６および下部ゲート電極７０４を上記のように配置することにより、簡便にダブルゲート構造を実現できた。ダブルゲート構造によれば、ゲートの制御性を高め、ひいては電子デバイス７００のスイッチング性能等を向上できる。
（実験例１）
シリコン基板１０２として、（１００）面を主面とするシリコン基板を用意し、シリコン基板の上に、絶縁膜１０４としてＳｉＯ２膜を形成した。ＳｉＯ２膜に、シリコン基板の主面に達する開口を形成し、当該開口の内部に露出しているシリコン基板の主面に、モノゲルマンを原料として用いたＣＶＤ法により、Ｇｅ結晶を形成した。さらに、トリメチルガリウムとアルシンを原料として用いたＭＯＣＶＤ法により、Ｇｅ結晶の上にシード化合物半導体となるＧａＡｓ結晶を成長。ＧａＡｓ結晶の成長では、まず５５０℃で低温成長を行い、その後６４０℃の温度で成長させた。６４０℃の温度での成長時におけるアルシン分圧は、０．０５ｋＰａであった。
図１７は、得られた結晶の断面における走査型電子顕微鏡写真を示す。図１８は、図１７の写真を見やすくする目的で示した模写図である。Ｇｅ結晶の上にＧａＡｓ結晶が成長していることが確認できる。ＧａＡｓ結晶のシード面として、（１１０）面が現れていることが確認できる。
続けて、さらにラテラル成長化合物半導体層であるＧａＡｓ層を成長した。ラテラル成長時の成長温度は６４０℃であり、アルシン分圧は０．４３ｋＰａであった。
図１９は、得られた結晶の断面における走査型電子顕微鏡写真を示す。図２０は、図１９の写真を見やすくする目的で示した模写図である。ＧａＡｓ結晶がＳｉＯ２膜の上にラテラル成長面を有し、ＧａＡｓ結晶がＳｉＯ２膜の上にもラテラル成長していることが確認できる。ラテラル成長した部分は、無欠陥領域となっているので、当該ラテラル成長した部分に電子デバイスを形成することで、性能の優れた電子デバイスを形成することができる。
（実験例２）
実験例１と同様に、シリコン基板の上にＧｅ結晶を選択成長させ、半導体基板を形成した。当該半導体基板に、８００℃と６８０℃の温度を１０回繰り返すサイクルアニール処理を施した。得られた半導体基板（以下試料Ａと呼ぶ）のＧｅ結晶とシリコン基板の界面でのＳｉおよびＧｅの元素濃度を、エネルギー分散型蛍光Ｘ線分析装置（以下ＥＤＸと記すことがある）により評価した。また同様に、シリコン基板上にＧｅ結晶を選択成長した半導体基板について、サイクルアニール処理を施さない半導体基板（以下試料Ｂと呼ぶ）を形成し、同様にＥＤＸにより評価した。
図２１は、試料ＡについてのＳｉ元素のプロファイルを示す。図２２は、試料ＡについてのＧｅ元素のプロファイルを示す。図２３は、試料ＢについてのＳｉ元素のプロファイルを示す。図２４は、試料ＢについてのＧｅ元素のプロファイルを示す。図２５は、図２１から図２４を見やすくする目的で示した模式図である。試料Ｂでは、シリコン基板とＧｅ結晶との間の界面が急峻であるのに対し、試料Ａでは、界面がぼやけた状態であり、Ｇｅがシリコン基板の中へ拡散している様子が確認できる。
試料Ａおよび試料Ｂについて、シリコン基板とＧｅ結晶との界面における測定領域に限定して、ＳｉおよびＧｅの元素強度積分値を測定した。図２６は試料Ａについての測定領域を示すＳＥＭ写真である。前記元素強度積分値の測定領域は、図２６（ＳＥＭ写真）において、シリコン基板上にＧｅ結晶が存在する位置で、そのシリコン基板とＧｅ結晶との界面（前記ＳＥＭ写真において観察される界面）からシリコン基板側へ１０〜１５ｎｍ入った位置とした。
図２７は、図２６に示す測定領域についてのＳｉおよびＧｅの元素強度積分値を示す。図２８は試料Ｂについての測定領域を示すＳＥＭ写真である。図２９は、図２８に示す測定領域についてのＳｉおよびＧｅの元素強度積分値を示す。試料Ｂでは、Ｇｅの信号がほとんど検出されず、Ｓｉの信号が支配的であるのに対し、試料Ａでは、Ｇｅの信号が比較的大きく検出されている。これより、試料ＡではＧｅがシリコン基板中に拡散していることがわかる。
シリコン基板とＳｉＯ２膜が接している領域で、Ｓｉの元素の深さ方向プロファイルをプロットしたとき、シリコン基板におけるＳｉの強度とＳｉＯ２膜におけるＳｉの強度との合計が５０％になる位置をシリコン基板とＧｅ結晶の界面と定め、その界面からシリコン基板側へ５ｎｍから１０ｎｍまでの範囲のＧｅおよびＳｉのそれぞれの元素強度比を測定した。各元素強度比から、それぞれの元素についての深さ方向の積分値を算出し、それぞれの積分値の比（Ｇｅ／Ｓｉ）を算出した。
その結果、試料Ａでは３．３３、試料Ｂでは１．１０となった。これにより、シリコン基板とＧｅ結晶との界面から、シリコン基板側へ５ｎｍから１０ｎｍまでの範囲におけるＧｅの平均濃度は、試料Ａで７７％、試料Ｂで５２％と算出された。試料Ａおよび試料Ｂについて、透過型電子顕微鏡による転位の観察を行ったところ、試料ＡではＧｅ結晶表面に到達している転位は存在していなかった。一方、試料Ｂでは１×１０９ｃｍ−２程度の密度で結晶表面に到達する転位の存在が確認された。以上の結果から、サイクルアニールの実施は、Ｇｅ結晶の転位を低減させる効果があることを確認した。
（実験例３）
実験例２の試料Ａと同様にサイクルアニール処理を施したＧｅ結晶上に、ＭＯＣＶＤ法によりＧａＡｓ結晶を成長させ、当該ＧａＡｓ結晶上にさらにＧａＡｓ層およびＩｎＧａＰ層からなる多層構造膜を積層して試料Ｃを作成した。また、Ｇｅ結晶にポストアニール処理を施していないことを除いては、上記と同様にＧａＡｓ結晶および多層構造膜を形成して試料Ｄを作成した。
試料Ｃおよび試料Ｄについて、実験例２と同様のＥＤＸ測定を実施し、シリコン基板とＧｅ結晶との界面からシリコン基板側へ５ｎｍから１０ｎｍまでの範囲のＧｅおよびＳｉのそれぞれの元素強度比を測定した。さらに深さ方向の積分値を算出し、ＧｅおよびＳｉのそれぞれの積分値の比（Ｇｅ／Ｓｉ）を算出した。試料Ｃは２．２８であり、試料Ｄは０．６０であった。これよりシリコン基板とＧｅ結晶の界面からシリコン基板側へ５ｎｍから１０ｎｍまでの範囲におけるＧｅの平均濃度は、試料Ｃは７０％と算出され、試料Ｄは３８％と算出された。
試料Ｃおよび試料Ｄについて、透過型電子顕微鏡による転位の観察を行ったところ、試料ＣではＧａＡｓ層およびＩｎＧａＰ層からなる多層構造膜にまで到達する転位は存在しなかったのに対し、試料ＤではＧａＡｓ層およびＩｎＧａＰ層からなる多層構造膜まで到達する転位が観測された。以上より、シリコン基板とＧｅ結晶との界面からシリコン基板側へ５ｎｍから１０ｎｍまでの範囲におけるＧｅの平均濃度が６０％以上の場合に、より高品質な化合物半導体層がＧｅ結晶上に形成できることがわかる。さらに好ましいＧｅの平均濃度は、７０％以上である。
以上の説明において電子デバイスの一例として、ＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）を例示した。しかし電子デバイスはＭＯＳＦＥＴに限られず、ＭＯＳＦＥＴの他、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）、シュードモルフィックＨＥＭＴ（ｐｓｅｕｄｏｍｏｒｐｈｉｃ−ＨＥＭＴ）が例示できる。さらに電子デバイス１００として、ＭＥＳＦＥＴ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等が例示できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
１００ 電子デバイス、１０２ シリコン基板、１０４ 絶縁膜、１０５ 開口部、１０６ Ｇｅ結晶、１０８ 第１シード化合物半導体、１１０ 第２シード化合物半導体、１１２ ラテラル成長化合物半導体層、１１４ ゲート絶縁膜、１１６ ゲート電極、１１８ ソース・ドレイン電極、１２０ 欠陥領域、１３０ 欠陥領域、２００ 電子デバイス、３００ 電子デバイス、４００ 電子デバイス、４０２ バッファ層、５００ 電子デバイス、５０２ ソース・ドレイン電極、６００ 電子デバイス、６０２ ソース・ドレイン電極、７００ 電子デバイス、７０２ 下部ゲート絶縁膜、７０４ 下部ゲート電極

Claims (30)

  1. シリコン基板と、
    前記シリコン基板の上に形成された絶縁膜であって前記シリコン基板に達する開口部を有する絶縁膜と、
    前記開口部に形成されたＧｅ結晶と、
    前記Ｇｅ結晶を核として成長された化合物半導体結晶であって前記絶縁膜の表面よりも凸に形成されたシード化合物半導体結晶と、
    前記シード化合物半導体結晶の特定面をシード面として、前記絶縁膜の上にラテラル成長されたラテラル成長化合物半導体層と、
    を備え、
    前記Ｇｅ結晶または前記シード化合物半導体結晶が、アニールにより欠陥密度が低減されており、
    前記シリコン基板と前記Ｇｅ結晶とが接しており、前記シリコン基板と前記Ｇｅ結晶との界面に接して、前記シリコン基板内に、Ｓｉ １−ｘ Ｇｅ ｘ 層（０＜ｘ＜１）を含み、
    前記シリコン基板と前記Ｇｅ結晶との界面からの距離が５ｎｍ以上１０ｎｍ以下の領域のＧｅの平均組成ｘが６０％以上である、
    半導体基板。
  2. 前記開口部のアスペクト比は√３／３以上である、
    請求項１に記載の半導体基板。
  3. シリコン基板と、
    前記シリコン基板の上に堆積されたＧｅ膜をエッチングして形成されたＧｅ結晶と、
    前記シリコン基板の上であって前記Ｇｅ結晶の形成領域以外の領域に形成された絶縁膜と、
    前記Ｇｅ結晶を核として成長された化合物半導体結晶であって前記絶縁膜の表面よりも凸に形成されたシード化合物半導体結晶と、
    前記シード化合物半導体結晶の特定面をシード面として、前記絶縁膜の上にラテラル成長されたラテラル成長化合物半導体層と、
    を備え、
    前記Ｇｅ結晶または前記シード化合物半導体結晶が、アニールにより欠陥密度が低減されており、
    前記シリコン基板と前記Ｇｅ結晶とが接しており、前記シリコン基板と前記Ｇｅ結晶との界面に接して、前記シリコン基板内に、Ｓｉ １−ｘ Ｇｅ ｘ 層（０＜ｘ＜１）を含み、
    前記シリコン基板と前記Ｇｅ結晶との界面からの距離が５ｎｍ以上１０ｎｍ以下の領域のＧｅの平均組成ｘが６０％以上である、
    半導体基板。
  4. 前記Ｇｅ結晶の、前記シリコン基板の表面と平行な方向の最大幅寸法は、５μｍ以下である、
    請求項１から請求項３の何れか一項に記載の半導体基板。
  5. 前記シード化合物半導体結晶は、前記Ｇｅ結晶の上において前記絶縁膜の表面よりも凸に形成された第１シード化合物半導体と、前記第１シード化合物半導体の特定面を核として前記絶縁膜の上にラテラル成長された第２シード化合物半導体と、を有し、
    前記シード面は、前記第２シード化合物半導体の特定面である、
    請求項１から請求項４の何れか一項に記載の半導体基板。
  6. 前記ラテラル成長化合物半導体層は、欠陥を含む欠陥領域を有し、
    前記欠陥領域は、前記シード面または前記絶縁膜に所定の間隔で形成された欠陥中心により配置が制御されている、
    請求項１から請求項５の何れか一項に記載の半導体基板。
  7. 前記ラテラル成長化合物半導体層は、欠陥を含む欠陥領域を有し、
    前記欠陥領域は、前記Ｇｅ結晶を所定の間隔で形成することにより配置が制御されている、
    請求項１から請求項５の何れか一項に記載の半導体基板。
  8. 前記シリコン基板の上に前記Ｇｅ結晶が複数形成され、前記複数のＧｅ結晶のそれぞれを核として結晶成長された前記ラテラル成長化合物半導体層は、前記絶縁膜の上で互いに離間して形成されている、
    請求項１から請求項７の何れか一項に記載の半導体基板。
  9. 前記Ｇｅ結晶と前記シード化合物半導体結晶との間に、Ｐを含む３−５族化合物半導体層が形成されている、
    請求項１から請求項８の何れか一項に記載の半導体基板。
  10. 前記ラテラル成長化合物半導体層は、２−６族化合物半導体または３−５族化合物半導体を含む、
    請求項１から請求項９の何れか一項に記載の半導体基板。
  11. シリコン基板と、
    前記シリコン基板の上に堆積されたＧｅ膜をエッチングして形成されたＧｅ結晶と、
    前記シリコン基板の上であって前記Ｇｅ結晶の形成領域以外の領域に形成された絶縁膜と、
    前記Ｇｅ結晶を核として成長された化合物半導体結晶であって前記絶縁膜の表面よりも凸に形成された化合物半導体結晶と、
    前記化合物半導体結晶をシードとして、前記絶縁膜の上にラテラル成長されたラテラル成長化合物半導体と、
    を含み、
    前記Ｇｅ結晶または前記化合物半導体結晶が、アニールにより欠陥密度が低減されており、
    前記シリコン基板と前記Ｇｅ結晶とが接しており、前記シリコン基板と前記Ｇｅ結晶との界面に接して、前記シリコン基板内に、Ｓｉ １−ｘ Ｇｅ ｘ 層（０＜ｘ＜１）を含み、
    前記シリコン基板と前記Ｇｅ結晶との界面からの距離が５ｎｍ以上１０ｎｍ以下の領域のＧｅの平均組成ｘが６０％以上である、
    半導体基板。
  12. シリコン基板の主面に絶縁膜を形成し、
    前記基板の主面に対し略垂直な方向に貫通して前記基板を露出させてなる開口を前記絶縁膜に形成し、
    前記開口の内部の前記基板に接してＧｅ結晶を成長させ、
    前記Ｇｅ結晶を核として結晶成長させて、前記絶縁膜の表面よりも凸にシード化合物半導体結晶を形成し、
    前記シード化合物半導体結晶の特定面をシード面として、前記絶縁膜の上にラテラル結晶成長させて、ラテラル成長化合物半導体を形成して、
    得られ、
    前記Ｇｅ結晶または前記シード化合物半導体結晶が、アニールにより欠陥密度が低減されており、
    前記シリコン基板と前記Ｇｅ結晶との界面に接して、前記シリコン基板内に、Ｓｉ １−ｘ Ｇｅ ｘ 層（０＜ｘ＜１）を含み、
    前記シリコン基板と前記Ｇｅ結晶との界面からの距離が５ｎｍ以上１０ｎｍ以下の領域のＧｅの平均組成ｘが６０％以上である、
    半導体基板。
  13. シリコン基板の主面に絶縁膜を形成し、
    前記基板の主面に対し略垂直な方向に貫通して前記基板を露出させてなる開口を前記絶縁膜に形成し、
    前記開口の内部の前記基板に接してＧｅ結晶を成長させ、
    前記Ｇｅ結晶を核として結晶成長させて、前記絶縁膜の表面よりも凸に化合物半導体結晶を形成し、
    前記化合物半導体結晶をシードとして、前記絶縁膜の上にラテラル結晶成長させて、ラテラル成長化合物半導体を形成して、
    得られ、
    前記Ｇｅ結晶または前記化合物半導体結晶が、アニールにより欠陥密度が低減されており、
    前記シリコン基板と前記Ｇｅ結晶との界面に接して、前記シリコン基板内に、Ｓｉ １−ｘ Ｇｅ ｘ 層（０＜ｘ＜１）を含み、
    前記シリコン基板と前記Ｇｅ結晶との界面からの距離が５ｎｍ以上１０ｎｍ以下の領域のＧｅの平均組成ｘが６０％以上である、
    半導体基板。
  14. シリコン基板に絶縁膜を形成する段階と、
    前記絶縁膜に、前記シリコン基板に達する開口部を形成する段階と、
    前記開口部にＧｅ結晶を形成する段階と、
    前記Ｇｅ結晶にアニール処理を施す段階と、
    前記Ｇｅ結晶を核として、シード化合物半導体結晶を前記絶縁膜の表面よりも凸に形成する段階と、
    前記シード化合物半導体結晶の特定面をシード面として、前記絶縁膜の上にラテラル成長化合物半導体層をラテラル成長させる段階と、
    を備えた半導体基板の製造方法であって、
    前記方法で製造された前記半導体基板の前記シリコン基板内に、前記シリコン基板と前記Ｇｅ結晶との界面に接するＳｉ １−ｘ Ｇｅ ｘ 層（０＜ｘ＜１）を含み、
    前記界面からの距離が５ｎｍ以上１０ｎｍ以下の領域における前記Ｓｉ １−ｘ Ｇｅ ｘ 層のＧｅ平均組成ｘが６０％以上である、
    半導体基板の製造方法。
  15. シリコン基板に結晶性のＧｅ膜を形成する段階と、
    前記Ｇｅ膜をエッチングしてＧｅ結晶を形成する段階と、
    前記Ｇｅ結晶の形成領域以外の領域に絶縁膜を形成する段階と、
    前記Ｇｅ結晶にアニール処理を施す段階と、
    前記Ｇｅ結晶を核として、シード化合物半導体結晶を前記絶縁膜の表面よりも凸に形成する段階と、
    前記シード化合物半導体結晶の特定面をシード面として、前記絶縁膜の上にラテラル成長化合物半導体層をラテラル成長させる段階と、
    を備えた半導体基板の製造方法であって、
    前記方法で製造された前記半導体基板の前記シリコン基板内に、前記シリコン基板と前記Ｇｅ結晶との界面に接するＳｉ １−ｘ Ｇｅ ｘ 層（０＜ｘ＜１）を含み、
    前記界面からの距離が５ｎｍ以上１０ｎｍ以下の領域における前記Ｓｉ １−ｘ Ｇｅ ｘ 層のＧｅ平均組成ｘが６０％以上である、
    半導体基板の製造方法。
  16. 前記シード化合物半導体結晶を形成する段階は、
    前記Ｇｅ結晶の上に第１シード化合物半導体を前記絶縁膜の表面よりも凸に形成する段階と、
    前記第１シード化合物半導体の特定面を核として前記絶縁膜の上に第２シード化合物半導体をラテラル成長させて、前記第２シード化合物半導体の特定面を前記シード面として形成する段階と、
    を有する請求項１４または請求項１５に記載の半導体基板の製造方法。
  17. 前記シード化合物半導体結晶のシード面もしくは前記第２シード化合物半導体のシード面または前記絶縁膜に、所定の間隔で欠陥中心を形成する段階、
    をさらに備えた請求項１６に記載の半導体基板の製造方法。
  18. シリコン基板に絶縁膜を形成する段階と、
    前記絶縁膜に、前記シリコン基板に達する開口を形成する段階と、
    前記開口にＧｅ結晶を形成する段階と、
    前記Ｇｅ結晶にアニール処理を施す段階と、
    前記Ｇｅ結晶を核として、化合物半導体結晶を前記絶縁膜の表面よりも凸に形成する段階と、
    前記化合物半導体結晶をシードとして、前記絶縁膜の上にラテラル成長化合物半導体をラテラル成長させる段階と、
    を含んだ半導体基板の製造方法であって、
    前記方法で製造された前記半導体基板の前記シリコン基板内に、前記シリコン基板と前記Ｇｅ結晶との界面に接するＳｉ １−ｘ Ｇｅ ｘ 層（０＜ｘ＜１）を含み、
    前記界面からの距離が５ｎｍ以上１０ｎｍ以下の領域における前記Ｓｉ １−ｘ Ｇｅ ｘ 層のＧｅ平均組成ｘが６０％以上である、
    半導体基板の製造方法。
  19. シリコン基板に結晶性のＧｅ膜を形成する段階と、
    前記Ｇｅ膜をエッチングしてＧｅ結晶を形成する段階と、
    前記Ｇｅ結晶の形成領域以外の領域に絶縁膜を形成する段階と、
    前記Ｇｅ結晶にアニール処理を施す段階と、
    前記Ｇｅ結晶を核として、化合物半導体結晶を前記絶縁膜の表面よりも凸に形成する段階と、
    前記化合物半導体結晶をシードとして、前記絶縁膜の上にラテラル成長化合物半導体をラテラル成長させる段階と、
    を含んだ半導体基板の製造方法であって、
    前記方法で製造された前記半導体基板の前記シリコン基板内に、前記シリコン基板と前記Ｇｅ結晶との界面に接するＳｉ １−ｘ Ｇｅ ｘ 層（０＜ｘ＜１）を含み、
    前記界面からの距離が５ｎｍ以上１０ｎｍ以下の領域における前記Ｓｉ １−ｘ Ｇｅ ｘ 層のＧｅ平均組成ｘが６０％以上である、
    半導体基板の製造方法。
  20. シリコン基板と、
    前記シリコン基板の上に形成された絶縁膜であって前記シリコン基板に達する開口部を有する絶縁膜と、
    前記開口部に形成されたＧｅ結晶と、
    前記Ｇｅ結晶を核として成長された化合物半導体結晶であって前記絶縁膜の表面よりも凸に形成されたシード化合物半導体結晶と、
    前記シード化合物半導体結晶の特定面をシード面として、前記絶縁膜の上にラテラル成長されたラテラル成長化合物半導体層と、
    前記ラテラル成長化合物半導体層の無欠陥領域の上に活性領域を有する能動素子と、
    を備え、
    前記Ｇｅ結晶または前記シード化合物半導体結晶が、アニールにより欠陥密度が低減されており、
    前記シリコン基板と前記Ｇｅ結晶とが接しており、前記シリコン基板と前記Ｇｅ結晶との界面に接して、前記シリコン基板内に、Ｓｉ １−ｘ Ｇｅ ｘ 層（０＜ｘ＜１）を含み、
    前記シリコン基板と前記Ｇｅ結晶との界面からの距離が５ｎｍ以上１０ｎｍ以下の領域のＧｅの平均組成ｘが６０％以上である、
    電子デバイス。
  21. 前記能動素子は第１入出力電極および第２入出力電極を有し、
    前記開口部の前記ラテラル成長化合物半導体層は、エッチングにより除去されており、
    前記第２入出力電極は、前記エッチングにより露出した前記ラテラル成長化合物半導体層の側面を覆う、
    請求項２０に記載の電子デバイス。
  22. 前記第２入出力電極は、前記エッチングにより露出した前記開口部の前記シード化合物半導体結晶または前記Ｇｅ結晶を介して前記シリコン基板に接続される、
    請求項２１に記載の電子デバイス。
  23. シリコン基板と、
    前記シリコン基板の上に堆積されたＧｅ膜をエッチングして形成されたＧｅ結晶と、
    前記シリコン基板の上であって前記Ｇｅ結晶の形成領域以外の領域に形成された絶縁膜と、
    前記Ｇｅ結晶を核として成長された化合物半導体結晶であって前記絶縁膜の表面よりも凸に形成されたシード化合物半導体結晶と、
    前記シード化合物半導体結晶の特定面をシード面として、前記絶縁膜の上にラテラル成長されたラテラル成長化合物半導体層と、
    前記ラテラル成長化合物半導体層の無欠陥領域の上に活性領域を有する能動素子と、
    を備え、
    前記Ｇｅ結晶または前記シード化合物半導体結晶が、アニールにより欠陥密度が低減されており、
    前記シリコン基板と前記Ｇｅ結晶とが接しており、前記シリコン基板と前記Ｇｅ結晶との界面に接して、前記シリコン基板内に、Ｓｉ １−ｘ Ｇｅ ｘ 層（０＜ｘ＜１）を含み、
    前記シリコン基板と前記Ｇｅ結晶との界面からの距離が５ｎｍ以上１０ｎｍ以下の領域のＧｅの平均組成ｘが６０％以上である、
    電子デバイス。
  24. 前記能動素子は第１入出力電極および第２入出力電極を有し、
    前記Ｇｅ結晶の前記形成領域の前記ラテラル成長化合物半導体層は、エッチングにより除去されており、
    前記第２入出力電極は、前記エッチングにより露出した前記ラテラル成長化合物半導体層の側面を覆う、
    請求項２３に記載の電子デバイス。
  25. 前記第２入出力電極は、前記エッチングにより露出した、前記Ｇｅ結晶の前記形成領域の前記シード化合物半導体結晶または前記Ｇｅ結晶を介して前記シリコン基板に接続される、
    請求項２４に記載の電子デバイス。
  26. 前記能動素子は第１入出力電極および第２入出力電極を有し、
    前記第１入出力電極は、前記ラテラル成長化合物半導体層の成長面を覆う、
    請求項２０から請求項２５の何れか一項に記載の電子デバイス。
  27. 前記能動素子は入出力間の電流または電圧を制御する制御電極を有し、
    前記制御電極は、前記絶縁膜と前記ラテラル成長化合物半導体層との間、および、前記ラテラル成長化合物半導体層の前記絶縁膜の反対側に、互いに対向して形成されている、
    請求項２０から請求項２６の何れか一項に記載の電子デバイス。
  28. 前記能動素子が相互に接続されている、
    請求項２０から請求項２７の何れか一項に記載の電子デバイス。
  29. シリコン基板と、
    前記シリコン基板の上に形成された絶縁膜であって前記シリコン基板に達する開口を有する絶縁膜と、
    前記開口に形成されたＧｅ結晶と、
    前記Ｇｅ結晶を核として成長された化合物半導体結晶であって前記絶縁膜の表面よりも凸に形成された化合物半導体結晶と、
    前記化合物半導体結晶をシードとして、前記絶縁膜の上にラテラル成長されたラテラル成長化合物半導体と、
    前記ラテラル成長化合物半導体の上に活性領域を有する能動素子と、
    を含み、
    前記Ｇｅ結晶または前記化合物半導体結晶が、アニールにより欠陥密度が低減されており、
    前記シリコン基板と前記Ｇｅ結晶とが接しており、前記シリコン基板と前記Ｇｅ結晶との界面に接して、前記シリコン基板内に、Ｓｉ １−ｘ Ｇｅ ｘ 層（０＜ｘ＜１）を含み、
    前記シリコン基板と前記Ｇｅ結晶との界面からの距離が５ｎｍ以上１０ｎｍ以下の領域のＧｅの平均組成ｘが６０％以上である、
    電子デバイス。
  30. シリコン基板と、
    前記シリコン基板の上に堆積されたＧｅ膜をエッチングして形成されたＧｅ結晶と、
    前記シリコン基板の上であって前記Ｇｅ結晶の形成領域以外の領域に形成された絶縁膜と、
    前記Ｇｅ結晶を核として成長された化合物半導体結晶であって前記絶縁膜の表面よりも凸に形成された化合物半導体結晶と、
    前記化合物半導体結晶をシードとして、前記絶縁膜の上にラテラル成長されたラテラル成長化合物半導体と、
    前記ラテラル成長化合物半導体の上に活性領域を有する能動素子と、
    を含み、
    前記Ｇｅ結晶または前記化合物半導体結晶が、アニールにより欠陥密度が低減されており、
    前記シリコン基板と前記Ｇｅ結晶とが接しており、前記シリコン基板と前記Ｇｅ結晶との界面に接して、前記シリコン基板内に、Ｓｉ １−ｘ Ｇｅ ｘ 層（０＜ｘ＜１）を含み、
    前記シリコン基板と前記Ｇｅ結晶との界面からの距離が５ｎｍ以上１０ｎｍ以下の領域のＧｅの平均組成ｘが６０％以上である、
    電子デバイス。
JP2009243838A 2008-03-01 2009-10-22 半導体基板、半導体基板の製造方法および電子デバイス Expired - Fee Related JP5545713B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009243838A JP5545713B2 (ja) 2008-03-01 2009-10-22 半導体基板、半導体基板の製造方法および電子デバイス

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008051448 2008-03-01
JP2008051448 2008-03-01
JP2009243838A JP5545713B2 (ja) 2008-03-01 2009-10-22 半導体基板、半導体基板の製造方法および電子デバイス

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009046587A Division JP2009239270A (ja) 2008-03-01 2009-02-27 半導体基板、半導体基板の製造方法および電子デバイス

Publications (2)

Publication Number Publication Date
JP2010021583A JP2010021583A (ja) 2010-01-28
JP5545713B2 true JP5545713B2 (ja) 2014-07-09

Family

ID=41055772

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009046587A Pending JP2009239270A (ja) 2008-03-01 2009-02-27 半導体基板、半導体基板の製造方法および電子デバイス
JP2009243838A Expired - Fee Related JP5545713B2 (ja) 2008-03-01 2009-10-22 半導体基板、半導体基板の製造方法および電子デバイス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009046587A Pending JP2009239270A (ja) 2008-03-01 2009-02-27 半導体基板、半導体基板の製造方法および電子デバイス

Country Status (6)

Country Link
US (1) US8766318B2 (ja)
JP (2) JP2009239270A (ja)
KR (1) KR20100123680A (ja)
CN (1) CN101952937B (ja)
TW (1) TW200949908A (ja)
WO (1) WO2009110207A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110097755A (ko) * 2008-11-28 2011-08-31 스미또모 가가꾸 가부시키가이샤 반도체 기판의 제조 방법, 반도체 기판, 전자 디바이스의 제조 방법, 및 반응 장치
WO2010061615A1 (ja) * 2008-11-28 2010-06-03 住友化学株式会社 半導体基板の製造方法、半導体基板、電子デバイスの製造方法、および反応装置
WO2010103792A1 (ja) 2009-03-11 2010-09-16 住友化学株式会社 半導体基板、半導体基板の製造方法、電子デバイス、および電子デバイスの製造方法
KR20120022872A (ko) 2009-05-22 2012-03-12 스미또모 가가꾸 가부시키가이샤 반도체 기판, 전자 디바이스, 반도체 기판의 제조 방법 및 전자 디바이스의 제조 방법
CN102449785A (zh) 2009-06-05 2012-05-09 住友化学株式会社 光器件、半导体基板、光器件的制造方法、以及半导体基板的制造方法
WO2010140373A1 (ja) 2009-06-05 2010-12-09 住友化学株式会社 センサ、半導体基板、および半導体基板の製造方法
CN102449775B (zh) 2009-06-05 2014-07-02 独立行政法人产业技术综合研究所 半导体基板、光电转换器件、半导体基板的制造方法和光电转换器件的制造方法
JP2011146691A (ja) * 2009-12-15 2011-07-28 Sumitomo Chemical Co Ltd 半導体基板、半導体デバイスおよび半導体基板の製造方法
KR20120127419A (ko) * 2010-02-26 2012-11-21 스미또모 가가꾸 가부시키가이샤 전자 디바이스 및 전자 디바이스의 제조 방법
JP2011199268A (ja) * 2010-02-26 2011-10-06 Sumitomo Chemical Co Ltd 半導体基板、半導体デバイスおよび半導体基板の製造方法
CN102142454B (zh) * 2010-09-27 2013-05-08 清华大学 半导体器件及其制造方法
JP5943645B2 (ja) 2011-03-07 2016-07-05 住友化学株式会社 半導体基板、半導体装置および半導体基板の製造方法
TWI550828B (zh) * 2011-06-10 2016-09-21 住友化學股份有限公司 半導體裝置、半導體基板、半導體基板之製造方法及半導體裝置之製造方法
US10521900B2 (en) * 2011-09-02 2019-12-31 Koninklijke Philips N.V. Camera for generating a biometrical signal of a living being
US8878251B2 (en) 2012-10-17 2014-11-04 Seoul National University R&Db Foundation Silicon-compatible compound junctionless field effect transistor
CN103258796B (zh) * 2013-05-14 2015-01-28 中国科学院半导体研究所 硅基高迁移率沟道cmos的制备方法
KR102167518B1 (ko) 2013-12-23 2020-10-19 인텔 코포레이션 비고유 반도체 기판들 상의 넓은 밴드 갭 트랜지스터들 및 그 제조 방법들
US10032911B2 (en) 2013-12-23 2018-07-24 Intel Corporation Wide band gap transistor on non-native semiconductor substrate
KR101603508B1 (ko) * 2014-02-11 2016-03-15 연세대학교 산학협력단 Ge 및/또는 III-V족 화합물 반도체를 이용한 반도체 소자 및 그 제조방법
US9570551B1 (en) 2016-02-05 2017-02-14 International Business Machines Corporation Replacement III-V or germanium nanowires by unilateral confined epitaxial growth
US9735010B1 (en) 2016-05-27 2017-08-15 International Business Machines Corporation Fabrication of semiconductor fin structures
US10249492B2 (en) * 2016-05-27 2019-04-02 International Business Machines Corporation Fabrication of compound semiconductor structures
KR20230157470A (ko) * 2021-04-20 2023-11-16 교세라 가부시키가이샤 반도체 기판 및 그 제조 방법과 제조 장치, 반도체 디바이스 및 그 제조 방법과 제조 장치, 전자 기기
WO2024084630A1 (ja) 2022-10-19 2024-04-25 京セラ株式会社 半導体基板、半導体基板の製造方法および製造装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551394A (en) * 1984-11-26 1985-11-05 Honeywell Inc. Integrated three-dimensional localized epitaxial growth of Si with localized overgrowth of GaAs
JPH0484418A (ja) 1990-07-27 1992-03-17 Nec Corp 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法
US5158907A (en) * 1990-08-02 1992-10-27 At&T Bell Laboratories Method for making semiconductor devices with low dislocation defects
JPH08316152A (ja) 1995-05-23 1996-11-29 Matsushita Electric Works Ltd 化合物半導体の結晶成長方法
US6500257B1 (en) 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
GB0111207D0 (en) * 2001-05-08 2001-06-27 Btg Int Ltd A method to produce germanium layers
US7012314B2 (en) 2002-12-18 2006-03-14 Agere Systems Inc. Semiconductor devices with reduced active region defects and unique contacting schemes
JP4320193B2 (ja) * 2003-03-18 2009-08-26 重弥 成塚 薄膜形成方法
US7579263B2 (en) * 2003-09-09 2009-08-25 Stc.Unm Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer
US7138316B2 (en) * 2003-09-23 2006-11-21 Intel Corporation Semiconductor channel on insulator structure
JP4449843B2 (ja) 2005-07-12 2010-04-14 東洋紡績株式会社 蒸着ポリアミド系樹脂積層フィルムロール、およびその製造方法
KR100790869B1 (ko) * 2006-02-16 2008-01-03 삼성전자주식회사 단결정 기판 및 그 제조방법
FR2910700B1 (fr) * 2006-12-21 2009-03-20 Commissariat Energie Atomique PROCEDE DE FABRICATION D'UN SUBSTRAT SOI ASSOCIANT DES ZONES A BASE DE SILICIUM ET DES ZONES A BASE DE GaAs

Also Published As

Publication number Publication date
CN101952937B (zh) 2012-11-07
WO2009110207A1 (ja) 2009-09-11
JP2010021583A (ja) 2010-01-28
TW200949908A (en) 2009-12-01
JP2009239270A (ja) 2009-10-15
US20110006343A1 (en) 2011-01-13
KR20100123680A (ko) 2010-11-24
CN101952937A (zh) 2011-01-19
US8766318B2 (en) 2014-07-01

Similar Documents

Publication Publication Date Title
JP5545713B2 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
JP5669359B2 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
JP5593050B2 (ja) 半導体基板、電子デバイス、および半導体基板の製造方法
US9130026B2 (en) Crystalline layer for passivation of III-N surface
JP5575447B2 (ja) 半導体基板、電子デバイス、および半導体基板の製造方法
JP6304899B2 (ja) 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したｉｉｉ−ｎ半導体素子
JP5599089B2 (ja) 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
JP5583943B2 (ja) 半導体基板、電子デバイス、および半導体基板の製造方法
WO2015064094A1 (ja) Ｉｉｉ－ｖ族化合物半導体ナノワイヤ、電界効果トランジスタおよびスイッチ素子
US9620362B2 (en) Seed layer structure for growth of III-V materials on silicon
WO2019118473A1 (en) Methods for transistor epitaxial stack fabrication
JP6560117B2 (ja) 半導体装置の製造方法
JP5597379B2 (ja) 半導体基板、電子デバイス、および半導体基板の製造方法
KR102077674B1 (ko) 질화물 반도체 소자 및 그 제조 방법
WO2020047825A1 (en) Semiconductor structure and manufacturing method thereof
KR20140139890A (ko) 질화물 반도체 소자 및 그 제조 방법
WO2023223375A1 (ja) 半導体積層構造およびその作製方法、ならびに半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140508

R150 Certificate of patent or registration of utility model

Ref document number: 5545713

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees