JP5515876B2 - エピタキシャルウェーハ製造方法 - Google Patents

エピタキシャルウェーハ製造方法 Download PDF

Info

Publication number
JP5515876B2
JP5515876B2 JP2010050811A JP2010050811A JP5515876B2 JP 5515876 B2 JP5515876 B2 JP 5515876B2 JP 2010050811 A JP2010050811 A JP 2010050811A JP 2010050811 A JP2010050811 A JP 2010050811A JP 5515876 B2 JP5515876 B2 JP 5515876B2
Authority
JP
Japan
Prior art keywords
wafer
resistivity
epitaxial layer
silicon ingot
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010050811A
Other languages
English (en)
Other versions
JP2011187651A (ja
Inventor
正 川島
雅博 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2010050811A priority Critical patent/JP5515876B2/ja
Publication of JP2011187651A publication Critical patent/JP2011187651A/ja
Application granted granted Critical
Publication of JP5515876B2 publication Critical patent/JP5515876B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、電気抵抗率調整用の所定のドーパントを含むシリコンインゴットから切り出されたウェーハにエピタキシャル層を成長させてエピタキシャルウェーハを製造するエピタキシャルウェーハ製造方法等に関する。
例えば、パワーMOSトランジスタ用のエピタキシャルウェーハには、そのシリコン結晶基板の電気抵抗率が非常に低いことが要求される。シリコン結晶基板の電気抵抗率を十分に低くするために、ウェーハの素材であるシリコン結晶インゴットの引上げ工程(シリコン結晶の育成時)で、溶融シリコンに電気抵抗率調整用のn型ドーパントとして砒素(As)やアンチモン(Sb)をドープする技術が知られている。しかし、これらのドーパントは非常に蒸発しやすいので、シリコン結晶中のドーパント濃度を十分に高くすることが難しく、要求される程度に低い電気抵抗率をもつシリコン結晶基板を製造することが難しい。
そこで、揮発性の低い性質をもつn型ドーパントとしてリン(P)を高濃度にドープした電気抵抗率が非常に低いシリコン結晶基板が使用されつつある。
ところが、高濃度にリンがドープされたシリコン結晶基板上にシリコンのエピタキシャル層を形成すると、シリコン結晶基板とシリコンエピタキシャル層との界面部分でのリンの濃度差に起因する転位欠陥(ミスフィット転位)が発生するおそれがある。ミスフィット転位は、シリコン結晶基板の界面部分からシリコンエピタキシャル層の表面にまで伝播し、目視で細長く薄いラインが密集したものとして観測され、半導体素子の電気的性能を低下させる原因となる。ミスフィット転位の原因は、シリコンの原子半径が1.17Å(オングストローム)であるのに対して、リンの原子半径はシリコンよりかなり小さい1.10Åであり、このような両者の共有結合半径の大きな相違が結晶内に無用な歪を生じさせることにある(因みに、砒素の原子半径は、シリコンにかなり近い1.18Åであるため、ミスフィット転位は非常に少ない)。
この問題を解決するために、シリコン単結晶インゴット引上げ工程において、原子半径がシリコンより大きい1.22Åであるゲルマニウム(Ge)をリンと同時にドープすることにより、リンによって生じたシリコン結晶格子の歪をゲルマニウムで緩和して、ミスフィット転位の発生を抑制する技術が知られている(特許文献1参照)。
また、ホウ素、リン、砒素またはアンチモンのような電気的活性のドーピング物質を含有する半導体ウェーハを製造する際に、半導体ウェーハのゲルマニウムの濃度の選択により熱伝導率を調節する技術が知られている(特許文献2参照)。
特開平9−7961号公報 特開2006−52133号公報
特許文献1で示されるように、シリコン結晶育成時に高濃度のリンとゲルマニウムとをドープしたシリコン結晶基板上にCVD(Chemical Vapor Deposition)法によりシリコンエピタキシャル層を成長させた場合、上記したようなミスフィット転位を防止することができる。
しかしながら、例えば、特許文献1では、リン濃度の1.5〜2.5倍のゲルマニウム濃度が好適であると記載されるだけで、従来においては、理論的計算などにより、単純にリン濃度に対して好適なゲルマニウム濃度範囲を設定するものであった。このため、実際に、シリコンエピタキシャル層を成長させた場合にミスフィット転位が発生したり、ミスフィットが発生しない条件にあるにも係わらずゲルマニウムを添加していたり、エピタキシャルウェーハに対してどのような場合にミスフィット転位が発生するのか否かを正確に把握することができていなかった。
一方、エピタキシャルウェーハを利用するユーザにおいては、ゲルマニウムが汚染源になる可能性があるということ等を考慮して、エピタキシャルウェーハ中にゲルマニウムがドープされていないことを望む場合もある。また、ゲルマニウムをドープすることにより、エピタキシャルウェーハの製造の手間や、製造コストが増加するという問題もある。
本発明は、上記課題に鑑みなされたものであり、その目的は、エピタキシャルウェーハにミスフィット転位が発生するか否かを適切に判断できる技術を提供することにある。また、本発明の他の目的は、シリコンインゴットの作成時に、歪低減物質を導入する必要があるのか否かを適切に判断できる技術を提供することにある。
本発明は、エピタキシャルウェーハにミスフィット転位が発生するか否かが、シリコンインゴットから切り出されたウェーハの抵抗率と、このウェーハに対して成長させるエピタキシャル層の膜厚とに関係があるとの発明者の知見に基づいてなされたものであり、本発明の第1の観点に係るエピタキシャルウェーハ製造方法は、電気抵抗率調整用の所定のドーパントを含むシリコンインゴットから切り出されたウェーハにエピタキシャル層を成長させてエピタキシャルウェーハを製造するエピタキシャルウェーハ製造方法において、シリコンインゴットから切り出されたウェーハの抵抗率を特定する抵抗率情報及びウェーハに成長させるエピタキシャル層の厚さと、前記ウェーハに前記エピタキシャル層を成長させた際におけるミスフィット転位の発生有無との関係を特定する特定ステップと、所望するウェーハの抵抗率情報及びウェーハに成長させるエピタキシャル層の所望する厚さの指定を受け付ける指定受付ステップと、受け付けた抵抗率情報及びエピタキシャル層の厚さと、特定した関係とに基づいて、所望する抵抗率情報に対応する抵抗率のウェーハに、所望する厚さのエピタキシャル層を成長させた際にミスフィット転位が発生するか否かを判定する判定ステップと、ウェーハにミスフィット転位が発生すると判定した場合に、ドーパントをドープすることによりシリコンインゴットに発生する歪を低減するための歪低減物質を導入して、受け付けた抵抗率情報に対応する抵抗率のウェーハを製造するためのシリコンインゴットを生成するステップと、生成されたシリコンインゴットからウェーハを切り出すステップと、切り出されたウェーハに、受け付けたエピタキシャル層の厚さ以下のエピタキシャル層を形成するステップとを有する。
係るエピタキシャルウェーハ製造方法によると、ウェーハの抵抗率情報と、ウェーハに対して成長させるエピタキシャル層の厚さとにより、エピタキシャル層を成長させた際に、ウェーハにミスフィット転位が発生するか否かを判定することができ、更に、ミスフィット転位が発生すると判定された場合には、シリコンインゴットに歪低減物質を適切に導入することができるので、当該シリコンインゴットから得られたウェーハに対してエピタキシャル成長する場合に、ミスフィット転位の発生を適切に防止できる。
上記エピタキシャルウェーハ製造方法において、電気抵抗率調整用の所定のドーパントは赤燐であり、歪低減物質はゲルマニウムである。
また、上記エピタキシャルウェーハ製造方法において、ドーパントは、赤燐であり、歪低減物質は、ゲルマニウムであり、判定ステップで、所望するウェーハの抵抗率情報が対応する抵抗率が1.08mΩ・cmより小さい場合には、エピタキシャル層の厚さが3.5μm以下であれば、ミスフィット転位が発生しないと判定する。係るエピタキシャルウェーハ製造方法によると、ウェーハ抵抗率が、1.08mΩ・cmより小さい場合において、ミスフィット転位が発生するか否かを適切に判定することができる。
また、上記エピタキシャルウェーハ製造方法において、ドーパントは、赤燐であり、歪低減物質は、ゲルマニウムであり、判定ステップで、所望するウェーハの抵抗率情報に対応する抵抗率が1.08mΩ・cm以上1.20mΩ・cm以下の場合には、エピタキシャル層の厚さ[μm]が(前記抵抗率[mΩ]×20.565−18.669)[μm]以下であれば、ミスフィット転位が発生しないと判定する。係るエピタキシャルウェーハ製造方法によると、ウェーハ抵抗率が、1.08mΩ・cm以上1.20mΩ・cm以下の場合において、ミスフィット転位が発生するか否かを適切に判定することができる。
また、上記エピタキシャルウェーハ製造方法において、ドーパントは、赤燐であり、歪低減物質は、ゲルマニウムであり、判定ステップで、所望するウェーハの抵抗率情報に対応する抵抗率が1.20mΩ・cmより大きい場合には、エピタキシャル層の厚さが6.0μm以下であれば、ミスフィット転位が発生しないと判定する。係るエピタキシャルウェーハ製造方法によると、ウェーハ抵抗率が、1.20mΩ・cmより大きい場合において、ミスフィット転位が発生するか否かを適切に判定することができる。
また、上記エピタキシャルウェーハ製造方法において、ウェーハにミスフィット転位が発生しないと判定した場合に、ドーパントをドープすることによりシリコンインゴットに発生する歪を低減するための歪低減物質を導入することなく、抵抗率情報に対応する抵抗率のウェーハを製造するためのシリコンインゴットを生成するステップを更に有する。係るエピタキシャルウェーハ製造方法によると、ミスフィット転位が発生しないと判定された場合には、シリコンインゴットを作成する際に、歪低減物質を導入しなくても済むことを適切に判断することができる。
また、上記エピタキシャルウェーハ製造方法において、ウェーハの抵抗率情報に対応するドーパントの濃度に基づいて、シリコンインゴットに導入する歪低減物質の量を決定するステップを更に有するようにしてもよい。係るエピタキシャルウェーハ製造方法によると、シリコンインゴット内に発生する歪を適切に低減することができる。
本発明の第2の観点に係るインゴット製造方法は、電気抵抗率調整用の所定のドーパントを含むシリコンインゴットを製造するインゴット製造方法において、シリコンインゴットから切り出されたウェーハの抵抗率を特定する抵抗率情報及びウェーハに成長させるエピタキシャル層の厚さと、ウェーハに前記エピタキシャル層を成長させた際におけるミスフィット転位の発生有無との関係を特定する特定ステップと、所望するウェーハの抵抗率情報及びウェーハに成長させるエピタキシャル層の所望する厚さの指定を受け付ける指定受付ステップと、受け付けた抵抗率情報及びエピタキシャル層の厚さと、特定した関係とに基づいて、所望するウェーハに所望する厚さのエピタキシャル層を成長させた際にミスフィット転位が発生するか否かを判定する判定ステップと、ウェーハにミスフィット転位が発生しないと判定した場合に、ドーパントをドープすることによりシリコンインゴットに発生する歪を低減するための歪低減物質を導入することなく、抵抗率情報に対応する抵抗率のウェーハを製造するためのシリコンインゴットを生成するステップと、ウェーハにミスフィット転位が発生すると判定した場合に、ドーパントをドープすることによりシリコンインゴットに発生する歪を低減するための歪低減物質を導入して、抵抗率情報に対応する抵抗率となるウェーハを製造するためのシリコンインゴットを生成するステップとを有する。係るシリコンインゴット製造方法によると、ウェーハの抵抗率情報と、ウェーハに対して成長させるエピタキシャル層の厚さとにより、エピタキシャル層を成長させた際に、ウェーハにミスフィット転位が発生するか否かを判定することができ、ミスフィット転位が発生しない場合には、シリコンインゴットを作成する際に、歪低減物質を導入しなくても済み、ミスフィット転位が発生する場合には、歪低減物質を導入するので、ミスフィット転位の発生を適切に低減することができる。
本発明の第3の観点に係るミスフィット転位判定方法は、電気抵抗率調整用の所定のドーパントを含むシリコンインゴットから得られるウェーハに対してエピタキシャル層を生成する際にミスフィット転位が発生するか否かを判定するミスフィット転位判定方法において、シリコンインゴットから切り出されたウェーハの抵抗率を特定する抵抗率情報及びウェーハに成長させるエピタキシャル層の厚さと、ウェーハにエピタキシャル層を成長させた際におけるミスフィット転位の発生有無との関係を特定する特定ステップと、所望するウェーハの抵抗率情報及びウェーハに成長させるエピタキシャル層の所望する厚さの指定を受け付ける指定受付ステップと、受け付けた抵抗率及びエピタキシャル層の厚さと、特定した関係とに基づいて、所望するウェーハに所望する厚さのエピタキシャル層を成長させた際にミスフィット転位が発生するか否かを判定する判定ステップとを有する。係るミスフィット転位判定方法によると、エピタキシャルウェーハにミスフィット転位が発生するか否かを適切に判定することができる。
本発明の第4の観点に係る歪低減物質導入判定方法は、電気抵抗率調整用の所定のドーパントを含むシリコンインゴットを製造する際に、シリコンインゴットにドーパントをドープすることによりシリコンインゴットに発生する歪を低減するための歪低減物質を導入するか否かを判定する歪低減物質導入判定方法において、シリコンインゴットから切り出されたウェーハの抵抗率を特定する抵抗率情報及びウェーハに成長させるエピタキシャル層の厚さと、ウェーハにエピタキシャル層を成長させた際におけるミスフィット転位の発生有無との関係を特定する特定ステップと、所望するウェーハの抵抗率情報及びウェーハに成長させるエピタキシャル層の厚さの指定を受け付ける指定受付ステップと、受け付けた抵抗率情報及びエピタキシャル層の厚さと、特定した関係とに基づいて、所望するウェーハに所望する厚さのエピタキシャル層を成長させた際にミスフィット転位が発生するか否かを判定する判定ステップと、ミスフィット転位が発生すると判定した場合には、シリコンインゴットの作成時に歪低減物質を導入すると判定し、ミスフィット転位が発生しないと判定した場合には、シリコンインゴットの作成時に歪低減物質を導入しないと判定するステップとを有する。係る歪低減物質導入判定方法によると、シリコンインゴットを作成する際に、歪低減物質を導入する必要があるか否かを適切に判定することができる。
本発明の一実施形態に係るウェーハの抵抗率及びエピタキシャル層の膜厚と、エピタキシャルウェーハへのミスフィット転位の発生有無との関係を説明する図である。 本発明の一実施形態に係るエピタキシャルウェーハの製造システムの構成図である。 本発明の一実施形態に係るシリコンに対してドープする赤燐、ゲルマニウムの濃度に対する、シリコンと赤燐、シリコンとゲルマニウムとの格子定数差を示す図である。 本発明の一実施形態に係るエピタキシャルウェーハ製造処理を示すフローチャートである。
以下、本発明に係るエピタキシャルウェーハの製造方法について詳細に説明する。
まず、エピタキシャルウェーハの製造方法を説明する前に、エピタキシャルウェーハにおけるミスフィット転位の発生について説明する。
発明者は、エピタキシャルウェーハのミスフィット転位の発生は、ウェーハの抵抗率と、そのウェーハに形成するエピタキシャル層の膜厚とに深く関係があることを見出し、抵抗率及び膜厚と、ミスフィット転位との関係を特定することに成功した。
図1は、本発明の一実施形態に係るウェーハの抵抗率及びエピタキシャル層の膜厚と、エピタキシャルウェーハへのミスフィット転位の発生有無との関係を説明する図である。図1においては、ミスフィット転位が発生していない点をマル印で示し、ミスフィット転位が発生している点をバツ印で示している。
図1に示すように、例えば、ウェーハの抵抗率(抵抗率情報の一例)が0.97mΩ・cmの場合には、膜厚が3.5μmまでであれば、ミスフィット転位が発生しておらず、それより厚い場合には、ミスフィット転位が発生している。また、ウェーハの抵抗率が1.00mΩ・cmの場合には、膜厚3.5μmまでであれば、ミスフィット転位が発生しておらず、それより厚い場合には、ミスフィット転位が発生している。また、ウェーハの抵抗率が1.08mΩ・cmの場合には、膜厚3.5μmまでであれば、ミスフィット転位が発生しておらず、それより厚い場合には、ミスフィット転位が発生している。また、ウェーハの抵抗率が1.10mΩ・cmの場合には、膜厚4.0μmまでであれば、ミスフィット転位が発生しておらず、それより厚い場合には、ミスフィット転位が発生している。また、ウェーハの抵抗率が1.20mΩ・cmの場合には、膜厚6.0μmまでであれば、ミスフィット転位が発生しておらず、それより厚い場合には、ミスフィット転位が発生している。また、ウェーハの抵抗率が1.30mΩ・cmの場合には、膜厚6.0μmまでであれば、ミスフィット転位が発生しておらず、それより厚い場合には、ミスフィット転位が発生している。
このことから、可能な限り高濃度に赤燐をドープした低抵抗率のシリコンウェーハを用いたエピタキシャル成長にあっては、ミスフィット転位が発生しないエピタキシャル層の膜厚の境界を示す境界線BLは、基板抵抗率の増大に応じて直線的に増大するのではなく、段階的に増大するものある。具体的には、ウェーハの抵抗率が1.08mΩ・cmより小さい場合には、エピタキシャル層の厚さは、3.5μmであり、ウェーハの抵抗率が1.08mΩ・cm以上1.20mΩ・cm以下の場合には、エピタキシャル層の厚さ[μm]は、(抵抗率[mΩ]×20.565−18.669)で表され、ウェーハの抵抗率が1.20mΩ・cmより大きい場合には、境界となるエピタキシャル層の厚さは6.0μmである。この境界線BL以下の範囲に該当する抵抗率及び膜厚であれば、エピタキシャルウェーハにミスフィット転位が発生しないことを意味している。
図2は、本発明の一実施形態に係るエピタキシャルウェーハの製造システムの構成図である。
製造システム1は、シリコンインゴットを製造する引上げ装置10と、各種処理を行う処理装置20と、エピタキシャル成長炉30とを有する。
引上げ装置10は、指定された濃度(ドーパント濃度とウェーハの抵抗率とは対応するので、この濃度も抵抗率情報の一例である)の電源抵抗率調整用のドーパント(例えば、n型ドーパントの赤燐)または、指定された濃度のドーパント及びシリコンインゴット内のドーパントによる歪みを低減する歪低減物質(例えば、ゲルマニウム)を含むシリコンインゴットを製造する。シリコンインゴットを製造する典型的な方法の一つとしては、赤燐(又は赤燐とゲルマニウム)が高濃度にドープされた溶融シリコンから、チョクラルスキー法を用いて、赤燐(又は赤燐とゲルマニウム)が高濃度にドープされたシリコンインゴットを引上げることによって製造する方法がある。
エピタキシャル成長炉30は、CVD法によりウェーハ上にシリコンエピタキシャル層を成長させる。
処理装置20は、例えば、コンピュータで構成され、仕様受付部21と、ミスフィット判定部22と、Geドープ量決定部23と、情報送信部24と、ミスフィット転位情報記憶部25とを有する。
ミスフィット転位情報記憶部25は、ウェーハの抵抗率及びそのウェーハに形成するエピタキシャル層の厚さと、その抵抗率のウェーハに対してその厚さのエピタキシャル層を形成したエピタキシャルウェーハにおけるミスフィット転位の発生との関係を示す情報(ミスフィット転位情報)を記憶する。具体的には、図1に示す各抵抗率及び各エピタキシャル層の厚さと、その場合におけるミスフィット転位の発生有無とを対応付けた情報を記憶してもよく、また、図1に示す境界線BLの情報、すなわち、ウェーハの抵抗率が1.08mΩ・cmより小さい場合には、境界となるエピタキシャル層の厚さは、3.5μmであり、ウェーハの抵抗率が1.08mΩ・cm以上1.20mΩ・cm以下の場合には、境界となるエピタキシャル層の厚さ[μm]は、(抵抗率[mΩ]×20.565−18.669)であり、ウェーハの抵抗率が1.20mΩ・cmより大きい場合には、境界となるエピタキシャル層の厚さは6.0μmであることを把握できる情報を記憶してもよい。
仕様受付部21は、製造したい(所望する)ウェーハの抵抗率(抵抗率情報)と、そのウェーハに形成したいエピタキシャル層の厚さとをユーザから受け付ける。
ミスフィット判定部22は、仕様受付部21が受け付けた、ウェーハの抵抗率及びエピタキシャル層の厚さについて、ミスフィット転位情報記憶部25が記憶しているミスフィット転位情報に基づいて、受け付けた抵抗率のウェーハに、受け付けた厚さのエピタキシャル層を成長させた際に、ミスフィット転位が発生するか否かを判定し、結果をGeドープ量決定部23に通知する。
Geドープ量決定部23は、ミスフィット転位が発生しないとの通知を受け取った場合には、情報送信部24にゲルマニウムのドープが必要ない旨を通知する一方、ミスフィット転位が発生するとの通知を受け取った場合には、指定された抵抗率のウェーハを製造する際にドープされるドーパントによって発生するシリコンインゴット内の歪みを打ち消すためのゲルマニウムの量(濃度)を決定し、その結果を情報送信部24に通知する。
ここで、ドーパント(本実施形態では、赤燐)によって発生する歪みを打ち消すためのゲルマニウムの量を決定する方法について説明する。
図3は、本発明の一実施形態に係るシリコンに対してドープする赤燐、ゲルマニウムの濃度に対する、シリコンと赤燐、シリコンとゲルマニウムとの格子定数差を示す図である。
図3の実線は、ドープする赤燐(RedP)の濃度と、シリコンインゴットに発生する格子定数差との関係を示し、図3の破線は、ドープするゲルマニウムの濃度と、シリコンインゴットに発生する格子定数差との関係を示す。なお、ドープした濃度と、ドープされたシリコン結晶内での格子定数差との関係は、公知のベガルド(Vegard)法則から算出することができる。公知であるので、これについては説明を省略する。
まず、所定の抵抗率のウェーハを製造するためにドープされる赤燐の濃度を抵抗率から算出し、当該濃度により発生する格子定数差を特定する。例えば、赤燐の濃度が4.0E+19(4.0×1019)の場合には、図3の実線に示す関係から、格子定数差は、略−0.0004となる。
次に、特定した格子定数差を打ち消す格子定数差、すなわち、絶対値が同じで符合が異なる格子定数差を算出する。例えば、上記したように、赤燐による格子定数差が−0.0004の場合には、打ち消す格子定数差が0.0004となる。
そして、打ち消す格子定数差に対応するゲルマニウムの濃度を特定する。例えば、格子定数差が0.0004の場合には、図3の破線に示す関係から、格子定数差に対応するゲルマニウムの濃度が略8.5E+19(8.5×1019)と特定される。
情報送信部24は、Geドープ量決定部23からドープが必要ない旨の通知を受け取った場合には、仕様受付部21が受け取った抵抗率にするためにドープする赤燐の濃度の情報を引上げ装置10に通知する。また、情報送信部24は、Geドープ量決定部23からゲルマニウムの濃度を受け取った場合には、ドープする赤燐の濃度とともに、ゲルマニウムの濃度の情報を引上げ装置10に送信する。また、情報送信部24は、エピタキシャル成長炉30に、仕様受付部21が受け取ったウェーハに形成するエピタキシャル層の膜厚の情報を送信する。
次に、エピタキシャルウェーハ製造処理について説明する。
図4は、本発明の一実施形態に係るエピタキシャルウェーハ製造処理を示すフローチャートである。なお、エピタキシャルウェーハ製造処理を開始する前においては、既に、図1に示すウェーハの抵抗率及び形成する膜厚と、ミスフィット転位の発生有無との関係については特定され、ミスフィット転移情報記憶部25に格納されているものとする。
まず、処理装置20の仕様受付部21は、所望するウェーハの抵抗率と、そのウェーハに対して形成するエピタキシャル層の膜厚の指定を受け付ける(ステップS1)。
次いで、ミスフィット判定部22は、受け付けた抵抗率のウェーハに、受け付けた膜厚のエピタキシャル層を形成した場合に、ミスフィット転位が発生するか否かを、ミスフィット転位情報記憶部25のミスフィット転位情報に基づいて判定する(ステップS2)。
この結果、ミスフィット転位が発生すると判定した場合(ステップS2:YES)には、Geドープ量決定部23が、その抵抗率のウェーハを製造するためにドープするドーパントによってシリコンインゴット内に発生する歪を打ち消すために必要なゲルマニウム(Ge)の量(濃度)を決定する(ステップS3)。
次いで、情報送信部24が、所望する抵抗率にするために必要な赤燐の濃度と、決定したゲルマニウムの濃度とを引上げ装置10に通知し、引上げ装置10は、通知された赤燐の濃度及びゲルマニウムの濃度に基づいて、赤燐とゲルマニウムとをドープしたシリコン結晶を育成させてシリコンインゴットを製造する(ステップS4)。
一方、ミスフィット転位が発生しないと判定した場合(ステップS2:NO)には、シリコンインゴット製造時に、ゲルマニウムをドープしなくてもミスフィット転位が発生しないことを意味しているので、情報送信部24は、所望する抵抗率にするために必要な赤燐の濃度を引上げ装置10に通知し、引上げ装置10は、通知された赤燐の濃度に基づいて、ゲルマニウムをドープせずに、赤燐をドープしたシリコン結晶を育成させてシリコンインゴットを製造する(ステップS6)。
ステップS4又はステップS6でシリコンインゴットを製造した後には、シリコンインゴットから、例えば、ワイヤーソーによりウェーハを切り出し(ステップS7)、公知のウェーハ加工処理(研削、研磨、洗浄、エッチング等)によりエピタキシャル成長を施すためのウェーハを製作する(ステップS8)。
そして、そのウェーハを、エピタキシャル成長炉30に搬送し、エピタキシャル成長炉30において、CVD法によりウェーハ上にシリコンエピタキシャル層を成長させる処理(エピタキシャル成長処理)を実行する(ステップS9)。本実施形態においては、処理装置の仕様受付部21において受け付けられたエピタキシャル層の膜厚以下となるようにエピタキシャル成長が行われる。なお、受け付けられたエピタキシャル層の膜厚については、処理装置20の情報送信部24からエピタキシャル成長炉30に通知されている。ここで、本実施形態では、原料ソースガスとしてトリクロロシランを使用し、エピタキシャル成長処理のプロセス温度は1100℃で実施したが、通常、エピタキシャル成長処理温度として実施される1050〜1180℃の範囲内であれば、ほぼ図1と同様の結果が得られることを確認している。
上記した処理によって、所望する抵抗率のウェーハに、所望する膜厚以内のエピタキシャル層が形成されることとなる。ここで、所望する膜厚は、ゲルマニウムがドープされていないシリコンインゴットから切り出されたウェーハであっても、ミスフィット転位が発生しないと判定されている膜厚であるので、エピタキシャルウェーハにミスフィット転位が発生することはない。なお、ゲルマニウムがドープされているシリコンインゴットから切り出されたウェーハであれば、ドープされているゲルマニウムによってエピタキシャルウェーハへのミスフィット転位の発生が適切に抑制される。
以上、本発明の好適な実施形態を説明したが、これは本発明の説明のための例示であり、本発明の範囲をこの実施形態にのみ限定する趣旨ではない。本発明は、その要旨を逸脱しない範囲で、上記実施形態とは異なる種々の態様で実施することができる。
例えば、上記実施形態において、処理装置20が実行していた処理の少なくとも一部を、ユーザが実行するようにしてもよい。例えば、ミスフィット転位が発生するか否かを、図1に示す関係から、ユーザが判定するようにしてもよく、また、ゲルマニウムのドープ量を図3に示す表又は表の関係に基づいてユーザが決定するようにしてもよい。また、情報送信部24が送信していた情報を送信せずにユーザが認識できるように図示しない表示部に表示し、ユーザが引上げ装置10や、エピタキシャル成長炉30に直接入力するようにしてもよい。
また、上記実施形態においては、ウェーハの抵抗率及びエピタキシャル層の膜厚と、ミスフィット転位の発生有無との対応関係を特定するようにしていたが、本発明はこれに限られず、ドープする電気抵抗率調整用のドーパントの濃度は、ウェーハの抵抗率と一対一に対応し、抵抗率を特定することができる情報(抵抗率情報)であるので、ドーパント濃度及び膜厚と、ミスフィット転位の発生有無との対応関係を特定するようにしてもよい。
また、上記実施形態においては、ミスフィット転位が発生すると判定した場合に、ドーパントのドープによって発生する歪みを完全に打ち消すための量のゲルマニウムを導入するようにしていたが、本発明はこれに限られず、発生する歪みを低減することができる量のゲルマニウムを導入するようにしてもよい。
10 引上げ装置、20 処理装置、21 仕様受付部、22 ミスフィット判定部、23 Geドープ量決定部、24 情報送信部、25 ミスフィット転位情報記憶部、30 エピタキシャル成長炉。

Claims (8)

  1. 電気抵抗率調整用の所定のドーパントを含むシリコンインゴットから切り出されたウェーハにエピタキシャル層を成長させてエピタキシャルウェーハを製造するエピタキシャルウェーハ製造方法において、
    シリコンインゴットから切り出されたウェーハの抵抗率を特定する抵抗率情報及び前記ウェーハに成長させるエピタキシャル層の厚さと、前記ウェーハに前記エピタキシャル層を成長させた際におけるミスフィット転位の発生有無との関係を特定する特定ステップと、
    所望するウェーハの抵抗率情報及び前記ウェーハに成長させるエピタキシャル層の所望する厚さの指定を受け付ける指定受付ステップと、
    受け付けた前記抵抗率情報及び前記エピタキシャル層の厚さと、特定した前記関係とに基づいて、所望する前記抵抗率情報に対応する抵抗率のウェーハに、所望する前記厚さの前記エピタキシャル層を成長させた際に前記ミスフィット転位が発生するか否かを判定する判定ステップと、
    前記ウェーハに前記ミスフィット転位が発生すると判定した場合に、前記ドーパントをドープすることにより前記シリコンインゴットに発生する歪を低減するための歪低減物質の量を、前記ウェーハの前記抵抗率情報に対応する前記ドーパントの濃度に基づいて決定し、決定した量の前記歪低減物質を導入して、受け付けた前記抵抗率情報に対応する抵抗率のウェーハを製造するための前記シリコンインゴットを生成するステップと、
    前記生成されたシリコンインゴットからウェーハを切り出すステップと、
    前記切り出されたウェーハに、前記受け付けた前記エピタキシャル層の厚さ以下のエピタキシャル層を形成するステップと
    を有するエピタキシャルウェーハ製造方法。
  2. 前記電気抵抗率調整用の所定のドーパントは、赤燐であり、
    前記歪低減物質は、ゲルマニウムである
    請求項1に記載のエピタキシャルウェーハ製造方法。
  3. 前記のドーパントは、赤燐であり、
    前記歪低減物質は、ゲルマニウムであり、
    前記判定ステップで、所望する前記ウェーハの抵抗率情報に対応する抵抗率が1.08mΩ・cmより小さい場合には、所望する前記エピタキシャル層の厚さが3.5μm以下であれば、ミスフィット転位が発生しないと判定する
    請求項1又は請求項2に記載のエピタキシャルウェーハ製造方法。
  4. 前記のドーパントは、赤燐であり、
    前記歪低減物質は、ゲルマニウムであり、
    前記判定ステップで、所望する前記ウェーハの抵抗率情報に対応する抵抗率が1.08mΩ・cm以上1.20mΩ・cm以下の場合には、エピタキシャル層の厚さ[μm]が(前記抵抗率[mΩ]×20.565−18.669)以下であれば、ミスフィット転位が発生しないと判定する
    請求項1乃至請求項3のいずれか一項に記載のエピタキシャルウェーハ製造方法。
  5. 前記のドーパントは、赤燐であり、
    前記歪低減物質は、ゲルマニウムであり、
    前記判定ステップで、所望する前記ウェーハの抵抗率情報に対応する抵抗率が1.20mΩ・cmより大きい場合には、所望する前記エピタキシャル層の厚さが6.0μm以下であれば、ミスフィット転位が発生しないと判定する
    請求項1乃至請求項4のいずれか一項に記載のエピタキシャルウェーハ製造方法。
  6. 前記ウェーハに前記ミスフィット転位が発生しないと判定した場合に、前記ドーパントをドープすることにより前記シリコンインゴットに発生する歪を低減するための歪低減物質を導入することなく、前記抵抗率情報に対応する抵抗率のウェーハを製造するための前記シリコンインゴットを生成するステップを更に有する
    請求項1乃至請求項5のいずれか一項に記載のエピタキシャルウェーハ製造方法。
  7. 電気抵抗率調整用の所定のドーパントを含むシリコンインゴットを製造するインゴット製造方法において、
    前記シリコンインゴットから切り出されたウェーハの抵抗率を特定する抵抗率情報及び前記ウェーハに成長させるエピタキシャル層の厚さと、所望する前記抵抗率情報に対応する抵抗率のウェーハに前記エピタキシャル層を成長させた際におけるミスフィット転位の発生有無との関係を特定する特定ステップと、
    所望するウェーハの抵抗率情報及び前記ウェーハに成長させるエピタキシャル層の所望する厚さの指定を受け付ける指定受付ステップと、
    受け付けた前記抵抗率情報及び前記エピタキシャル層の厚さと、特定した前記関係とに基づいて、前記ウェーハに所望する前記厚さの前記エピタキシャル層を成長させた際に前記ミスフィット転位が発生するか否かを判定する判定ステップと、
    前記ウェーハに前記ミスフィット転位が発生しないと判定した場合に、前記ドーパントをドープすることにより前記シリコンインゴットに発生する歪を低減するための歪低減物質を導入することなく、前記抵抗率情報に対応する抵抗率のウェーハを製造するための前記シリコンインゴットを生成するステップと、
    前記ウェーハに前記ミスフィット転位が発生すると判定した場合に、前記ドーパントをドープすることにより前記シリコンインゴットに発生する歪を低減するための歪低減物質の量を、前記ウェーハの前記抵抗率情報に対応する前記ドーパントの濃度に基づいて決定し、決定した量の前記歪低減物質を導入して、前記抵抗率情報に対応する抵抗率のウェーハを製造するための前記シリコンインゴットを生成するステップと
    を有するシリコンインゴット製造方法。
  8. 電気抵抗率調整用の所定のドーパントを含むシリコンインゴットを製造する際に、前記シリコンインゴットに前記ドーパントをドープすることにより前記シリコンインゴットに発生する歪を低減するための歪低減物質を導入するか否かを判定する歪低減物質導入判定方法において、
    前記シリコンインゴットから切り出されたウェーハの抵抗率を特定する抵抗率情報及び前記ウェーハに成長させるエピタキシャル層の厚さと、前記ウェーハに前記エピタキシャル層を成長させた際におけるミスフィット転位の発生有無との関係を特定する特定ステップと、
    所望するウェーハの抵抗率及び前記ウェーハに成長させるエピタキシャル層の所望する厚さの指定を受け付ける指定受付ステップと、
    受け付けた前記抵抗率及び前記エピタキシャル層の厚さと、特定した前記関係とに基づいて、所望する前記抵抗率情報に対応する抵抗率のウェーハに、所望する前記厚さの前記エピタキシャル層を成長させた際に前記ミスフィット転位が発生するか否かを判定する判定ステップと、
    前記ミスフィット転位が発生すると判定した場合には、前記シリコンインゴットの作成時に前記ウェーハの前記抵抗率情報に対応する前記ドーパントの濃度に基づく量の前記歪低減物質を導入すると判定し、前記ミスフィット転位が発生しないと判定した場合には、前記シリコンインゴットの作成時に前記歪低減物質を導入しないと判定するステップと
    を有する歪低減物質導入判定方法。
JP2010050811A 2010-03-08 2010-03-08 エピタキシャルウェーハ製造方法 Active JP5515876B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010050811A JP5515876B2 (ja) 2010-03-08 2010-03-08 エピタキシャルウェーハ製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010050811A JP5515876B2 (ja) 2010-03-08 2010-03-08 エピタキシャルウェーハ製造方法

Publications (2)

Publication Number Publication Date
JP2011187651A JP2011187651A (ja) 2011-09-22
JP5515876B2 true JP5515876B2 (ja) 2014-06-11

Family

ID=44793601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010050811A Active JP5515876B2 (ja) 2010-03-08 2010-03-08 エピタキシャルウェーハ製造方法

Country Status (1)

Country Link
JP (1) JP5515876B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022175A (ja) * 2015-07-07 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN108346591A (zh) * 2017-01-23 2018-07-31 台湾积体电路制造股份有限公司 外延薄膜的厚度量测方法
US11702760B2 (en) 2017-04-25 2023-07-18 Sumco Corporation N-type silicon single crystal production method, n-type silicon single crystal ingot, silicon wafer, and epitaxial silicon wafer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693433B2 (ja) * 1987-04-15 1994-11-16 日本電気株式会社 半導体装置用基板
JPH06101444B2 (ja) * 1987-09-18 1994-12-12 日本電気株式会社 半導体基板
JP4165073B2 (ja) * 2002-01-16 2008-10-15 株式会社Sumco エピタキシャルシリコン単結晶ウェーハ並びにその製造方法
JP4972330B2 (ja) * 2006-03-27 2012-07-11 コバレントマテリアル株式会社 シリコンエピタキシャルウェーハの製造方法
JP5074826B2 (ja) * 2007-05-31 2012-11-14 Sumco Techxiv株式会社 ドーパントの注入方法、及びドーピング装置

Also Published As

Publication number Publication date
JP2011187651A (ja) 2011-09-22

Similar Documents

Publication Publication Date Title
JP5173140B2 (ja) 電気的に活性なドープト結晶性Si含有膜の堆積方法
US20120032229A1 (en) Silicon Wafer And Production Method Thereof
JP2010016366A (ja) シリコンエピタキシャルウェーハおよびその製造方法
JP5568431B2 (ja) エピタキシャルウェハ及びその製造方法
JP5515876B2 (ja) エピタキシャルウェーハ製造方法
JP4972330B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5246065B2 (ja) エピタキシャルシリコンウェーハとその製造方法
US8659020B2 (en) Epitaxial silicon wafer and method for manufacturing same
JP2010153631A (ja) エピタキシャルシリコンウェーハとその製造方法
JP5463693B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5533869B2 (ja) エピタキシャルシリコンウェーハとその製造方法
US8729676B2 (en) Silicon epitaxial wafer and method for manufacturing the same
JP2011114210A (ja) エピタキシャルウェーハの製造方法
JP6447960B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP7429122B2 (ja) シリコン単結晶の製造方法
TW201250787A (en) Method for manufacturing silicon epitaxial wafer
JP5830215B2 (ja) エピタキシャルウエーハ並びにその製造方法
JP5152137B2 (ja) シリコンエピタキシャルウェーハの製造方法
TW201135810A (en) Epitaxial wafer
WO2022172368A1 (ja) シリコン単結晶の製造方法
JP6372709B2 (ja) エピタキシャルウェーハの製造方法
WO2010098012A1 (ja) シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP2012079938A (ja) エピタキシャルウェーハおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R150 Certificate of patent or registration of utility model

Ref document number: 5515876

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250