JP2011114210A - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP2011114210A
JP2011114210A JP2009269992A JP2009269992A JP2011114210A JP 2011114210 A JP2011114210 A JP 2011114210A JP 2009269992 A JP2009269992 A JP 2009269992A JP 2009269992 A JP2009269992 A JP 2009269992A JP 2011114210 A JP2011114210 A JP 2011114210A
Authority
JP
Japan
Prior art keywords
oxide film
epitaxial
silicon substrate
resistivity
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009269992A
Other languages
English (en)
Other versions
JP5445075B2 (ja
Inventor
Tadashi Kawashima
正 川島
Masahiro Yoshikawa
雅博 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009269992A priority Critical patent/JP5445075B2/ja
Publication of JP2011114210A publication Critical patent/JP2011114210A/ja
Application granted granted Critical
Publication of JP5445075B2 publication Critical patent/JP5445075B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】確実にオートドープ及びポリシリコン生成物の発生を抑制し、抵抗率のウェーハ面内均一性が高く、LPD密度の低減が図られたエピタキシャルウェーハの製造方法を提供することにある。
【解決手段】エピタキシャル成長工程に先立って、前記シリコン基板10の裏面10aに酸化膜20を形成する裏面酸化膜形成工程と、前記裏面酸化膜を所定の幅のウェーハ周縁部分だけ除去する裏面酸化膜除去工程とを有し、前記裏面酸化膜20の除去は、前記所定の除去幅をy(μm)とし、所望のエピタキシャル膜の抵抗率をx(Ω・cm)としたとき、yとxが、
y≦−909.01 ln(x)+2044.8・・・(1)
の関係を満たすことを特徴とする。
【選択図】図3

Description

本発明は、不純物を含有する低抵抗シリコン基板上にエピタキシャル膜を成長させるエピタキシャル成長工程に先立って、前記シリコン基板の裏面にオートドープ防止のための酸化膜を形成する裏面酸化膜形成工程と、ノジュールの生成を抑制するため、前記裏面酸化膜を所定の幅のウェーハ周縁部分だけ除去する裏面酸化膜除去工程とを有するエピタキシャルウェーハの製造方法に関するものである。
エピタキシャルウェーハは、パワーデバイス等の用途の場合、エピタキシャル膜を形成するシリコン基板として、不純物を高濃度に添加し、p型又はn型のいずれかの導電型を備えるよう構成された低抵抗基板が用いられる。導電型をp型とする場合には、不純物としてボロン(B)等が添加され、n型とする場合には、不純物としてリン(P)、アンチモン(Sb)、ヒ素(As)等がシリコン基板に添加される。ただし、このような不純物が添加されたシリコン基板上に、エピタキシャル膜を成長させるべく前記基板を高温(1000〜1200℃)に加熱する場合、上述した不純物がシリコン基板から飛び出し、成長したエピタキシャル膜中に取り込まれる現象(オートドープ)が発生するという問題がある。このオートドープの発生は、抵抗率のウェーハ面内均一性の悪化等を引き起こすことから、できる限り抑制する必要がある。
上述のオートドープを抑制するため、エピタキシャル膜の成長に先立って、前記シリコン基板の裏面に対して、オートドープを防止するための酸化膜を形成する工程を有するエピタキシャルウェーハの製造方法が用いられている。形成された裏面酸化膜によって、前記不純物の飛び出しを防ぐことができるため、オートドープの発生を有効に抑制できる。なお、シリコン基板の表面側については、エピタキシャル膜を成長させるため、上述の不純物の飛び出しは抑制されている。
しかしながら、上述の裏面酸化膜を形成した状態で、エピタキシャル膜の成長を行った場合、図4に示すように、ウェーハ周縁部10bの前記裏面酸化膜21上には、いわゆる「ノジュール」と呼ばれる、ポリシリコンの異常成長による微小な突起状の生成物50が発生し、このポリシリコン生成物50がエピタキシャル成長処理中に脱落してエピタキシャル膜30の表面に付着するという問題がある。その場合、エピタキシャルウェーハ表面で観察されるLPD(Light Point Defect)密度の増加や、半導体デバイス製造工程で脱落してウェーハ表面に付着し、酸化膜のパターニング不良を始めとする様々なトラブルを引き起こす恐れがある。
そのため、上述のポリシリコン生成物の成長を抑制するエピタキシャルウェーハの製造方法として、例えば特許文献1及び2に開示されているように、前記シリコン基板の裏面に形成した酸化膜の一部を除去した上で、エピタキシャル膜の成長を行う方法が挙げられる。これらの製造方法によれば、前記シリコン基板の周縁部、さらにはオートドープの影響が許容できる範囲内で裏面酸化膜を広範囲に除去し、ポリシリコン生成物の発生がなく、LPD密度が抑制されたエピタキシャルウェーハを得ることができるとしている。
特許2546986号公報 特開2000−21778号公報
しかしながら、特許文献1及び2の発明では、ポリシリコン生成物の抑制については一定の効果を有するものの、オートドープの影響を考慮した上での前記裏面酸化膜の除去量の制御が困難であり、裏面酸化膜の除去量が大きくなりすぎた場合には、オートドープを十分に抑制することができず、抵抗率のウェーハ面内均一性が悪化するという問題があった。
本発明の目的は、裏面酸化膜の除去量の適正化を図ることによって、確実にオートドープ及びポリシリコン生成物の発生を抑制し、抵抗率のウェーハ面内均一性が高く、LPD密度の低減が図られたエピタキシャルウェーハの製造方法を提供することである。
本発明者らは、不純物を含有する低抵抗シリコン基板上にエピタキシャル膜を成長させるエピタキシャル成長工程に先立って、前記シリコン基板の裏面にオートドープ防止のための酸化膜を形成する裏面酸化膜形成工程と、ノジュールの生成を抑制するため、前記裏面酸化膜を所定の幅のウェーハ周縁部分だけ除去する裏面酸化膜除去工程とを有するエピタキシャルウェーハの製造方法について、上記の課題を解決するため検討を重ねた結果、前記所定の除去幅をy(μm)とし、所望のエピタキシャル膜の抵抗率をx(Ω・cm)としたとき、yとxが、
y≦−909.01 ln(x)+2044.8
の関係を満たすように、前記裏面酸化膜の除去を行うことで、ポリシリコン生成物の発生を防止し、さらに、オートドープの発生についても有効に抑制することができる結果、抵抗率のウェーハ面内均一性が高く、LPD密度の低減が図られたエピタキシャルウェーハを製造できることを見出した。
上記目的を達成するため、本発明の要旨構成は以下の通りである。
(1)不純物を含有する低抵抗シリコン基板上にエピタキシャル膜を成長させるエピタキシャル成長工程に先立って、前記シリコン基板の裏面に酸化膜を形成する裏面酸化膜形成工程と、前記裏面酸化膜を所定の幅のウェーハ周縁部分だけ除去する裏面酸化膜除去工程とを有するエピタキシャルウェーハの製造方法であって、前記裏面酸化膜の除去は、前記所定の除去幅をy(μm)とし、所望のエピタキシャル膜の抵抗率をx(Ω・cm)としたとき、yとxが、
y≦−909.01 ln(x)+2044.8
の関係を満たすことを特徴とするエピタキシャルウェーハの製造方法。
(2)前記裏面酸化膜の所定の除去幅は、さらに、
y≧30μm
の関係を満たす上記(1)に記載のエピタキシャルウェーハの製造方法。
(3)前記シリコン基板の抵抗率は、2mΩ・cm以下である上記(1)又は(2)に記載のエピタキシャルウェーハの製造方法。
(4)前記シリコン基板に含有される不純物が、ヒ素又はリンである上記(1)、(2)又は(3)に記載のエピタキシャルウェーハの製造方法。
(5)前記エピタキシャル膜の成長温度は、1050〜1150℃の範囲である上記(1)〜(4)のいずれか1項に記載のエピタキシャルウェーハの製造方法。
(6)前記シリコン基板の直径が、200mm以上である上記(1)〜(5)のいずれか1項に記載のエピタキシャルウェーハの製造方法。
この発明によれば、確実にオートドープ及びポリシリコン生成物の発生を抑制し、抵抗率のウェーハ面内均一性が高く、LPD密度の低減が図られたエピタキシャルウェーハの製造方法を提供することが可能となった。
本発明に従うエピタキシャルウェーハの製造工程の一部を説明するためのフロー図である。 裏面酸化膜の除去幅について説明するため、裏面酸化膜を形成したシリコン基板の端部を拡大して示した図である。 所望のエピタキシャル膜の抵抗率(Ω・cm)と、抵抗率のウェーハ面内の均一性が2%以下となるような裏面酸化膜の除去幅(μm)との関係を示したグラフである。 裏面酸化膜上に形成されるポリシリコン生成物について説明するため、裏面酸化膜を形成したシリコン基板の端部を拡大して示した図である。 エピタキシャル膜30のウェーハ直径方向の位置(mm)と、エピタキシャル膜30の抵抗率(Ω・cm)の関係を示したグラフであり、 (a)は実施例1のサンプル、(b)は実施例2のサンプル、(c)は比較例1のサンプルを示す。
本発明によるエピタキシャルウェーハの製造方法について、図面を参照しながら説明する。
本発明のエピタキシャルウェーハの製造方法は、図1に示すように、不純物を含有する低抵抗シリコン基板10上にエピタキシャル膜30を成長させるエピタキシャル成長工程(図1(d))に先立って、前記シリコン基板10(図1(a))の裏面10aにオートドープ防止のための酸化膜20を形成する裏面酸化膜形成工程(図1(b))と、ポリシリコン生成物の発生を抑制するため、前記裏面酸化膜を所定の幅のウェーハ周縁部分だけ除去する裏面酸化膜除去工程(図1(c))とを有する。
本発明に用いられる前記シリコン基板10(図1(a))は、エピタキシャル膜30を形成するための基板であり、その種類等については特に限定はされず、デバイスの用途等によって種々のシリコン基板10を選択することができる。
また、前記シリコン基板10の抵抗率は、2mΩ・cm以下であることが好ましい。これは、デバイス工程でのオン抵抗低減のため、特に低耐圧パワーデバイスの場合、シリコン基板10の抵抗率は低いものが要求されており、さらに、抵抗率が2mΩ・cm以下である場合、前記シリコン基板10に含有される不純物の量が多くなるため、本発明の効果(オートドープ及びポリシリコン生成物の抑制)がより顕著に発揮できるためである。
また、前記シリコン基板10としてn型のシリコン基板を用いる場合、前記シリコン基板に含有される不純物が、ヒ素又はリンであることが好ましい。これは、アンチモン等の他の不純物に比べて、ヒ素又はリンがより低い抵抗率が実現できるからである。
さらにまた、前記シリコン基板の直径は、200mm以上であることが好ましい。シリコン基板が大口径化するほどオートドープ量も増大する傾向にあり、シリコン基板の直径が200mm以上のシリコン基板に対して本発明を適用すれば、本発明の効果が最も顕著に発揮できるからである。
また、本発明の裏面酸化膜形成工程(図1(b))は、その名の通り、前記シリコン基板10の裏面10aに酸化膜20を形成する工程である。この裏面酸化膜20を形成することによって、上述のオートドープを防ぐことができる。前記裏面酸化膜20の膜厚については、特に限定はしないが、オートドープを有効に防止でき、かつ、その後の裏面酸化膜20の除去が容易に行える点から、400〜600nmの範囲であることが好ましい。ここで、図1、2及び4では、説明の便宜上、前記裏面酸化膜20の膜厚が実際の膜厚よりも厚くなっている。
なお、前記裏面酸化膜20を形成する方法としては、均一な酸化膜を形成できる方法であれば特に限定はせず、通常用いられる酸化膜の形成法によって行えばよい。例えば、前記シリコン基板10の裏面10aを上にした状態で反応炉内に載置し、常圧CVD法によって前記酸化膜20をシリコン基板10の裏面10aに形成したり、熱酸化法によって前記酸化膜20を形成することも可能である。
また、本発明の裏面酸化膜除去工程(図1(c))は、ポリシリコン生成物の発生を抑制することを目的として、前記裏面酸化膜20を、所定の幅yのウェーハ周縁部分だけ除去する工程である。ここで、前記裏面酸化膜20の所定の除去幅yとは、図2に示すように、前記裏面酸化膜20を除去した部分のシリコン基板10の半径方向に沿った長さのことである。より具体的には、前記シリコン基板10に面取りを施している場合、裏面酸化膜20の端部20aから、曲率が変わる面取り部分の開始点10cまでの、シリコン基板10の半径方向に沿った距離yをいう。
そして、前記裏面酸化膜20の除去は、前記所定の除去幅をy(μm)とし、所望のエピタキシャル膜の抵抗率をx(Ω・cm)としたとき、図3に示すように、yとxが、
y≦−909.01 ln(x)+2044.8・・・(1)
の関係を満たすことを特徴とする。
上記(1)式を満たすように前記裏面酸化膜20の除去量の適正化を図ることで、前記裏面酸化膜20上でのポリシリコン生成物の発生を抑制しつつ、オートドープの発生についても有効に抑制することができる。その結果、オートドープの発生に起因した抵抗率のウェーハ面内均一性の悪化がなく、さらに、ウェーハ裏面端部に付着するポリシリコン生成物の存在に起因したLPD密度の低減が図られたエピタキシャルウェーハを製造できる。なお、本発明での抵抗率のウェーハ面内均一性の良否は、抵抗率のウェーハ面内のバラツキ(抵抗率分布)が2%以内であるか否かを基準としている。
ここで、図3は、エピタキシャル成長用ソースガスとしてトリクロロシランを使用してエピタキシャル成長処理を行ったときの、エピタキシャル膜の抵抗率(Ω・cm)と、エピタキシャル膜の抵抗率分布2%以内を確保するために必要な裏面酸化膜の除去幅(μm)との関係を示したグラフである。図3の中で、(1)式はエピタキシャル成長温度が1050℃のときの関係式を示し、(2)式(y≦−714.1 ln(x)+1040.3)はエピタキシャル成長温度が1100℃のときの関係式を示し、(3)式(y≦−455.24 ln(x)+572.63)はエピタキシャル成長温度が1150℃のときの関係式を示している。
図3から、y(裏面酸化膜の所定の除去幅)の値が上記(1)式を満たす場合(図中の斜線部分に含まれる場合)、所望のエピタキシャル膜の抵抗率分布(2%以内)を実現できるが、その満たさない場合(図中の斜線部分から外れる場合)には、所望抵抗率分布(2%以内)を実現できないことがわかる。なお、後述するように、エピタキシャル膜表面のヘイズ抑制、スリップ転位発生の抑制の観点からは、エピタキシャル成長処理を1050℃〜1150℃の温度範囲内で実施することが望ましいため、(1)式〜(3)式を満たす条件範囲内でエピタキシャル成長させることがより有効となる。
なお、前記ポリシリコン生成物50とは、図4に示すように、前記シリコン基板10の端部10bにおいて、前記裏面酸化膜21上に形成されたシリコン含有結晶からなる生成物のことである。上述したように、これらのポリシリコン生成物50が存在する場合、前記エピタキシャル膜30のLPD密度の増加を生じる恐れがある。そのため本発明では、前記裏面酸化膜20を所定幅yのウェーハ周縁部分だけ除去することで、前記ポリシリコン生成物50の発生を有効に抑制することができる。
また、前記裏面酸化膜20のウェーハ周縁部分の除去方法としては、有効に前記裏面酸化膜20の除去を行うことができれば特に限定はせず、例えば、研削やエッチングによって前記酸化膜20の除去をすることができる。
また、前記裏面酸化膜の所定の除去幅yは、さらに、
y≧30μm・・・(4)
の関係を満たすことが好ましい。前記除去幅yが30μm未満の場合、十分に前記裏面酸化膜20の除去幅yを確保できないため、前記ポリシリコン生成物50が前記シリコン基板10のウェーハ端部10bに発生する恐れがあるからである。
また、本発明のエピタキシャル成長工程(図1(d))は、前記シリコン基板10の表面上に所定のエピタキシャル膜30を成長させる工程である。ここで、前記裏面酸化膜20の所定の除去幅yとは、図2に示すように、前記裏面酸化膜20を除去した部分のシリコン基板10の半径方向に沿った長さ(μm)のことである。より具体的には、前記シリコン基板10に面取りを施している場合、裏面酸化膜20の端部20aから、曲率が変わる面取り部分の開始点10cまでの、シリコン基板10の半径方向に沿った距離yをいう。
ここで、前記エピタキシャル膜30の形成は、エピタキシャル成長用ソースガスとしてトリクロロシラン(SiHCl3)ガス等を使用し、気相成長(CVD)法によって行われるが、その成長温度は、1050〜1150℃の範囲であることが好ましい。1050℃未満の場合、成長速度の低下、および、パーティクルの発生や曇り(Haze)の発生の恐れがあるからであり、一方、1150℃を超えると、成長温度が高すぎるためその成長速度が飽和し、さらに、前記エピタキシャル膜30中にスリップ転移が発生する恐れがあるからである。
なお、上述したところは、この発明の実施形態の一例を示したにすぎず、請求の範囲において種々の変更を加えることができる。
(実施例1)
実施例1では、図1に示すように、不純物としてヒ素を含有し、抵抗率が2mΩ・cm以下であるシリコン基板10を用意し(図1(a))、前記シリコン基板10の裏面10aに、CVD法によってオートドープ防止のための酸化膜20を形成する裏面酸化膜形成工程(図1(b))と、ポリシリコン生成物50の発生を抑制するため、前記裏面酸化膜20を所定の幅y(μm)のウェーハ周縁部分だけ除去する裏面酸化膜除去工程(図1(c))と、前記シリコン基板10上に、成長温度が1150℃の条件で、CVD法により、ドーパントガスとしてPH3を使用し、所望の抵抗率を有するエピタキシャル膜30を成長させるエピタキシャル成長工程(図1(d))を、順次行うことによって、サンプルとなるエピタキシャルウェーハを製造した。
なお、前記エピタキシャル膜30の狙いの抵抗率は、約2.0Ω・cm、前記裏面酸化膜20の所定の除去幅は、50μmであり、
y≦−909.01 ln(x)+2044.8・・・(1)、
y≦−455.24 ln(x)+572.63・・・(3)、
及び、y≧30μm・・・(4)
のいずれの関係も満たしている。
(実施例2)
実施例2では、前記エピタキシャル成長工程(図1(d))において、成長温度が1050℃であり、前記エピタキシャル膜30の抵抗率が約2.0Ω・cmであること以外は、実施例1と同様の条件によって、サンプルとなるエピタキシャルウェーハを製造した。
なお、前記エピタキシャル膜30の狙いの抵抗率は、約2.0Ω・cm、前記裏面酸化膜20の所定の除去幅は、50μmであり、
y≦−909.01 ln(x)+2044.8・・・(1)、
及び、y≧30μm・・・(4)
のいずれの関係を満たしている。
(比較例1)
比較例1は、前記裏面酸化膜除去工程(図1(c))において、前記裏面酸化膜20の所定の除去幅が550μmであること、実施例1と同様の条件によって、サンプルとなるエピタキシャルウェーハを製造した。
なお、前記エピタキシャル膜30の狙いの抵抗率は、約2.0Ω・cm、前記裏面酸化膜20の所定の除去幅は、550μmであり、
y≧30μm・・・(4)
の関係を満たしているものの、
y≦−455.24 ln(x)+572.63・・・(3)
の関係を満たしていない。
(評価)
(1)エピタキシャル膜の抵抗率の面内均一性
実施例及び比較例で製造された各サンプルについて、エピタキシャル膜面内の抵抗率を測定し、(MAX−MIN)/(2×AVE.)×100(%)
MAX:エピタキシャル膜面内の最大抵抗率(Ω・cm)
MIN:エピタキシャル膜面内の最小抵抗率(Ω・cm)
AVE.:エピタキシャル膜面内の平均抵抗率(Ω・cm)
の計算式により、エピタキシャル膜の抵抗率の面内分布(%)を算出した。算出結果は表1に示す。
さらに、実施例及び比較例の各サンプルについて、エピタキシャル膜30のウェーハ直径方向の位置(mm)と、エピタキシャル膜30の抵抗率(Ω・cm)の関係を示したグラフを図5に示す。なお、図5(a)は実施例1のサンプル、図5(b)は実施例2のサンプル、図5(c)は比較例1のサンプルを示す。
(2)ポリシリコン生成物の有無
実施例及び比較例で製造された各サンプルについて、電子線顕微鏡(SEM)によって、シリコン基板10の裏面端部を観察し、ポリシリコン生成物の有無について確認した。確認結果を表1に示す。
Figure 2011114210
表1からわかるように、実施例1及び2のサンプルは、抵抗率のウェーハ面内均一性が高く、さらに、ポリシリコン生成物発生を有効に抑制できることがわかった。一方、比較例1のサンプルは、ポリシリコン生成物の発生については有効に抑制できているものの、オートドープを有効に抑制できていないため、抵抗率のウェーハ面内均一性が、実施例に比べて劣ることがわかった。
この発明によれば、確実にオートドープ及びポリシリコン生成物の発生を抑制し、抵抗率のウェーハ面内均一性が高く、LPD欠陥密度が低減されたエピタキシャルウェーハの製造方法を提供することが可能になった。
10 シリコン基板
20 裏面酸化膜
30 エピタキシャル膜

Claims (6)

  1. 不純物を含有する低抵抗シリコン基板上にエピタキシャル膜を成長させるエピタキシャル成長工程に先立って、前記シリコン基板の裏面に酸化膜を形成する裏面酸化膜形成工程と、前記裏面酸化膜を所定の幅のウェーハ周縁部分だけ除去する裏面酸化膜除去工程とを有するエピタキシャルウェーハの製造方法であって、
    前記裏面酸化膜の除去は、前記所定の除去幅をy(μm)とし、狙いとするエピタキシャル膜の抵抗率をx(Ω・cm)としたとき、yとxが、
    y≦−909.01 ln(x)+2044.8
    の関係を満たすことを特徴とするエピタキシャルウェーハの製造方法。
  2. 前記裏面酸化膜の所定の除去幅は、さらに、
    y≧30μm
    の関係を満たす請求項1に記載のエピタキシャルウェーハの製造方法。
  3. 前記シリコン基板の抵抗率は、2mΩ・cm以下である請求項1又は2に記載のエピタキシャルウェーハの製造方法。
  4. 前記シリコン基板に含有される不純物が、ヒ素又はリンである請求項1〜3のいずれか1項に記載のエピタキシャルウェーハの製造方法。
  5. 前記エピタキシャル膜の成長温度は、1050〜1150℃の範囲である請求項1〜4のいずれか1項に記載のエピタキシャルウェーハの製造方法。
  6. 前記シリコン基板の直径が、200mm以上である請求項1〜5のいずれか1項に記載のエピタキシャルウェーハの製造方法。
JP2009269992A 2009-11-27 2009-11-27 エピタキシャルウェーハの製造方法 Active JP5445075B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009269992A JP5445075B2 (ja) 2009-11-27 2009-11-27 エピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009269992A JP5445075B2 (ja) 2009-11-27 2009-11-27 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2011114210A true JP2011114210A (ja) 2011-06-09
JP5445075B2 JP5445075B2 (ja) 2014-03-19

Family

ID=44236307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009269992A Active JP5445075B2 (ja) 2009-11-27 2009-11-27 エピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5445075B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108335A1 (ja) * 2012-01-19 2013-07-25 信越半導体株式会社 エピタキシャルウェーハの製造方法
US9425264B2 (en) 2012-06-29 2016-08-23 Sumco Corporation Method for growing an epitaxial film on a phosphorous-doped silicon wafer
US10253429B2 (en) 2015-04-30 2019-04-09 Sumco Corporation Method for manufacturing epitaxial silicon wafer
CN110942986A (zh) * 2018-09-21 2020-03-31 胜高股份有限公司 形成于硅晶圆的表面的氧化膜的去除方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128520A (ja) * 1985-11-29 1987-06-10 Kyushu Denshi Kinzoku Kk 半導体ウエ−ハ及びその製造方法
JPH07226349A (ja) * 1994-02-12 1995-08-22 Shin Etsu Handotai Co Ltd 半導体単結晶基板およびその製造方法
JP2000021778A (ja) * 1998-06-29 2000-01-21 Tokin Corp エピタキシャル成長方法
JP2007119300A (ja) * 2005-10-28 2007-05-17 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの製造方法
WO2010035409A1 (ja) * 2008-09-26 2010-04-01 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128520A (ja) * 1985-11-29 1987-06-10 Kyushu Denshi Kinzoku Kk 半導体ウエ−ハ及びその製造方法
JPH07226349A (ja) * 1994-02-12 1995-08-22 Shin Etsu Handotai Co Ltd 半導体単結晶基板およびその製造方法
JP2000021778A (ja) * 1998-06-29 2000-01-21 Tokin Corp エピタキシャル成長方法
JP2007119300A (ja) * 2005-10-28 2007-05-17 Shin Etsu Handotai Co Ltd エピタキシャルウエーハの製造方法
WO2010035409A1 (ja) * 2008-09-26 2010-04-01 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108335A1 (ja) * 2012-01-19 2013-07-25 信越半導体株式会社 エピタキシャルウェーハの製造方法
JPWO2013108335A1 (ja) * 2012-01-19 2015-05-11 信越半導体株式会社 エピタキシャルウェーハの製造方法
US9425264B2 (en) 2012-06-29 2016-08-23 Sumco Corporation Method for growing an epitaxial film on a phosphorous-doped silicon wafer
US9755022B2 (en) 2012-06-29 2017-09-05 Sumco Techxiv Corporation Epitaxial silicon wafer having reduced stacking faults
US10253429B2 (en) 2015-04-30 2019-04-09 Sumco Corporation Method for manufacturing epitaxial silicon wafer
CN110942986A (zh) * 2018-09-21 2020-03-31 胜高股份有限公司 形成于硅晶圆的表面的氧化膜的去除方法

Also Published As

Publication number Publication date
JP5445075B2 (ja) 2014-03-19

Similar Documents

Publication Publication Date Title
KR102656770B1 (ko) 도핑된 게르마늄 주석 반도체 증착 방법 및 관련된 반도체 소자 구조
JP6477210B2 (ja) エピタキシャルシリコンウェーハの製造方法
KR101430217B1 (ko) 에피택셜 탄화규소 단결정 기판 및 그 제조 방법
JP2012038973A (ja) シリコンウエハ及びその製造方法
JP5445075B2 (ja) エピタキシャルウェーハの製造方法
WO2010035409A1 (ja) シリコンエピタキシャルウェーハの製造方法
US8659020B2 (en) Epitaxial silicon wafer and method for manufacturing same
JP5246065B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JP5533869B2 (ja) エピタキシャルシリコンウェーハとその製造方法
JP2010153631A (ja) エピタキシャルシリコンウェーハとその製造方法
US20170271156A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP5463693B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5710104B2 (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP7429122B2 (ja) シリコン単結晶の製造方法
JP5830215B2 (ja) エピタキシャルウエーハ並びにその製造方法
JP2011155130A (ja) エピタキシャルウェーハ及びその製造方法
JP2015042602A (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP6372709B2 (ja) エピタキシャルウェーハの製造方法
WO2022172368A1 (ja) シリコン単結晶の製造方法
WO2013108335A1 (ja) エピタキシャルウェーハの製造方法
JP5445631B2 (ja) シリコンウェーハの製造方法
JP2014013835A (ja) シリコンエピタキシャルウェーハの製造方法
JP2010199356A (ja) シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

R150 Certificate of patent or registration of utility model

Ref document number: 5445075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250