JP5507830B2 - マイクロコントローラ及び自動車制御装置 - Google Patents
マイクロコントローラ及び自動車制御装置 Download PDFInfo
- Publication number
- JP5507830B2 JP5507830B2 JP2008282813A JP2008282813A JP5507830B2 JP 5507830 B2 JP5507830 B2 JP 5507830B2 JP 2008282813 A JP2008282813 A JP 2008282813A JP 2008282813 A JP2008282813 A JP 2008282813A JP 5507830 B2 JP5507830 B2 JP 5507830B2
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- data
- central processing
- register
- comparison result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1608—Error detection by comparing the output signals of redundant hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
- G06F11/1687—Temporal synchronisation or re-synchronisation of redundant processing components at event level, e.g. by interrupt or result of polling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/83—Indexing scheme relating to error detection, to error correction, and to monitoring the solution involving signatures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/845—Systems in which the redundancy can be transformed in increased performance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Microcomputers (AREA)
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
実施の形態について更に詳述する。
1 CPU
2 メモリ
3 バス
4 CPU
5 メモリ
6 バス
7,8,24,25 圧縮器
9,23 比較器
901 比較結果信号
10 レジスタ回路
CR 比較制御レジスタ
FR 比較フラグレジスタ
11 割り込み発生回路
1001 比較フラグ信号
1101 割り込み信号
12 比較状態端子出力回路
71 デコーダ
73 セレクタ
74 データレジスタ
7201 圧縮データ
72 圧縮回路72
CEA 圧縮機7の比較許可設定ビット
CEB 圧縮機8の比較許可設定ビット
ERR 比較エラービット
14 CPU
15 メモリ
16 バス
17 圧縮器
17 自動車
19 エンジン電子制御装置
20 マルチコアマイコン
21,22 FIFO
246 SAR(開始アドレスレジスタ)
247 EAR(終了アドレスレジスタ)
Claims (30)
- 夫々が命令を実行する複数のデータ処理部と、
前記データ処理部が生成するデータを前記データ処理部毎に圧縮して保持する複数の圧縮器と、
複数のデータ処理部が同じ処理を非同期で行なったとき夫々の圧縮器が保持するデータを比較する比較器と、
前記比較器の比較結果に基づき前記複数のデータ処理部の異常を検出する検出部と、を有し、
前記複数のデータ処理部は、夫々、前記比較器による比較の対象とするデータを前記圧縮器へ供給した後に前記検出部へ許可信号を出力し、
前記検出部は、前記夫々のデータ処理部から前記許可信号が出力されることを条件に前記比較器の比較結果を取り込む、マイクロコントローラ。 - 夫々のデータ処理部は命令を実行する中央処理装置を有し、
一のデータ処理部の中央処理装置は前記同じ処理を実行するとき他のデータ処理部の夫々の中央処理装置に前記同じ処理を実行させる指示を与える、請求項1記載のマイクロコントローラ。 - 前記同じ処理を実行させる指示は一のデータ処理部の中央処理装置が他のデータ処理部の中央処理装置に出力する割り込み要求である、請求項2記載のマイクロコントローラ。
- 前記夫々のデータ処理部の中央処理装置は相互に異なる別の処理を並列に実行可能であり、
前記同じ処理は前記相互に異なる別の処理よりも高い信頼性が要求される処理である、請求項1記載のマイクロコントローラ。 - 中央処理装置とメモリを有する複数のデータ処理部と、
前記データ処理部が生成するデータを前記データ処理部毎に圧縮して保持する複数の圧縮器と、
前記複数の圧縮器が保持するデータを比較する比較器と、
前記比較器の比較結果を保持する比較結果レジスタと、を有し、
一のデータ処理部の中央処理装置は第1の処理を実行するとき他のデータ処理部の夫々の中央処理装置に前記第1の処理を実行させる指示を与え、
前記複数の中央処理装置は、夫々、前記比較器による比較の対象とするデータを前記圧縮器へ供給した後に許可信号を出力し、
前記比較結果レジスタは、前記夫々のデータ処理部の中央処理装置から前記許可信号が出力されることを条件に前記比較器の比較結果を取り込む、マイクロコントローラ。 - 前記夫々のデータ処理部の中央処理装置は相互に異なる別の処理を並列に実行可能である、請求項5記載のマイクロコントローラ。
- 前記第1の処理を実行させる指示は一のデータ処理部の中央処理装置が他のデータ処理部の中央処理装置に出力する割り込み要求である、請求項5記載のマイクロコントローラ。
- 夫々の前記圧縮器は、対応するデータ処理部の中央処理装置のアドレス空間に配置されたデータレジスタを有し、当該中央処理装置がアドレスを指定してデータレジスタに書き込んだデータの圧縮を行う、請求項5記載のマイクロコントローラ。
- 夫々の前記圧縮器は、前記データレジスタに書き込まれたデータと中央処理装置から出力されるデータを入力して圧縮する圧縮回路、前記圧縮回路の出力データ又は対応する中央処理装置の出力データを選択して入力し出力を前記データレジスタに与えるセレクタを更に有し、前記データレジスタはアキュムレータとして機能される、請求項8記載のマイクロコントローラ。
- 夫々の前記中央処理装置が出力する許可信号毎に許可情報が設定される取り込み許可レジスタを更に有し、全ての許可情報が取り込み許可にされたとき、前記比較結果レジスタが前記比較器の比較結果を取り込む、請求項5記載のマイクロコントローラ。
- 前記取り込み許可レジスタは、全ての許可情報が取り込み許可にされたとき、比較結果レジスタへの比較結果の取り込みが指示された後に、取り込み不許可の状態に反転される、請求項10記載のマイクロコントローラ。
- 前記比較結果レジスタに取り込まれた比較結果が不一致のとき中央処理装置毎に割り込みの発生の許可情報が設定される割り込み許可レジスタを更に有し、前記中央処理装置が割り込み許可レジスタの設定を行う、請求項10記載のマイクロコントローラ。
- 前記比較結果レジスタへ比較結果が取り込まれたこと及び取り込まれた比較結果を外部に出力する出力回路を更に有する、請求項5記載のマイクロコントローラ。
- 前記比較結果レジスタは何れの中央処理装置からもクリア可能とされる、請求項11記載のマイクロコントローラ。
- 請求項6記載のマイクロコントローラを搭載し、前記第1の処理は前記相互に異なる別の処理よりも高い信頼性が要求される自動車制御用処理である、自動車制御装置。
- 夫々が命令を実行する複数のデータ処理部と、
前記データ処理部が生成するデータを前記データ処理部毎に保持する複数のデータバッファと、
複数のデータ処理部が同じ処理を非同期で行なったとき夫々のデータバッファが保持するデータを比較する比較器と、
前記比較器の比較結果に基づき前記複数のデータ処理部の異常を検出する検出部と、を有し、
前記複数のデータ処理部は、夫々、前記比較器による比較の対象とするデータを前記データバッファへ出力した後に前記検出部へ許可信号を出力し、
前記検出部は、前記夫々のデータ処理部から前記許可信号が出力されることを条件に前記比較器の比較結果を取り込む、マイクロコントローラ。 - 夫々のデータ処理部は命令を実行する中央処理装置を有し、
一のデータ処理部の中央処理装置は前記同じ処理を実行するとき他のデータ処理部の夫々の中央処理装置に前記同じ処理を実行させる指示を与える、請求項16記載のマイクロコントローラ。 - 前記同じ処理を実行させる指示は一のデータ処理部の中央処理装置が他のデータ処理部の中央処理装置に出力する割り込み要求である、請求項17記載のマイクロコントローラ。
- 前記夫々のデータ処理部の中央処理装置は相互に異なる別の処理を並列に実行可能であり、
前記同じ処理は前記相互に異なる別の処理よりも高い信頼性が要求される処理である、請求項16記載のマイクロコントローラ。 - 中央処理装置とメモリを有する複数のデータ処理部と、
前記データ処理部が生成するデータを前記データ処理部毎に保持する複数のデータバッファと、
前記複数のデータバッファが保持するデータを比較する比較器と、
前記比較器の比較結果を保持する比較結果レジスタと、を有し、
一のデータ処理部の中央処理装置は第1の処理を実行するとき他のデータ処理部の夫々の中央処理装置に前記第1の処理を実行させる指示を与え、
前記複数の中央処理装置は、夫々、前記比較器による比較の対象とするデータを前記データバッファへ出力した後に許可信号を出力し、
前記比較結果レジスタは、前記夫々のデータ処理部の中央処理装置から前記許可信号が出力されることを条件に前記比較器の比較結果を取り込む、マイクロコントローラ。 - 前記夫々のデータ処理部の中央処理装置は相互に異なる別の処理を並列に実行可能である、請求項20記載のマイクロコントローラ。
- 前記第1の処理を実行させる指示は一のデータ処理部の中央処理装置が他のデータ処理部の中央処理装置に出力する割り込み要求である、請求項20記載のマイクロコントローラ。
- 夫々の前記データバッファは、対応するデータ処理部の中央処理装置のアドレス空間に配置された1つ以上のデータレジスタを有し、当該中央処理装置がアドレスを指定してデータレジスタに書き込んだデータの保持を行う、請求項20記載のマイクロコントローラ。
- 夫々の前記データバッファは、前記データレジスタに書き込まれたデータを書き込まれた順番に出力するFIFOとして機能される、請求項23記載のマイクロコントローラ。
- 夫々の前記中央処理装置が出力する許可信号毎に許可情報が設定される取り込み許可レジスタを更に有し、全ての許可情報が取り込み許可にされたとき、前記比較結果レジスタが前記比較器の比較結果を取り込む、請求項20記載のマイクロコントローラ。
- 前記取り込み許可レジスタは、全ての許可情報が取り込み許可にされたとき、比較結果レジスタへの比較結果の取り込みが指示された後に、取り込み不許可の状態に反転される、請求項25記載のマイクロコントローラ。
- 前記比較結果レジスタに取り込まれた比較結果が不一致のとき中央処理装置毎に割り込みの発生の許可情報が設定される割り込み許可レジスタを更に有し、前記中央処理装置が割り込み許可レジスタの設定を行う、請求項25記載のマイクロコントローラ。
- 前記比較結果レジスタへ比較結果が取り込まれたこと及び取り込まれた比較結果を外部に出力する出力回路を更に有する、請求項20記載のマイクロコントローラ。
- 前記比較結果レジスタは何れの中央処理装置からもクリア可能とされる、請求項26記載のマイクロコントローラ。
- 請求項21記載のマイクロコントローラを搭載し、前記第1の処理は前記相互に異なる別の処理よりも高い信頼性が要求される自動車制御用処理である、自動車制御装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008282813A JP5507830B2 (ja) | 2008-11-04 | 2008-11-04 | マイクロコントローラ及び自動車制御装置 |
US12/610,422 US8433955B2 (en) | 2008-11-04 | 2009-11-02 | Multi-core microcontroller having comparator for checking processing result |
US13/856,485 US8839029B2 (en) | 2008-11-04 | 2013-04-04 | Multi-core microcontroller having comparator for checking processing results |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008282813A JP5507830B2 (ja) | 2008-11-04 | 2008-11-04 | マイクロコントローラ及び自動車制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010113388A JP2010113388A (ja) | 2010-05-20 |
JP5507830B2 true JP5507830B2 (ja) | 2014-05-28 |
Family
ID=42197445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008282813A Active JP5507830B2 (ja) | 2008-11-04 | 2008-11-04 | マイクロコントローラ及び自動車制御装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8433955B2 (ja) |
JP (1) | JP5507830B2 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5507830B2 (ja) | 2008-11-04 | 2014-05-28 | ルネサスエレクトロニクス株式会社 | マイクロコントローラ及び自動車制御装置 |
JP2010160712A (ja) * | 2009-01-09 | 2010-07-22 | Renesas Technology Corp | 半導体データ処理デバイス及びデータ処理システム |
US20120246650A1 (en) * | 2009-09-21 | 2012-09-27 | Bernd Mueller | Method for processing information and activities in a control and/or regulating system with the aid of a multi-core processor |
JP2011128821A (ja) * | 2009-12-17 | 2011-06-30 | Yokogawa Electric Corp | 二重化フィールド機器 |
JP5255596B2 (ja) | 2010-05-17 | 2013-08-07 | 住友ゴム工業株式会社 | ゴム手袋 |
JP5693712B2 (ja) * | 2011-04-21 | 2015-04-01 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP2012247907A (ja) * | 2011-05-26 | 2012-12-13 | Toyota Motor Corp | 情報処理装置 |
JP5722150B2 (ja) | 2011-07-21 | 2015-05-20 | ルネサスエレクトロニクス株式会社 | マイクロコントローラ |
JP6016257B2 (ja) * | 2011-12-27 | 2016-10-26 | ボッシュ株式会社 | 車両用エンジン制御装置 |
TW201405303A (zh) * | 2012-07-30 | 2014-02-01 | Hon Hai Prec Ind Co Ltd | 底板管理控制器監控系統及方法 |
JP6050083B2 (ja) * | 2012-10-18 | 2016-12-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9032256B2 (en) * | 2013-01-11 | 2015-05-12 | International Business Machines Corporation | Multi-core processor comparison encoding |
US9891917B2 (en) * | 2013-03-06 | 2018-02-13 | Infineon Technologies Ag | System and method to increase lockstep core availability |
TWI485558B (zh) | 2013-03-29 | 2015-05-21 | Ind Tech Res Inst | 容錯系統以及容錯運算方法 |
KR20140134376A (ko) * | 2013-05-14 | 2014-11-24 | 한국전자통신연구원 | 오류감지가 가능한 프로세서 및 이를 이용한 프로세서 코어 오류 감지 방법 |
US10318376B2 (en) | 2014-06-18 | 2019-06-11 | Hitachi, Ltd. | Integrated circuit and programmable device |
US9956973B2 (en) * | 2014-07-07 | 2018-05-01 | Westinghouse Air Brake Technologies Corporation | System, method, and apparatus for generating vital messages on an on-board system of a vehicle |
CN106796541B (zh) * | 2015-03-20 | 2021-03-09 | 瑞萨电子株式会社 | 数据处理装置 |
JP6418185B2 (ja) * | 2016-03-10 | 2018-11-07 | トヨタ自動車株式会社 | 車両用画像表示システム |
KR102162321B1 (ko) * | 2016-03-14 | 2020-10-06 | 한국전자통신연구원 | 프로세서 시스템 및 그것의 고장 검출 방법 |
US10520928B2 (en) | 2017-05-15 | 2019-12-31 | Rockwell Automation Technologies, Inc. | Safety industrial controller providing diversity in single multicore processor |
GB2579591B (en) | 2018-12-04 | 2022-10-26 | Imagination Tech Ltd | Buffer checker |
GB2579590B (en) * | 2018-12-04 | 2021-10-13 | Imagination Tech Ltd | Workload repetition redundancy |
JP2021086359A (ja) * | 2019-11-27 | 2021-06-03 | 株式会社デンソーウェーブ | 産業機器の制御装置 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4358823A (en) * | 1977-03-25 | 1982-11-09 | Trw, Inc. | Double redundant processor |
JPS6286912A (ja) * | 1985-10-14 | 1987-04-21 | Fujitsu Ltd | フイルタ演算制御方式 |
US6038584A (en) * | 1989-11-17 | 2000-03-14 | Texas Instruments Incorporated | Synchronized MIMD multi-processing system and method of operation |
US5249188A (en) * | 1991-08-26 | 1993-09-28 | Ag Communication Systems Corporation | Synchronizing two processors as an integral part of fault detection |
JPH05100883A (ja) * | 1991-10-09 | 1993-04-23 | Mitsubishi Electric Corp | データ処理用半導体装置 |
US5574849A (en) * | 1992-12-17 | 1996-11-12 | Tandem Computers Incorporated | Synchronized data transmission between elements of a processing system |
JPH06274360A (ja) * | 1993-03-18 | 1994-09-30 | Kofu Nippon Denki Kk | エラーチェック回路 |
US5572620A (en) * | 1993-07-29 | 1996-11-05 | Honeywell Inc. | Fault-tolerant voter system for output data from a plurality of non-synchronized redundant processors |
JPH07129426A (ja) * | 1993-10-29 | 1995-05-19 | Hitachi Ltd | 障害処理方式 |
JPH08241217A (ja) * | 1995-03-07 | 1996-09-17 | Hitachi Ltd | 情報処理装置 |
US5680564A (en) * | 1995-05-26 | 1997-10-21 | National Semiconductor Corporation | Pipelined processor with two tier prefetch buffer structure and method with bypass |
JPH10261762A (ja) * | 1997-03-19 | 1998-09-29 | Hitachi Ltd | メモリを内蔵した多重化マイクロコントローラ |
US5991900A (en) * | 1998-06-15 | 1999-11-23 | Sun Microsystems, Inc. | Bus controller |
US6931576B2 (en) * | 2002-01-07 | 2005-08-16 | Sun Microsystems, Inc. | Data integrity device providing heightened error protection in a data processing system |
US20050039074A1 (en) * | 2003-07-09 | 2005-02-17 | Tremblay Glenn A. | Fault resilient/fault tolerant computing |
JP4625620B2 (ja) * | 2003-10-10 | 2011-02-02 | 株式会社日立製作所 | フェイルセイフ制御装置 |
US20050240806A1 (en) * | 2004-03-30 | 2005-10-27 | Hewlett-Packard Development Company, L.P. | Diagnostic memory dump method in a redundant processor |
JP2008518306A (ja) * | 2004-10-25 | 2008-05-29 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 少なくとも2つの処理ユニットを有する計算機システムにおける切り替えおよび信号比較の方法および装置 |
JP2006338425A (ja) * | 2005-06-03 | 2006-12-14 | Hitachi Ltd | 制御装置 |
DE102005037226A1 (de) * | 2005-08-08 | 2007-02-15 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Festlegung eines Startzustandes bei einem Rechnersystem mit wenigstens zwei Ausführungseinheiten durch markieren von Registern |
US20090172370A1 (en) * | 2007-12-31 | 2009-07-02 | Advanced Micro Devices, Inc. | Eager execution in a processing pipeline having multiple integer execution units |
US20090183035A1 (en) * | 2008-01-10 | 2009-07-16 | Butler Michael G | Processor including hybrid redundancy for logic error protection |
US7865770B2 (en) * | 2008-01-10 | 2011-01-04 | Advanced Micro Devices, Inc. | Processor including efficient signature generation for logic error protection |
JP5507830B2 (ja) | 2008-11-04 | 2014-05-28 | ルネサスエレクトロニクス株式会社 | マイクロコントローラ及び自動車制御装置 |
-
2008
- 2008-11-04 JP JP2008282813A patent/JP5507830B2/ja active Active
-
2009
- 2009-11-02 US US12/610,422 patent/US8433955B2/en not_active Expired - Fee Related
-
2013
- 2013-04-04 US US13/856,485 patent/US8839029B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20100131741A1 (en) | 2010-05-27 |
US8433955B2 (en) | 2013-04-30 |
JP2010113388A (ja) | 2010-05-20 |
US8839029B2 (en) | 2014-09-16 |
US20130232383A1 (en) | 2013-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5507830B2 (ja) | マイクロコントローラ及び自動車制御装置 | |
US9367438B2 (en) | Semiconductor integrated circuit and method for operating same | |
US9052887B2 (en) | Fault tolerance of data processing steps operating in either a parallel operation mode or a non-synchronous redundant operation mode | |
US8639905B2 (en) | Microcontroller and electronic control unit | |
KR101326316B1 (ko) | 내연 기관의 엔진 제어 장치의 기능을 모니터링하기 위한 방법 및 장치 | |
CN104714459B (zh) | 可编程控制器 | |
US20110283033A1 (en) | Computer system | |
JP2014063258A (ja) | 半導体集積回路装置及びマイクロコントローラ | |
US10102166B2 (en) | Multiprocessor system | |
JP5662181B2 (ja) | 移動体の電子制御装置 | |
US20150046759A1 (en) | Semiconductor integrated circuit device | |
JP2008518302A (ja) | 外部で発生される少なくとも1つの信号によりマルチプロセッサシステムの動作モードを切替える方法及び装置 | |
JP5537140B2 (ja) | 安全制御装置、及びその安全制御プログラム | |
CN104346306A (zh) | 高完整性dma操作的系统和方法 | |
JP4422076B2 (ja) | データ処理装置、電子制御ユニット、ならびに自動車 | |
JP6729407B2 (ja) | マイクロコンピュータ | |
JP2011128821A (ja) | 二重化フィールド機器 | |
JP5978873B2 (ja) | 電子制御装置 | |
CN112424753B (zh) | 多核系统 | |
JP2013030056A (ja) | 半導体集積回路装置 | |
JP2009282849A (ja) | マイクロコンピュータ | |
JP2006277133A (ja) | 半導体集積回路及びメモリデータチェック方法 | |
JP2012243205A (ja) | 半導体集積回路及びデータ退避方法 | |
JP2014225110A (ja) | 安全コントローラ | |
JPH1139032A (ja) | マルチcpu型集中監視装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140320 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5507830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |