JP5494911B2 - リングオシレータ - Google Patents
リングオシレータ Download PDFInfo
- Publication number
- JP5494911B2 JP5494911B2 JP2009032617A JP2009032617A JP5494911B2 JP 5494911 B2 JP5494911 B2 JP 5494911B2 JP 2009032617 A JP2009032617 A JP 2009032617A JP 2009032617 A JP2009032617 A JP 2009032617A JP 5494911 B2 JP5494911 B2 JP 5494911B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- ring oscillator
- harmonic noise
- reception
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
実施例1として、第1のPLL回路の構成例と制御方法例について、図3、4、5を参照して説明する。図3Aには実施例1のPLL回路10の構成ブロック図、図3Bにはリングオシレータがインバータゲート7段構成の場合のタイミング図、図3Cにはリングオシレータがインバータゲート5段構成の場合のタイミング図を示す。図4にはリングオシレータからの妨害波のスペクトル、図5にはPLL回路の制御方法を示すフローチャートを示す。
実施例2として、第2のPLL回路の構成例と制御方法例について、図6〜8を参照して説明する。図6Aには、実施例2のPLL回路10の構成ブロック図、図6Bにはリングオシレータのタイミング図と電源電流波形を示す。図7にはリングオシレータからの妨害波のスペクトル、図8にはPLL回路の制御方法を示すフローチャートを示す。
実施例3として、第3のPLL回路の構成例と制御方法例について、図9、10、11を参照して説明する。図9Aには実施例3のPLL回路10の構成ブロック図、図9B、Cにそのタイミング図を示す。図10にはPLL回路からの妨害波スペクトルを示す。図11は、本実施例におけるPLL回路の制御方法を示すフローチャートである。
実施例4として、第4の制御方法例について説明する。実施例1〜3は、無線装置として受信周波数とその受信感度を測定して、制御するPLL回路の制御方法である。しかし、実施例4におけるPLL回路の制御方法は、無線装置として受信周波数の受信感度を測定しないで、妨害周波数を記録したテーブルを利用した、簡便な制御方法である。実施例4を、図1、2、4を参照して説明する。
2 チャージポンプ(CP)
3 低域通過フィルタ(LPF)
4、7 分周器
5 インバータゲート(論理反転回路)
6 切り替えスイッチ
8A、8B 遅延回路
9、9A、9B リングオシレータ
10 PLL回路
11 送信局
20 無線装置
21 アンテナ
22 電力増幅部
23 周波数変換部
24 ベースバンド部
25 制御部
26 テーブル
27 局部発振器
Claims (2)
- 受信周波数の受信感度を検出する検出手段と、検出した受信感度を閾値と比較して受信感度の劣化の有無を判定し、受信感度の劣化を判定すると制御信号を出力する制御手段とを備えた無線装置に内蔵されるリングオシレータであって、前記制御手段は、当該リングオシレータから発生される高調波ノイズの周波数帯域をテーブルとして複数種類記憶しており、該テーブルは、当該リングオシレータから発生される高調波ノイズの周波数帯域の下限周波数、上限周波数、及びそのときの受信感度の閾値を前記複数種類別に有し、前記制御手段は、前記テーブルを参照して、使用している受信周波数の周波数帯域が前記高調波ノイズの周波数帯域に含まれるか確認し、含まれる場合には使用している受信周波数について検出した受信感度と前記閾値とを比較して前記検出した受信感度が前記閾値よりも劣る場合には、当該リングオシレータから発生される高調波ノイズの周波数を変更すると判定して前記制御信号を出力するものであり、
前記リングオシレータは、発振回路と前記制御信号を受けると前記発振回路の構成を切り替える切り替えスイッチとを備え、
前記発振回路は複数段のインバータゲートから構成され、
前記リングオシレータは、前記制御手段からの前記制御信号を受けると、前記切り替えスイッチにより前記発振回路の構成を切り替え、前記発振回路が発生する高調波ノイズの周波数を変更することを特徴とするリングオシレータ。 - 受信周波数の受信感度を検出する検出手段と、検出した受信感度を閾値と比較して受信感度の劣化の有無を判定し、受信感度の劣化を判定すると制御信号を出力する制御手段とを備えた無線装置に内蔵されるリングオシレータであって、前記制御手段は、当該リングオシレータから発生される高調波ノイズの周波数帯域をテーブルとして複数種類記憶しており、該テーブルは、当該リングオシレータから発生される高調波ノイズの周波数帯域の下限周波数、上限周波数、及びそのときの受信感度の閾値を前記複数種類別に有し、前記制御手段は、前記テーブルを参照して、使用している受信周波数の周波数帯域が前記高調波ノイズの周波数帯域に含まれるか確認し、含まれる場合には使用している受信周波数について検出した受信感度と前記閾値とを比較して前記検出した受信感度が前記閾値よりも劣る場合には、当該リングオシレータから発生される高調波ノイズの周波数を変更すると判定して前記制御信号を出力するものであり、
前記リングオシレータは、発振回路と前記制御信号を受けると前記発振回路の構成を切り替える切り替えスイッチとを備え、
前記発振回路は複数段のインバータゲートと、異なる遅延時間を有し、前記複数段のインバータゲートに切り換え接続される第1及び第2の遅延回路とを有し、
前記リングオシレータは、前記制御手段からの前記制御信号を受けると、前記切り替えスイッチにより前記複数段のインバータゲートに接続される遅延回路を、前記第1又は第2の遅延回路のどちらか他方に切り替え接続して、前記発振回路が発生する高調波ノイズの周波数を変更することを特徴とするリングオシレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009032617A JP5494911B2 (ja) | 2009-02-16 | 2009-02-16 | リングオシレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009032617A JP5494911B2 (ja) | 2009-02-16 | 2009-02-16 | リングオシレータ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013147290A Division JP5685626B2 (ja) | 2013-07-16 | 2013-07-16 | Pll回路及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010192976A JP2010192976A (ja) | 2010-09-02 |
JP5494911B2 true JP5494911B2 (ja) | 2014-05-21 |
Family
ID=42818585
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009032617A Expired - Fee Related JP5494911B2 (ja) | 2009-02-16 | 2009-02-16 | リングオシレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5494911B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5595883B2 (ja) * | 2010-11-29 | 2014-09-24 | 株式会社東芝 | 無線通信装置 |
WO2012108124A1 (ja) * | 2011-02-08 | 2012-08-16 | 株式会社村田製作所 | 受信感度測定方法 |
JP5697092B2 (ja) * | 2011-04-04 | 2015-04-08 | 独立行政法人情報通信研究機構 | 受信判別システム |
JP2014033414A (ja) | 2012-08-06 | 2014-02-20 | Ps4 Luxco S A R L | 半導体装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63211919A (ja) * | 1987-02-27 | 1988-09-05 | Nec Corp | クロツク発生回路 |
JPS63260218A (ja) * | 1987-04-16 | 1988-10-27 | Nec Corp | 制御発振器 |
US4978927A (en) * | 1989-11-08 | 1990-12-18 | International Business Machines Corporation | Programmable voltage controlled ring oscillator |
JPH06188693A (ja) * | 1992-12-17 | 1994-07-08 | Nippondenso Co Ltd | デジタル制御発振装置 |
JPH06232703A (ja) * | 1993-02-03 | 1994-08-19 | Mitsubishi Electric Corp | 発振装置 |
JP3264135B2 (ja) * | 1995-04-27 | 2002-03-11 | 富士電機株式会社 | 高耐圧型スイッチング素子の駆動回路 |
JP4342754B2 (ja) * | 2001-09-07 | 2009-10-14 | 株式会社リコー | Pll回路 |
JP4660076B2 (ja) * | 2003-06-23 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | クロック発生回路 |
JP2006261833A (ja) * | 2005-03-15 | 2006-09-28 | Sanyo Electric Co Ltd | リング発振器 |
US7548127B2 (en) * | 2006-04-11 | 2009-06-16 | International Rectifier Corporation | Digitally controlled ring oscillator |
-
2009
- 2009-02-16 JP JP2009032617A patent/JP5494911B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010192976A (ja) | 2010-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2327159B1 (en) | Divide-by-three quadrature frequency divider | |
US7449961B2 (en) | Parallel controlled connections of the plurality of ring oscillator units, PLL, radio apparatus | |
JP5005455B2 (ja) | 半導体集積回路 | |
KR101217345B1 (ko) | 재구성 가능한 주파수 생성을 위한 방법 및 장치 | |
US8170146B2 (en) | Radio frequency integrated circuit having frequency dependent noise mitigation with spectrum spreading | |
KR101149866B1 (ko) | 지연 고정 루프를 이용한 주파수 합성기 장치 및 방법 | |
JP5494911B2 (ja) | リングオシレータ | |
US7170965B2 (en) | Low noise divider module for use in a phase locked loop and other applications | |
CN105281756A (zh) | 频率合成器及频率合成方法 | |
JP5685626B2 (ja) | Pll回路及びその制御方法 | |
Peng et al. | A 16-GHz Triple-Modulus Phase-Switching Prescaler and Its Application to a 15-GHz Frequency Synthesizer in 0.18-$\mu $ m CMOS | |
JP2007124508A (ja) | Pll過渡応答制御システム及び通信システム | |
US20080025379A1 (en) | Radio frequency integrated circuit having frequency dependent noise avoidance | |
US7940139B2 (en) | Voltage-controlled oscillator, frequency synthesizer, and oscillation frequency control method | |
JP5328903B2 (ja) | Cmosインバータ型分周器、及び当該分周器を備える携帯電話 | |
US6954109B2 (en) | Provision of local oscillator signals | |
JP2007116247A (ja) | 直交信号発生回路並びにそれを備えた受信チューナおよび通信機器 | |
Phan et al. | A 10.8–14.5-GHz Eight-Phase 12.5%-Duty-Cycle Nonoverlapping LO Generator With Automatic Phase-and-Duty-Cycle Calibration | |
JP3596172B2 (ja) | Pll周波数シンセサイザ | |
CN116566420A (zh) | 高频信号处理电路系统和无线通信设备 | |
JP2010063054A (ja) | Pll回路および通信用半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130716 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140107 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5494911 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |