JP3264135B2 - 高耐圧型スイッチング素子の駆動回路 - Google Patents
高耐圧型スイッチング素子の駆動回路Info
- Publication number
- JP3264135B2 JP3264135B2 JP10417695A JP10417695A JP3264135B2 JP 3264135 B2 JP3264135 B2 JP 3264135B2 JP 10417695 A JP10417695 A JP 10417695A JP 10417695 A JP10417695 A JP 10417695A JP 3264135 B2 JP3264135 B2 JP 3264135B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- low
- power supply
- oscillation signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
スタ，ＩＧＢＴ（伝導度変調型トランジスタ）等の高耐
圧型電力用スイッチング素子を開閉駆動するための駆動
回路に関し、特に、高耐圧型スイッチング素子の制御電
圧を得るための昇圧回路の改良に関する。
回路は、例えば図４に示すように、高電圧電源（出力段
電源）ＶH で付勢されたパワートランジスタ等の高耐圧
型スイッチング用主ＭＯＳトランジスタ１と、これに直
列接続された抵抗等の負荷２と、ゲート制御信号ＣＴに
より開閉し、主ＭＯＳトランジスタ１のゲート電圧ＶG
を高低変化させるゲート制御用ＭＯＳトランジスタ３
と、発振回路（図示せず）からの発振信号ＯＳＣ+ の繰
り返し（ポンピング周期毎）により論理回路の低圧の電
源電圧（例えば５Ｖ）ＶDDから高レベルが高圧となるゲ
ート電圧ＶG のための高電圧ＶUPを生成する昇圧回路
（チャージポンプ）１０とを有している。なお、４は電
流制限抵抗である。昇圧回路１０は相捕的昇圧回路で、
発振信号ＯＳＣ+ から反転信号（逆相信号）ＯＳＣ- を
生成するインバータＩＮＶと、発振信号ＯＳＣ+ の高レ
ベル（Ｈ）期間で昇圧動作する第１の昇圧部１２と、発
振信号ＯＳＣ+ の低レベル（Ｌ）期間で昇圧動作する第
２の昇圧部１４と、第１の昇圧部１２で蓄積された電荷
を第２の昇圧部１４へ移替えるための逆流防止用の定電
圧ダイオードＺＤとを有している。
ＶDDにプルアップするための負荷ＭＯＳトランジスタＱ
11と、発振信号ＯＳＣ+ により開閉制御されるｎチャネ
ル型ＭＯＳトランジスタＱ12と、トランジスタＱ12のド
レイン電位で開閉するハイサイドのｐチャネル型ＭＯＳ
トランジスタＱ13と、反転信号ＯＳＣ- で開閉し、トラ
ンジスタＱ13に対してトーテムポール構成で接続された
ローサイドのｎチャネル型ＭＯＳトランジスタＱ14と、
トランジスタＱ13，Ｑ14の共通ソース・ドレインと電源
ＶDDとの間に直列接続された昇圧用コンデンサＣ1 及び
定電圧ダイオードＺＤ1 とから構成されている。
様な構成であり、論理回路の低圧電源ＶDDにプルアップ
するための負荷ＭＯＳトランジスタＱ21と、反転信号Ｏ
ＳＣ- により開閉制御されるｎチャネル型ＭＯＳトラン
ジスタＱ22と、トランジスタＱ22のドレイン電位で開閉
するハイサイドのｐチャネル型ＭＯＳトランジスタＱ23
と、発振信号ＯＳＣ+ で開閉し、トランジスタＱ23に対
してトーテムポール構成で接続されたローサイドのｎチ
ャネル型ＭＯＳトランジスタＱ24と、トランジスタ
Ｑ23，Ｑ24の共通ドレインと電源ＶDDとの間に直列接続
された昇圧用コンデンサＣ2 及び定電圧ダイオードＺＤ
2 とから構成されている。
スタＱ12がオフであるので、トランジスタＱ13がオフで
トランジスタＱ14がオンとなり、電源ＶDDからダイオー
ドＺＤ1 を介してコンデンサＣ1 に充電電流が流れ、コ
ンデンサＣ1 が充電される。
度はトランジスタＱ12がオンとなるので、トランジスタ
Ｑ13がオンでトランジスタＱ14がオフとなり、トランジ
スタＱ13，Ｑ14の共通ドレインの電位が電位ＶDDに近い
高レベルへステップアップするため、コンデンサＣ1 の
正極電圧も上昇し、その充電電荷はダイオードＺＤを介
して第２の昇圧部１４のコンデンサＣ2 へ転送される。
他方、発振信号ＯＳＣ+がＨであると（反転信号ＯＳ-
がＬであると）、トランジスタＱ22がオフであるので、
トランジスタＱ23がオフでトランジスタＱ24がオンとな
り、電源ＶDDからダイオードＺＤ2 を介してコンデンサ
Ｃ2 に充電電流が流れ、コンデンサＣ2 が充電されると
共に、第１の昇圧部１２のコンデンサＣ1 からの電荷も
流入し、出力点の電圧ＶUPは電源電圧ＶDD以上の値にな
る。
駆動回路においては、次のような問題点があった。
ムポール構成１２ａ，１４ａで排他的開閉制御されるト
ランジスタＱ13，Ｑ14，トランジスタＱ23，Ｑ24にあっ
ては、インバータＩＮＶの排他論理のゲート信号によ
り、開閉切替え点で瞬間的な両者閉成のタイミングが存
在するので貫通電流ｉが不可避的に発生し、電磁波ノイ
ズ（ＥＭＩノイズ）を惹起しがちである。このＥＭＩノ
イズは半導体素子に用いられるコンポーネンツ及びその
周辺電子機器に悪影響を及ぼす。
ると、コンデンサＣ1 ，Ｃ2 の充電・昇圧動作が不完全
となり、昇圧性能が悪くなる。
ては、貫通電流ｉを減らすために電源ＶDDの給電電流の
値自体を絞り込むことが考えられるが、コンデンサ
Ｃ1 ，Ｃ2 への充電電流値も低下するので、昇圧回路の
性能低下を招いてしまう。
課題は、貫通電流が生じてもＥＭＩノイズが与える影響
を回避できる高圧スイッチング素子の駆動回路を実現す
ることにあり、本発明の第２の課題は、昇圧性能を損な
わずに貫通電流を防止できる高圧スイッチング素子の駆
動回路を実現することにある。
るため、本発明の講じた第１の手段は、高圧電源で付勢
された高耐圧型スイッチング素子の開閉制御信号のため
の高電圧を発振信号の繰り返しにより低圧電源の低電圧
から昇圧生成する昇圧回路を備え、上記昇圧回路は、ト
ーテムポール構成で上記低圧電源で付勢され、排他的に
開閉制御されるハイサイドの第１のトランジスタ及びロ
ーサイドの第２のトランジスタと、上記低圧電源に対し
ダイオードを介して接続された正極及び上記両トランジ
スタの接続点に対し接続された負極を持つ昇圧用コンデ
ンサとを有して成る高耐圧型スイッチング素子の駆動回
路において、第１のトランジスタへ印加すべき第１の発
振信号及び第２のトランジスタへ印加すべき第２の発振
信号を生成する発振器を周波数可変型発振器としたこと
を特徴とする。ここで、周波数可変型発振器としては段
数切替え可能のリングオシレータとすることができる。
講じた第２の手段は、高圧電源で付勢された高耐圧型ス
イッチング素子の開閉制御信号のための高電圧を発振信
号の繰り返しにより低圧電源の低電圧から昇圧生成する
昇圧回路を備え、上記昇圧回路は、トーテムポール構成
で上記低圧電源で付勢され、排他的に開閉制御されるハ
イサイドの第１のトランジスタ及びローサイドの第２の
トランジスタと、上記低圧電源に対しダイオードを介し
て接続された正極及び上記両トランジスタの接続点に対
し接続された負極を持つ昇圧用コンデンサとを有して成
る高耐圧型スイッチング素子の駆動回路において、上記
第１のトランジスタへ印加すべき第１の発振信号及び上
記第２のトランジスタへ印加すべき第２の発振信号を生
成する発振器は、両トランジスタの開閉切替え過渡期に
両閉成時を与える位相調整型発振器であることを特徴と
する。ここで、位相調整型発振器としては、一定発振信
号を生成する固定発振器と、その一定発振信号を入力と
して時定数の異なる積分回路を付加したフリップフロッ
プ回路とで構成することがきる。
とができるので、トーテムポール構成の第１と第２のト
ランジスタで生じる貫通電流の発生周波数を可変でき
る。このため、電磁ノイズの発生する繰り返し周波数を
悪影響の無い領域に設定でき、周囲電子機器への障害を
回避できる。
１と第２のトランジスタの排他的開閉の切替え過渡期に
おいて必ず両者の閉成状態が介在するため、それらには
貫通電流は流れない。このため、貫通電流による電磁ノ
イズの問題は生じない。また、このような両トランジス
タの一時的な閉成期間が存在しても、発振信号の発振周
期を長くしたりすることで、昇圧性能を低下させずに済
む。
説明する。
る高耐圧型スイッチング素子の駆動回路を示す回路図で
ある。
路は半導体集積回路で、従来と同様に、高耐圧型スイッ
チング用主ＭＯＳトランジスタ１、負荷２、ゲート制御
用ＭＯＳトランジスタ３、昇圧回路（チャージポンプ）
２０を有している。昇圧回路２０は図４に示す昇圧回路
１０をそっくり含んでおり、本例ではその説明を省略す
る。この昇圧回路２０のうち従来と異なる点は、発振器
が周波数可変型発振器２１となっているところにある。
周波数可変型発振器２１はインバータＩＮ１〜ＩＮ５を
多段ループ状に接続したリングオシレータで、３段のリ
ングオシレータと５段のリングオシレータを切替え可能
にするスイッチＳＷを有している。スイッチＳＷを切り
替えることによりリングオシレータのインバータ段数を
可変できるので、発振周波数を可変することができる。
このように、３段のリングオシレータによる発振信号Ｏ
ＳＣ+ １と５段のリングオシレータによる発振信号ＯＳ
Ｃ+ ２のいずれかを昇圧回路１２，１４のポンピング周
波数とすることができる。
テムポール構成１２ａ，１４ａ（トランジスタＱ13, Ｑ
14、トランジスタＱ23, Ｑ24）で生じる貫通電流ｉの発
生周波数を可変できる。このため、電磁ノイズの発生す
る繰り返し周波数を悪影響の無い領域に設定でき、周囲
電子機器への障害を回避できる。
る高圧スイッチング素子の駆動回路を示す回路図であ
る。
その昇圧回路３０は、図４に示す昇圧回路１０のインバ
ータ１Ｎの代わりに、固定発振器３１からの一定発振信
号を基に位相差Ｄの２相の発振信号ＯＳＣ+ ，ＯＳＣ-
を得る位相調整型発振器３２を有している。なお、本例
でも昇圧回路１０と同一部分についてはその説明を省略
する。本例の位相調整型発振器３２はフリップフロップ
回路にＣＲ回路の積分回路（フィルタ）３２ａ，３２ｂ
を付加した構成で、積分回路３２ａ，３２ｂの時定数を
異ならしめることで位相差（遅延量）を変えることがで
きる。図３に示すように、位相差Ｄのある２相の発振信
号ＯＳＣ+ ，ＯＳＣ- が発生すると、位相差Ｄの期間は
トランジスタＱ13とＱ14の両者が閉成状態になり、貫通
電流ｉは流れない。トランジスタＱ13とＱ14の排他的開
閉の切替え過渡期において、両トランジスタの閉成状態
が一時的に存在すると、コンデンサＣ1 への充電時間が
短くなり、また昇圧の立ち上がりタイミングが遅れがち
になる。前者の場合は発振信号の発振周期を長くし、相
対的に両トランジスタの閉成期間の比率を低くすれば問
題がない。後者の場合には昇圧の立ち上がりタイミング
が遅れても、コンデンサＣ1 自身の積分機能によりその
分のリップルは問題とならない。このように、本例では
貫通電流ｉを皆無化してあるので、それによる電磁ノイ
ズの悪影響は発生しない。またトランジスタＱ23とＱ24
のトーテムポール構成１４ａでも同様である。
ング周波数のための発振器として周波数可変型発振器又
は位相調整型発振器を用いた点を特徴としている。従っ
て、次の効果を奏する。
波数を可変することができるので、トーテムポール構成
の第１と第２のトランジスタで生じる貫通電流の発生周
波数を可変できる。このため、電磁ノイズの発生する繰
り返し周波数を悪影響の無い領域に設定でき、周囲電子
機器への障害を回避できる。
ポール構成の第１と第２のトランジスタの排他的開閉の
切替え過渡期において必ず両者の閉成状態が介在するた
め、それらには貫通電流は流れない。従って、貫通電流
による電磁ノイズの問題は生じない。また、このような
両トランジスタの一時的な閉成期間が存在しても、発振
信号の発振周期を長くしたりすることで、昇圧性能を低
下させずに済む。
素子の駆動回路を示す回路図である。
素子の駆動回路を示す回路図である。
れる位相差Ｄのある２相の発振信号ＯＳＣ+ ，ＯＳＣ-
の波形を示す波形図である。
示す回路図である。
ＯＳトランジスタ ＺＤ，ＺＤ1,ＺＤ2 …定電圧ダイオード ２１…周波数可変型発振器 ＩＮＶ，ＩＮ１〜ＩＮ５…インバータ ＳＷ…切替えスイッチ ３１…固定発振器 ３２…位相調整型発振器。
Claims (4)
- 【請求項１】 高圧電源で付勢された高耐圧型スイッチ
ング素子の開閉制御信号のための高電圧を発振信号の繰
り返しにより低圧電源の低電圧から昇圧生成する昇圧回
路を備え、前記昇圧回路は、トーテムポール構成で前記
低圧電源で付勢され、排他的に開閉制御されるハイサイ
ドの第１のトランジスタ及びローサイドの第２のトラン
ジスタと、前記低圧電源に対しダイオードを介して接続
された正極及び前記両トランジスタの接続点に対し接続
された負極を持つ昇圧用コンデンサとを有して成る高耐
圧型スイッチング素子の駆動回路において、 前記第１のトランジスタへ印加すべき第１の発振信号及
び前記第２のトランジスタへ印加すべき第２の発振信号
を生成する発振器は周波数可変型発振器であることを特
徴とする高耐圧型スイッチング素子の駆動回路。 - 【請求項２】 請求項１に記載の高耐圧型スイッチング
素子の駆動回路において、前記周波数可変型発振器は段
数切替え可能のリングオシレータであることを特徴とす
る高耐圧型スイッチング素子の駆動回路。 - 【請求項３】 高圧電源で付勢された高耐圧型スイッチ
ング素子の開閉制御信号のための高電圧を発振信号の繰
り返しにより低圧電源の低電圧から昇圧生成する昇圧回
路を備え、前記昇圧回路は、トーテムポール構成で前記
低圧電源で付勢され、排他的に開閉制御されるハイサイ
ドの第１のトランジスタ及びローサイドの第２のトラン
ジスタと、前記低圧電源に対しダイオードを介して接続
された正極及び前記両トランジスタの接続点に対し接続
された負極を持つ昇圧用コンデンサとを有して成る高耐
圧型スイッチング素子の駆動回路において、 前記第１のトランジスタへ印加すべき第１の発振信号及
び前記第２のトランジスタへ印加すべき第２の発振信号
を生成する発振器は、両トランジスタの開閉切替え過渡
期に両閉成時を与える位相調整型発振器であることを特
徴とする高耐圧型スイッチング素子の駆動回路。 - 【請求項４】 請求項３に記載の高耐圧型スイッチング
素子の駆動回路において、前記位相調整型発振器は、一
定発振信号を生成する固定発振器と、前記一定発振信号
を入力として時定数の異なる積分回路を付加したフリッ
プフロップ回路とを有して成ることを特徴とする高耐圧
型スイッチング素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10417695A JP3264135B2 (ja) | 1995-04-27 | 1995-04-27 | 高耐圧型スイッチング素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10417695A JP3264135B2 (ja) | 1995-04-27 | 1995-04-27 | 高耐圧型スイッチング素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08307220A JPH08307220A (ja) | 1996-11-22 |
| JP3264135B2 true JP3264135B2 (ja) | 2002-03-11 |
Family
ID=14373716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10417695A Expired - Lifetime JP3264135B2 (ja) | 1995-04-27 | 1995-04-27 | 高耐圧型スイッチング素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3264135B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5494911B2 (ja) * | 2009-02-16 | 2014-05-21 | 日本電気株式会社 | リングオシレータ |
| CN116232301B (zh) * | 2022-12-06 | 2023-11-07 | 上海迦美信芯通讯技术有限公司 | 一种适用于1.8v和1.2v两种电源的射频开关生成器 |
-
1995
- 1995-04-27 JP JP10417695A patent/JP3264135B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08307220A (ja) | 1996-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6923779B2 (ja) | Ｄｃ−ｄｃコンバータ及び制御回路 | |
| US5666280A (en) | High voltage integrated circuit driver for half-bridge circuit employing a jet to emulate a bootstrap diode | |
| US6535052B2 (en) | High efficiency charge pump circuit | |
| US11336193B2 (en) | Isolated DC-DC converter | |
| US7782135B2 (en) | Power amplifier | |
| JP2001144603A (ja) | レベルシフタ回路およびそれを含むデータ出力回路 | |
| JPS62234415A (ja) | 高速スイツチングチヤ−ジポンプ | |
| WO2017205618A1 (en) | Enhancement mode fet gate driver ic | |
| US11451130B2 (en) | Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal | |
| US11356018B2 (en) | Charge pump circuit configured for positive and negative voltage generation | |
| JPH0158896B2 (ja) | ||
| US5621342A (en) | Low-power CMOS driver circuit capable of operating at high frequencies | |
| US20240186884A1 (en) | Circuit to transfer a signal between different voltage domains and corresponding method to transfer a signal | |
| WO2022187175A1 (en) | Integrated bus interface fall and rise time accelerator method | |
| JP3264135B2 (ja) | 高耐圧型スイッチング素子の駆動回路 | |
| JP3652793B2 (ja) | 半導体装置の電圧変換回路 | |
| CN116722859A (zh) | 电平移位电路、电平移位器和降压型dcdc转换器 | |
| US11522446B2 (en) | Low input supply and low output impedance charge pump circuit configured for positive and negative voltage generation | |
| US9112406B2 (en) | High efficiency charge pump circuit | |
| Yu et al. | Half-bridge driver with charge pump based high-side voltage regulator | |
| CN212752170U (zh) | 一种h桥驱动电路的pwm调制组件 | |
| JP4137364B2 (ja) | チャージポンプ回路 | |
| JP3396555B2 (ja) | 半導体ポンプ回路 | |
| JPH03277199A (ja) | ステッピングモータの駆動回路 | |
| JP3699078B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081228 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081228 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091228 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091228 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |