JP5595883B2 - 無線通信装置 - Google Patents
無線通信装置 Download PDFInfo
- Publication number
- JP5595883B2 JP5595883B2 JP2010264889A JP2010264889A JP5595883B2 JP 5595883 B2 JP5595883 B2 JP 5595883B2 JP 2010264889 A JP2010264889 A JP 2010264889A JP 2010264889 A JP2010264889 A JP 2010264889A JP 5595883 B2 JP5595883 B2 JP 5595883B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- clock
- setting
- frequency
- received signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims description 35
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 230000005540 biological transmission Effects 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 10
- 230000010355 oscillation Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 12
- 230000007423 decrease Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 230000003247 decreasing effect Effects 0.000 description 7
- 238000005259 measurement Methods 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Noise Elimination (AREA)
Description
図1において、無線通信装置には、受信信号および送信信号の周波数変換を行うアナログ部1、受信信号のデジタル復調処理および送信信号のデジタル変調処理を行うデジタル部2、アナログ部1から出力されたアナログ信号をデジタル信号に変換するA/D変換部21およびデジタル部2から出力されたデジタル信号をアナログ信号に変換するD/A変換部22が設けられている。なお、アナログ部1、デジタル部2、A/D変換部21およびD/A変換部22は1チップ上に混載することができる。
図2において、PLL回路25には、クロックCKの発振周波数を制御する電圧制御発振器44、クロックCKを分周する分周器45、クロックCKの位相と基準信号FBの位相とを比較する位相比較器41、クロックCKと基準信号FBとの位相誤差に応じた電圧を発生するチャージポンプ回路42、チャージポンプ回路42にて発生された電圧に含まれる高域成分を低減するループフィルタ43が設けられている。
図3(a)において、クロックCKの周波数がfcであるものとすると、スプリアスSPの周波数はfc×N(Nは2以上の整数)となる。ここで、現在の受信チャネルCFの周波数帯がスプリアスSPの周波数に重ならない場合、クロックCKのジッタが減少するように、電流設定値46または帯域幅設定値47を切り替えることができる。
図4において、現在の受信チャネルCFの周波数帯がスプリアスSPの周波数に重なる場合、受信電力が小さくなると、変調精度が著しく低下する(L3)。
図5において、図1のPLL設定変更部24は、現在の通信状態が受信状態であり(ステップS1)、チャネル周波数内にスプリアスが存在し(ステップS2)、受信電力が閾値に満たない場合(ステップS3)、クロックCKのジッタを増加させる(ステップS4)。
Claims (3)
- 受信信号の周波数変換を行うアナログ部と、
前記アナログ部にて周波数変換された受信信号の復調処理を行うデジタル部と、
前記デジタル部のクロックを発生するPLL回路と、
前記受信信号に基づいて前記PLL回路のパラメータの設定変更を行うことにより、前記クロックのジッタを制御するPLL設定変更部とを備え、
前記PLL設定変更部は、チャネル周波数内にスプリアスが存在し、前記受信信号の受信電力が閾値に満たない場合は前記クロックのジッタの増加設定を行い、前記チャネル周波数内にスプリアスが存在し、前記受信信号の受信電力が閾値以上の場合は前記クロックのジッタの通常設定を行うことを特徴とする無線通信装置。 - 受信信号の周波数変換を行うアナログ部と、
前記アナログ部にて周波数変換された受信信号の復調処理を行うデジタル部と、
前記デジタル部のクロックを発生するPLL回路と、
前記受信信号に基づいて前記PLL回路のパラメータの設定変更を行うことにより、前記クロックのジッタを制御するPLL設定変更部とを備え、
前記デジタル部は、
前記受信信号のA/D変換後の受信信号の振幅レベルに基づいて受信電力を測定する受信電力測定部と、
前記受信信号を受信可能なチャネル周波数を設定するチャネル周波数設定部と、
現在の通信状態が受信状態か送信状態かを管理する通信状態管理部とを備え、
前記PLL設定変更部は、現在の通信状態が受信状態であり、チャネル周波数内にスプリアスが存在し、受信電力が閾値に満たない場合は前記クロックのジッタの増加設定を行い、現在の通信状態が受信状態であり、前記チャネル周波数内にスプリアスが存在し、前記受信信号の受信電力が閾値以上の場合は前記クロックのジッタの通常設定を行うことを特徴とする無線通信装置。 - 前記PLL回路は、
電圧制御に基づいてクロックの発振周波数を制御する電圧制御発振器と、
前記電圧制御発振器にて発生されたクロックを分周する分周器と、
前記分周器にて分周されたクロックの位相と基準信号の位相とを比較する位相比較器と、
前記クロックと前記基準信号との位相誤差に応じた電圧を発生するチャージポンプ回路と、
前記チャージポンプ回路にて発生された電圧に含まれる高域成分を低減するループフィルタとを備え、
前記PLL設定変更部は、前記受信信号に基づいて前記チャージポンプ回路の電流設定値または前記ループフィルタの帯域幅設定値の設定変更を行うことにより、前記クロックのジッタを制御することを特徴とする請求項1または2に記載の無線通信装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010264889A JP5595883B2 (ja) | 2010-11-29 | 2010-11-29 | 無線通信装置 |
US13/234,596 US9071252B2 (en) | 2010-11-29 | 2011-09-16 | Radio communication apparatus |
CN201110277364.0A CN102480300B (zh) | 2010-11-29 | 2011-09-19 | 无线通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010264889A JP5595883B2 (ja) | 2010-11-29 | 2010-11-29 | 無線通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012119737A JP2012119737A (ja) | 2012-06-21 |
JP5595883B2 true JP5595883B2 (ja) | 2014-09-24 |
Family
ID=46092803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010264889A Expired - Fee Related JP5595883B2 (ja) | 2010-11-29 | 2010-11-29 | 無線通信装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9071252B2 (ja) |
JP (1) | JP5595883B2 (ja) |
CN (1) | CN102480300B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6166032B2 (ja) * | 2012-11-06 | 2017-07-19 | 浜松ホトニクス株式会社 | 半導体デバイス検査装置及び半導体デバイス検査方法 |
CN103490791B (zh) | 2013-09-16 | 2016-05-25 | 华为技术有限公司 | 一种接收机 |
KR101610625B1 (ko) * | 2015-03-24 | 2016-04-08 | 고려대학교 산학협력단 | 물리적 복제 방지 기능을 이용한 기기 인증 시스템 및 방법 |
JP6599184B2 (ja) | 2015-09-11 | 2019-10-30 | 株式会社東芝 | クロック生成回路及び無線受信機 |
JP2017054455A (ja) | 2015-09-11 | 2017-03-16 | 株式会社東芝 | クロック生成回路及び無線受信機 |
CN108270298B (zh) * | 2017-01-04 | 2022-12-02 | 中兴通讯股份有限公司 | 充电方法及装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5392460A (en) * | 1993-04-23 | 1995-02-21 | Nokia Mobile Phones Ltd. | Dual mode radiotelephone terminal selectively operable for frequency modulated or phase modulated operation |
KR960038686A (ko) * | 1995-04-13 | 1996-11-21 | 김광호 | 단일 주파수에 의한 신호 송수신회로 |
JPH1093432A (ja) | 1996-09-13 | 1998-04-10 | Hitachi Denshi Ltd | 周波数シンセサイザ |
JPH11143572A (ja) | 1997-11-11 | 1999-05-28 | Nec Ic Microcomput Syst Ltd | クロック生成方式 |
US6618458B1 (en) * | 1999-01-29 | 2003-09-09 | Nec Corporation | Method and apparatus for signal receiving synchronization |
JP3675670B2 (ja) | 1999-05-27 | 2005-07-27 | パイオニア株式会社 | 受信装置 |
JP2002269925A (ja) * | 2001-03-09 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 光ディスク再生装置 |
US7224756B2 (en) * | 2001-08-01 | 2007-05-29 | Cirrus Logic, Inc. | Method and system for providing a codec clock signal at a desired operational rate |
JP3929443B2 (ja) | 2001-10-03 | 2007-06-13 | 富士通株式会社 | 2つの周波数帯域で通信可能な無線装置および該無線装置における局部発振信号生成方法 |
JP4365814B2 (ja) * | 2005-09-26 | 2009-11-18 | 株式会社東芝 | 受信機および無線通信装置 |
US7379522B2 (en) | 2006-01-11 | 2008-05-27 | Qualcomm Incorporated | Configurable multi-modulus frequency divider for multi-mode mobile communication devices |
JP4510097B2 (ja) | 2006-01-11 | 2010-07-21 | パナソニック株式会社 | クロック生成回路 |
US7633347B2 (en) | 2007-03-08 | 2009-12-15 | 02Micro International Limited | Apparatus and method for operating a phase-locked loop circuit |
JP2008311838A (ja) * | 2007-06-13 | 2008-12-25 | Funai Electric Co Ltd | 受信装置 |
JP2010045443A (ja) | 2008-08-08 | 2010-02-25 | Japan Radio Co Ltd | 搬送波生成回路 |
JP5494911B2 (ja) * | 2009-02-16 | 2014-05-21 | 日本電気株式会社 | リングオシレータ |
US9344100B2 (en) * | 2010-10-05 | 2016-05-17 | Qualcomm Incorporated | Reconfigurable local oscillator for optimal noise performance in a multi-standard transceiver |
-
2010
- 2010-11-29 JP JP2010264889A patent/JP5595883B2/ja not_active Expired - Fee Related
-
2011
- 2011-09-16 US US13/234,596 patent/US9071252B2/en active Active
- 2011-09-19 CN CN201110277364.0A patent/CN102480300B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN102480300A (zh) | 2012-05-30 |
US20120134447A1 (en) | 2012-05-31 |
JP2012119737A (ja) | 2012-06-21 |
US9071252B2 (en) | 2015-06-30 |
CN102480300B (zh) | 2014-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5595883B2 (ja) | 無線通信装置 | |
US9473157B2 (en) | Frequency synthesizer with injection pulling/pushing suppression/mitigation and related frequency synthesizing method thereof | |
KR101502609B1 (ko) | Dcxo 및 rf pll을 이용한 하이브리드 afc | |
CN109412626B (zh) | 一种产生时钟信号的集成电路 | |
US11563452B2 (en) | Radio frequency transmitter and signal processing method | |
US20170134030A1 (en) | All-digital phase lock loop spur reduction using a crystal oscillator fractional divider | |
EP3264706B1 (en) | Low drop out compensation technique for reduced dynamic errors in digital-to-time converters | |
US20200195262A1 (en) | Frequency synthesizer and method thereof | |
US8666012B2 (en) | Operating a frequency synthesizer | |
USRE49805E1 (en) | Apparatus and circuit for processing carrier aggregation | |
US9503107B1 (en) | Closed loop bank selection for temperature compensation in wireless systems | |
EP2717480B1 (en) | Radio transceiver having frequency synthesizer | |
US20080136468A1 (en) | Method and system for doubling phase-frequency detector comparison frequency for a fractional-n pll | |
WO2018034026A1 (ja) | 発振装置、rfフロントエンド回路及び携帯型無線通信端末装置 | |
US9300305B1 (en) | Frequency synthesizer and related method for improving power efficiency | |
US8509721B2 (en) | Hysteresis nonlinear state machine with overlapping thresholds for automatic frequency control | |
US20080136534A1 (en) | Method and system for implementing a low power, high performance fractional-n pll | |
US9391562B2 (en) | Local oscillation generator, associated communication system and method for local oscillation generation | |
JP2006319927A (ja) | Afc回路 | |
EP2320570B1 (en) | Hysteresis nonlinear state machine with overlapping thresholds for automatic frequency control | |
JP2020167440A (ja) | 発振装置 | |
KR20050026308A (ko) | 듀얼모드 단말기의 통합 고주파 인터페이스 장치 | |
JP2010062748A (ja) | 受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131022 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140708 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140806 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5595883 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |