KR101502609B1 - Ｄｃｘｏ 및 ｒｆ ｐｌｌ을 이용한 하이브리드 ａｆｃ - Google Patents

Abstract

기술은 디지털-제어 크리스탈 발진기(DCXO)로부터의 기준 주파수 출력에서의 드리프트(drift)들을 정정하기 위하여 하이브리드 보상(hybrid compensation)을 제공한다. 기준 주파수 출력의 드리프트를 제어하는, 커패시터 어레이에서의 커패시터들을 스위칭함으로써 야기된 기준 주파수의 중첩 또는 불연속을 조절하기 위하여, 제 1 보상이 DCXO에 제공된다. 제 2 보상은 DCXO로부터 기준 주파수 신호를 수신하는 위상-고정 루프(PLL : phase-locked loop)에서 얻어진다. 제 2 보상은 DCXO에서 보상을 수행한 후에 남아 있는 기준 주파수의 변동들을 조절하기 위하여 PLL을 조절한다.

Description

ＤＣＸＯ 및 ＲＦ ＰＬＬ을 이용한 하이브리드 ＡＦＣ{HYBRID AFC USING DCXO AND RF PLL}

발명의 다양한 실시예들은 무선 통신들에 관한 것으로, 더욱 구체적으로, 무선 이동 디바이스를 위한 클록(clock)들 및/또는 발진기(oscillator)들의 주파수 보상에 관한 것이다.

직접적으로든지 또는 네트워크를 통하든지, 디바이스들 사이에 통신 링크들을 제공하기 위한 다양한 무선 통신 시스템들이 오늘날 알려져 있다. 이러한 통신 시스템들은 국내 및/또는 국제 셀룰러 전화 시스템들, 인터넷, 점대점(point-to-point) 댁내(in-home) 시스템들뿐만 아니라 다른 시스템들에 이르고 있다. 통신 시스템들은 전형적으로 하나 이상의 통신 표준들 또는 프로토콜들에 따라 동작한다. 예를 들어, 무선 통신 시스템들은 IEEE 802.11, Bluetooth™, 진보된 이동 전화 서비스들(AMPS : advanced mobile phone services), 디지털 AMPS, 이동 통신을 위한 글로벌 시스템(GSM : global system for mobile communications), 코드 분할 다중 액세스(CDMA : code division multiple access), 로컬 멀티-포인트 분배 시스템들(LMDS : local multi-point distribution systems), 멀티-채널-멀티-포인트 분배 시스템들(MMDS : multi-channel-multi-point distribution systems)뿐만 아니라 그 외의 것들과 같은 프로토콜들을 이용하여 동작할 수 있다.

현재, 이동(예를 들어, 셀룰러) 전화 분야에서, 3GPP(3세대 파트너쉽 프로젝트) 기술에 기초한 3G(3세대) 이동 전화들은 다운로드(download)들을 위한 높은 데이터 레이트들을 얻기 위하여 진화된 고속 패킷 액세스(Evolved High Speed Packet Access)(HSPA+)를 사용한다. HSPA+는 21 Mbps에 근접하는 데이터 레이트들을 가능하게 하고, 일부 범주들에서는, 21 Mbps를 초과할 수 있다. 이동 디바이스들을 위한 추세는 더 높은 데이터 레이트들을 얻기 위하여 롱텀 에볼루션(LTE : Long Term Evolution) 기술 및 4G(4세대) 기술을 지향하는 것이다.

이동 전화와 같은 각각의 무선 이동 통신 디바이스가 무선 통신들에 참여하기 위해서는, 일반적으로 내장형 라디오 트랜시버(radio transceiver)(예를 들어, 수신기 및 송신기)를 포함하거나, 연관된 라디오 트랜시버에 결합된다. 전형적으로, 트랜시버(또는 라디오)는 기저대역 프로세싱 스테이지(baseband processing stage) 및 라디오 주파수(RF : radio frequency) 스테이지를 포함한다. 기저대역 프로세싱은 특정한 무선 통신 프로토콜에 따라, 송신을 위한 데이터로부터 기저대역 신호들로의 변환과, 수신을 위한 기저대역 신호들로부터 데이터로의 변환을 제공한다. 기저대역 프로세싱 스테이지는 기저대역 신호들 및 RF 신호들 사이의 변환을 제공하는 RF 스테이지(송신기 섹션 및 수신기 섹션)에 결합된다. RF 스테이지는 기저대역 및 RF 사이에서 직접 변환하는 직접 변환 트랜시버일 수 있거나, 하나 이상의 중간 주파수 스테이지(들)를 포함할 수 있다. 부품들의 대부분 또는 전부가 디바이스에 존재하는 핸드헬드(handheld) 디바이스들에 대하여, 핸드헬드 디바이스는 디바이스를 위한 다양한 어플리케이션들을 실행하기 위하여 어플리케이션 프로세서 또는 프로세서들을 또한 포함한다.

이동 전화와 같은 핸드헬드 디바이스의 라디오 부분은 기준 주파수에서 정확한 클록 신호들을 발생하기 위하여 크리스탈 발진기(crystal oscillator)를 이용한다. 하나의 사례에서, 크리스탈 발진기는 수신기 및/또는 송신기에서의 신호 변환에 이용하기 위한 국부 발진기(local oscillator) 출력을 더 생성하기 위하여 클록 신호들을 발생한다. 그러나, 주파수에 있어서의 드리프트(drift)는 반송파 주파수 동기화(carrier frequency synchronization) 및 시간 동기화와 같이, 이동(예를 들어, 셀룰러) 전화에서 다수의 문제들을 야기시킨다. 예를 들어, 크리스탈 발진기의 주파수 드리프트는 샘플링 시간에 있어서의 변동(variation)을 야기시킬 수 있으므로, 데이터는 정확한 순간에 샘플링되지 않는다. 부정확한 샘플링은 비트 에러 레이트(BER : bit error rate)를 증가시킬 수 있고 시스템의 스루풋(throughput)을 감소시킬 수 있다. 이 결함은 HSPA+와 같은 더 높은 데이터 레이트의 어플리케이션들에 대해 더 많이 표명(pronounce)된다. 출력 주파수에서의 드리프트를 회피하기 위하여, 이동 전화들은 크리스탈 발진기에 의해 발생된 기준 주파수를 조절하기 위하여 일부 메커니즘들을 이용한다. 과거에는, 목표 발진 주파수를 유지하기 위한 능력이 전압-제어, 온도-보상, 크리스탈 발진기(VC-TCXO : voltage-controlled, temperature-compensated, crystal oscillator)에 의해 제공되었다. 낮은 비용 및 더 작은 핸드셋들은 클록 인터페이스에서 완전히 집적된 디지털-제어 크리스탈 발진기(DCXO : digitally-controlled crystal oscillator)들을 갖는 트랜시버들을 지금 채용하고 있다. DCXO들은 기준 주파수를 조절하기 위하여 저비용 크리스탈(crystal) 및 커패시터(capacitor)들의 어레이(array)를 이용한다.

DCXO들은 전형적으로 커패시터들의 2개의 어레이들을 포함한다. 커패시터들의 제 1 어레이는 프로세스 변동들로 인한 정적 에러(static error)를 보상하기 위한 초벌 조절(coarse adjustment)을 제공하기 위해 이용된다. 커패시터들의 제 2 어레이는 온도 드리프트, 가압(pushing) 또는 견인(pulling) 영향들과 같은 임의의 동적 에러를 보상하기 위한 매우 미세한 튜닝 능력(tunning capability)을 제공하기 위해 이용된다. 낮은 데이터 레이트들을 사용하는 이동 전화들에 대해서는, 약간의 분량의 주파수 드리프트가 용인가능하다. 그러나, HSPA+ 능력 이상을 갖는 전화들과 같은 더 높은 데이터 레이트의 전화들에 대해서는, 심지어 수 헤르쯔(Hertz)의 기준 주파수의 드리프트가 실질적인 결과들을 가질 수 있다. 커패시터 어레이들의 전체 범위 내에서 수 Hz의 분해능(resolution)을 달성하는 것은 얻기가 어렵고, 일부 사례들에서는, 제조 프로세스의 정확도에 의해 제한될 수 있다. 따라서, 이 제한들 및 프로세스 변동들은 DCXO의 분해능을 열화시킬 수 있고, DCXO의 튜닝 곡선에서 상당한 주파수 갭(frequency gap)을 야기시킬 수 있다. 전화가 갭과 교차하는 주파수에서 동작하거나 동작하는 것을 시도하는 경우, 임의의 주파수 갭은 이동 전화에 대한 신호 손실로 귀착될 수 있다.

따라서, DCXO와 같은 기준 부품이 동적 및 정적 에러들에 대해 보상되어야 할 필요성뿐만 아니라, 전체 기준 주파수 에러 분해능이 수 헤르쯔의 범위에 있도록 유지하면서, 주파수 갭들의 발생을 방지하기 위하여 주파수를 연속적으로 조절할 필요성이 있다.

본 발명은 무선 이동 디바이스를 위한 클록(clock)들 및/또는 발진기(oscillator)들의 주파수 보상을 위한 장치 및 방법을 제공하는 것을 목적으로 한다.

일 측면에 따르면, 장치는:

기준 주파수 신호를 발생하기 위한 디지털-제어 발진기;

상기 기준 주파수 신호를 수신하고 출력 신호를 상기 기준 주파수 신호에 기초하여 제공하도록 결합된 국부 발진기; 및

상기 디지털-제어 발진기 및 상기 국부 발진기에 결합되어, 상기 디지털-제어 발진기를 조절함으로써 상기 기준 주파수의 드리프트(drift)를 보상하기 위하여 제 1 보상 신호를 상기 디지털-제어 발진기에 제공하고, 디지털-제어 발진기에서 보상을 수행한 후에 기준 주파수에서 남아 있는 기준 주파수의 변동들을 조절하기 위하여 제 2 보상 신호를 상기 국부 발진기에 제공하기 위한 주파수 정정 모듈을 포함한다.

바람직하게는, 상기 국부 발진기는 상기 출력 신호를 발생하기 위하여 위상-고정 루프(phase-locked loop)를 사용한다.

바람직하게는, 상기 국부 발진기는 상기 출력을 국부 발진 신호로서 통신 디바이스의 라디오 주파수(RF) 스테이지(stage)에 제공한다.

바람직하게는, 상기 국부 발진기는 상기 출력을 국부 발진 신호로서 이동 전화의 라디오 주파수(RF) 스테이지에 제공한다.

바람직하게는, 상기 국부 발진기는 클록 신호들을 발생하기 위한 상기 출력을 통신 디바이스의 디지털 스테이지에 제공한다.

바람직하게는, 상기 국부 발진기는 클록 신호들을 발생하기 위한 상기 출력을 이동 전화의 디지털 스테이지에 제공한다.

바람직하게는, 상기 제 1 보상 신호는 상기 디지털-제어 발진기를 튜닝(tuning)하기 위하여 커패시터 어레이에 적용된다.

바람직하게는, 상기 제 1 및 제 2 보상 신호들은 상기 커패시터 어레이를 스위칭함으로써 야기되는 상기 기준 주파수의 중첩 또는 불연속을 보상하기 위하여 사용된다.

일 측면에 따르면, 장치는:

기준 주파수 신호를 발생하기 위한 디지털-제어 크리스탈 발진기(DCXO : digitally-controlled crystal oscillator);

상기 기준 주파수 신호에서의 드리프트를 보상하기 위해 상기 커패시터 어레이의 커패시터들을 스위치 인(switch in) 및 스위치 아웃(switch out) 함으로써 상기 기준 주파수 신호를 조절하도록 상기 DCXO에 결합된 커패시터 어레이;

상기 기준 주파수 신호를 수신하고, 상기 기준 주파수 신호에 기초하여 출력 신호를 제공하도록 결합된 위상-고정 루프(PLL : phase-locked loop); 및

상기 DCXO 및 상기 PLL에 결합되어, 상기 커패시터 어레이의 커패시터들을 선택함으로써 상기 기준 주파수의 드리프트를 보상하기 위하여 제 1 보상 신호를 상기 커패시터 어레이에 제공하기 위한 주파수 정정 모듈로서, 상기 제 1 보상 신호는 상기 커패시터 어레이에서의 커패시터들을 스위칭함으로써 야기된 상기 기준 주파수의 중첩 또는 불연속을 조절하고, 상기 주파수 정정 모듈은 상기 커패시터 어레이에서 상기 DCXO의 보상을 수행한 후에 상기 기준 주파수에서 남아 있는 상기 기준 주파수의 변동들을 조절하기 위하여 제 2 보상 신호를 상기 PLL에 제공하는, 상기 주파수 정정 모듈을 포함한다.

바람직하게는, 상기 PLL은 상기 출력 신호를 국부 발진 신호로서 통신 디바이스의 라디오 주파수(RF) 수신기에 제공한다.

바람직하게는, 상기 국부 발진기는 클록 신호들을 발생하기 위한 상기 출력 신호를 통신 디바이스의 디지털 스테이지에 제공한다.

바람직하게는, 상기 장치는 상기 통신 디바이스를 위한 기저대역 프로세싱을 제공하기 위한 기저대역 모듈을 더 포함하고, 상기 주파수 정정 모듈은 상기 기저대역 모듈의 일부이다.

바람직하게는, 상기 PLL로부터의 상기 출력 신호는 기준 입력으로서 제 2 PLL에 결합되고, 상기 제 2 PLL은 송신 국부 발진 신호를 상기 통신 디바이스의 RF 송신기에 제공한다.

바람직하게는, 상기 통신 디바이스는 이동 전화이다.

바람직하게는, 상기 커패시터 어레이는 상기 DCXO를 초벌 조절 및 미세 조절하기 위한 초벌 조절 커패시터 어레이 및 미세 조절 커패시터 어레이를 포함한다.

바람직하게는, 상기 제 1 보상 신호는 상기 초벌 조절 커패시터 어레이 및 상기 미세 조절 커패시터 어레이 사이에서 스위칭할 때에 중첩 또는 불연속을 조절한다.

일 측면에 따르면, 방법은:

커패시터 어레이의 커패시터들을 선택함으로써 디지털-제어 크리스탈 발진기(DCXO : digitally-controlled crystal oscillator)에 의해 발생된 기준 주파수의 드리프트를 보상하기 위하여 제 1 보상 신호를 주파수 정정 모듈로부터 커패시터 어레이에 제공하는 단계로서, 상기 제 1 보상 신호는 상기 커패시터 어레이에서의 커패시터들을 스위칭함으로써 야기된 상기 기준 주파수의 중첩 또는 불연속을 조절하는, 상기 제 1 보상 신호를 주파수 정정 모듈로부터 커패시터 어레이에 제공하는 단계; 및

상기 커패시터 어레이에서 상기 DCXO의 보상을 수행한 후에 상기 기준 주파수에서 남아 있는 상기 기준 주파수의 변동들을 조절하기 위하여, 제 2 보상 신호를 상기 주파수 정정 모듈로부터, 상기 DCXO로부터 상기 기준 신호를 수신하는 결합된 위상-고정 루프(PLL)에 제공하는 단계를 포함한다.

바람직하게는, 상기 제 1 보상 신호는 제어 워드(control word)들을, 상기 커패시터 어레이의 커패시터들을 스위칭하는 디지털-아날로그 변환기에 제공한다.

바람직하게는, 상기 제 1 보상 신호는 상기 커패시터 어레이에서 커패시터들을 스위칭할 때에 오프셋들을 조절하는 곡선에 기초한다.

바람직하게는, 상기 제 1 보상 신호는 상기 커패시터 어레이에서 초벌 조절을 제공하기 위하여 커패시터들을 스위칭할 때에 오프셋들을 조절하는 곡선에 기초한다.

본 발명에 따르면, 무선 이동 디바이스를 위한 클록(clock)들 및/또는 발진기(oscillator)들의 주파수 보상을 위한 장치 및 방법을 구현할 수 있다.

도 1은 다수의 이동 전화들이 네트워크에 존재하는 이러한 네트워크의 도면이고, 네트워크의 하나 이상의 전화들은 발명을 실시하기 위한 하나의 실시예에 따라 동작한다.
도 2는 DCXO를 통합하는 무선 통신 디바이스를 도시하는 하드웨어 개략 블록도이고, 발명을 실시하기 위한 하나의 실시예에 따라 동작하는 하이브리드 자동 주파수 제어는 기준 주파수의 드리프트를 제어하기 위해 이용된다.
도 3a 및 도 3b는 DCXO를 통합하는 무선 통신 디바이스의 더욱 상세한 하드웨어 개략 블록도를 도시하고, 발명을 실시하기 위한 하나의 실시예에 따라 동작하는 하이브리드 자동 주파수 제어는 디지털 및 아날로그 도메인의 둘 모두에서 기준 주파수의 드리프트를 제어하기 위해 이용된다.
도 4는 발명을 실시하기 위한 하나의 실시예에 따라 DCXO로부터 기준 주파수를 결정하는 커패시터 어레이들을 위한 초벌(coarse) 및 미세(fine) 조절 제어들을 제공하기 위한 회로 개략도를 도시한다.
도 5는 DCXO에서의 커패시터 어레이의 동작으로 귀결되는 기준 주파수의 포지티브 스텝(positive step) 주파수 중첩의 예시적인 도면을 도시한다.
도 6은 DCXO에서의 커패시터 어레이의 동작으로 귀결되는 기준 주파수의 네거티브 스텝(negative step) 주파수 불연속의 일 예의 도면을 도시한다.
도 7은 발명을 실시하기 위한 하나의 실시예에 따라 기준 주파수의 포지티브 스텝 주파수 중첩에 대해 하이브리드 주파수 보상을 제공하는 일 예의 도면을 도시한다.
도 8은 발명을 실시하기 위한 하나의 실시예에 따라 기준 주파수의 네거티브 스텝 주파수 불연속에 대해 하이브리드 주파수 보상을 제공하는 일 예의 도면을 도시한다.
도 9는 발명을 실시하기 위한 하나의 실시예에 따라 DCXO에서 네거티브 스텝 주파수 불연속에 대해 제공된 일 예의 주파수 보상을 도시한다.
도 10은 발명을 실시하기 위한 하나의 실시예에 따라 RF PLL에서 네거티브 스텝 주파수 불연속에 대해 제공된 일 예의 주파수 보상을 도시한다.
도 11은 발명을 실시하기 위한 하나의 실시예에 따라 DCXO 및 RF PLL의 둘 모두에서 제공된 주파수 보상들을 합성할 때에 얻어지는 일 예의 결과를 도시한다.

본 발명의 실시예들은 무선 환경 또는 네트워크에서 동작하는 다양한 무선 통신 디바이스들에서 실시될 수 있다. 본 명세서에서 설명된 예들은 이동 전화로서 동작하는 디바이스들에 속한다. 그러나, 발명의 실시는 전화들에만 제한될 필요가 없고, 다른 무선 통신 디바이스들에 적응될 수 있다. 마찬가지로, 기준 주파수를 발생하기 위한 특정한 디바이스는 디지털-제어(또는 디지털-보상) 크리스탈 발진기(DCXO)이다. 그러나, 발명은 기준 주파수를 발생하는 스위칭 회로 또는 부품들을 이용하는 다른 발진기들에도 마찬가지로 적용가능하다. 또한, 라디오 주파수(RF) 위상-고정 루프(PLL : Phase-Locked Loop)는 보상되고, 주파수가 DCXO로부터의 기준 주파수에 기초하고 있는 국부 발진기 신호를 발생하기 위하여 본 명세서에서 이용된다. 그러나, 발명의 다른 실시예들은 RF 신호 변환을 위한 국부 발진을 발생하기 위하여 다양한 다른 회로를 이용할 수 있다.

도 1은 임의의 유형의 무선 네트워크일 수 있는 무선 네트워크(100)를 도시한다. 하나의 실시예에서, 네트워크(100)는 복수의 디바이스들(102-106)과 통신하기 위하여 3G 또는 4G LTE를 이용하여 동작하는 이동 전화 네트워크이다. 디바이스들(102-106)은 통상적으로 셀룰러 전화들, 스마트폰(smartphone)들, 등으로 지칭되는 이동 전화들이다. 그러나, 디바이스들(102-106)은 네트워크(100)를 이용하여 통신하는 태블릿(tablet) 컴퓨터들 또는 핸드헬드 멀티미디어(handheld multimedia) 디바이스들과 같은 전화들과는 다른 것일 수 있다. 제어 포인트(point) 또는 노드(node)(101)는 전화들(102-106)과 통신한다. 노드(101)는 통상적으로 NodeB(NB) 또는 진화된 NodeB(eNodeB 또는 eNB)라고 지칭된다. 그러나, 다른 노드들 및 제어 포인트들이 다른 네트워크들에서 이용될 수 있다. 하나의 사례에서, 네트워크(100)는 HSPA+ 능력을 갖는 3G 네트워크이고, 이 네트워크에서, 데이터는 21 Mbps에 접근하는 더 높은 데이터 레이트에서 디바이스들(102-106)에 다운로드 된다. 다른 사례들에서, 네트워크(100)는 21 Mbps보다 더 높은 데이터 레이트들을 가질 수 있다. 일 예로서, 네트워크(100)는 4G LTE 네트워크일 수 있다. 디바이스들(102-106)의 하나 이상은 기준 주파수의 최소 드리프트를 제공하기 위하여 본 발명의 하이브리드 보상 기술을 포함한다. 5개의 전화들만 도 1에 도시되어 있지만, 다른 네트워크들은 네트워크 내에서 동작하는 더 적거나 더 많은 전화들을 가질 수 있다는 것에 주목해야 한다.

도 2는 라디오(220) 및 어플리케이션 모듈(230)을 포함하는 무선 통신 디바이스(200)의 일부를 예시하는 개략적인 블록도이다. 라디오(220)는 송신기(TX)(201), 수신기(RX)(202), 국부 발진기(LO : local oscillator)(207) 및 기저대역 모듈(205)을 포함한다. 기저대역 모듈(205)은 기저대역 프로세싱 동작들을 제공하기 위한 프로세서를 포함한다. 일부 실시예들에서, 기저대역 모듈(205)은 디지털-신호-프로세서(DSP : digital-signal-processor)이거나 디지털-신호-프로세서(DSP)를 포함한다. 기저대역 모듈(205)은 디바이스를 위한 동작 프로세싱 및/또는 사용자와의 인터페이스를 제공하는 호스트 유닛, 어플리케이션 프로세서 또는 다른 유닛(들)에 전형적으로 결합된다.

도 2의 예에서, 어플리케이션 모듈(230)은 하나의 사례에서 어플리케이션 프로세서일 수 있거나, 또 다른 사례에서 호스트 유닛일 수 있다. 예를 들어, 컴퓨팅 디바이스에서, 어플리케이션 모듈(또는 호스트)(230)은 컴퓨터의 컴퓨팅 부분을 나타낼 수 있는 반면, 라디오(220)는 라디오 주파수(RF) 송신 및 수신을 위한 라디오 부품들을 제공하기 위하여 사용된다. 이와 유사하게, 핸드헬드 디바이스에 대하여, 어플리케이션 모듈(230)은 핸드헬드 디바이스의 어플리케이션 부분을 나타낼 수 있는 반면, 라디오(220)는 NodeB 또는 일부 다른 디바이스와의 RF 통신을 위하여 사용된다. 이동 전화에서, 어플리케이션 모듈(230)은 이동 전화를 위한 다양한 어플리케이션들을 제공하기 위한 하나 이상의 프로세서들을 포함하는 반면, 라디오(220)는 NodeB와 통신하기 위하여 RF 통신들을 제공한다. 또한, 라디오(220)뿐만 아니라 어플리케이션 모듈(230)은 하나 이상의 집적 회로들에 통합될 수 있다.

메모리(206)는 기저대역 모듈(205)에 결합되는 것으로 도시되고, 메모리(206)는 데이터뿐만 아니라, 기저대역 모듈(205) 상에서 동작하는 프로그램 명령들을 저장하기 위하여 사용될 수 있다. 다양한 유형들의 메모리 디바이스들은 메모리(206)를 위하여 사용될 수 있다. 하나의 실시예에서, 메모리(206)는 아래에서 설명되는 하이브리드 주파수 보상 기술과 연관된 테이블(table) 또는 값(value)들을 저장할 수 있다. 메모리(206)는 디바이스(200) 내의 어딘가에 위치될 수 있고, 하나의 사례에서, 그것은 기저대역 모듈(205) 및/또는 어플리케이션 모듈(230)의 일부일 수도 있다는 것에 주목해야 한다.

송신기(201) 및 수신기(202)는 송신/수신(T/R) 스위치 모듈(203)을 통해 안테나(또는 안테나 어셈블리)(204)에 결합된다. 송신기(201) 및 수신기(202)는 듀플렉서(duplexer)에 의해 안테나에 결합될 수 있다. T/R 스위치 모듈은 스위치, 파워 합성기(power combiner), 파워 스플리터(power splitter), 듀플렉서(duplexer), 디지털 프로세싱 회로뿐만 아니라, 다른 디바이스들을 포함할 수 있다는 것에 주목해야 한다. 일부 사례들에서, T/R 스위치 모듈이 이용되지 않는다. T/R 스위치 모듈(203)은 동작 모드에 따라 송신기 및 수신기 사이에서 안테나를 스위칭한다. 다른 실시예들에서는, 별개의 안테나들이 송신기(201) 및 수신기(202)를 위하여 각각 이용될 수 있다. 또한, 다른 실시예들에서는, 안테나 다이버시티(diversity), 또는 MIMO와 같은 다중 입력 및/또는 다중 출력 능력들을 제공하기 위하여, 다수의 안테나들 또는 안테나 어레이들이 디바이스(200)와 함께 사용될 수 있다.

어플리케이션 모듈(230)로부터의 송신을 위한 아웃바운드(outbound) 데이터는 기저대역 모듈(205)에 결합되고, 기저대역 신호들로 변환되고, 그 다음으로, 송신기(201)에 결합된다. 송신기(201)는 안테나(204)를 통한 송신을 위하여 기저대역 신호들을 아웃바운드 라디오 주파수(RF) 신호들로 변환한다. 송신기(201)는 아웃바운드 기저대역 신호들을 아웃바운드 RF 신호로 변환하기 위하여 다양한 상향-변환(up-conversion) 또는 변조(modulation) 기술들 중의 하나를 사용할 수 있다. 일반적으로, 변환 프로세스는 3G 또는 LTE와 같이, 사용되는 특정한 통신 표준 또는 프로토콜에 종속적이다.

유사한 방식으로, 인바운드(inbound) RF 신호들은 안테나 어셈블리(204)에 의해 수신되고 수신기(202)에 결합된다. 그 다음으로, 수신기(202)는 인바운드 RF 신호들을 인바운드 기저대역 신호들로 변환하고, 그 다음으로, 이 인바운드 기저대역 신호들은 기저대역 모듈(205)에 결합된다. 수신기(202)는 인바운드 RF 신호들을 인바운드 기저대역 신호들로 변환하기 위하여 하향-변환(down-conversion) 또는 복조(demodulation) 기술들 중의 하나를 사용할 수 있다. 인바운드 기저대역 신호들은 기저대역 모듈(205)에 의해 프로세싱되고, 인바운드 데이터는 기저대역 모듈(205)로부터 어플리케이션 모듈(230)로 출력된다. 기저대역 모듈(205)은 3G 또는 LTE와 같이, 송신 및 수신을 위한 하나 이상의 통신 프로토콜들을 사용함으로써 일반적으로 동작한다.

LO(207)는 상향-변환을 위한 송신기(201)에 의한 이용 및 하향-변환을 위한 수신기(202)에 의한 이용을 위하여 국부 발진(local oscillation) 신호들을 제공한다. 일부 실시예들에서는, 별개의 LO들이 송신기(201) 및 수신기(202)를 위해 이용될 수 있다. 다양한 LO 회로가 이용될 수 있지만, 일부 실시예들에서는, PLL이 선택된 채널 주파수에 기초하여 주파수 안정적 신호를 출력하기 위하여 LO를 고정하도록 사용된다. 발명을 실시하기 위한 하나의 실시예에서, LO(207)는 PLL을 이용한다. 아래에서 설명되는 바와 같이, DCXO는 기준 주파수를 LO(207)에 제공하기 위하여 하나의 실시예에서 이용된다.

또한, 라디오(220)는 DCXO(211), 초벌 및 미세 커패시터 제어(CAP 제어) 모듈(213) 및 AFC(자동 주파수 제어 또는 보상) 모듈(210)을 포함한다. AFC 모듈(210)은 도시된 실시예에서 기저대역 모듈(205)의 일부로서 도시되어 있지만, 다른 실시예들에서는 AFC 정정 모듈(210)이 어딘가에 존재할 수 있다. DCXO(211)는 고정된 주파수에서 정상(steady) 기준 신호를 제공하는 크리스탈(X'TAL) 기준 소스(reference source)(212)에 전형적으로 결합된다. 본 명세서에서 설명되는 바와 같이, AFC 정정 모듈(210)은 적절한 커패시터들을 선택하여 DCXO(211)를 튜닝하기 위해 제어 신호(217)를 DAC 값들의 형태로 DCXO(211)에 제공하기 위한 CAP 제어 모듈(213)에 보상된 제어 신호(제어 워드 또는 신호)(216)를 제공한다. 전형적인 DCXO 동작에서는, DCXO(211) 내의 커패시터들이 DCXO(211)의 공진 회로(resonance circuit)에서 이용되므로, 선택된 커패시턴스(capacitance) 값은 LO(207)에 송신되는 DCXO 기준 신호(215)의 주파수를 조절한다. 따라서, 기저대역 모듈(205)이 (도 1의 네트워크(100)와 같은) 네트워크 내에서 통신하기 위한 채널 주파수를 결정할 때, 기저대역 모듈(205)은 동작의 채널 주파수를 선택한다. 아래에서 설명되는 바와 같이, AFC 정정 모듈(210)은 보상 신호(216)를 CAP 제어 모듈(213)에, 그리고 보상 신호(218)를 LO(207)에 송신함으로써, 정상 기준 주파수에서 라디오를 동작시키기 위한 보상을 제공한다. 일부 실시예들에서, 2개의 보상 신호들(216, 218)은 동일한 신호일 수 있다. 다른 실시예들에서, 2개의 신호들(216, 218)은 상이한 신호들일 수 있다. 하이브리드(hybrid) AFC 기술은 발명을 실시하기 위한 하나의 실시예에 따라 기준 신호 드리프트를 보상하기 위하여, 2개의 보상들, DCXO에서 하나의 보상 그리고 RF PLL에서 하나의 보상을 적용한다.

도 3a 및 도 3b(이하, 간단하게 도 3이라 지칭됨)는 도 2의 라디오(220)를 위한 더욱 상세한 등가 회로를 도시하고, 기저대역 모듈(205)은 도 3b에 도시되어 있고 RF 부분(전형적으로, 트랜시버 또는 RF 프론트 엔드(front end)로서 지칭됨)은 도 3a에 도시되어 있다. 도 3에서, 수신기(202)의 수신 체인(receive chain)은 저잡음 증폭기(LNA : low noise amplifier)(301), 혼합기(mixer), 가변 이득 증폭기(variable gain amplifier)(303), 필터(304), 아날로그-디지털 변환기(ADC : analog-to-digital converter)(305) 및 디지털 필터들(306)에 의해 표현되고, 디지털 필터들(306)의 출력에서, RX 데이터는 기저대역 모듈(또는 기저대역 프로세서)(205)에 결합된다. 송신기(201)의 송신 체인(transmit chain)은 디지털 필터들(310)(기저대역 모듈(205)로부터 데이터를 수신함), 디지털-아날로그 변환기(DAC : digital-to-analog converter)(312), 필터(313), 혼합기(314), 가변 이득 증폭기(315) 및 전력 증폭기(PA : power amplifier)(316)에 의해 표현된다. PA(316)의 출력은 2G에 대해서는 저역 통과 필터(low pass filter)를 통해, 또는 3G 및 LTE의 경우에는 듀플렉서(duplexer)를 통해 스위치(203)에 결합된다.

LO(207)는 2개의 PLL 루프들, 수신기를 위한 하나의 PLL 루프 그리고 송신기를 위한 하나의 PLL 루프로 이루어진다. 수신기 PLL은 수신기 PLL 회로의 피드백 루프에서 위상-주파수 검출기(PFD : phase-frequency detector), 루프 필터(321), 발진기(320)(수신기 국부 발진기로서 동작함) 및 1/N 분주기(divider)(323)로 구성된다. DCXO 기준 신호(215)는 PFD(322)에 결합된다. 출력을 피드백으로서 분주기(323)에 결합하는 것을 제외하고는, 발진기(320)의 출력은 선택된 채널 주파수에서의 RF 변환을 위하여 혼합기(320)에 결합된다. 또한, 발진기(323)의 출력은 체배기/분주기(MMD : multiplier/divider) 유닛(324)에 결합된다.

송신기 PLL은 그 피드백 루프에서 PFD(325), 루프 필터(326), 발진기(327)(송신기 국부 발진기로서 동작함) 및 1/N 분주기(328)로 구성된다. 이 실시예에서, 발진기(320)의 출력은 PFD(325)에 대한 입력인 수신기 LO 신호를 주파수 분주하기 위하여 MMD 유닛(324)에 결합된다. 발진기(327)의 출력은 송신기 혼합기(314)에 결합될 뿐만 아니라, 분주기(328)에 피드백된다.

송신기 PLL 주파수를 위한 기준은 수신기 발진기(320)의 출력에 의해 결정된다는 것에 주목해야 한다. 다른 실시예들에서, 송신기 PLL은 별개의 회로일 수 있고, 그 기준은 DCXO 기준 신호(215)에 의해 설정될 수 있다. 그러나, 그것은 RX 및 TX PLL의 별개의 보상을 수반할 것이다. 도 3의 도시된 실시예는 DCXO 기준 신호(215)가 RX PLL 상에서 동작하는 것을 허용하고, RX PLL의 보상된 출력은 TX PLL을 위한 기준으로서 이용된다. 따라서, RX 및 TX PLL들의 둘 모두에 대한 RF PLL 스테이지에서는 하나의 보상만 필요하다.

DCXO(211)에 제공된 보상 및 RF PLL 스테이지에 제공된 보상은 도 3에서 굵은 선들(보상 신호들(216, 218))에 의해 도시되어 있고, 다음의 도면들을 참조하여 설명된다. 전형적인 PLL 회로의 동작이 기술 분야에서 공지되어 있음을 인식해야 한다.

또한, 기저대역 모듈(205)은 디지털 클록을 제어하기 위하여 PLL 스테이지를 사용한다. 디지털 PLL은 피드백 루프에서 PFD(342)(DCXO 기준 신호를 마찬가지로 수신함), 루프 필터(341), 발진기(340) 및 1/N 분주기(343)로 구성된다. 기저대역 디지털 블록들(예를 들어, 회로)(345)로의 디지털 클록들 및 라디오 디지털 블록들(330)로의 디지털 클록들을 발생하기 위하여, 발진기(340)의 출력은 주파수 분주기(또는 분주기/체배기(divider/multiplier))(344)에 결합된다. AFC 정정 모듈(210)(이 실시예에서 기저대역 모듈(205)의 일부로서 존재하는 것으로 도시됨)은 보상 신호(346)(굵은 선)를 디지털 PLL에 제공한다.

도 4는 CAP 제어 모듈(213) 및 DCXO(211)를 위한 더욱 상세한 도면을 도시한다. 도시된 바와 같이, DCXO(211)는 DCXO(211)의 초벌 튜닝(coarse tunning)을 제공하기 위한 커패시터 어레이(가변 커패시터로서 도시됨)(252)와, DCXO(211)의 미세 튜닝을 제공하기 위한 커패시터 어레이(253)(또한, 가변 커패시터로서 도시됨)를 포함한다. 초벌 커패시터 제어 회로(250)는 어레이(252)를 위한 커패시턴스 값의 선택을 제어하고, 미세 커패시터 제어 회로(251)는 어레이(253)를 위한 커패시턴스 값의 선택을 제어한다. 하나의 실시예에서, AFC 정정 제어 워드는 AFC 정정 모듈(210)로부터 보상 신호(216)로서 송신된다. 커패시터 제어 회로들은 DCXO(211)의 출력 주파수를 제어하는 커패시턴스 값을 선택함으로써 DCXO(211)로부터의 주파수 출력을 제어한다. 하나의 실시예에서, 초벌 어레이(252)에서의 커패시터들 및 미세 어레이(253)에서의 커패시터들은 DCXO(211)의 주파수를 조절하기 위하여 스위치 인(switch in) 및 스위치 아웃(switch out) 된다.

전형적으로, 2개의 커패시터 어레이들(252, 253)은 초기에 초벌 값(coarse value)을 설정함으로써 응답하고, 미세 어레이의 커패시터들은 증분식 미세 변경(incremental fine change)들을 위해 스위치 인(또는 스위치 아웃) 된다. 그러나, 미세 튜닝 조절들이 전개될 때, 미세 튜닝 커패시터들은 리셋(reset)되고, 다음의 초벌 조절이 행해진다. 이것은 비트들이 리셋되고 최하위 비트(lsb) 조절의 시퀀스를 시작하기 위하여 최상위 비트(초벌 조절)가 증분될 때까지 최하위 비트 레벨(미세 조절)에서 증분식 비트 변경들을 행하는 것과 유사하다. 실제로, 하나의 실시예에서, AFC 정정 모듈(210)로부터의 제어 워드는 초벌 커패시터 제어(250) 및 미세 커패시터 제어(251)에서 DAC들을 위한 DAC 값들을 설정하기 위하여 사용된다. DAC들은 2개의 어레이들(252, 253)에서 다양한 커패시터들을 스위치 인 및 스위치 아웃하기 위해 사용된다.

도 5는 이러한 초벌 조절이 DCXO(211)를 위한 커패시터들의 스위치에서 발생할 때의 상황을 예시한다. 도면(400)은 주파수를 설정하는 DCXO DAC 값과 기준 클록의 일부를 도시한다. 기준 주파수는 변동량(기준 시스템 클록으로부터 백만분의 1, 또는 ppm(parts-per-million))으로서 도시되어 있다. 예를 들어, 하나의 실시예에서, 크리스탈 기준 주파수(SYSCLK)는 26 MHz이고, DCXO 기준 주파수가 정적 및/또는 동적 조건들에서의 변동들로 인해 26 MHz로부터 드리프트될 때, 커패시터 어레이들(252, 253)은 주파수를 변동시킨다. 초벌 조절이 행해지는 교차점(401)(0x00 lsb 교차라고 언급됨)에서는, 주파수 출력에서의 상당한 변화가 발생한다. 이것은 전형적으로, 범위에 대한 미세 튜닝이 끝(end)이고 다음의 초벌 조절이 스위치 인 되는 접합부(junction)에서 이상적인 정합(matching)을 갖지 않는 것의 결과이다. 이 급격한 전이는 (도 5에 도시된 바와 같이) 포지티브 스텝을 취할 수 있거나, 도 6의 도면(410)에 대한 전이점(411)에서 도시된 바와 같이, 네거티브 스텝을 취할 수 있다.

도면(400)의 전이는 급격할 수 있지만, 포지티브 스텝은 주파수 중첩이고, 이것은 포인트(401)를 지난 곡선의 부분이 포인트(401) 이전에 달성된 주파수의 일부를 반복한다는 것을 의미한다. 따라서, 하나를 초과하는 DAC 값이 도일한 주파수를 나타낼 수 있으므로, 일부 주파수들은 반복되고 기준 주파수 조절에 있어서 어려움을 야기시킬 수 있다. 그러나, 포인트(411)에서 주파수 불연속이 있기 때문에, 도면(410)의 네거티브 스텝은 상실된(lost) 주파수들로 귀착될 수 있다. 선택된 기준 주파수 조절이 전이 포인트(411)에서 또는 전이 포인트(411) 근처에서 존재할 경우, 포인트(411)에서의 이 주파수 불연속은 전화가 그 비트 에러 레이트(BER : bit error rate) 또는 블록 에러 레이트(BLER : block error rate)를 증가시키거나, 일부 채널들을 결여하거나, 또는 동작 동안에 그 채널들을 상실하도록 할 수 있다. 중첩 및 불연속 조건들은 배경기술 부분에서 언급된 바와 같이 샘플링에 영향을 미칠 수도 있다.

DAC 값들 사이의 관계 및 기준 주파수에 대한 조절은 DCXO에 대해 결정될 수 있다는 것에 주목해야 한다. 이것은 진단들이 DCXO를 포함하는 집적 회로 상에서 실행될 수 있을 때에 제조 레벨에서 행해질 수 있다. 테스트 또는 평가가 이후의 시간에 행해질 수도 있다. 어떤 경우든지, 테스트 및 분석을 통해, 주파수 응답 곡선은 특정한 DCXO에 대해 개발될 수 있다. 따라서, 도 5 및 도 6에 도시된 것들과 같은 응답 곡선은 다양한 DAC 값들에 걸쳐 기준 주파수 변동을 결정하기 위해 얻어질 수 있다.

위에서 설명된 커패시터 스위칭에 의해 야기된 주파수 중첩 및 불연속을 설명하기 위하여, 발명의 실시예는 DCXO(211)에 송신되고 DCXO(211)에 의해 이용되는 DAC 값들을 보상한다. 도 7은 중첩의 경우에 대한 DCXO 보상을 제공하기 위한 도면(420)을 도시하고, 도 8은 불연속의 경우에 대한 PLL 보상을 제공하기 위한 도면(430)을 도시한다. 주파수 조절은 더 이전에 설명된 DAC 값들에 대응하는, 도 7 및 도 8의 AFC 튜닝 코드와 연관된다. 즉, 코딩을 제공하는 제어 워드(control word)는 AFC 정정 모듈(210)에 의해 발생된다.

도 7에서, 도면(420)은 0x00 lsb 교차들에서 2개의 전이 포인트(421 및 422)를 도시한다. DCXO 응답 곡선은 이용되는 커패시터 어레이들의 특성에 따라, 이러한 많은 전이 포인트들을 가질 수 있다는 것에 주목해야 한다. 중첩이 존재하는 (포인트(421, 422)와 같은) 각각의 전이 포인트에서, 중첩 부분 상의 대략 중간의 위치가 선택된다. 이것은 각각의 전이에서 행해진다. 라인들(423, 424, 425)에 의해 예시되는 바와 같이, 중간 위치들을 연결하는 라인이 그려진다. 일반적으로, 라인들이 응답 곡선을 교차하므로, (전이 포인트들 사이의) 각각의 세그먼트(segment)에는 네거티브 오프셋(negative offset) 부분 및 포지티브 오프셋(positive offset) 부분이 있다. 라인들(423, 424, 425)의 결과적인 시퀀스는 원래의 DCXO 곡선에 비해 DAC 값들에 걸쳐 더욱 선형인 전이를 제공한다. 따라서, ㄷ다음으로, DAC 값들은 DCXO 주파수에 상관되므로, DCXO가 중첩 조건을 나타내는 경우, DCXO 응답 곡선은 지금부터 세그먼트 라인들(423, 424, 425)을 따른다.

이와 마찬가지로, 도면(430)은 0x00 lsb 교차들에서 2개의 전이 포인트(431 및 432)를 도시한다. DCXO 응답 곡선은 이용되는 커패시터 어레이들의 특성에 따라, 이러한 많은 전이 포인트들을 가질 수 있다는 것에 주목해야 한다. 불연속이 존재하는 (포인트(431, 432)와 같은) 각각의 전이 포인트에서, 불연속 부분 상의 대략 중간의 위치가 선택된다. 이것은 각각의 전이에서 행해진다. 라인들(433, 434, 435)에 의해 예시되는 바와 같이, 중간 위치들을 연결하는 라인이 그려진다. 일반적으로, 라인들은 응답 곡선을 교차하므로, (전이 포인트들 사이의) 각각의 세그먼트에는 포지티브 오프셋 부분 및 네거티브 오프셋 부분이 있다. 라인들(433, 434, 435)의 결과적인 시퀀스는 원래의 DCXO 곡선에 비해 DAC 값들에 걸쳐 더욱 선형인 전이를 제공한다. 따라서, 다음으로, DAC 값들은 DCXO 주파수에 상관되므로, DCXO가 불연속 조건을 나타내는 경우, DCXO 응답 곡선은 지금부터 세그먼트 라인들(433, 434, 435)을 따른다.

테스트하는 동안, 그 위에 존재하는 DCXO를 갖는 특정한 집적 회로는 그것이 중첩 조건, 불연속 조건, 또는 그 둘의 조합을 나타내는지를 결정하기 위하여 분석될 수 있다는 것에 주목해야 한다. 다음으로, 오프셋들이 중첩 및/또는 불연속 위치들 사이의 곡선의 세그먼트들에 대해 결정되도록 함으로써 더욱 매끄러운(smooth) 곡선이 결정될 수 있다. 다음으로, 원래의 DAC 값들은 오프셋 값들을 대응시킴으로써 조절될 수 있고, DCXO 기준 신호 출력을 조절하기 위하여 커패시터들을 선택하기 위한 보상된 값들로서 저장될 수 있다.

따라서, 도 9는 보상이 없는 것(예를 들어, 도 5 및 도 6)보다 더욱 매끄러운 보상된 DCXO 주파수 응답을 도시한다. 그러나, 커패시터는 전형적으로, 전이 포인트들에서 모든 오프셋들을 제거하기 위하여 이러한 미세한 레벨까지 제어될 수는 없으므로, 남아 있는 약간의 중첩 또는 불연속이 여전히 있다. 곡선(500)의 그래프는 보상된 DCXO에 대한 잔여 불연속을 도시한다.

이 잔여 중첩 또는 불연속을 더욱 보상하기 위하여, 제 2 보상이 이번에는 RF PLL에 적용된다. 도 3에 도시된 바와 같이, 이 제 2 보상은 RX PLL 루프에서 분주기(323)에 제공된다. 상기 조절은 PLL 보상을 제공하기 위하여 PLL 피드백 루프에서 분주기 값을 변동시키도록 적용된다. 일단 DCXO 보상된 응답이 도 9의 예에서 도시된 바와 같이 (예를 들어, 다시 테스트에 의해) 결정되면, PLL 피드백은 곡선(500)의 전이 포인트들에 대해 조절된다. 이 PLL 보상은 도 10에서 곡선(510)으로서 예시된다. 2개의 곡선들(500, 510)이 합성될 때, 최종 결과는 도 11에서 곡선(520)으로서 도시된다. 임의의 중첩 또는 불연속이 본질적으로 제거되거나, 적어도 상당히 감소된다는 것에 주목해야 한다. 이제, DAC 값들 및 DCXO 주파수 사이에는 더욱 매끄러운 일대일(one-to-one) 관계가 있다.

이 보상된 상관은 메모리(206)에서와 같이 저장되고, 조건들이 변화함에 따라 기준 주파수 드리프트를 보상하기 위하여 AFC 정정 모듈(210)에 의해 제공된다. 2개의 보상 신호들이 동일한 소스(예를 들어, AFC 정정 모듈)에서 발생되므로, 2개의 보상 신호들 사이에는 에러가 전혀 없다. 또한, 동일한 기술이 디지털 PLL에 적용될 수 있고, DCXO 보상된 신호는 신호(340)에 의해 제공되는 디지털 PLL 보상 및 PFD(342)에 결합된다.

따라서, DCXO 및 PLL(RF 및/또는 디지털)의 둘 모두를 보상하는 하이브리드 기술이 설명되고, 기준 주파수 드리프트를 조절하기 위하여, 기준 주파수 조절들은 보상되지 않은 DCXO들 상에서 더욱 신뢰성 있게 그리고 매끄럽게 행해질 수 있다. 하나의 보상은 DCXO의 튜닝에 적용되는 반면, 제 2 보상은 DCXO로부터의 기준 주파수를 이용하는 PLL을 조절한다는 점에서 상기 기술은 하이브리드(hybrid)이다. 설명된 주파수 범위는 플러스/마이너스 최대 가능한 중첩 또는 불연속에의해 제한될 수 있으므로, 설명된 하이브리드 배치에 의해, 기저대역 또는 RF PLL 상에 위치된 요건들은 매우 완화된다. 그러므로, 일부 사례들에서, 수 헤르쯔(Hertz) 또는 심지어 1 헤르쯔 아래까지의 분해능들을 제공하면서, 하이브리드 조절은 DCXO가 고정될 수 있는 자유롭게 동작중인 크리스탈 발진기들보다 구현하기가 훨씬 간단하게 될 수 있다.

또한, 개시 내용은 이동 전화에 기초하여 설명되지만, 발명의 실시예들은 다른 무선 통신 디바이스들을 포함하는 다른 디바이스들에서 용이하게 구현될 수 있다.

본 발명의 실시예들은 어떤 기능들의 성능을 예시하는 기능적인 구성 블록들의 도움으로 위에서 설명되었다. 이 기능적인 구성 블록들의 경계들은 설명의 편의를 위하여 임의로 정의될 수 있다. 어떤 기능들이 적절하게 수행되기만 하면, 대안적인 경계들이 정의될 수 있다. 당해 기술의 당업자는 본 명세서의 기능적인 구성 블록들, 및 다른 예시적인 블록들, 모듈들, 및 부품들이 예시된 바와 같이, 또는 이산 부품(discrete component)들, 어플리케이션 특정 집적 회로들, 적절한 소프트웨어 등을 실행하는 프로세서들 또는 그 임의의 조합에 의해 구현될 수 있다는 것을 인식할 수도 있다.

본 명세서에서 이용될 수도 있는 바와 같이, 용어들 "프로세싱 모듈", "프로세싱 회로", 및/또는 "프로세싱 유닛"은 단일 프로세싱 디바이스 또는 복수의 프로세싱 디바이스들일 수 있다. 이러한 프로세싱 디바이스는 마이크로프로세서(microprocessor), 마이크로-컨트롤러, 디지털 신호 프로세서, 마이크로컴퓨터, 중앙 프로세싱 유닛, 필드 프로그램가능 게이트 어레이(field programmable gate array), 프로그램가능 로직 디바이스, 상태 머신(state machine), 로직 회로, 아날로그 회로, 디지털 회로, 및/또는, 회로의 하드 코딩(hard coding) 및/또는 동작 명령들에 기초하여 신호들(아날로그 및/또는 디지털)을 처리하는 임의의 디바이스일 수 있다. 프로세싱 모듈, 모듈, 프로세싱 회로, 및/또는 프로세싱 유닛은 단일 메모리 디바이스, 복수의 메모리 디바이스들, 및/또는 또 다른 프로세싱 모듈의 내장된 회로일 수 있는 메모리 및/또는 집적된 메모리 소자, 모듈, 프로세싱 회로, 및/또는 프로세싱 유닛일 수 있거나, 또는 이들을 더 포함할 수 있다. 이러한 메모리 디바이스는 판독-전용(read-only) 메모리, 랜덤 액세스(random access) 메모리, 휘발성(volatile) 메모리, 비-휘발성(non-volatile) 메모리, 정적 메모리, 동적 메모리, 플래시 메모리, 캐시 메모리, 및/또는 디지털 정보를 저장하는 임의의 디바이스일 수 있다.

Claims (15)

1. 기준 주파수 신호를 발생하기 위한 디지털-제어 발진기;
   상기 기준 주파수 신호를 수신하고 출력 신호를 상기 기준 주파수 신호에 기초하여 제공하도록 결합된 국부 발진기; 및
   상기 디지털-제어 발진기 및 상기 국부 발진기에 결합되어, 상기 디지털-제어 발진기를 조절함으로써 상기 기준 주파수의 드리프트(drift)를 보상하기 위하여 제 1 보상 신호를 상기 디지털-제어 발진기에 제공하고, 디지털-제어 발진기에서 보상을 수행한 후에 기준 주파수에서 남아 있는 기준 주파수의 변동들을 조절하기 위하여 제 2 보상 신호를 상기 국부 발진기에 제공하기 위한 주파수 정정 모듈을 포함하되,
   상기 제 1 보상 신호는 상기 디지털-제어 발진기를 튜닝(tuning)하기 위하여 커패시터 어레이에 적용되고, 상기 제 1 및 제 2 보상 신호들은 상기 기준 주파수의 중첩 또는 불연속을 보상하기 위하여 사용되고, 상기 기준 주파수의 상기 중첩 또는 불연속은 상기 커패시터 어레이를 스위칭함으로써 야기되고, 상기 제 1 보상 신호는 오프셋들을 조절하는 곡선에 기초하는, 장치.
2. 청구항 1에 있어서,
   상기 국부 발진기는 상기 출력 신호를 발생하기 위하여 위상-고정 루프(phase-locked loop)를 사용하는, 장치.
3. 청구항 1 또는 청구항 2에 있어서,
   상기 국부 발진기는 상기 출력 신호를 국부 발진 신호로서 통신 디바이스의 라디오 주파수(RF) 스테이지(stage)에 제공하는, 장치.
4. 청구항 1 또는 청구항 2에 있어서,
   상기 국부 발진기는 상기 출력 신호를 국부 발진 신호로서 이동 전화의 라디오 주파수(RF) 스테이지에 제공하는, 장치.
5. 청구항 1 또는 청구항 2에 있어서,
   상기 국부 발진기는 클록 신호들을 발생하기 위한 상기 출력 신호를 통신 디바이스의 디지털 스테이지에 제공하는, 장치.
6. 청구항 1 또는 청구항 2에 있어서,
   상기 국부 발진기는 클록 신호들을 발생하기 위한 상기 출력 신호를 이동 전화의 디지털 스테이지에 제공하는, 장치.
7. 삭제
8. 삭제
9. 삭제
10. 기준 주파수 신호를 발생하기 위한 디지털-제어 크리스탈 발진기(DCXO : digitally-controlled crystal oscillator);
    상기 기준 주파수 신호에서의 드리프트를 보상하기 위해 커패시터 어레이의 커패시터들을 스위치 인(switch in) 및 스위치 아웃(switch out) 함으로써 상기 기준 주파수 신호를 조절하도록 상기 DCXO에 결합된 커패시터 어레이;
    상기 기준 주파수 신호를 수신하고, 상기 기준 주파수 신호에 기초하여 출력 신호를 제공하도록 결합된 위상-고정 루프(PLL : phase-locked loop); 및
    상기 DCXO 및 상기 PLL에 결합되어, 상기 커패시터 어레이의 커패시터들을 선택함으로써 상기 기준 주파수의 드리프트를 보상하기 위하여 제 1 보상 신호를 상기 커패시터 어레이에 제공하기 위한 주파수 정정 모듈로서, 상기 제 1 보상 신호는 상기 커패시터 어레이에서의 커패시터들을 스위칭함으로써 야기된 상기 기준 주파수의 중첩 또는 불연속을 조절하고, 상기 주파수 정정 모듈은 상기 커패시터 어레이에서 상기 DCXO의 보상을 수행한 후에 상기 기준 주파수에서 남아 있는 상기 기준 주파수의 변동들을 조절하기 위하여 제 2 보상 신호를 상기 PLL에 제공하는, 상기 주파수 정정 모듈을 포함하고, 상기 제 1 보상 신호는 오프셋들을 조절하는 곡선에 기초하는, 장치.
11. 커패시터 어레이의 커패시터들을 선택함으로써 디지털-제어 크리스탈 발진기(DCXO : digitally-controlled crystal oscillator)에 의해 발생된 기준 주파수의 드리프트를 보상하기 위하여 제 1 보상 신호를 주파수 정정 모듈로부터 커패시터 어레이에 제공하는 단계로서, 상기 제 1 보상 신호는 상기 커패시터 어레이에서의 커패시터들을 스위칭함으로써 야기된 상기 기준 주파수의 중첩 또는 불연속을 조절하는, 상기 제 1 보상 신호를 주파수 정정 모듈로부터 커패시터 어레이에 제공하는 단계; 및
    상기 커패시터 어레이에서 상기 DCXO의 보상을 수행한 후에 상기 기준 주파수에서 남아 있는 상기 기준 주파수의 변동들을 조절하기 위하여, 제 2 보상 신호를 상기 주파수 정정 모듈로부터, 상기 DCXO로부터 기준 주파수 신호를 수신하는 결합된 위상-고정 루프(PLL)에 제공하는 단계를 포함하되,
    상기 제 1 보상 신호는 오프셋들을 조절하는 곡선에 기초하는, 방법.
12. 청구항 11에 있어서,
    상기 제 1 보상 신호는 제어 워드(control word)들을 디지털-아날로그 변환기에 제공하는, 방법.
13. 청구항 12에 있어서,
    상기 디지털-아날로그 변환기는 상기 커패시터 어레이의 커패시터들을 스위칭하는, 방법.
14. 삭제
15. 청구항 11 내지 청구항 13 중 어느 한 항에 있어서,
    상기 제 1 보상 신호는 상기 커패시터 어레이에서 초벌 조절(coarse adjustment)을 제공하기 위하여 커패시터들을 스위칭할 때에 오프셋들을 조절하는 곡선에 기초하는, 방법.

Images