TWI487301B - 使用數位控制石英振盪器與射頻相位鎖定迴圈之混和自動頻率控制設備及其方法 - Google Patents

使用數位控制石英振盪器與射頻相位鎖定迴圈之混和自動頻率控制設備及其方法 Download PDF

Info

Publication number
TWI487301B
TWI487301B TW102123246A TW102123246A TWI487301B TW I487301 B TWI487301 B TW I487301B TW 102123246 A TW102123246 A TW 102123246A TW 102123246 A TW102123246 A TW 102123246A TW I487301 B TWI487301 B TW I487301B
Authority
TW
Taiwan
Prior art keywords
signal
reference frequency
frequency
capacitor array
compensation
Prior art date
Application number
TW102123246A
Other languages
English (en)
Other versions
TW201415816A (zh
Inventor
Rami Mehio
Michael Buyanin
Masoud Kahrizi
Beer Cobus De
Original Assignee
Broadcom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Corp filed Critical Broadcom Corp
Publication of TW201415816A publication Critical patent/TW201415816A/zh
Application granted granted Critical
Publication of TWI487301B publication Critical patent/TWI487301B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/045—Modification of automatic frequency control sensitivity or linearising automatic frequency control operation; Modification of the working range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
    • H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

使用數位控制石英振盪器與射頻相位鎖定迴圈之混和自動頻率控制設備及其方法
本發明的實施方式涉及無線通訊，並且更具體而言，涉及用於無線移動裝置的時鐘和/或振盪器的頻率補償。
如今，眾所周知，各種無線通訊系統用於直接或通過網路在裝置之間提供通訊鏈路。這種通訊系統的範圍包括國家和/或國際蜂窩電話系統、網際網路、點對點家用系統以及其他系統。通訊系統通常根據一個或多個通訊標準或協議進行操作。例如，無線通訊系統可使用IEEE 802.11、BluetoothTM 、高級移動電話服務(AMPS)、數位AMPS、全球移動通訊系統(GSM)、碼分多址(CDMA)、本地多點分配系統(LMDS)、多通道多點分配系統(MMDS)等協議進行操作。
目前，在移動(例如，蜂窩)電話領域中，基於3GPP(第三代合作夥伴項目)技術的3G(第三代)移動電話使用演進的高速封包存取(HSPA+)，獲得較高的下載數據速率。HSPA+允許數據速率接近21Mbps，並且在一些類別中，可超過21Mbps。移動裝置具有朝著長期演進(LTE)技術和4G(第四代)技術前進的趨勢，以獲得更高的數據速率。
要參與無線通訊的每個無線移動通訊裝置(例如，移動電話)通常包括內置式無線電收發器(例如，發射器和接收器)，或者與相關的無線電收發器耦接。通常，收發器(或無線電)包括基頻處理級和射頻(RF)級。根據特定的無線通訊協議，基頻處理將 數據轉換成用於進行發送的基地信號，並且將基頻信號轉換成用於進行接收的數據。基頻處理級與射頻級(發射器部分和接收器部分)耦接，該射頻級在基頻信號和射頻信號之間提供轉換。射頻級可為在基頻和射頻之間直接轉換的直接轉換收發器或者可包括一個或多個中頻級。對於手持式裝置，在大部分或所有元件存在於該裝置中的情況下，該手持式裝置通常也包括一個或多個應用處理器，用於為該裝置執行各種應用。
手持式裝置(例如，移動電話)的無線電部分使用晶體振盪器，以參考頻率生成精確的時鐘信號。在一個實例中，晶體振盪器生成時鐘信號，以進一步生成本地振盪器輸出，用於在接收器和/或發射器中進行信號轉換。然而，頻率漂移在移動(例如，蜂窩)電話中引起大量問題，例如，載波頻率同步和時間同步。例如，晶體振盪器的頻率漂移可引起取樣時間變化，從而在正確的時間，未將數據取樣。錯誤的取樣可增大誤碼率(BER)並且減少系統的吞吐量。對於更高的數據速率應用(例如，HSPA+)，這種損害更明顯。為了避免輸出頻率的漂移，移動電話使用一些機構調節由晶體振盪器生成的參考頻率。在過去，由電壓控制的溫度補償的晶體振盪器(VC-TCXO)提供保持目標振盪頻率的功能。現在低成本的更小型電話聽筒在時鐘接口處使用具有全集成數位控制晶體振盪器(DCXO)的收發器。DCXO使用低成本的晶體和一系列電容器，調節參考頻率。
DCXO通常包含兩個電容器陣列。第一電容器陣列用於提供粗調，以補償由於工藝變化所引起的統計誤差。第二電容器陣列用於提供微細的調諧功能，以補償任何動態誤差(例如，溫度漂移)，推動或拉動衝擊。對於使用低數據速率的移動電話，某種程度的頻率漂移可接受。然而，對於數據速率更高的電話(例如，具有HSPA+功能或更高功能的電話)，甚至具有幾赫茲的參考頻率的漂移可具有很大的影響。難以在最大範圍的電容器陣列中實現幾Hz 的分辨率，並且在一些情況下，可由製造工藝的精確度限制這種實現。因此，這些限制和工藝變化可使DCXO的分辨率降低並且在DCXO的調諧曲線中引起較大的頻率間隙。如果移動電話以與該間隙交叉的頻率進行操作或者試圖以該頻率進行操作，那麼任何頻率間隙可引起該電話的信號丟失。
因此，需要一種參考元件，例如，DCXO，以補償動態和靜態誤差，以及連續地調節頻率，以防止發生頻率間隙，同時將總體的參考頻率誤差分辨率保持在幾赫茲的範圍內。
根據本發明的一個實施方式，提供了一種設備，包括：數位控制振盪器，用於生成參考頻率信號；本地振盪器，被耦接為接收該參考頻率信號並且基於該參考頻率信號提供輸出信號；以及頻率校正模組，耦接至該數位控制振盪器和該本地振盪器，用於將第一補償信號提供給該數位控制振盪器以通過調節該數位控制振盪器來補償該參考頻率信號的漂移，並且將第二補償信號提供給該本地振盪器，以調節在該數位控制振盪器中執行補償之後在該參考頻率信號中仍保持的參考頻率信號變化。
進一步地，該本地振盪器使用鎖相環生成該輸出信號。
進一步地，該本地振盪器將該輸出信號作為本地振盪信號提供給通訊裝置的射頻(RF)級。
進一步地，該本地振盪器將該輸出信號作為本地振盪信號提供給移動電話的射頻(RF)級。
進一步地，該本地振盪器將用於生成時鐘信號的該輸出信號提供給通訊裝置的數位級。
進一步地，該本地振盪器將用於生成時鐘信號的該輸出信號提供給移動電話的數位級。
進一步地，該第一補償信號被應用於電容器陣列，以調諧該數位控制振盪器。
進一步地，該第一補償信號和該第二補償信號被用於補償通過切換該電容器陣列所引起的該參考頻率信號的重疊或不連續。
根據本發明的又一實施方式，還提供了一種設備，包括：數位控制晶體振盪器(DCXO)，用於生成參考頻率信號；耦接至該數位控制晶體振盪器的電容器陣列，用於通過接通和斷開該電容器陣列的電容器來調節該參考頻率信號，以補償該參考頻率信號中的漂移；鎖相環(PLL)，被耦接為接收該參考頻率信號並且基於該參考頻率信號提供輸出信號；以及耦接至該數位控制晶體振盪器和該鎖相環的頻率校正模組，用於將第一補償信號提供給該電容器陣列，以通過選擇該電容器陣列的電容器來補償該參考頻率信號的漂移，其中，該第一補償信號還用於調節通過切換該電容器陣列中的電容器所引起的該參考頻率信號的重疊或不連續，該頻率校正模組還將第二補償信號提供給該鎖相環，以調節在該電容器陣列中對該數位控制晶體振盪器進行補償之後在該參考頻率信號中仍保持的該參考頻率信號變化。
進一步地，該鎖相環將該輸出信號作為本地振盪信號提供給通訊裝置的射頻(RF)接收器。
進一步地，該本地振盪器將用於生成時鐘信號的該輸出信號提供給通訊裝置的數位級。
進一步地，還包括基頻模組，用於為該通訊裝置提供基頻處理，其中，該頻率校正模組為該基頻模組的一部分。
進一步地，來自該鎖相環的該輸出信號還作為參考輸入被耦合至第二鎖相環，其中，該第二鎖相環用於將傳輸的本地振盪信號提供給該通訊裝置的射頻發射器。
進一步地，該通訊裝置為移動電話。
進一步地，該電容器陣列包括用於粗調和細調該數位控制晶體振盪器的粗調電容器陣列和細調電容器陣列。
進一步地，該第一補償信號調節當在該粗調電容器陣列和該 細調電容器陣列之間進行切換時的重疊或不連續。
根據本發明的又一實施方式，提供了一種方法，包括：將第一補償信號從頻率校正模組提供給電容器陣列，以通過選擇該電容器陣列的電容器來補償由數位控制晶體振盪器(DCXO)生成的參考頻率的漂移，其中，該第一補償信號還用於調節通過切換該電容器陣列中的電容器所引起的該參考頻率的重疊或不連續；以及將第二補償信號從該頻率校正模組提供給被耦接為從該數位控制晶體振盪器中接收參考信號的鎖相環(PLL)，以調節在該電容器陣列中對該數位控制晶體振盪器進行補償之後在該參考頻率中仍保持的參考頻率變化。
進一步地，該第一補償信號將控制字提供給切換該電容器陣列的電容器的數位類比轉換器。
進一步地，該第一補償信號基於用於調節在切換該電容器陣列中的電容器時的偏移的曲線。
進一步地，該第一補償信號基於用於調節在切換電容器以在該電容器陣列中提供粗調時的偏移的曲線。
100‧‧‧無線網路
101‧‧‧控制點或節點
102‧‧‧電話
103‧‧‧電話
104‧‧‧電話
105‧‧‧電話
106‧‧‧電話
200‧‧‧無線通訊裝置
201‧‧‧發射器(TX)
202‧‧‧接收器(RX)
203‧‧‧開關模組
204‧‧‧天線
205‧‧‧基頻模組
206‧‧‧儲存器
207‧‧‧振盪器
210‧‧‧AFC模組
211‧‧‧DCXO
212‧‧‧參考源
213‧‧‧CAP控制模組
215‧‧‧DCXO參考信號
216‧‧‧補償信號
217‧‧‧控制信號
218‧‧‧補償信號
220‧‧‧無線電
230‧‧‧應用模組
250‧‧‧粗電容器控制電路
251‧‧‧細電容器控制電路
252‧‧‧電容器陣列
253‧‧‧電容器陣列
301‧‧‧低噪音放大器(LNA)
302‧‧‧混合器
303‧‧‧增益放大器
304‧‧‧濾波器
305‧‧‧類比數位轉換器 (ADC)
306‧‧‧數位濾波器
310‧‧‧數位濾波器
312‧‧‧數位類比轉換器(DAC)
313‧‧‧濾波器
314‧‧‧混合器
315‧‧‧增益放大器
316‧‧‧放大器(PA)
320‧‧‧振盪器
321‧‧‧環路濾波器
322‧‧‧PFD
323‧‧‧1/N分隔器
324‧‧‧MMD單元
325‧‧‧PFD
326‧‧‧環路濾波器
327‧‧‧振盪器
328‧‧‧分隔器
330‧‧‧無線電數位模組
340‧‧‧信號
341‧‧‧環路濾波器
342‧‧‧PFD
344‧‧‧分頻器(或分隔器/倍增器)
345‧‧‧基頻數位模組
346‧‧‧補償信號
400‧‧‧示圖
401‧‧‧粗調的交叉點
410‧‧‧示圖
411‧‧‧點
420‧‧‧示圖
421‧‧‧轉變點
422‧‧‧點
423‧‧‧線
424‧‧‧線
425‧‧‧線
430‧‧‧示圖
431‧‧‧轉變點
432‧‧‧轉變點
433‧‧‧線
434‧‧‧線
435‧‧‧線
500‧‧‧曲線圖
510‧‧‧曲線
520‧‧‧曲線
圖1為網路的示圖，在該網路中具有多個移動電話，其中，在該網路中的一個或多個電話根據用於實踐本發明的一個實施方式進行操作；圖2為示出了包含DCXO的無線通訊裝置的硬件示意性框圖，其中，根據用於實踐本發明的一個實施方式進行操作的混合自動頻率控制被用於控制參考頻率的漂移；圖3A和圖3B示出了包含DCXO的無線通訊裝置的更詳細的硬件示意性框圖，其中，根據用於實踐本發明的一個實施方式進行操作的混合自動頻率控制被用於在數位和模擬域中控制參考頻率的漂移；圖4示出了用於為電容器陣列提供粗調和細調控制的電路示 意圖，該電容器陣列根據用於實踐本發明的一個實施方式由DCXO確定參考頻率； 圖5示出了通過電容器陣列的操作在DCXO產生參考頻率的正階梯頻率重疊的實例示圖；圖6示出了通過電容器陣列的操作在DCXO產生參考頻率的負階梯頻率不連續的實例示圖；圖7示出了根據用於實踐本發明的一個實施方式為參考頻率的負階梯頻率重疊提供混合頻率補償的實例示圖；圖8示出了根據用於實踐本發明的一個實施方式為參考頻率的負階梯頻率不連續提供混合頻率補償的實例示圖；圖9示出了根據用於實踐本發明的一個實施方式在DCXO處為負階梯頻率不連續提供的實例頻率補償；圖10示出了根據用於實踐本發明的一個實施方式在RF PLL處為負階梯頻率不連續提供的實例頻率補償；以及圖11示出了根據用於實踐本發明的一個實施方式使在DCXO和RF PLL處提供的頻率補償組合時所獲得的實例結果。
可在各種無線通訊裝置中實踐本發明的實施方式，這些無線通訊裝置在無線環境或網路中進行操作。在本文中所描述的實例屬於作為移動電話進行操作的裝置。然而，本發明的實踐不需要僅僅限於電話，並且可適合於其他無線通訊裝置。同樣，用於生成參考頻率的特定裝置為數位控制(或數位補償)的晶體振盪器(DCXO)。然而，本發明也適用於使用生成參考頻率的開關電路或元件的其他振盪器。而且，在本文中補償和使用射頻(RF)鎖相環(PLL)，以生成本地振盪器信號，該頻率基於DCXO的參考頻率。然而，本發明的其他實施方式可使用各種其他電路，生成本地振盪，用於進行射頻信號轉換。
圖1示出了無線網路100，該無線網路可為任何類型的無線網 路。在一個實施方式中，網路100為移動電話網路，該移動電話網路使用3G或4G LTE進行操作，以與多個裝置102-106進行通訊。裝置102-106為移動電話，通常稱為蜂窩電話、智能電話等。然而，裝置102-106可為電話以外的裝置，例如，使用網路100進行通訊的平板電腦或手持式多媒體裝置。控制點或節點101與電話102-106進行通訊。節點101通常稱為Node B(NB)或演進的Node B(eNodeB或eNB)。然而，其他節點和控制點可用於其他網路中。在一個實例中，網路100為具有HSPA+功能的3G網路，其中，通過接近21Mbps的更高的數據速率將數據下載到裝置102-106中。在其他情況下，網路100可具有高於21Mbps的數據速率。作為一個實例，網路100可為4G LTE網路。一個或多個裝置102-106包括本發明的混合補償技術，用於提供參考頻率的最小漂移。要注意的是，雖然在圖1中僅僅示出了5個電話，但是其他網路可具有在該網路中操作的更少或更多的電話。
圖2為示出包括無線電220和應用模組230的無線通訊裝置200的一部分的示意性框圖。無線電220包括發射器(TX)201、接收器(RX)202、本地振盪器(LO)207以及基頻模組205。基頻模組205包括處理器，用於提供基頻處理操作。在一些實施方式中，基頻模組205作為或包括數位信號處理器(DSP)。基頻模組205通常與主機單元、應用處理器或由用戶為裝置和/或界面提供操作處理的其他單元耦接。
在圖2的實例中，應用模組230在一個實例中可為應用處理器或者在另一個實例中可為主機單元。例如，在計算裝置中，應用模組(或主機)230可表示計算機的計算部分，而無線電220用於提供無線電元件，用於進行射頻(RF)發射和接收。同樣，對於手持式裝置，應用模組230可表示手持式裝置的應用部分，而無線電220用於與Node B或某種其他裝置進行射頻通訊。在移動電話中，應用模組230包括一個或多個處理器，用於為移動電 話提供各種應用程序，而無線電220提供射頻通訊，用於與Node B進行通訊。而且，無線電220以及應用模組230可包含在一個或多個集成電路中。
儲存器206被示出為耦接至基頻模組205，該儲存器206可用於儲存數據以及在基頻模組205上進行操作的程序指令。各種儲存器裝置可用作儲存器206。在一個實施方式中，儲存器206可儲存值或與下述混合頻率補償技術相關的表格。要注意的是，儲存器206可位於裝置200內的任何地方，並且在一個實例中，該儲存器也可為基頻模組205和/或應用模組230的一部分。
發射器201和接收器202通過發送/接收(T/R)開關模組203與天線(或天線組件)204耦接。發射器201和接收器202可由雙工器耦接至天線。要注意的是，T/R開關模組可包括開關、功率組合器、功分器、雙工器、數位處理電路以及其他裝置。在一些情況下，未使用T/R開關模組。T/R開關模組203根據操作模式在發射器和接收器之間轉換天線。在其他實施方式中，單獨的天線可分別用於發射器201和接收器202。而且，在其他實施方式中，多個天線或天線陣列可供裝置200使用，以提供天線分集或多輸入和/或多輸出(例如，MIMO)功能。
用於從應用模組230中進行傳輸的出站數據與基頻模組205耦合，被轉換成基頻信號，然後，與發射器201耦合。發射器201將基頻信號轉換成出站射頻(RF)信號，用於通過天線204進行傳輸。發射器201可使用各種上轉換或調製技術中的一個，將出站基頻信號轉換成出站射頻信號。通常，轉換工藝取決於正在使用的特定通訊標準或協議，例如，3G或LTE。
入站射頻信號通過相似的方式由天線組件204接收並且與接收器202耦合。然後，接收器202將入站射頻信號轉換成入站基頻信號，然後，這些入站基頻信號與基頻模組205耦合。接收器202可使用各種下轉換或解調制技術中的一個，將入站射頻信號轉 換成入站基頻信號。入站基頻信號由基頻模組205處理並且將入站數據從基頻模組205中輸出到應用模組230。通常，基頻模組205通過使用用於發送和接收的一個或多個通訊協議(例如，3G或LTE)而進行操作。
LO 207提供本地振盪信號，以由發射器201用於進行上轉換並且由接收器202用於進行下轉換。在一些實施方式中，單獨的LO可用於發射器201和接收器202。雖然可使用各種LO電路，但是在一些實施方式中，PLL用於鎖定LO，以根據所選擇的通道頻率輸出頻率穩定的信號。在用於實踐本發明的一個實施方式中，LO 207使用PLL。如下所述，在一個實施方式中，使用DCXO以將參考頻率提供給LO 207。
無線電220還包括DCXO 211、粗細電容器控制(CAP控制)模組213以及AFC(自動頻率控制或補償)模組210。在所示出的實施方式中，AFC模組210被示出為基頻模組205的一部分，但是在其他實施方式中，AFC校正模組210可位於其他地方。DCXO 211通常耦接至晶體(X’TAL)參考源212，該晶體參考源以固定的頻率提供穩定的參考信號。如在本文中所描述的，AFC校正模組210為CAP控制模組213提供補償的控制信號(無論是控制字還是信號)216，以根據DAC值為DCXO 211提供控制信號217，用於選擇適當的電容器，以調諧DCXO 211。在典型的DCXO操作中，在DCXO 211內的電容器用於DCXO 211的諧振電路中，從而所選擇的電容值調節發送給LO 207的DCXO參考信號215的頻率。因此，在基頻模組205確定用於在網路(例如，圖1的網路100)內進行通訊的通道頻率時，基頻模組205選擇操作的通道頻率。如下面所描述的，通過將補償信號216發送給CAP控制模組213並且將補償信號218發送給LO 207，AFC校正模組210提供以穩定的參考頻率操作無線電的補償。在一些實施方式中，這兩個補償信號216、218可為相同的信號。在其他實施方式 中，這兩個信號216、218可為不同的信號。混合AFC技術應用這兩個補償，在DCXO處以及在RF PLL處各應用一個，以根據用於實踐本發明的一個實施方式補償參考信號漂移。
圖3A和圖3B(在後文中簡稱為圖3)示出了圖2的用於無線電220的更詳細的等效電路，其中，在圖3B中示出了基頻模組205，並且在圖3A中示出了射頻部分(通常稱為收發器或射頻前端)。在圖3中，接收器202的接收鏈路由低噪音放大器(LNA)301、混合器302、可變增益放大器303、濾波器304、類比數位轉換器(ADC)305以及數位濾波器306表示，在該輸出處，RX數據與基頻模組(或基頻處理器)205耦合。發射器201的發送鏈路由數位濾波器310(其從基頻模組205中接收數據)、數位類比轉換器(DAC)312、濾波器313、混合器314、可變增益放大器315以及功率放大器(PA)316表示。PA 316的輸出通過用於2G的低通濾波器或者在3G和LTE的情況下通過雙工器與開關203耦合。
LO 207由兩個PLL環路組成，一個環路用於接收器，一個環路用於發射器。接收器PLL由在接收器PLL電路的反饋環路中的鑒頻鑒相器(PFD)322、環路濾波器321、振盪器320(其作為接收器本地振盪器進行操作)以及1/N分隔器323組成。DCXO參考信號215與PFD 322耦合。除了使輸出作為反饋與分隔器323耦合以外，振盪器320的輸出還與混合器320耦合，用於以所選擇的通道頻率進行射頻轉換。振盪器323的輸出還與倍增器/分隔器(MMD)單元324耦合。
發射器PLL由在其反饋環路中的PFD 325、環路濾波器326、振盪器327(其作為發射器本地振盪器進行操作)以及1/N分隔器328組成。在該實施方式中，振盪器320的輸出與MMD單元324耦接，以將接收器的LO信號作為到PFD 325的輸入進行頻率分割。振盪器327的輸出與發射器混合器314耦接，並且回饋到分隔器328中。
要注意的是，發射器PLL頻率的參考由接收器振盪器320的輸出確定。在其他實施方式中，發射器PLL可為單獨的電路或者其參考由DCXO參考信號215設置。然而，這需要單獨補償RX和TX PLL。圖3的所示出的實施方式允許DCXO參考信號215在RX PLL上進行操作，並且RX PLL的經補償的輸出用作TX PLL的參考。因此，在RF PLL級中，RX和TX PLL僅僅需要一個補償。
為DCXO 211提供的補償以及為RF PLL提供的補償在圖3中由粗線(補償信號216、218)示出並且根據以下示圖進行描述。要理解的是，在本技術領域中，眾所周知典型的PLL電路的操作。
基頻模組205也使用PLL級，控制數位時鐘。數位PLL由在反饋環路中的PFD 342(其也接收DCXO參考信號)、環路濾波器341、振盪器340以及1/N分隔器343組成。振盪器340的輸出與分頻器(或分隔器/倍增器)344耦合，以生成用於基頻數位模組(例如，電路)345的數位時鐘，並且生成用於無線電數位模組330的數位時鐘。AFC校正模組210(在該實施方式中，示出為作為基頻模組205的一部分而存在)為數位PLL提供補償信號346(粗線)。
圖4示出了用於CAP控制模組213和DCXO 211的更詳細的示圖。如圖所示，DCXO 211包括用於提供DCXO 211的粗調的電容器陣列(示出為可變電容器)252以及用於提供DCXO 211的細調的電容器陣列253(也示出為可變電容器)。粗電容器控制電路250控制用於陣列252的電容值的選擇，並且細電容器控制電路251控制用於陣列253的電容值的選擇。在一個實施方式中，從AFC校正模組210中發送AFC校正控制字，作為補償信號216。通過選擇調節DCXO 211的輸出頻率的電容值，電容器控制電路控制DCXO 211的頻率輸出。在一個實施方式中，接通和斷開在粗陣列252中的電容器和在細陣列253中的電容器，以調節DCXO 211的頻率。
通常，通過首先設置粗值，這兩個電容器陣列252、253做出回應，並且接通(或斷開)細陣列的電容器，用於增大細微的變化。然而，在細調調整自然地進行時，重新設置細調電容器，並且進行下一個粗調。這與通過最低有效位等級(細調)使位變化增大具有相同的意義，直到重新設置位，並且最高有效位(粗調)增大，用於開始進行該序列最低有效位(lsb)調節。實際上，在一個實施方式中，AFC校正模組210的控制字用於在粗電容器控制250和細電容器控制251中為DAC設置DAC值。DAC用於在這兩個陣列252、253中接通和斷開多個電容器。
圖5示出了在切換DCXO 211的電容器期間發生這種粗調時的情況。示圖400示出了設置頻率的參考時鐘對DCXO DAC值的一部分。將這個參考頻率示出為方差(用百萬分率(或ppm)表示，遠離參考系統時鐘)。例如，在一個實施方式中，晶體參考頻率(SYSCLK)為26MHz，並且由於靜態和/或動態條件的變化，從而DCXO參考頻率偏離26MHz時，電容器陣列252、253改變頻率。在進行粗調的交叉點401(記為0x00 lsb交叉)處，頻率輸出發生明顯變化。這通常是因為在結束一系列細調並且接通下一個粗調的接合點處，未進行理想的配合。這種突然轉變可採取正階梯(如圖5中所示)或者可採取負階梯，如在圖6中的示圖410的轉變點411處所示。
儘管示圖400的轉變很突然，但是正階梯為頻率重疊，這表示穿過點401的曲線部分重複在點401之前實現的某個頻率。因此，由於不止一個DAC值可表示相同的頻率，所以一些頻率重複，並且可引起難以進行參考頻率調節。然而，由於在點411處具有頻率不連續，所以示圖410的負階梯可引起頻率丟失。如果所選擇的參考頻率調節位於轉變點411處或附近，則在點411處的這種頻率不連續可促使電話增大其誤碼率(BER)或塊錯誤率 (BLER)，缺少一些通道或者在操作期間丟失這些通道。重疊和不連續狀態也可影響取樣，如在背景技術部分中所述。
要注意的是，可為DCXO確定在DAC值和參考頻率的調節之間的關係。在包含DCXO的集成電路上進行診斷時，這可在製造的層面上進行。隨後也可進行測試或評估。無論如何，通過測試和分析，可為特定的DCXO研究頻率響應曲線。因此，可獲得響應曲線，例如，在圖5和6中所示的響應曲線，以確定穿過不同的DAC值的參考頻率變化。
為了解釋上述電容器切換所引起的頻率重疊和不連續，本發明的一個實施方式補償發送給DCXO 211並且由DCXO 211使用的DAC值。圖7示出了用於為重疊情況提供DCXO補償的示圖420，並且圖8示出了用於為不連續情況提供PLL補償的示圖430。頻率調節與在圖7和圖8中的AFC調諧代碼相關，該調諧代碼與上述DAC值對應。即，提供編碼的控制字由AFC校正模組210生成。
在圖7中，示圖420示出了在0x00 lsb交叉處的兩個轉變點421和422。要注意的是，根據所使用的電容器陣列的性質，DCXO響應曲線可具有更多的這種轉變點。在具有重疊的每個轉變點(例如，點421、422)處，選擇大約位於重疊部分上的中間的位置。這在每個轉變中進行。繪製連接中間位置的線，由線423、424、425例證。通常，這些線與響應曲線相交，從而在每個線段中(在轉變點之間)具有負偏移部分和正偏移部分。與原始DCXO曲線相比，所產生的這序列線路423、424、425提供穿過DAC值的更具線性的轉變。因此，然後，DAC值與DCXO頻率相關，從而如果DCXO示出了重疊狀態，那麼DCXO響應曲線現在循著分割線423、424、425。
同樣，示圖430示出了在0x00 lsb交叉處的兩個轉變點431和432。要注意的是，根據所使用的電容器陣列的性質，DCXO響 應曲線可具有更多的這種轉變點。在具有不連續的每個轉變點(例如，點431、432)處，選擇大約位於不連續部分上的中間的位置。這在每個轉變中進行。繪製連接中間位置的線路，由線路433、434、435例證。通常，這些線路與響應曲線相交，從而在每個線段中(在轉變點之間)具有負偏移部分和正偏移部分。與原始DCXO曲線相比，所產生的這序列線路433、434、435提供穿過DAC值的更具線性的轉變。因此，然後，DAC值與DCXO頻率相關，從而如果DCXO示出了不連續狀態，那麼DCXO響應曲線現在循著分割線433、434、435。
要注意的是，在測試期間，可分析在其上具有DCXO的特定集成電路，以確定該集成電路是否示出了重疊狀態、不連續狀態還是這兩者的組合。然後，通過確定在重疊和/或不連續位置之間的曲線線段具有偏移，可確定更平滑的曲線。然後，可通過相應的偏移值調節原始DAC值，並且將其儲存，作為經補償的值，用於選擇電容器，以調節DCXO參考信號輸出。
因此，圖9示出了經補償的DCXO頻率響應，該響應比沒有補償的響應更平滑(例如，圖5和圖6)。然而，由於通常不能在這種精細的程度上控制電容器，以在轉變點處移除所有偏移，所以依然具有一些重疊或不連續。曲線圖500示出了經補償的DCXO的殘餘不連續。
為了進一步補償這種殘餘重疊或不連續，應用第二補償，但是這次，該補償用於RF PLL中。如圖3中所示，將該第二補償提供給在RX PLL環路中的分隔器323。調節被應用為在PLL反饋環路中改變分隔器值，從而提供PLL補償。一旦如在圖9的實例中所示，確定DCXO補償的響應(例如，再次通過測試)，那麼就為曲線500的轉變點，調節PLL反饋。該PLL補償在圖10中示出為曲線510。在這兩個曲線500、510相結合時，最終結果在圖11中示出為曲線520。要注意的是，基本上移除或者至少明顯地 減少任何重疊或不連續。現在，在DAC值和DCXO頻率之間具有更平穩的一對一關係。
這個經補償的相關性儲存在例如儲存器206內，並且由AFC校正模組210提供，以隨著條件的變化，補償參考頻率的漂移。由於在相同的源極(例如，AFC校正模組)處生成這兩個補償信號，所以在這兩個補償信號之間沒有誤差。而且，相同的技術可適用於數位PLL，其中，DCXO補償的信號與PFD 342耦合，並且由信號340提供數位PLL補償。
因此，描述了補償DCXO和PLL(射頻和/或數位)的混合技術，其中，可在未補償的DCXO上更可靠平穩地進行參考頻率的調節，以調節參考頻率的漂移。該技術為混合式，這是因為一種補償用於調諧DCXO，而第二補償調節使用DCXO的參考頻率的PLL。通過所描述的混合設置，對基頻或RF PLL的要求非常寬鬆，這是因為所覆蓋的頻率範圍可由最大可能的正/負重疊或不連續限制。因此，在某些情況下，與可固定DCXO的自由運行的晶體振盪器相比，混合設置的實現可簡單地多，同時提供低至幾赫茲或者甚至低至1赫茲的分辨率。
而且，儘管根據移動電話了描述本公開，但是本發明的實施方式可容易地在其他裝置(包括其他無線通訊裝置)中實現。
上面已經借助於闡述某些功能的性能的功能性構件，描述了本發明的實施方式。為了便於描述，已經任意地限定了這些功能性構件的界限。只要適當地執行所述某些功能，就可限定可選的界限。本領域的技術人員也會認識到，如圖所示，或通過離散元件、專用集成電路、執行適當的軟件的處理器等或其任意組合，可實現功能性構件以及在本文中的其他闡述性方塊、模組和元件。
本文中也可使用的術語“處理模組”、“處理電路”、和/或“處理單元”，可為一個處理裝置或多個處理裝置。這種處理裝置可為微處理器、微控制器、數位信號處理器、微計算機、中央 處理單元、現場可編程門陣列、可編程邏輯裝置、狀態機、邏輯電路、模擬電路、數位電路、和/或根據電路的硬編碼和/或操作指令操縱(模擬或數位)信號的任何裝置。處理模組、模組、處理電路和/或處理單元可為或可進一步包括儲存器和/或集成儲存器部件，其可為單個儲存器裝置、多個儲存器裝置、和/或另一個處理模組、模組、處理電路和/或處理單元的嵌入式電路。這種儲存器裝置可為只讀儲存器、隨機存取儲存器、易失性儲存器、非易失性儲存器、靜態儲存器、動態儲存器、閃速儲存器、高速儲存器、和/或儲存數位信息的
200‧‧‧無線通訊裝置
201‧‧‧發射器(TX)
202‧‧‧接收器(RX)
203‧‧‧開關模組
204‧‧‧天線
205‧‧‧基頻模組
206‧‧‧儲存器
207‧‧‧振盪器
210‧‧‧AFC模組
211‧‧‧DCXO
212‧‧‧參考源
213‧‧‧CAP控制模組
215‧‧‧DCXO參考信號
216‧‧‧補償信號
217‧‧‧控制信號
218‧‧‧補償信號
220‧‧‧無線電
230‧‧‧應用模組

Claims (10)

  1. 一種自動頻率控制設備，包括：數位控制晶體振盪器，用於生成參考頻率信號，且包括電容器陣列，用於通過接通和斷開所述電容器陣列的電容器來調節所述參考頻率信號，以補償所述參考頻率信號中的漂移；本地振盪器，被耦接為接收所述參考頻率信號並且基於所述參考頻率信號提供輸出信號；以及頻率校正模組，耦接至所述數位控制晶體振盪器和所述本地振盪器，用於將第一補償信號提供給所述電容器陣列，並且將第二補償信號提供給所述本地振盪器，以調節在所述數位控制晶體振盪器中執行補償之後在所述參考頻率信號中仍保持的參考頻率信號變化。
  2. 根據申請專利範圍第1項所述的設備，其中，所述本地振盪器使用鎖相環生成所述輸出信號。
  3. 根據申請專利範圍第2項所述的設備，其中，所述本地振盪器將所述輸出信號作為本地振盪信號提供給通訊裝置的射頻(RF)級。
  4. 根據申請專利範圍第2項所述的設備，其中，所述本地振盪器將所述輸出信號作為本地振盪信號提供給移動電話的射頻(RF)級。
  5. 根據申請專利範圍第2項所述的設備，其中，所述本地振盪器將用於生成時鐘信號的所述輸出信號提供給通訊裝置的數位級。
  6. 根據申請專利範圍第2項所述的設備，其中，所述本地振盪器將用於生成時鐘信號的所述輸出信號提供給移動電話的數位級。
  7. 根據申請專利範圍第1項所述的設備，其中，所述第一補償信號被應用於電容器陣列，以調諧所述數位控制晶體振盪器。
  8. 根據申請專利範圍第7項所述的設備，其中，所述第一補償信號和所述第二補償信號被用於補償通過切換所述電容器陣列所引起的所述參考頻率信號的重疊或不連續。
  9. 一種自動頻率控制設備，包括：數位控制晶體振盪器(DCXO)，用於生成參考頻率信號；耦接至所述數位控制晶體振盪器的電容器陣列，用於通過接通和斷開所述電容器陣列的電容器來調節所述參考頻率信號，以補償所述參考頻率信號中的漂移；鎖相環(PLL)，被耦接為接收所述參考頻率信號並且基於所述參考頻率信號提供輸出信號；以及耦接至所述數位控制晶體振盪器和所述鎖相環的頻率校正模組，用於將第一補償信號提供給所述電容器陣列，以通過選擇所述電容器陣列的電容器來補償所述參考頻率信號的漂移，其中，所述第一補償信號還用於調節通過切換所述電容器陣列中的電容器所引起的所述參考頻率信號的重疊或不連續，所述頻率校正模組還將第二補償信號提供給所述鎖相環，以調節在所述電容器陣列中對所述數位控制晶體振盪器進行補償之後在所述參考頻率信號中仍保持的所述參考頻率信號變化。
  10. 一種自動頻率控制方法，包括：將第一補償信號從頻率校正模組提供給電容器陣列，以通過選擇所述電容器陣列的電容器來補償由數位控制晶體振盪器(DCXO)生成的參考頻率的漂移，其中，所述第一補償信號還用於調節通過切換所述電容器陣列中的電容器所引起的所述參考頻率的重疊或不連續；以及將第二補償信號從所述頻率校正模組提供給被耦接為從所述數位控制晶體振盪器中接收參考信號的鎖相環(PLL)，以調節在所述電容器陣列中對所述數位控制晶體振盪器進行補償之後在所述參考頻率中仍保持的參考頻率變化。
TW102123246A 2012-09-28 2013-06-28 使用數位控制石英振盪器與射頻相位鎖定迴圈之混和自動頻率控制設備及其方法 TWI487301B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/631,421 US8873682B2 (en) 2012-09-28 2012-09-28 Hybrid AFC using DCXO and RF PLL

Publications (2)

Publication Number Publication Date
TW201415816A TW201415816A (zh) 2014-04-16
TWI487301B true TWI487301B (zh) 2015-06-01

Family

ID=48700246

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102123246A TWI487301B (zh) 2012-09-28 2013-06-28 使用數位控制石英振盪器與射頻相位鎖定迴圈之混和自動頻率控制設備及其方法

Country Status (5)

Country Link
US (1) US8873682B2 (zh)
EP (1) EP2713510B1 (zh)
KR (1) KR101502609B1 (zh)
CN (1) CN103716044B (zh)
TW (1) TWI487301B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104270162B (zh) * 2014-10-09 2016-04-20 苏州经贸职业技术学院 提高GSM接收系统对26MHz谐波抗干扰能力的方法
US9584175B2 (en) * 2014-12-16 2017-02-28 Nxp Usa, Inc. Radio frequency transceiver loopback testing
CN105490701B (zh) * 2016-01-13 2018-07-10 南京新联电能云服务有限公司 用于能效管理的无线传输模块
EP3217555A1 (en) 2016-03-07 2017-09-13 Nxp B.V. Data conversion
KR20180131855A (ko) * 2017-06-01 2018-12-11 삼성전자주식회사 전자 장치 및 전자 장치에서 dcxo 제어 방법
US11171625B1 (en) * 2017-07-14 2021-11-09 Verily Life Sciences Llc Increasing yield and operating temperature range of transmitters
KR20210022355A (ko) 2019-08-20 2021-03-03 삼성전자주식회사 반도체 장치 및 반도체 장치의 신호 진폭 조절 방법
KR102554868B1 (ko) * 2021-04-09 2023-07-12 주식회사 포인투테크놀로지 광대역 rf 통신을 구현하기 위한 시스템 및 방법
WO2023149654A1 (ko) * 2022-02-03 2023-08-10 삼성전자 주식회사 기지국을 검색하는 전자 장치 및 전자 장치의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070054629A1 (en) * 1998-05-29 2007-03-08 Silicon Laboratories Inc. Partitioning of radio-frequency apparatus
US20100075620A1 (en) * 2008-09-22 2010-03-25 Karthik Subburaj Nonlinearity calibration scheme for a frequency modulation transmitter
US20100073054A1 (en) * 2008-09-19 2010-03-25 Altera Corporation Techniques For Digital Loop Filters
US20120068742A1 (en) * 2010-09-20 2012-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for efficient time slicing

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327463B1 (en) 1998-05-29 2001-12-04 Silicon Laboratories, Inc. Method and apparatus for generating a variable capacitance for synthesizing high-frequency signals for wireless communications
US7242912B2 (en) * 1998-05-29 2007-07-10 Silicon Laboratories Inc. Partitioning of radio-frequency apparatus
US7133647B2 (en) * 2002-09-23 2006-11-07 Ericsson Inc. Chiprate correction in digital transceivers
US7058378B2 (en) * 2003-11-18 2006-06-06 Interdigital Technology Corporation Method and apparatus for automatic frequency correction of a local oscilator with an error signal derived from an angle value of the conjugate product and sum of block correlator outputs
KR100592902B1 (ko) * 2003-12-27 2006-06-23 한국전자통신연구원 적응형 주파수 제어 장치 및 그 방법
US7593482B2 (en) * 2004-09-30 2009-09-22 St-Ericsson Sa Wireless communication system with hardware-based frequency burst detection
US7148760B2 (en) * 2004-12-30 2006-12-12 Nokia Corporation VCO gain tuning using voltage measurements and frequency iteration
KR100839486B1 (ko) * 2005-03-07 2008-06-19 삼성전자주식회사 듀얼 모드 튜닝 디지털 제어 크리스탈 발진기 및 그 동작방법
US8045669B2 (en) * 2007-11-29 2011-10-25 Qualcomm Incorporated Digital phase-locked loop operating based on fractional input and output phases
US8259876B2 (en) * 2008-03-21 2012-09-04 Skyworks Solutions, Inc. System and method for tuning a radio receiver
TWI357216B (en) * 2008-04-09 2012-01-21 Mstar Semiconductor Inc Frequency adjusting apparatus and adjusting method
US8559969B2 (en) * 2008-09-15 2013-10-15 Intel Mobile Communications GmbH Method and system for sharing a clock reference signal within an integrated mobile device
US8198944B2 (en) * 2008-10-28 2012-06-12 Qualcomm Incorporated Digitally controlled oscillator with improved digital frequency calibration
US8774333B2 (en) * 2010-10-31 2014-07-08 Mediatek Inc. Signal processing apparatus and related method for generating target estimated signal of specific signal component in input signal
US8461885B2 (en) * 2011-06-08 2013-06-11 Analog Devices, Inc. Hybrid digital-analog phase locked loops
US8594251B2 (en) * 2011-06-22 2013-11-26 Broadcom Corporation Long-term drift mitigation for radio frequency receivers utilizing a free-running crystal
US8519801B2 (en) * 2011-08-15 2013-08-27 Mediatek Singapore Pte. Ltd. Digitally controlled oscillator
US8643444B2 (en) * 2012-06-04 2014-02-04 Broadcom Corporation Common reference crystal systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070054629A1 (en) * 1998-05-29 2007-03-08 Silicon Laboratories Inc. Partitioning of radio-frequency apparatus
US20100073054A1 (en) * 2008-09-19 2010-03-25 Altera Corporation Techniques For Digital Loop Filters
US20100075620A1 (en) * 2008-09-22 2010-03-25 Karthik Subburaj Nonlinearity calibration scheme for a frequency modulation transmitter
US20120068742A1 (en) * 2010-09-20 2012-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for efficient time slicing

Also Published As

Publication number Publication date
TW201415816A (zh) 2014-04-16
CN103716044B (zh) 2016-12-28
US8873682B2 (en) 2014-10-28
US20140091842A1 (en) 2014-04-03
CN103716044A (zh) 2014-04-09
EP2713510A1 (en) 2014-04-02
KR101502609B1 (ko) 2015-03-24
EP2713510B1 (en) 2017-12-27
KR20140042643A (ko) 2014-04-07

Similar Documents

Publication Publication Date Title
TWI487301B (zh) 使用數位控制石英振盪器與射頻相位鎖定迴圈之混和自動頻率控制設備及其方法
US10659065B2 (en) Apparatus and methods for phase synchronization of phase-locked loops
US7672645B2 (en) Programmable transmitter architecture for non-constant and constant envelope modulation
JP4826968B2 (ja) 適合性の基準周波数補正による同期方式
US11606096B2 (en) Power supply for voltage controlled oscillators with automatic gain control
US6564039B1 (en) Frequency generation circuit and method of operating a tranceiver
US7170965B2 (en) Low noise divider module for use in a phase locked loop and other applications
US7616069B2 (en) Method and system for fast PLL close-loop settling after open-loop VCO calibration
US8860513B1 (en) Injection-locked oscillator apparatus and method
TWI654846B (zh) 具有雙相鎖迴路之時脈產生電路
US7639088B2 (en) Phase-locked loop start-up techniques
US20080212658A1 (en) Method and system for communication of signals using a direct digital frequency synthesizer (ddfs)
US20120326795A1 (en) Vco calibration scheme
US9503107B1 (en) Closed loop bank selection for temperature compensation in wireless systems
US6801092B1 (en) Phase locked loop that avoids false locking
US7376396B2 (en) Ratiometric transmit path architecture for communication systems
US7825738B2 (en) Method and system for implementing a low power, high performance fractional-N PLL
US10958279B1 (en) Partitioned digital-to-analog converter system
WO2005122407A1 (en) Synchronization scheme with coupled frequency dividers
JP2007538418A (ja) 通信システム
KR20060087747A (ko) 다중 경로 수신기에서 자동 주파수 제어 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees