JP2010045443A - 搬送波生成回路 - Google Patents
搬送波生成回路 Download PDFInfo
- Publication number
- JP2010045443A JP2010045443A JP2008206187A JP2008206187A JP2010045443A JP 2010045443 A JP2010045443 A JP 2010045443A JP 2008206187 A JP2008206187 A JP 2008206187A JP 2008206187 A JP2008206187 A JP 2008206187A JP 2010045443 A JP2010045443 A JP 2010045443A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- setting
- carrier wave
- dds
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】広帯域にわたって周波数成分の劣化がない搬送波を生成する搬送波生成回路を提供する。
【解決手段】指定された搬送波の周波数に応じて設定を変更する機能を設け、スプリアスが発生しない設定値に切り替える。
【選択図】図1
【解決手段】指定された搬送波の周波数に応じて設定を変更する機能を設け、スプリアスが発生しない設定値に切り替える。
【選択図】図1
Description
本発明は、通信に用いる搬送波を生成する搬送波生成回路に関する。
従来、一般的な通信方式として、一定周波数の搬送波を映像、音、データの情報に応じて変調して得られた変調波を送信し、受信した変調波を復調する方式が用いられている。この搬送波による通信方式は、情報を効率的に送受信することができ、また、周波数分割多重等の技術によって多くの情報を送受信することができるため、広く利用されている。
また、ダイレクト・デジタル・シンセサイザ(以下、DDSという)を用いて所望の周波数の正弦波信号を生成する周波数シンセサイザが知られているが、このDDSが生成した正弦波信号には、所望の周波数帯域以外に不要な周波数成分である不要波(以下、スプリアスという)が含まれていることが知られている。
このスプリアスを除去するため、特許文献1では、DDSの出力側に狭帯域の帯域通過フィルタを設け、この帯域通過フィルタの特性をDDSの出力周波数に同調させて変化させることにより、DDSの出力周波数近傍のスプリアスを抑圧する方法が開示されている。また、特許文献1では、DDSに入力するクロックを切り替えることにより、スプリアスの周波数が帯域通過フィルタの通過帯域外にのみ存在するように調整することが開示されている。
特開2002−141797号公報
このスプリアスを除去するため、特許文献1では、DDSの出力側に狭帯域の帯域通過フィルタを設け、この帯域通過フィルタの特性をDDSの出力周波数に同調させて変化させることにより、DDSの出力周波数近傍のスプリアスを抑圧する方法が開示されている。また、特許文献1では、DDSに入力するクロックを切り替えることにより、スプリアスの周波数が帯域通過フィルタの通過帯域外にのみ存在するように調整することが開示されている。
しかしながら、従来のDDSによって生成した周波数の正弦波信号を搬送波として使用した場合、上述したスプリアスが通信時の周波数成分を劣化させてしまうことによって、通信品質が低下してしまう。
また、特許文献1に開示されたスプリアスの抑圧方法は、通信に使用する周波数帯域が狭いシステムにおいては、狭帯域の帯域通過フィルタを用いて信号の周波数帯域を制限することができるため有効であるが、例えば、衛星通信システムのように通信に使用する周波数帯域が広いシステムにおいては、帯域通過フィルタの通過周波数帯域を広く設定する必要があるため、所望の周波数帯域でスプリアスを抑圧することは困難であるという問題がある。
また、特許文献1に開示されたスプリアスの抑圧方法は、通信に使用する周波数帯域が狭いシステムにおいては、狭帯域の帯域通過フィルタを用いて信号の周波数帯域を制限することができるため有効であるが、例えば、衛星通信システムのように通信に使用する周波数帯域が広いシステムにおいては、帯域通過フィルタの通過周波数帯域を広く設定する必要があるため、所望の周波数帯域でスプリアスを抑圧することは困難であるという問題がある。
本発明は、上記の課題認識に基づいてなされたものであり、広帯域にわたってスプリアス特性が改善された搬送波を生成する搬送波生成回路を提供することを目的としている。
上記の課題を解決するため、本発明の搬送波生成回路は、通信に用いる搬送波を生成する搬送波生成回路において、所定の周波数の信号を出力する周波数出力手段と、前記周波数出力手段が出力する周波数の信号に基づいて位相同期信号を生成し搬送波として出力する位相同期信号発生手段と、前記搬送波の周波数に応じて、前記周波数出力手段が出力する信号の周波数と、前記位相同期信号発生手段が位相同期信号を生成する際に用いる分周比とを設定する設定手段と、を備えることを特徴とする。
また、本発明の搬送波生成回路は、前記周波数出力手段が出力する信号の周波数を設定する周波数設定データと、前記位相同期信号発生手段が位相同期信号を生成する際に用いる分周比を設定する分周比設定データとを記憶する設定データ記憶手段を備え、前記設定手段は、前記搬送波の周波数に応じて前記設定データ記憶手段に記憶されているデータを選択し、該選択したデータを前記周波数出力手段と前記位相同期信号発生手段とに設定することを特徴とする。
また、本発明の搬送波生成回路は、前記搬送波の周波数に基づいて、前記周波数出力手段が出力する信号の周波数を設定する周波数設定データと、前記位相同期信号発生手段が位相同期信号を生成する際に用いる分周比を設定する分周比設定データとを算出する設定データ算出手段を備え、前記設定手段は、前記設定データ算出手段が算出したデータを前記周波数出力手段と前記位相同期信号発生手段とに設定することを特徴とする。
本発明によれば、指示された搬送波の周波数に応じて周波数出力手段とPLL手段とに設定する設定値を切り替える機能を設け、搬送波にスプリアスが発生しない設定値に切り替えることができるようにしたので、広帯域にわたってスプリアス特性が改善された搬送波を生成する搬送波生成回路を提供することができるという効果が得られる。
<第1実施形態>
以下、本発明の実施形態について、図面を参照して説明する。図1は、本実施形態による搬送波生成回路の構成を示したブロック図である。図1において、搬送波生成回路1は、DDS発振部2、PLL発振部3、周波数切り替え部5、設定値メモリ6、から構成される。また、DDS発振部2は、DDS21、D/A変換器22、低域通過フィルタLPF1、から構成される。また、PLL発振部3は、PLLシンセサイザ31、低域通過フィルタLPF2、電圧制御発振器VCO、から構成される。また、PLLシンセサイザ31は、基準周波数分周器311、制御周波数分周器312、位相比較器313から構成される。
図1における搬送波生成回路1は、システムクロックFsが入力され、出力周波数設定情報の入力によって指示された周波数の搬送波Foutを出力する。
以下、本発明の実施形態について、図面を参照して説明する。図1は、本実施形態による搬送波生成回路の構成を示したブロック図である。図1において、搬送波生成回路1は、DDS発振部2、PLL発振部3、周波数切り替え部5、設定値メモリ6、から構成される。また、DDS発振部2は、DDS21、D/A変換器22、低域通過フィルタLPF1、から構成される。また、PLL発振部3は、PLLシンセサイザ31、低域通過フィルタLPF2、電圧制御発振器VCO、から構成される。また、PLLシンセサイザ31は、基準周波数分周器311、制御周波数分周器312、位相比較器313から構成される。
図1における搬送波生成回路1は、システムクロックFsが入力され、出力周波数設定情報の入力によって指示された周波数の搬送波Foutを出力する。
DDS発振部2は、システムクロックFsを基準として周波数切り替え部5によって設定された周波数のアナログ正弦波信号Faを生成し、該搬送波生成回路1の基準周波数信号としてPLL発振部3に出力するブロックである。
DDS21は、システムクロックFsを基に周波数切り替え部5によって設定された周波数および位相を持ったデジタル正弦波信号Fgを発生する、ダイレクト・デジタル・シンセサイザ方式の周波数信号生成ブロックである。
DDS21は、システムクロックFs毎に周波数切り替え部5から入力されたデータを加算し、得られた加算結果を予めDDS21に記録されている正弦波データと比較することによって、周波数切り替え部5から入力されるデータに応じた周波数と位相のデジタル正弦波信号Fgを出力する。
DDS21は、システムクロックFs毎に周波数切り替え部5から入力されたデータを加算し、得られた加算結果を予めDDS21に記録されている正弦波データと比較することによって、周波数切り替え部5から入力されるデータに応じた周波数と位相のデジタル正弦波信号Fgを出力する。
D/A変換器22は、DDS21から入力されたデジタル正弦波信号Fgをアナログ正弦波信号Fdaに変換するD/A変換ブロックである。
低域通過フィルタLPF1は、低周波数帯域の信号成分を通過させるフィルタであり、D/A変換器22から入力されたアナログ正弦波信号Fdaに含まれる高調波成分を抑圧したアナログ正弦波信号Faを出力する。
PLL発振部3は、DDS発振部2から入力された基準周波数信号(アナログ正弦波信号Fa)と、該PLL発振部3が出力する周波数信号、すなわち、該搬送波生成回路1が出力する搬送波Foutの位相を比較して、基準周波数信号と同位相に制御した搬送波Foutを出力するブロックである。
PLLシンセサイザ31は、周波数切り替え部5から入力されるデータに従ってDDS発振部2から入力された基準周波数信号(アナログ正弦波信号Fa)と、該搬送波生成回路1が出力する搬送波Foutの位相を比較して、この2つの周波数信号の位相差に応じた電圧を出力するブロックである。
基準周波数分周器311は、周波数切り替え部5によって設定された分周比に従ってDDS発振部2から入力されたアナログ正弦波信号Faを分周し、分周後のアナログ正弦波信号Fa2を位相比較器313に出力するブロックである。
例えば、周波数切り替え部5から分周比が“7”と設定された場合は、DDS発振部2から入力されたアナログ正弦波信号Faを7分周して位相比較器313に出力する。
例えば、周波数切り替え部5から分周比が“7”と設定された場合は、DDS発振部2から入力されたアナログ正弦波信号Faを7分周して位相比較器313に出力する。
制御周波数分周器312は、周波数切り替え部5によって設定された分周比に従って該搬送波生成回路1が出力した搬送波Foutを分周し、分周後の搬送波Fout2を位相比較器313に出力するブロックである。
例えば、周波数切り替え部5から分周比が“512”と設定された場合は、該搬送波生成回路1が出力した搬送波Foutを512分周して位相比較器313に出力する。
例えば、周波数切り替え部5から分周比が“512”と設定された場合は、該搬送波生成回路1が出力した搬送波Foutを512分周して位相比較器313に出力する。
位相比較器313は、基準周波数分周器311から入力された分周後のアナログ正弦波信号Fa2を基準として、制御周波数分周器312から入力された分周後の搬送波Fout2との位相を比較し、2つの周波数信号の位相差に応じた電圧を出力するブロックである。
低域通過フィルタLPF2は、低周波数帯域の信号成分を通過させるフィルタであり、位相比較器313から入力された電圧信号に含まれる高周波成分を抑圧した電圧を電圧制御発振器VCOに出力する。
電圧制御発振器VCOは、低域通過フィルタLPF2から入力された電圧に応じた周波数信号を出力するブロックである。
電圧制御発振器VCOから出力された周波数信号が該搬送波生成回路1の出力する搬送波Foutとなる。
電圧制御発振器VCOから出力された周波数信号が該搬送波生成回路1の出力する搬送波Foutとなる。
周波数切り替え部5は、所望の周波数の搬送波Foutを出力するために図示しない外部のシステムから入力される出力周波数設定情報に応じて、DDS21と、PLLシンセサイザ31の設定を行うブロックである。
周波数切り替え部5は、該該搬送波生成回路1が出力する搬送波Foutの周波数を指示する出力周波数設定情報によって搬送波Foutの周波数の指示が変更される毎に、後述する設定値メモリ6に記憶されているデータを確認し、DDS21およびPLLシンセサイザ31の設定を変更する必要があるか否かを判断する。また、周波数切り替え部5は、出力周波数設定情報によって搬送波Foutの周波数の指示が変更されると、指示された周波数の搬送波Foutを出力するための周波数に応じた設定データを出力する。
例えば、指示された搬送波Foutの周波数に対応する後述する設定値メモリ6の設定データを確認し、前回出力した設定データと異なる場合は、DDS21およびPLLシンセサイザ31の設定値を変更する必要があると判断し、設定データを出力する。また、前回出力した設定データと同じである場合は、何もしない。
周波数切り替え部5は、該該搬送波生成回路1が出力する搬送波Foutの周波数を指示する出力周波数設定情報によって搬送波Foutの周波数の指示が変更される毎に、後述する設定値メモリ6に記憶されているデータを確認し、DDS21およびPLLシンセサイザ31の設定を変更する必要があるか否かを判断する。また、周波数切り替え部5は、出力周波数設定情報によって搬送波Foutの周波数の指示が変更されると、指示された周波数の搬送波Foutを出力するための周波数に応じた設定データを出力する。
例えば、指示された搬送波Foutの周波数に対応する後述する設定値メモリ6の設定データを確認し、前回出力した設定データと異なる場合は、DDS21およびPLLシンセサイザ31の設定値を変更する必要があると判断し、設定データを出力する。また、前回出力した設定データと同じである場合は、何もしない。
設定値メモリ6は、周波数切り替え部5に入力される出力周波数設定情報に対応したDDS21およびPLLシンセサイザ31の設定値を記憶する読み出し専用メモリ(ROM:Read Only Memory)である。また、設定値メモリ6は、出力周波数設定情報によって搬送波Foutの周波数の指示が変更される毎に周波数切り替え部5から参照される。
設定値メモリ6には、該搬送波生成回路1の起動時に設定されるDDS21およびPLLシンセサイザ31の初期値の設定データと、周波数切り替え部5に入力される出力周波数設定情報に対応して変更されるDDS21およびPLLシンセサイザ31の設定データとが予め記憶されている。また、設定値メモリ6に記憶されている設定データには、搬送波Foutの周波数と、その搬送波Foutの周波数に対応したDDS21への設定値と、PLLシンセサイザ31への設定値が記憶されている。また、設定値メモリ6に記憶されている設定データは、搬送波Foutの周波数毎に、スプリアスが発生する条件(DDSの周波数)と発生しない条件とに分けて、PLLシンセサイザ31の設定データが記憶されている。
設定値メモリ6には、該搬送波生成回路1の起動時に設定されるDDS21およびPLLシンセサイザ31の初期値の設定データと、周波数切り替え部5に入力される出力周波数設定情報に対応して変更されるDDS21およびPLLシンセサイザ31の設定データとが予め記憶されている。また、設定値メモリ6に記憶されている設定データには、搬送波Foutの周波数と、その搬送波Foutの周波数に対応したDDS21への設定値と、PLLシンセサイザ31への設定値が記憶されている。また、設定値メモリ6に記憶されている設定データは、搬送波Foutの周波数毎に、スプリアスが発生する条件(DDSの周波数)と発生しない条件とに分けて、PLLシンセサイザ31の設定データが記憶されている。
次に、本実施形態の搬送波生成回路1の設定値メモリ6に記憶されているデータについて説明する。図2は、設定値メモリ6に記憶されている設定値データファイルの一例である。設定値データファイルには、搬送波出力周波数、DDS出力周波数、基準分周比R、制御分周比Nが、設定データの名称に対応付けられて記憶されている。
ここで、搬送波出力周波数は、外部のシステムから指示される搬送波Foutの周波数、DDS出力周波数は、外部のシステムから指示されるDDS21に設定する周波数の設定値、基準分周比Rは、該搬送波Foutを出力する際に基準周波数分周器311に設定する分周比の設定値、制御分周比Nは、該搬送波Foutを出力する際に制御周波数分周器312に設定する分周比の設定値である。
また、設定データは、搬送波生成回路10が最初に起動したときに設定されるDDS21およびPLLシンセサイザ31の初期値(例えば、DATA1)と、搬送波Foutの周波数が変更されたときに各搬送波Fout周波数に対応したDDS21およびPLLシンセサイザ31の基準値(例えば、DATA3)と、各搬送波Fout周波数に対応してDDS21およびPLLシンセサイザ31が設定された際にデジタル正弦波Fgにスプリアスが発生する周波数と、該スプリアスの発生を防ぐためのDDS21およびPLLシンセサイザ31のスプリアス対応値(例えば、DATA2)とに分けられている。
設定データの初期値(例えば、DATA1)と、基準値(例えば、DATA3)には、指定された搬送波出力周波数に対応した基準分周比Rと制御分周比Nが記録されており、DDS出力周波数に影響されない一定の値である。
また、設定データのスプリアス対応値(例えば、DATA2)には、指定された搬送波出力周波数に対応したDDS出力周波数と基準分周比Rと制御分周比Nが記録されており、基準分周比Rと制御分周比Nは、DDS21の設定をDDS出力周波数の項目に記録された周波数に設定するときのPLLシンセサイザ31の設定値である。
また、設定データのスプリアス対応値(例えば、DATA2)には、指定された搬送波出力周波数に対応したDDS出力周波数と基準分周比Rと制御分周比Nが記録されており、基準分周比Rと制御分周比Nは、DDS21の設定をDDS出力周波数の項目に記録された周波数に設定するときのPLLシンセサイザ31の設定値である。
周波数切り替え部5は、出力周波数設定情報が入力されると、指定された搬送波Foutの周波数に対応する設定値メモリ6の設定データを読み出し、DDS21およびPLLシンセサイザ31に設定する。
例えば、指定された搬送波Foutの周波数が1.5GHzでデジタル正弦波Fgが10.0MHzである場合は、DATA1の設定値をDDS21およびPLLシンセサイザ31に設定する。また、指定された搬送波Foutの周波数において、デジタル正弦波Fgにスプリアスが発生する周波数を指定、例えば、指定された搬送波Foutの周波数が1.5GHzでデジタル正弦波Fgが20.0MHzである場合は、スプリアスの発生を防ぐための設定値であるDATA2の設定値をDDS21およびPLLシンセサイザ31に設定する。
例えば、指定された搬送波Foutの周波数が1.5GHzでデジタル正弦波Fgが10.0MHzである場合は、DATA1の設定値をDDS21およびPLLシンセサイザ31に設定する。また、指定された搬送波Foutの周波数において、デジタル正弦波Fgにスプリアスが発生する周波数を指定、例えば、指定された搬送波Foutの周波数が1.5GHzでデジタル正弦波Fgが20.0MHzである場合は、スプリアスの発生を防ぐための設定値であるDATA2の設定値をDDS21およびPLLシンセサイザ31に設定する。
次に、搬送波Foutの出力周波数を切り替える処理手順について説明する。図3は、本実施形態による搬送波生成回路1が、搬送波Foutの出力周波数を切り替える処理手順を示したフローチャートである。
まず、周波数切り替え部5は、図示しない外部のシステムから出力周波数設定情報が入力されると、ステップS1において、設定値メモリ6に記憶されているデータを読み出して指定された搬送波出力周波数とDDS出力周波数から現在設定されている設定データの変更が必要であるか否かを判断し、設定データの変更が必要である場合は、ステップS2に進む。また、ステップS1において、設定データの変更が必要でない場合は、処理を完了する。
次に、周波数切り替え部5は、ステップS2において、指定されたDDS出力周波数と
読み出した設定データのDDS出力周波数を基に、今回指定された搬送波Foutにおいて指定されたDDS21のデジタル正弦波信号Fgが、スプリアスを発生する周波数として記録されているか否かを確認する。
今回の指定されたDDS21のデジタル正弦波信号Fgが、スプリアスを発生する周波数として記録されていない場合は、ステップS3において、設定データの基準値(例えば、図2のDATA3)をDDS21およびPLLシンセサイザ31に設定し、処理を完了する。また、今回指定されたDDS21のデジタル正弦波信号Fgが、スプリアスを発生する周波数として記録されている場合は、ステップS4において、設定データのスプリアス対応値(例えば、図2のDATA2)をDDS21およびPLLシンセサイザ31に設定し、処理を完了する。
読み出した設定データのDDS出力周波数を基に、今回指定された搬送波Foutにおいて指定されたDDS21のデジタル正弦波信号Fgが、スプリアスを発生する周波数として記録されているか否かを確認する。
今回の指定されたDDS21のデジタル正弦波信号Fgが、スプリアスを発生する周波数として記録されていない場合は、ステップS3において、設定データの基準値(例えば、図2のDATA3)をDDS21およびPLLシンセサイザ31に設定し、処理を完了する。また、今回指定されたDDS21のデジタル正弦波信号Fgが、スプリアスを発生する周波数として記録されている場合は、ステップS4において、設定データのスプリアス対応値(例えば、図2のDATA2)をDDS21およびPLLシンセサイザ31に設定し、処理を完了する。
このようにして、出力周波数設定情報が入力される毎に、設定値メモリ6の設定データと指定された指定された搬送波出力周波数とDDS出力周波数を確認して、DDS21およびPLLシンセサイザ31の設定データの変更を行う。
<第2実施形態>
以下、本発明の第2の実施形態として、該搬送波生成回路が出力する搬送波Fout毎の設定値を演算する場合について説明する。図4は、本実施形態による搬送波生成回路において設定値の演算を行う構成を示したブロック図である。図4において、搬送波生成回路10は、図1に示した第1実施形態の周波数切り替え部5が周波数設定算出部50に、設定値メモリ6が周波数データ記憶部60に、それぞれ変更されている。
以下、本発明の第2の実施形態として、該搬送波生成回路が出力する搬送波Fout毎の設定値を演算する場合について説明する。図4は、本実施形態による搬送波生成回路において設定値の演算を行う構成を示したブロック図である。図4において、搬送波生成回路10は、図1に示した第1実施形態の周波数切り替え部5が周波数設定算出部50に、設定値メモリ6が周波数データ記憶部60に、それぞれ変更されている。
周波数設定算出部50は、所望の周波数の搬送波Foutを出力するために図示しない外部のシステムから入力される出力周波数設定情報に応じて、DDS21と、PLLシンセサイザ31への設定値を算出するブロックである。
また、周波数設定算出部50は、該該搬送波生成回路1が出力する搬送波Foutの周波数を指示する出力周波数設定情報によって搬送波Foutの周波数の指示が変更される毎に、後述する周波数データ記憶部60に記憶されているデータを確認し、DDS21およびPLLシンセサイザ31への設定値を算出する必要があるか否かを判断する。
例えば、指示された搬送波Foutの周波数に対応する後述する周波数データ記憶部60の設定データを確認し、以前出力した設定データが記憶されている場合は、記憶されているDDS21およびPLLシンセサイザ31の設定値を出力する。また、後述する周波数データ記憶部60に以前出力した設定データが記憶されていない場合は、DDS21およびPLLシンセサイザ31の設定値を例えば、下式(1)によって算出し、算出した設定値を出力する。
また、周波数設定算出部50は、該該搬送波生成回路1が出力する搬送波Foutの周波数を指示する出力周波数設定情報によって搬送波Foutの周波数の指示が変更される毎に、後述する周波数データ記憶部60に記憶されているデータを確認し、DDS21およびPLLシンセサイザ31への設定値を算出する必要があるか否かを判断する。
例えば、指示された搬送波Foutの周波数に対応する後述する周波数データ記憶部60の設定データを確認し、以前出力した設定データが記憶されている場合は、記憶されているDDS21およびPLLシンセサイザ31の設定値を出力する。また、後述する周波数データ記憶部60に以前出力した設定データが記憶されていない場合は、DDS21およびPLLシンセサイザ31の設定値を例えば、下式(1)によって算出し、算出した設定値を出力する。
fg=fout×r/n・・・・・(1)
上式(1)において、fgはデジタル正弦波Fgの周波数、foutは指示された搬送波Foutの周波数、すなわち該搬送波生成回路10が出力する搬送波Foutの周波数、rは基準周波数分周器311の分周比、nは制御周波数分周器312の分周比を示す。
周波数設定算出部50は、指示された搬送波Foutの周波数fout(以下搬送波周波数foutという)を出力するため、制御周波数分周器312の分周比n(以下、制御分周比nという)と基準周波数分周器311の分周比r(以下、基準分周比rという)を仮定して、デジタル正弦波Fgの周波数fg(以下、DDS周波数fgという)を算出し、算出したDDS周波数fgと、仮定した基準分周比rと制御分周比nをDDS21およびPLLシンセサイザ31に設定する。
周波数設定算出部50がDDS21およびPLLシンセサイザ31の設定値を算出する一例を示す。ここで、DDS周波数fgの最大周波数は“21.5MHz”、基準分周比rは“7”が予め定められており、周波数設定算出部50は、指示された搬送波周波数fout=“1.5GHz”を出力するため、DDS周波数fgが最大周波数を超えない範囲で最大値となる制御分周比nを算出するものとする。
まず、周波数設定算出部50は、指示された搬送波fout=“1.5GHz”のときの例えば、制御分周比nを28=256と仮定し、上式(1)によってDDS周波数fgを算出する。そのときの内容は以下である。
fg=1.5GHz×7/28=41.0MHz
今回仮定した制御分周比n=28=256においては、DDS周波数fgが最大周波数を超えてしまうため、制御分周比n=256は制御周波数分周器312に設定できない値であると判断し、仮定した制御分周比nを異なる値に仮定して上式(1)による算出を再度行う。そして、例えば、制御分周比nを29=512と仮定し、上式(1)によってDDS周波数fgを算出する。そのときの内容は以下である。
fg=1.5GHz×7/29=20.5MHz
今回仮定した制御分周比n=29=512においては、DDS周波数fgが最大周波数を超えないため、制御分周比n=512は制御周波数分周器312に設定できる値であると判断し、今回仮定した制御分周比n=512制御周波数分周器312に設定する候補とする。
fg=1.5GHz×7/28=41.0MHz
今回仮定した制御分周比n=28=256においては、DDS周波数fgが最大周波数を超えてしまうため、制御分周比n=256は制御周波数分周器312に設定できない値であると判断し、仮定した制御分周比nを異なる値に仮定して上式(1)による算出を再度行う。そして、例えば、制御分周比nを29=512と仮定し、上式(1)によってDDS周波数fgを算出する。そのときの内容は以下である。
fg=1.5GHz×7/29=20.5MHz
今回仮定した制御分周比n=29=512においては、DDS周波数fgが最大周波数を超えないため、制御分周比n=512は制御周波数分周器312に設定できる値であると判断し、今回仮定した制御分周比n=512制御周波数分周器312に設定する候補とする。
次に、周波数設定算出部50は、算出したDDS周波数fgの値と、後述する周波数データ記憶部60に記憶されているデータとを比較し、今回算出したDDS周波数fgが、スプリアスが発生する周波数として記録されているか否かを確認する。
今回算出したDDS周波数fgが、スプリアスが発生する周波数として記録されている場合は、仮定した制御分周比nと異なる値の制御分周比nを仮定して上式(1)による算出を再度行う。また、今回算出したDDS周波数fgが、スプリアスが発生する周波数として記録されていない場合は、今回算出した設定値の候補を正式な設定値としてDDS21およびPLLシンセサイザ31に出力する。
今回算出したDDS周波数fgが、スプリアスが発生する周波数として記録されている場合は、仮定した制御分周比nと異なる値の制御分周比nを仮定して上式(1)による算出を再度行う。また、今回算出したDDS周波数fgが、スプリアスが発生する周波数として記録されていない場合は、今回算出した設定値の候補を正式な設定値としてDDS21およびPLLシンセサイザ31に出力する。
周波数データ記憶部60は、周波数切り替え部5に入力される出力周波数設定情報に対応したDDS21およびPLLシンセサイザ31の設定値を記憶する、例えば、フラッシュROM等の書き換え可能な不揮発性メモリである。また、周波数データ記憶部60は、出力周波数設定情報によって搬送波Foutの周波数の指示が変更される毎に周波数設定算出部50から参照される。
周波数データ記憶部60には、該搬送波生成回路10の起動時に設定されるDDS21およびPLLシンセサイザ31の初期値の設定データと、搬送波Foutの周波数毎に、スプリアスが発生する条件(DDSの周波数)とが予め記憶されている。なお、搬送波Foutの周波数に対応して設定されるDDS21およびPLLシンセサイザ31の設定データを予め記憶しておくこともできる。また、周波数データ記憶部60は、周波数設定算出部50が算出してDDS21およびPLLシンセサイザ31に設定した設定値を記憶することもできる。
なお、周波数データ記憶部60に記憶されている設定データの内容は、設定値メモリ6に記憶されている設定データの内容と同様である。
周波数データ記憶部60には、該搬送波生成回路10の起動時に設定されるDDS21およびPLLシンセサイザ31の初期値の設定データと、搬送波Foutの周波数毎に、スプリアスが発生する条件(DDSの周波数)とが予め記憶されている。なお、搬送波Foutの周波数に対応して設定されるDDS21およびPLLシンセサイザ31の設定データを予め記憶しておくこともできる。また、周波数データ記憶部60は、周波数設定算出部50が算出してDDS21およびPLLシンセサイザ31に設定した設定値を記憶することもできる。
なお、周波数データ記憶部60に記憶されている設定データの内容は、設定値メモリ6に記憶されている設定データの内容と同様である。
次に、本実施形態の搬送波生成回路10の周波数データ記憶部60に記憶されているデータについて説明する。図5は、周波数データ記憶部60に記憶されている周波数データファイルの一例である。周波数データファイルの構成、および各項目の意味は、図2に示した設定値データファイルと同様である。
また、設定データは、該搬送波生成回路10が最初に起動したときに設定されるDDS21およびPLLシンセサイザ31の初期値(例えば、DATA1)と、搬送波Foutの周波数が変更されたときに各搬送波Fout周波数に対応したDDS21およびPLLシンセサイザ31の基準値(例えば、DATA2)と、各搬送波Fout周波数に対応してデジタル正弦波Fgにスプリアスが発生する周波数を示すスプリアス値(例えば、DATA01)、搬送波Fout周波数に対応して予め登録されたDDS21およびPLLシンセサイザ31の登録値(例えば、DATA5)と、搬送波Foutの周波数が変更されたときに周波数設定算出部50が算出してDDS21およびPLLシンセサイザ31に設定した算出値を記憶した記憶値(例えば、DATA9)とに分けられている。
なお、該搬送波生成回路10が最初に起動したときにDDS21およびPLLシンセサイザ31に設定される初期値は、他の設定値、例えば、周波数設定算出部50が算出した設定値を記憶した記憶値(例えば、DATA12)に変更することが可能であり、次に該搬送波生成回路10が起動したときは、変更された初期値を最初にDDS21およびPLLシンセサイザ31に設定する。
なお、該搬送波生成回路10が最初に起動したときにDDS21およびPLLシンセサイザ31に設定される初期値は、他の設定値、例えば、周波数設定算出部50が算出した設定値を記憶した記憶値(例えば、DATA12)に変更することが可能であり、次に該搬送波生成回路10が起動したときは、変更された初期値を最初にDDS21およびPLLシンセサイザ31に設定する。
周波数設定算出部50は、出力周波数設定情報が入力されると、指定された搬送波Foutの周波数に対応する周波数データ記憶部60の設定データを読み出し、対応するデータが記憶されているか否かを確認し、対応するデータが記憶されている場合は、周波数データ記憶部60に記憶されている設定値をDDS21およびPLLシンセサイザ31に設定する。
例えば、指定された搬送波Foutの周波数が1.5GHzである場合は、指定された搬送波Foutの周波数に対応する最新の設定値、例えば、DATA9の設定値をDDS21およびPLLシンセサイザ31に設定する。また、指定された搬送波Foutの周波数に対応するデータが記憶されていない場合は、DDS21およびPLLシンセサイザ31への設定値を算出し、算出した設定値をDDS21およびPLLシンセサイザ31に設定する。
例えば、指定された搬送波Foutの周波数が1.5GHzである場合は、指定された搬送波Foutの周波数に対応する最新の設定値、例えば、DATA9の設定値をDDS21およびPLLシンセサイザ31に設定する。また、指定された搬送波Foutの周波数に対応するデータが記憶されていない場合は、DDS21およびPLLシンセサイザ31への設定値を算出し、算出した設定値をDDS21およびPLLシンセサイザ31に設定する。
次に、搬送波Foutの設定値を演算する処理手順について説明する。図6は、本実施形態による搬送波生成回路10が出力する搬送波Foutの出力周波数を切り替えるための設定値を算出する処理手順を示したフローチャートである。
まず、周波数設定算出部50は、図示しない外部のシステムから出力周波数設定情報が入力されると、ステップS10において、周波数データ記憶部60に記憶されているデータを読み出して指定された搬送波出力周波数とDDS出力周波数から現在設定されている設定データが周波数データ記憶部60に記憶されているか否かを確認し、設定データが記憶されている場合は、ステップS20において、今回指定された搬送波Foutの周波数に対応する予め登録してある登録値(例えば、図5のDATA5)または、以前に算出して記憶した記憶値(例えば、図5のDATA9)をDDS21およびPLLシンセサイザ31に設定し、処理を完了する。また、設定データが記憶されていない場合は、ステップS30に進む。
次に、周波数設定算出部50は、ステップS30において、読み出した周波数データ記憶部60の搬送波出力周波数とDDS出力周波数のデータを基にして上式(1)によってDDS周波数fgを算出する。
次に、周波数設定算出部50は、ステップS40において、算出したDDS周波数fgの値と、周波数データ記憶部60に記憶されているスプリアス値(例えば、図5のDATA01)とを比較し、算出したDDS周波数fgがスプリアスの発生する周波数であるか否かを確認し、スプリアスの発生する周波数でない場合は、ステップS50において今回算出した算出値をDDS21およびPLLシンセサイザ31に設定する。また、今回算出したDDS周波数fgが、スプリアスの発生する周波数である場合は、ステップS30に戻って上式(1)によるDDS周波数fgの算出を再度行い、ステップS40の処理を繰り返す。
次に、周波数設定算出部50は、ステップS40において、算出したDDS周波数fgの値と、周波数データ記憶部60に記憶されているスプリアス値(例えば、図5のDATA01)とを比較し、算出したDDS周波数fgがスプリアスの発生する周波数であるか否かを確認し、スプリアスの発生する周波数でない場合は、ステップS50において今回算出した算出値をDDS21およびPLLシンセサイザ31に設定する。また、今回算出したDDS周波数fgが、スプリアスの発生する周波数である場合は、ステップS30に戻って上式(1)によるDDS周波数fgの算出を再度行い、ステップS40の処理を繰り返す。
次に、周波数データ記憶部60は、今回算出した算出値を新たに記憶し、処理を完了する。
このようにして、出力周波数設定情報が入力される毎に、周波数データ記憶部60のデータと指定された指定された搬送波出力周波数とDDS出力周波数を確認して、DDS21およびPLLシンセサイザ31の設定データの算出を行い、設定データの変更を行う。
上記に述べたとおり、本発明を実施するための最良の形態によれば、出力する搬送波Foutの周波数に応じてDDS21およびPLLシンセサイザ31の設定を切り替えることが可能となるため、スプリアスが発生しない搬送波を生成することが可能となる。
なお、本実施形態において、スプリアスの発生する周波数は、予め周波数の値を周波数データ記憶部60に記憶しておく構成としたが、例えば、スプリアスが発生する周波数の関係式を用いて、DDS21およびPLLシンセサイザ31に設定する設定値を算出する際にスプリアスの発生する周波数の算出も行い、DDS21およびPLLシンセサイザ31への設定値を決定することも可能である。
また、本実施形態において、DDS21およびPLLシンセサイザ31に設定する設定値は、予め登録した設定値、または算出した設定値を記憶する構成としたが、出力周波数設定情報によって搬送波Foutの周波数の指示が変更される毎に、DDS21およびPLLシンセサイザ31に設定する設定値を算出し、算出に用いるデータ以外は記憶しない構成とすることも可能である。
なお、上述した実施形態における搬送波生成回路の一部、例えば、周波数切り替え部、または周波数設定算出部の機能をコンピュータで実現するようにしても良い。その場合、この制御機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することによって実現しても良い。なお、ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD−ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時刻の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時刻プログラムを保持しているものも含んでも良い。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。
以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。
1,10 搬送波生成回路 2 DDS発振部 3 PLL発振部 5 周波数切り替え部 6 設定値メモリ 21 DDS 22 D/A変換器 LPF1 低域通過フィルタ 31 PLLシンセサイザ LPF2 低域通過フィルタ VCO 電圧制御発振器 311 基準周波数分周器 312 制御周波数分周器 313 位相比較器 50 周波数設定算出部 60 周波数データ記憶部
Claims (3)
- 通信に用いる搬送波を生成する搬送波生成回路において、
所定の周波数の信号を出力する周波数出力手段と、
前記周波数出力手段が出力する周波数の信号に基づいて位相同期信号を生成し搬送波として出力する位相同期信号発生手段と、
前記搬送波の周波数に応じて、前記周波数出力手段が出力する信号の周波数と、前記位相同期信号発生手段が位相同期信号を生成する際に用いる分周比とを設定する設定手段と、
を備えることを特徴とする搬送波生成回路。 - 前記周波数出力手段が出力する信号の周波数を設定する周波数設定データと、前記位相同期信号発生手段が位相同期信号を生成する際に用いる分周比を設定する分周比設定データとを記憶する設定データ記憶手段を備え、
前記設定手段は、
前記搬送波の周波数に応じて前記設定データ記憶手段に記憶されているデータを選択し、該選択したデータを前記周波数出力手段と前記位相同期信号発生手段とに設定する
ことを特徴とする請求項1に記載の搬送波生成回路。 - 前記搬送波の周波数に基づいて、前記周波数出力手段が出力する信号の周波数を設定する周波数設定データと、前記位相同期信号発生手段が位相同期信号を生成する際に用いる分周比を設定する分周比設定データとを算出する設定データ算出手段を備え、
前記設定手段は、
前記設定データ算出手段が算出したデータを前記周波数出力手段と前記位相同期信号発生手段とに設定する
ことを特徴とする請求項1に記載の搬送波生成回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008206187A JP2010045443A (ja) | 2008-08-08 | 2008-08-08 | 搬送波生成回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008206187A JP2010045443A (ja) | 2008-08-08 | 2008-08-08 | 搬送波生成回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010045443A true JP2010045443A (ja) | 2010-02-25 |
Family
ID=42016493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008206187A Pending JP2010045443A (ja) | 2008-08-08 | 2008-08-08 | 搬送波生成回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010045443A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112011100753T5 (de) | 2010-03-02 | 2013-03-21 | Aisin Seiki Kabushiki Kaisha | Hybridanrtiebsvorrichtung |
JP2013131985A (ja) * | 2011-12-22 | 2013-07-04 | Anritsu Corp | 信号発生装置及び信号発生方法 |
US9071252B2 (en) | 2010-11-29 | 2015-06-30 | Kabushiki Kaisha Toshiba | Radio communication apparatus |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04290219A (ja) * | 1991-03-19 | 1992-10-14 | Nec Corp | 多結晶シリコン膜の形成方法 |
JPH1022825A (ja) * | 1996-06-28 | 1998-01-23 | Mitsubishi Electric Corp | 周波数シンセサイザ |
-
2008
- 2008-08-08 JP JP2008206187A patent/JP2010045443A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04290219A (ja) * | 1991-03-19 | 1992-10-14 | Nec Corp | 多結晶シリコン膜の形成方法 |
JPH1022825A (ja) * | 1996-06-28 | 1998-01-23 | Mitsubishi Electric Corp | 周波数シンセサイザ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112011100753T5 (de) | 2010-03-02 | 2013-03-21 | Aisin Seiki Kabushiki Kaisha | Hybridanrtiebsvorrichtung |
US9071252B2 (en) | 2010-11-29 | 2015-06-30 | Kabushiki Kaisha Toshiba | Radio communication apparatus |
JP2013131985A (ja) * | 2011-12-22 | 2013-07-04 | Anritsu Corp | 信号発生装置及び信号発生方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1056431A (ja) | 無線装置においてクロック周波数を生成する方法および装置 | |
KR100894236B1 (ko) | Pll 회로, pll 회로의 간섭 방지 방법 및 이 pll회로를 탑재한 광디스크 장치 | |
EP2571165B1 (en) | Accumulator type fractional-n pll synthesizer and control method thereof | |
JP2007208367A (ja) | 同期信号生成装置、送信機及び制御方法 | |
JP2000341165A (ja) | 通信装置、通信方法および記録媒体 | |
JP2013200135A (ja) | レーダ送受信機 | |
JP2007189455A (ja) | 位相比較回路およびそれを用いたpll周波数シンセサイザ | |
JP2010045443A (ja) | 搬送波生成回路 | |
KR101014057B1 (ko) | 디지털 신호 전송 시스템 및 방법, 송신 장치 및 방법, 및수신 장치 및 방법 | |
JPH08256058A (ja) | 信号発生装置 | |
JP2016144054A (ja) | 周波数シンセサイザ | |
JP2010050780A (ja) | 無線通信端末および無線通信制御方法 | |
JP2002141797A (ja) | 周波数シンセサイザ | |
JP2000004121A (ja) | 発振変調回路 | |
JP2018061117A (ja) | 周波数シンセサイザ | |
JPH05327492A (ja) | Pllシンセサイザ回路 | |
JP3248453B2 (ja) | 発振装置 | |
JP5385888B2 (ja) | Pll回路 | |
JP2023135017A (ja) | 発振回路 | |
JP2007150590A (ja) | Fm変調装置 | |
JP2940220B2 (ja) | Fsk変調器 | |
JP2002057577A (ja) | Pll周波数シンセサイザ | |
JP2009232072A (ja) | Pll回路 | |
JPH11308287A (ja) | 位相同期回路 | |
JP2000224028A (ja) | Pll回路、及びその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130305 |