JP5488480B2 - スイッチング素子の劣化診断回路及びその動作方法 - Google Patents

Description

本発明は、スイッチング素子の劣化診断回路及びその動作方法に関する。

ＬＳＩ（Large Scale Integration）に代表される半導体装置は、時間経過に伴う特性の劣化が知られている。よく知られている半導体装置の特性劣化の例は、時間経過に伴うトランジスタの動作遅延の悪化によって、初期状態では正常であった論理回路の演算結果にエラーが生じることである。このトランジスタの特性劣化は、例えばホットキャリア劣化やＮＢＴＩ（Negative Bias Temperature Instability）劣化が知られている。コンピュータの誤動作を抑制するために、上述のような半導体装置の特性劣化を生じるタイミングを見極めて、半導体装置の保守交換等を行うことが要請される。基幹系につながる機器において、半導体装置の特性劣化を生じるタイミングを見極めて半導体装置の保守交換等を行うことは、特に重要である。

上述の半導体装置の劣化対策として、劣化度合いを計算式により算出しその算出結果を半導体装置の設計に組み込むことで、半導体装置の長期間の性能を保証する技術がある。例えば、特許文献１には、少ない工数で実際のＬＳＩの動作条件を反映した、集積回路の特性評価方法及びその設計方法の技術が開示されている。

しかしながら、近年の高速動作が要求されるＬＳＩ等では、遅延に関してマージン設計を行う上で、タイミングマージンの制約が厳しくなっている。そこで、半導体素子の劣化を直接モニタすることで遅延劣化の時機を検出できる技術が、必要とされる。例えば、特許文献２には、比較的簡単な回路構成でＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）の特性劣化を高精度に測定することが可能な、半導体集積回路の技術が開示されている。

特開２００３−０４３１１５号公報 特開２０１０−０８７２７５号公報

より簡素な構成で、より高精度に半導体素子の劣化を検知することが望まれる。

本発明は、このような問題点を解決するためになされたものであり、より簡素な構成でより精度が良いスイッチング素子の劣化診断回路およびその動作方法を提供することを目的とする。

本発明にかかる劣化診断回路は、スイッチ部及び当該スイッチ部に対して接続された容量部を含むと共に、入力波形に対してローパスフィルタ処理を実行するローパスフィルタ部と、前記入力波形の入力に応じた前記ローパスフィルタ部の出力と参照電圧とに基づいて、前記ローパスフィルタ部に含まれる前記スイッチ部の状態を示す状態値を生成する状態判定部を備える。

本発明にかかる劣化診断回路の動作方法は、スイッチ部及び当該スイッチ部に対して接続された容量部を含むローパスフィルタ部は、入力波形に対してローパスフィルタ処理を実行するステップと、前記ローパスフィルタ部に接続された状態判定部は、前記入力波形の入力に応じた前記ローパスフィルタ部の出力と参照電圧とに基づいて、前記スイッチ部の状態を示す状態値を生成するステップとを備える。

本発明により、より簡素な構成でより精度が良いスイッチング素子の劣化診断回路およびその動作方法を提供することができる。

実施の形態１にかかる劣化診断回路の構成例を示す全体図である。 実施の形態２にかかる劣化診断回路を実装したＩＣチップの構成例を示す全体図である。 実施の形態２にかかる劣化診断回路の構成例を示す全体図である。 実施の形態２にかかる波形出力部が出力するパルス波形例を示す図である。 実施の形態２にかかる切替信号の論理レベルに応じた各セレクタの出力及びトランジスタの各端子への入力の例を示した図である。 実施の形態２にかかるトランジスタの劣化前と劣化後の、ローパスフィルタ部の出力及び状態値の例を示す図である。

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１は、本実施形態にかかる劣化診断回路１００の全体構成例である。劣化診断回路１００は、ローパスフィルタ部（ＲＣ時定数回路）１及び状態判定部２を備えている。ローパスフィルタ部１は、スイッチ部１１と容量部１２を有し、入力波形Ｖｉｎに応じて出力Ｖｏｕｔを出力する。状態判定部２は、ローパスフィルタ部１からの出力Ｖｏｕｔと、参照電圧Ｖｒｅｆとに基づいて、スイッチ部１１の状態値Ｖｓｔａｔｅを生成する。

以上の構成により、劣化診断回路１００によって、スイッチ部１１の劣化を判定することができる。劣化診断回路１００は、簡素な構成である。さらに、スイッチ部１１の劣化診断は、スイッチ部１１の劣化に伴うスイッチ部１１の抵抗値の増加によって、ローパスフィルタ部１の遮断周波数が低下することを検知することにより行われる。スイッチ部１１の抵抗値は、温度等の環境による変化をあまり受けない。そのため、特許文献２との比較において、本実施形態にかかる劣化診断回路１００は、簡素な構成で精度良くスイッチ部１１の劣化の診断をすることができる。

以下、本実施の形態にかかる劣化診断回路１００の構成要素及びその動作について説明する。

ローパスフィルタ部１は、入力波形Ｖｉｎに対してローパスフィルタ処理を実行し、出力Ｖｏｕｔを出力する。具体的には、ローパスフィルタ部１は、入力波形Ｖｉｎ中の低周波数成分を通過させるローパスフィルタ処理を行う。つまり、入力波形Ｖｉｎ中の低周波数成分が、出力Ｖｏｕｔとして出力される。

ローパスフィルタ部１は、スイッチ部１１の劣化前後で、異なる出力Ｖｏｕｔを出力する。スイッチ部１１の劣化後には、スイッチ部１１の抵抗値（以降、Ｒとする）が増大し、容量部１２の容量値（以降、Ｃとする）との積である時定数ＲＣが増大する。時定数ＲＣの増大により、ローパスフィルタ部１の遮断周波数が低下することで、ローパスフィルタ部１は、スイッチ部１１の劣化後には劣化前と異なる出力Ｖｏｕｔを出力する。後述の状態判定部２は、出力Ｖｏｕｔの波形変化を検知し、異なる状態値Ｖｓｔａｔｅを生成する。これにより、スイッチ部１１の状態診断が可能となる。

スイッチ部１１は、スイッチング機能を有する部分であり、スイッチング素子を１個または複数個有する。そのスイッチング素子は、例えばＮＭＯＳ（Negative-channel Metal Oxide Semiconductor）又はＰＭＯＳ（Positive-channel Metal Oxide Semiconductor）の電界効果トランジスタである。スイッチング素子は、その他の種類のトランジスタでもよいし、サイリスタ等の他の種類のスイッチング素子でもよい。

スイッチ部１１の有する抵抗値Ｒは、スイッチ部１１が有するスイッチング素子の劣化によって増大する。

容量部１２は、容量を有する部分であり、例えば１個又は複数個の容量素子（例えばコンデンサ）を有する。容量部１２は、スイッチ部１１と接続され、ローパスフィルタ部１を構成する。

状態判定部２は、２個の入力端子を有する。一方の入力端子にはローパスフィルタ部１の出力Ｖｏｕｔが入力され、他方の入力端子には参照電圧Ｖｒｅｆが入力される。状態判定部２は、出力Ｖｏｕｔ及び参照電圧Ｖｒｅｆに基づき、スイッチ部１１の状態を示す状態値Ｖｓｔａｔｅを生成する。状態判定部２は、出力Ｖｏｕｔが異なることに応じて、異なる状態値Ｖｓｔａｔｅを生成する。状態判定部２は、大小関係の比較を行うコンパレータ回路、あるいはその他の比較回路から構成される。

入力波形Ｖｉｎ及び参照電圧Ｖｒｅｆは、図示を省略した波形発生回路、発振器等の発生源から出力される。これらの発生源は、劣化診断回路１００内に実装されてもよいし、外部にあってもよい。

以下、スイッチ部１１の劣化を診断する方法について説明する。

劣化診断の際、入力波形Ｖｉｎがローパスフィルタ部１に入力されることにより、ローパスフィルタ部１は、ローパスフィルタ処理を行って出力Ｖｏｕｔを出力する。入力波形Ｖｉｎは、矩形波、三角波、正弦波等、凹凸を有する任意のテスト波形である。

状態判定部２には、入力波形Ｖｉｎに対するローパスフィルタ部１の出力Ｖｏｕｔが入力される。状態判定部２は、出力Ｖｏｕｔ及び参照電圧Ｖｒｅｆに基づいて、スイッチ部１１の状態値Ｖｓｔａｔｅを生成する。

上述の通り、出力Ｖｏｕｔは、スイッチ部１１の劣化前後で異なる。このため、状態判定部２は、スイッチ部１１の劣化前後で異なる状態値Ｖｓｔａｔｅを生成する。この状態値Ｖｓｔａｔｅに基づいて、スイッチ部１１の劣化を診断することができる。

以上、本実施形態にかかる劣化診断回路１００によって、ローパスフィルタ部１に入力波形Ｖｉｎを入力した際の出力Ｖｏｕｔと参照電圧Ｖｒｅｆに基づき、スイッチ部１１の劣化を診断することができる。つまり、スイッチ部１１中のスイッチング素子の劣化を診断することができる。

なお、状態判定部２は、出力Ｖｏｕｔ及び参照電圧Ｖｒｅｆの大小関係を比較することで、ローパスフィルタ部１の状態値Ｖｓｔａｔｅを生成してもよい。例えば、状態判定部２は、出力Ｖｏｕｔが参照電圧Ｖｒｅｆよりも大きい場合に論理レベル「１」を、小さい場合には論理レベル「０」を状態値Ｖｓｔａｔｅとして生成する。その場合、スイッチ部１１の劣化度合いを示す状態値Ｖｓｔａｔｅが、論理レベル「０」で固定されていれば、スイッチ部１１は劣化していると診断される。状態判定部２が出力する論理レベルの値は、「１」と「０」を逆にしてもよい。

実施の形態２
以下、図面を参照して本発明の実施の形態２について説明する。

図２は、本実施形態にかかる劣化診断回路１０１を実装したＩＣ（Integrated Circuit）チップの構成例である。本実施形態にかかる劣化診断回路１０１は、ＩＣチップ２００上に実装される他の対象回路１０２中のトランジスタ１０３の劣化診断をするためのものである。劣化診断回路１０１は、対象回路１０２とは独立の配線等を有する回路である。

劣化診断回路１０１は、実施の形態１にかかる劣化診断回路１００と同様にローパスフィルタ処理によって、劣化診断回路１０１中のトランジスタ１３（後述）の劣化を診断している。これにより、劣化診断回路１０１は、トランジスタ１３の劣化をより精度良く診断できる。

また、劣化診断回路１０１は、簡素で小面積である。さらに、劣化診断回路１０１はトランジスタ１３に劣化を付与する場合と、トランジスタ１３の劣化を診断する場合とで、セレクタによってトランジスタに供給する電圧を選択して切り替えている。そのため、トランジスタに電圧を供給する供給電圧出力部を、セレクタを有しない場合と比較して、より小面積の構成にすることができる。

以下、劣化診断回路１０１の構成要素及びその動作について説明する。

図３は、本実施形態にかかる劣化診断回路１０１の全体構成例である。劣化診断回路１０１は、ローパスフィルタ部１、コンパレータ回路２０、供給電圧出力部３及び参照電圧出力部４を備えている。

トランジスタ１３の劣化前後における、ローパスフィルタ部１が出力する出力Ｖｏｕｔの違いについては、実施形態１と同様であるため説明を省略する。

トランジスタ１３は、ＮＭＯＳ型のトランジスタであり、ゲート端子（制御端子）１５、ソース端子（入力端子）１６及びドレイン端子（出力端子）１７を備える。ゲート端子１５には供給電圧出力部３のセレクタ３１が接続され、セレクタ３１からは、トランジスタ１３のオン・オフを制御する制御信号Ｖｃｏｎが出力される。ソース端子１６には供給電圧出力部３のセレクタ３２が接続され、セレクタ３２からは入力波形Ｖｉｎが出力される。ドレイン端子１７には、コンデンサ１４及びコンパレータ回路２０が接続される。トランジスタ１３は、実施の形態１におけるスイッチ部１１に対応する。

トランジスタ１３は、オン・オフを交互に繰り返す動作の頻度が多いほど（トグル率が高いほど）、劣化することが知られている。

コンデンサ１４は、一端がトランジスタ１３のドレイン端子１７に接続され、他端は接地される。なお、コンデンサ１４は、実施の形態１における容量部１２に対応する。

コンパレータ回路２０は、正の入力端子２１と負の入力端子２２を有する。正の入力端子２１にはローパスフィルタ部１の出力Ｖｏｕｔが入力され、負の入力端子２２には参照電圧出力部４が出力した参照電圧Ｖｒｅｆが入力される。参照電圧出力部４から入力される参照電圧Ｖｒｅｆは、３／４Ｖｄｄ（Ｖｄｄ：定電圧出力部３３が出力する所定電位）の定電圧である。コンパレータ回路２０は、入力端子２１、２２に入力された電圧の大小を判定して、ローパスフィルタ部１の状態値Ｖｓｔａｔｅを生成して出力する。状態値Ｖｓｔａｔｅは、「１」又は「０」の論理レベルで示される。コンパレータ回路２０は、実施の形態１における状態判定部２に対応する。

例えば、ローパスフィルタ部１の出力Ｖｏｕｔの電圧値がＶｄｄである場合、この電圧値は３／４Ｖｄｄの参照電圧Ｖｒｅｆよりも大きいので、コンパレータ回路２０は、状態値Ｖｓｔａｔｅとして論理レベル「１」を生成し、出力する。ローパスフィルタ部１の出力電圧が１／４Ｖｄｄである場合、この出力電圧は３／４Ｖｄｄの参照電圧Ｖｒｅｆよりも小さいので、コンパレータ回路２０は、状態値Ｖｓｔａｔｅとして論理レベル「０」を生成し、出力する。

供給電圧出力部３は、セレクタ３１、セレクタ３２、定電圧出力部３３、波形出力部３４及び制御部３５を備える。供給電圧出力部３は、トランジスタ１３のゲート端子１５及びソース端子１６に電圧を供給する。

セレクタ３１は、ゲート端子１５と接続される。セレクタ３１は、制御部３５からの切替信号Ｖｃｈに応じて定電圧出力部３３又は波形出力部３４の出力を選択し、制御信号Ｖｃｏｎとしてゲート端子１５に供給する。セレクタ３２は、ソース端子１６と接続される。セレクタ３２は、制御部３５からの切替信号Ｖｃｈに応じて定電圧出力部３３又は波形出力部３４の出力を選択し、入力波形Ｖｉｎとしてソース端子１６に供給する。

定電圧出力部３３は、所定電位Ｖｄｄを出力し、波形出力部３４は、パルス波形Ｄａｔａ１又はＤａｔａ２を出力することが可能である。なお、定電圧出力部３３及び波形出力部３４は、例えば波形生成回路、発振器等から構成される。

図４（ａ）及び（ｂ）は、それぞれ波形出力部３４が出力するパルス波形Ｄａｔａ１及びＤａｔａ２の例を示した図である。図４（ａ）及び（ｂ）は、各パルス波形の電圧−時間の関係を示している。パルス波形Ｄａｔａ１及びＤａｔａ２は、最大電圧値がＶｄｄであるパルス波形である。パルス波形Ｄａｔａ１は、一定のトグル率を有するパルス波形であり、パルス波形Ｄａｔａ２は、デューティー比が１：１の矩形波である。制御部３５は、波形出力部３４を制御して、波形出力部３４の出力波形をパルス波形Ｄａｔａ１からパルス波形Ｄａｔａ２に、又はパルス波形Ｄａｔａ２からパルス波形Ｄａｔａ１に変更することができる。

制御部３５は、２値の切替信号Ｖｃｈを制御して、セレクタ３１及びセレクタ３２からの出力を切り替える。制御部３５が、切替信号Ｖｃｈの論理レベルをＬｏｗレベル（以降、Ｌレベルと略す）と設定した場合、セレクタ３１からは波形出力部３４からの電圧が、セレクタ３２からは定電圧出力部３３からの電圧が出力される。逆に、制御部３５が、切替信号Ｖｃｈの論理レベルをＨｉｇｈレベル（以降、Ｈレベルと略す）と設定した場合、セレクタ３１からは定電圧出力部３３からの電圧が、セレクタ３２からは波形出力部３４からの電圧が出力される。

さらに、制御部３５は、波形出力部３４の出力する波形を変更する制御を行う。制御部３５は、切替信号ＶｃｈがＬレベルの場合、波形出力部３４を制御してパルス波形Ｄａｔａ１を出力させる。制御部３５は、切替信号ＶｃｈがＨレベルの場合、波形出力部３４を制御してパルス波形Ｄａｔａ２を出力させる。

図５は、切替信号Ｖｃｈの論理レベルＬ、Ｈに応じた、セレクタ３１、３２の出力及びトランジスタ１３のゲート端子１５、ソース端子１６への入力を示した図である。切替信号ＶｃｈがＬレベルの場合、セレクタ３１からは波形出力部３４からの電圧が出力され、セレクタ３２からは定電圧出力部３３からの電圧が出力される。つまり、セレクタ３１からはパルス波形Ｄａｔａ１が出力され、セレクタ３２からは所定電位Ｖｄｄが出力される。ゲート端子１５、ソース端子１６にはそれぞれセレクタ３１、セレクタ３２が接続されているので、ゲート端子１５、ソース端子１６にはそれぞれパルス波形Ｄａｔａ１、所定電位Ｖｄｄが入力される。

切替信号ＶｃｈがＨレベルの場合、セレクタ３１からは定電圧出力部３３からの電圧が出力され、セレクタ３２からは波形出力部３４からの電圧が出力される。つまり、セレクタ３１からは所定電位Ｖｄｄが出力され、セレクタ３２からはパルス波形Ｄａｔａ２が出力される。ここから、ゲート端子１５、ソース端子１６にはそれぞれ、所定電位Ｖｄｄ、パルス波形Ｄａｔａ２が入力される。

参照電圧出力部４は、状態判定部２の負の入力端子２２に対して３／４Ｖｄｄの定電圧の参照電圧Ｖｒｅｆを出力する。参照電圧出力部４は、例えば波形生成回路、発振器等から構成される。参照電圧Ｖｒｅｆは、トランジスタ１３の劣化の判定に用いる電圧である。

以下、劣化診断回路１０１の動作について、トランジスタ１３を劣化させるモード（劣化付与モード）と、トランジスタ１３の劣化を診断するモード（劣化診断モード）に分けて説明する。

劣化付与モードにおいては、制御部３５は、論理レベルが「Ｌ」の切替信号Ｖｃｈを出力する。この場合、セレクタ３１は、図５の通り、トランジスタ１３のオン・オフを所定の割合で切り替えるパルス波形Ｄａｔａ１を制御信号Ｖｃｏｎとして出力する。また、セレクタ３２は、所定電位Ｖｄｄを入力波形Ｖｉｎとして出力する。つまり、トランジスタ１３のゲート端子１５にはパルス波形Ｄａｔａ１が入力され、ソース端子１６にはＶｄｄが入力される。

以上のように、トランジスタ１３は、トランジスタをトグルするロジックデータがゲート端子１５に入力されることで、通常の半導体装置中で使われるトランジスタと同様に劣化する。

トランジスタ１３を劣化させる方法については、上記の方法に限られない。例えば、パルス波形Ｄａｔａ１は、必ずしもパルス波形でなくてもよく、正弦波等、トランジスタ１３のオン・オフを切り替えるような波形であれば、どのようなものでもよい。

次に、劣化診断モードの場合の劣化診断回路１０１の動作について説明する。以下に示す劣化診断モードにおける劣化診断回路１０１の動作は、トランジスタ１３を、任意の時間、劣化付与モードにより劣化させた後でなされてもよい。

制御部３５は、論理レベルが「Ｈ」の切替信号Ｖｃｈを出力する。この場合、図５にて示した通り、セレクタ３１は、所定電位Ｖｄｄを制御信号Ｖｃｏｎとして出力し、セレクタ３２は、パルス波形Ｄａｔａ２を入力波形Ｖｉｎとして出力する。所定電位Ｖｄｄは、トランジスタ１３をオンの状態にさせるのに十分な電圧値を有する。パルス波形Ｄａｔａ２は、実施の形態１における入力波形Ｖｉｎに対応する。

以上の供給電圧出力部３の動作により、トランジスタ１３のゲート端子１５には、所定電位Ｖｄｄが入力されてトランジスタ１３は常時オン状態になる。トランジスタ１３のソース端子１６には、パルス波形Ｄａｔａ２が入力される。ここから、ローパスフィルタ部１は、パルス波形Ｄａｔａ２に対応した出力Ｖｏｕｔを出力する。

図６は、トランジスタ１３の劣化前後の、ローパスフィルタ部１が出力する出力Ｖｏｕｔ及びコンパレータ回路２０が出力する状態値Ｖｓｔａｔｅの例を示す図である。以下、図６を用いて、トランジスタ１３の劣化前と劣化後における、出力Ｖｏｕｔ及び状態値Ｖｓｔａｔｅの違いを説明する。

図６（ａ）及び（ｂ）は、ローパスフィルタ部１の出力Ｖｏｕｔの電圧−時間の関係を示した図である。図６（ａ）は、トランジスタ１３が劣化前の出力Ｖｏｕｔであり、図６（ｂ）は、トランジスタ１３が劣化後の出力Ｖｏｕｔを示している。

トランジスタ１３の劣化前においては、トランジスタ１３の抵抗値Ｒは増大していないため、前述の通り、パルス波形Ｄａｔａ２の低周波数成分はローパスフィルタ部１を通過できる。そのため、図６（ａ）に示すように、出力Ｖｏｕｔは参照電圧３／４Ｖｄｄを超える電圧値を有するときがある。

しかし、トランジスタ１３の劣化後においては、トランジスタ１３の抵抗値Ｒが増大する。そのため、劣化前にローパスフィルタ部１を通過していたパルス波形Ｄａｔａ２の低周波数成分は、ローパスフィルタ部１を通過することが殆どできなくなる。そのため、図６（ｂ）に示すように、出力Ｖｏｕｔは、パルス波形Ｄａｔａ２の平均電圧値である０．５Ｖｄｄにほぼ固定され、電圧値が参照電圧３／４Ｖｄｄを超えることはない。

図６（ｃ）、（ｄ）は、それぞれ出力Ｖｏｕｔが図６（ａ）、（ｂ）に示した場合における、状態値Ｖｓｔａｔｅの時間推移を示した図である。図６（ｃ）は、トランジスタ１３が劣化前の状態値Ｖｓｔａｔｅであり、図６（ｄ）は、トランジスタ１３が劣化後の状態値Ｖｓｔａｔｅを示している。

トランジスタ１３の劣化前において、出力Ｖｏｕｔは、前述の通り参照電圧を超える電圧値を有するときがある。そのため、コンパレータ回路２０は、図６（ｃ）に示す通り、ローパスフィルタ部１の状態値Ｖｓｔａｔｅとして一定の頻度で「１」の論理レベルを出力する。

しかし、トランジスタ１３の劣化後においては、出力Ｖｏｕｔは、前述の通り参照電圧を超える電圧値を有することはない。そのため、コンパレータ回路２０は、図６（ｄ）に示す通り、ローパスフィルタ部１の状態値Ｖｓｔａｔｅとして「０」のみの論理レベルを出力する。

劣化診断モード時に、状態値Ｖｓｔａｔｅの論理レベルが「０」で固定された場合、トランジスタ１３が劣化されたと判定できる。

トランジスタ１３の劣化が判定された場合、図２に示した対象回路１０２のトランジスタ１０３は、保守点検が必要と判断される。この保守時期の設定は、劣化付与モード時にローパスフィルタ部１に入力されるパルス波形Ｄａｔａ１のパターンにより制御できる。つまり、パルス波形Ｄａｔａ１のトグル率の設定によって、トランジスタ１３の劣化の進行具合を調整できる。通常、コンピュータ等に実装される論理回路中のトランジスタは、トグル率が１０〜２０％程度であるから、パルス波形Ｄａｔａ１のトグル率をこれ以上の値に設定することで、保守点検対象となるトランジスタ１０３の事前保守が可能となる。つまり、パルス波形Ｄａｔａ１のトグル率を、トランジスタ１０３のゲート端子に対して供給されるパルス波形のトグル率以上に設定しておけばよい。

以上、本実施形態にかかる劣化診断回路１０１においては、トランジスタの劣化診断が可能となるため、保守点検の対象となるトランジスタに関して事前に保守又は交換を行うことができる。これにより、停止が基本的に困難な基幹システム等におけるトランジスタを保守点検の対象とする場合でも、劣化診断回路１０１を用いることで、対象のトランジスタを停止せずに、劣化診断が可能になるという効果を奏する。

実施の形態１にかかる劣化診断回路１００と同様、劣化診断回路１０１は簡素で精度が良い。さらに、小面積であることから、ＩＣチップ等に実装することも容易である。

最近のＬＳＩの微細化にともない、トランジスタ等のスイッチング素子の劣化は顕著となる傾向にある。つまり、スイッチング素子は、コンシューマ製品又は工業製品において周囲の温度が比較的高い環境で用いられることが多く、劣化の進行が起こりやすい。このようなスイッチング素子の劣化診断は、今後も必要となる技術である。そのため、いかなるＬＳＩにも実装できるよう小面積で、かつ精度が十分な測定回路を提供すること、またその回路を用いた測定方法を提供することが、急務となっていた。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施の形態２にかかる劣化診断回路１０１におけるトランジスタ１３は、ＮＭＯＳ型を例に挙げたが、ＰＭＯＳ型でも同様にトランジスタ１３の劣化診断が可能である。その場合、トランジスタのソース端子、ドレイン端子は実施の形態２にかかる劣化診断回路１０１とは逆になる。つまり、ソース端子が出力端子となり、ドレイン端子が入力端子となる。

劣化診断回路１０１は、トランジスタ、コンデンサをそれぞれ複数備えてもよいし、トランジスタではないスイッチング素子を備えてもよい。

実施の形態２の説明にて示された電圧値又は波形等は、あくまで一例であり、任意の変更が可能である。例えば、参照電圧Ｖｒｅｆは、入力波形Ｖｉｎの平均の電圧値よりも高い電圧値を有し、最大電圧値よりも低い電圧値を有する定電圧としてもよい。つまり、ローパスフィルタ部１の劣化前の出力Ｖｏｕｔの電圧値が一定の頻度で参照電圧Ｖｒｅｆの電圧値を超えるときがあり、劣化後の出力Ｖｏｕｔの電圧値が参照電圧Ｖｒｅｆの電圧値を超えないような入力波形Ｖｉｎ及び参照電圧Ｖｒｅｆであれば、他の値をとってもよい。

ローパスフィルタ部１の劣化後の出力Ｖｏｕｔの電圧値が参照電圧Ｖｒｅｆの電圧値を超えることがあっても、劣化前に比べて格段に超える頻度が落ちた場合（コンパレータ回路２０が、状態値Ｖｓｔａｔｅとして論理レベル１を出力する頻度が格段に減少した場合）には、トランジスタ１３は劣化されたと判定してもよい。

コンデンサ１４の接地側の端子に電圧を加えて高電圧とし、トランジスタ１３側の端子を低電圧とするように劣化診断回路１０１を構成してもよい。その場合、出力Ｖｏｕｔの電圧値が参照電圧Ｖｒｅｆの電圧値を超えたままの状態であるときに、トランジスタ１３は劣化されたと診断される。

劣化診断回路１０１の劣化診断の対象は、同一のＩＣチップ２００に実装された対象回路１０２中のトランジスタ１０３であるとした。しかし、同一のＩＣチップ２００ではなく、同一のコンピュータ内に実装された他の回路中のトランジスタを劣化診断の対象にしてもよい。

劣化診断回路１０１は、保守点検の対象回路１０２とは独立の配線等を有する回路としなくてもよい。例えば、保守点検の対象回路１０２中のトランジスタ１０３のゲート端子に実際に出力される入力波形を、トランジスタ１３のゲート端子１５に入力するようにしてもよい。つまり、トランジスタ１３は、劣化付与モードにおいて、保守点検の対象となるトランジスタとほぼ同一に劣化することが期待される。ここから、保守点検の対象となるトランジスタを、精度よく劣化診断することが可能になる。

劣化診断回路１０１のトランジスタ１３は、実際にコンピュータで動作するトランジスタであり、コンピュータが動作していない間に、前述の劣化診断を行うようにしてもよい。

コンパレータ回路２０が出力する状態値Ｖｓｔａｔｅは、劣化診断回路１０１に接続されたコンピュータシステム等がモニタしていてもよい。例えば、コンピュータシステムは、モニタしている状態値Ｖｓｔａｔｅの値が「０」しかないことを認識した場合、トランジスタ１３が劣化している旨の警告を外部に出力してもよい。また、コンピュータシステムは、劣化診断回路１０１を複数有してもよい。例えば、コンピュータシステムは劣化診断回路１０１を１０個有し、そのうちの５個のトランジスタが劣化したと診断された場合に、保守点検の対象とするトランジスタが劣化したとして、警告を発してもよい。

１ ローパスフィルタ部
２ 状態判定部
３ 供給電圧出力部
４ 参照電圧出力部
１１ スイッチ部
１２ 容量部
１３ トランジスタ
１４ コンデンサ
１５ ゲート端子
１６ ソース端子
１７ ドレイン端子
２０ コンパレータ回路
２１、２２ 入力端子
３１、３２ セレクタ
３３ 定電圧出力部
３４ 波形出力部
３５ 制御部
１００、１０１ 劣化診断回路
１０２ 対象回路
１０３ トランジスタ
２００ ＩＣチップ

Claims (7)

1. スイッチ部及び当該スイッチ部に対して接続された容量部を含むと共に、入力波形に対してローパスフィルタ処理を実行するローパスフィルタ部と、
   前記スイッチ部の制御端子に対して、前記スイッチ部をオン状態とする制御信号を選択的に供給する第１セレクタと、
   前記ローパスフィルタ部に対して、前記入力波形を選択的に供給する第２セレクタと、
   前記入力波形の入力に応じた前記ローパスフィルタ部の出力と参照電圧とに基づいて、前記ローパスフィルタ部に含まれる前記スイッチ部の状態を示す状態値を生成する状態判定部と、
   を備える劣化診断回路。
2. 前記第１セレクタは、前記スイッチ部の前記制御端子に対して、パルス波形を選択的に供給し、
   前記第２セレクタは、前記ローパスフィルタ部に対して所定電位を選択的に供給することを特徴とする請求項１に記載の劣化診断回路。
3. 前記第１及び第２セレクタの選択状態を制御する制御部を更に備え、
   前記制御部は、前記スイッチ部の劣化診断時、前記第１セレクタに第１の所定電位を選択させ、かつ、前記第２セレクタに第１のパルス波形を選択させ、前記スイッチ部の劣化付与時、前記第１セレクタに第２のパルス波形を選択させ、かつ、前記第２セレクタに第２の所定電位を選択させることを特徴とする請求項２に記載の劣化診断回路。
4. 前記劣化診断回路は、当該劣化診断回路が実装されるＩＣチップに対して実装される他の回路の回路素子の劣化診断をするためのものである、請求項３に記載の劣化診断回路。
5. 前記パルス波形のトグル率は、前記他の回路の回路素子に対して供給されるパルス波形のトグル率以上であることを特徴とする請求項４に記載の劣化診断回路。
6. 前記参照電圧は、前記スイッチ部の劣化の判定に用いる電圧であって、
   前記状態判定部は、前記ローパスフィルタ部の出力と前記参照電圧との大小関係に基づいて前記状態値を生成する、
   請求項１ないし５のいずれか一項に記載の劣化診断回路。
7. スイッチ部及び当該スイッチ部に対して接続された容量部を含むローパスフィルタ部が、入力波形に対してローパスフィルタ処理を実行するステップと、
   第１セレクタが、前記スイッチ部の制御端子に対して、前記スイッチ部をオン状態とする制御信号を選択的に供給するステップと、
   第２セレクタが、前記ローパスフィルタ部に対して、前記入力波形を選択的に供給するステップと、
   前記ローパスフィルタ部に接続された状態判定部が、前記入力波形の入力に応じた前記ローパスフィルタ部の出力と参照電圧とに基づいて、前記スイッチ部の状態を示す状態値を生成するステップと、
   を備えた劣化診断回路の動作方法。

Images