JP4455434B2 - ミューティング判定回路およびミューティング回路 - Google Patents
ミューティング判定回路およびミューティング回路 Download PDFInfo
- Publication number
- JP4455434B2 JP4455434B2 JP2005202882A JP2005202882A JP4455434B2 JP 4455434 B2 JP4455434 B2 JP 4455434B2 JP 2005202882 A JP2005202882 A JP 2005202882A JP 2005202882 A JP2005202882 A JP 2005202882A JP 4455434 B2 JP4455434 B2 JP 4455434B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- muting
- digital signal
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
図1は、本発明のミューティング判定回路およびミューティング回路の第1の実施形態を示す。本実施形態は、入力信号が負論理でパルス幅と繰り返し周波数およびパルスの平均伝送レートが既知の場合に対応する構成である。また、2チャネルの入力ディジタル信号が互いに基本繰り返し周期の1/2だけずれたタイミングで入力される場合を想定している。
図5は、本発明のミューティング判定回路およびミューティング回路の第2の実施形態を示す。本実施形態は、入力信号が正論理でパルス幅と繰り返し周波数およびパルスの平均伝送レートが既知の場合に対応する構成である。また、第1の実施形態と同様に、2チャネルの入力ディジタル信号が互いに基本繰り返し周期の1/2だけずれたタイミングで入力される場合を想定している。
第1の実施形態および第2の実施形態では、2チャネルの入力ディジタル信号S1−1,S1−2が互いに基本繰り返し周期の1/2だけずれたタイミングで入力される場合を想定しているが、このパルスタイミングのずれには多少の誤差があってもよい。また、パルスタイミングのずれがこれよりも小さい場合、あるいはずれがない場合には、遅延回路を用いることにより、2チャネルの入力ディジタル信号S1−1,S1−2が互いに基本繰り返し周期のほぼ1/2だけずれるように調整するようにしてもよい。
11 AND回路(負論理における論理和回路)
12 ローパスフィルタ
13 スイッチ回路
14 時定数回路
15 反転出力型シュミットトリガ回路
16 OR回路(正論理における論理和回路)
21,22 OR回路
23,24 AND回路
Claims (6)
- 複数チャネルのディジタル信号を受信する無線受信機から出力される受信した複数チャネルのディジタル信号であって、パルス幅、繰り返し周波数およびパルスの平均伝送レートが既知の信号成分を有し、パルスタイミングが互いに異なるnチャネル(nは2以上の整数)のディジタル信号を入力し、各チャネルのディジタル信号を再生する装置において、
前記nチャネルのディジタル信号の論理和をとる論理和回路と、
前記論理和回路の出力信号を入力し、前記信号成分が通過するように通過帯域を設定したローパスフィルタと、
前記ローパスフィルタの出力信号を所定の閾値で判定し、該出力信号が所定の閾値を超える頻度が前記nチャネルのディジタル信号の平均伝送レートを合わせた伝送レートを下回るときに、前記ディジタル信号のパルス波形劣化によりパルス幅が低下していると判断し、パルス波形劣化のディジタル信号を含む前記nチャネルのディジタル信号の再生を停止するためのミューティング制御信号を出力する判定手段と
を備えたことを特徴とするミューティング判定回路。 - 複数チャネルのディジタル信号を受信する無線受信機から出力される受信した複数チャネルのディジタル信号であって、パルス幅、繰り返し周波数およびパルスの平均伝送レートが既知の信号成分を有し、パルスタイミングが揃ったnチャネル(nは2以上の整数)のディジタル信号を入力し、各チャネルのディジタル信号を再生する装置において、
前記nチャネルのディジタル信号のパルスタイミングが互いに異なるように設定する遅延回路と、
前記遅延回路から出力されるパルスタイミングが互いに異なるnチャネルのディジタル信号の論理和をとる論理和回路と、
前記論理和回路の出力信号を入力し、前記信号成分が通過するように通過帯域を設定したローパスフィルタと、
前記ローパスフィルタの出力信号を所定の閾値で判定し、該出力信号が所定の閾値を超える頻度が前記nチャネルのディジタル信号の平均伝送レートを合わせた伝送レートを下回るときに、前記ディジタル信号のパルス波形劣化によりパルス幅が低下していると判断し、パルス波形劣化のディジタル信号を含む前記nチャネルのディジタル信号の再生を停止するためのミューティング制御信号を出力する判定手段と
を備えたことを特徴とするミューティング判定回路。 - 請求項1または請求項2に記載のミューティング判定回路において、
前記判定手段は、
前記ローパスフィルタの出力信号のレベルが前記所定の閾値を超えたときにオンとなるスイッチ回路と、
前記スイッチ回路のオン・オフにより充電・放電を行い、出力電圧が変化する時定数回路と、
前記時定数回路の出力電圧を判別し、前記スイッチ回路がオンとなる頻度が前記nチャネルのディジタル信号の平均伝送レートを合わせた伝送レートを下回り、該出力電圧が所定の閾値を下回るときに前記ミューティング制御信号を出力する電圧判別回路と
を備えたことを特徴とするミューティング判定回路。 - 請求項3に記載のミューティング判定回路において、
前記ディジタル信号は負論理の信号とし、
前記論理和回路はAND回路で構成し、
前記スイッチ回路をpチャネル型トランジスタおよび電流制限用抵抗で構成し、
前記ローパスフィルタの出力信号を前記pチャネル型トランジスタのゲート端子に接続し、ソース端子を高電位電圧源に接続し、ドレイン端子を前記時定数回路の充電端子および前記電圧判別回路の入力端子に接続し、
前記AND回路の出力信号が低電位である時間の長さに応じて、前記ディジタル信号のパルス波形劣化によるパルス幅減少を検出し、前記時定数回路の出力電圧が所定の閾値を下回ったときにそのパルス幅が所定以上減少したと判断して前記ミューティング制御信号を出力する構成である
ことを特徴とするミューティング判定回路。 - 請求項3に記載のミューティング判定回路において、
前記ディジタル信号は正論理の信号とし、
前記論理和回路はOR回路で構成し、
前記スイッチ回路をnチャネル型トランジスタおよび電流制限用抵抗で構成し、
前記ローパスフィルタの出力信号を前記nチャネル型トランジスタのゲート端子に接続し、ソース端子を低電位電圧源に接続し、ドレイン端子を前記時定数回路の放電端子および前記電圧判別回路の入力端子に接続し、
前記OR回路の出力信号が高電位である時間の長さに応じて、前記ディジタル信号のパルス波形劣化によるパルス幅減少を検出し、前記時定数回路の出力電圧が所定の閾値を下回ったときにそのパルス幅が所定以上減少したと判断して前記ミューティング制御信号を出力する構成である
ことを特徴とするミューティング判定回路。 - 請求項1または請求項2に記載のミューティング判定回路と、
前記ミューティング判定回路から出力されたミューティング制御信号に応じて、パルス波形劣化のディジタル信号を含む前記nチャネルのディジタル信号の信号成分の伝達を停止し、前記nチャネルのディジタル信号のすべての再生を停止させるスイッチ回路と
を備えたことを特徴とするミューティング回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005202882A JP4455434B2 (ja) | 2005-07-12 | 2005-07-12 | ミューティング判定回路およびミューティング回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005202882A JP4455434B2 (ja) | 2005-07-12 | 2005-07-12 | ミューティング判定回路およびミューティング回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007027833A JP2007027833A (ja) | 2007-02-01 |
JP4455434B2 true JP4455434B2 (ja) | 2010-04-21 |
Family
ID=37788059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005202882A Expired - Fee Related JP4455434B2 (ja) | 2005-07-12 | 2005-07-12 | ミューティング判定回路およびミューティング回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4455434B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4498386B2 (ja) * | 2007-05-29 | 2010-07-07 | シャープ株式会社 | 受信機、電子機器 |
US8050572B2 (en) | 2007-05-29 | 2011-11-01 | Sharp Kabushiki Kaisha | Receiver and electronic device |
JP5488480B2 (ja) * | 2011-01-19 | 2014-05-14 | 日本電気株式会社 | スイッチング素子の劣化診断回路及びその動作方法 |
-
2005
- 2005-07-12 JP JP2005202882A patent/JP4455434B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007027833A (ja) | 2007-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2847651C (en) | Data recovery method and system for source synchronous data channels | |
US11283528B2 (en) | Digital coherent receiver and digital coherent receiving method | |
US7847632B2 (en) | Short-circuit detecting circuit | |
JP4455434B2 (ja) | ミューティング判定回路およびミューティング回路 | |
US6348882B1 (en) | 5-ary receiver utilizing common mode insensitive differential offset comparator | |
US20070165753A1 (en) | Impulse noise remover and related method | |
EP0499397A2 (en) | Digital communications systems | |
US9425776B2 (en) | Method for detecting hysteresis characteristic of comparator and semiconductor device | |
WO2009153838A1 (ja) | 受信装置 | |
US6671075B1 (en) | Offset voltage cancellation circuit | |
US10363861B2 (en) | Timing correction in a communication system | |
JP4455395B2 (ja) | ミューティング判定回路およびミューティング回路 | |
US5990716A (en) | Method and system for recovering digital data from a transmitted balanced signal | |
CN110896516B (zh) | 半导体装置和声音输出装置 | |
JP2006304075A (ja) | ミューティング判定回路およびミューティング回路 | |
JPH10163896A (ja) | パルス幅検出機能を有する受信スケルチ回路 | |
US7055084B2 (en) | Method and system for regulating the decision threshold and the sampling clock phase of a data regenerator for a binary signal | |
JP2010011011A (ja) | ビットレート判定装置、ビットレート判定方法、信号弁別器及び光信号受信弁別器 | |
US20080123778A1 (en) | Data receiving apparatus | |
JP7169781B2 (ja) | 信号処理装置および方法 | |
CN111245435A (zh) | 一种信号解码系统及其解码方法 | |
JPWO2004068705A1 (ja) | 前置増幅回路及びクロック切替え回路及びそれを用いた光受信器 | |
US6928242B1 (en) | Built in self test method and circuit for parallel optical transmitters | |
KR20220090323A (ko) | 하이브리드 송신기, 이의 동작 방법 및 이를 포함하는 송수신 시스템 | |
JP2008236659A (ja) | 信号切替回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4455434 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |