JP4455395B2 - ミューティング判定回路およびミューティング回路 - Google Patents

Description

本発明は、ディジタル信号の無線受信機において、受信したディジタル信号の受信状態を判別し、受信状態が悪い場合にディジタル信号の再生を停止させるためのミューティング制御信号を出力するミューティング判定回路、およびディジタル信号の再生の際にミューティング制御信号を用いて受信状態の悪いディジタル信号の再生を防ぐミューティング回路に関する。

ディジタル信号の無線受信機における従来のミューティング判定回路には、受信信号の符号誤り率を検出し、符号誤り率に応じてミューティング制御信号を生成する技術（特許文献１）などがある。
特開２００１−２２３９６１号公報

受信信号の符号誤り率によりミューティング制御信号を生成する技術では、送信側で誤り検出のために付加したパリティ等の冗長信号を分離する処理や符号誤り検出処理が必要となり、受信機の処理量およびハードウェアの増大が避けられなかった。

本発明は、簡単な構成で受信状態が悪いディジタル信号の再生を停止するためのミューティング制御信号を生成するミューティング判定回路およびそのミューティング制御信号を用いて受信状態が悪いディジタル信号の再生を防ぐミューティング回路を提供することを目的とする。

本発明のミューティング判定回路は、ディジタル信号の無線受信機から出力される受信したディジタル信号であって、パルス幅と繰り返し周波数およびパルスの平均伝送レートが既知のディジタル信号を入力し、パルスデューティを調整して出力するパルスデューティ調整回路と、パルスデューティ調整回路の出力信号を入力し、パルスの時間密度を電圧に変換する平滑回路と、平滑回路の出力電圧を既知の平均伝送レートに対応する所定の閾値で判定し、所定の閾値を下回る場合にはディジタル信号の受信状態が悪いと判断し、ディジタル信号の再生を停止するためのミューティング制御信号を出力する判別回路とを備えて構成される。

また、本発明のミューティング判定回路は、ディジタル信号は負論理の信号とし、パルスデューティ調整回路は、ｐチャネル型トランジスタおよびｎチャネル型トランジスタの各ゲート端子にディジタル信号を共通入力し、ｐチャネル型トランジスタおよびｎチャネル型トランジスタの各ドレイン端子に抵抗の一端をそれぞれ接続し、その抵抗の各他端を共通接続して出力端子に接続し、ｐチャネル型トランジスタのソース端子を高電位電圧源に接続し、ｎチャネル型トランジスタのソース端子を低電位電圧源に接続し、低電位電圧源と出力端子との間に容量を接続し、ディジタル信号を入力してパルスデューティを調整したパルス信号を出力する構成とし、平滑回路は、パルスデューティ調整回路の出力信号を非反転バッファに入力し、所定のデューティになるように設定した閾値で判定したパルス信号をローパスフィルタに入力し、時間平均化されたレベルの平滑信号を出力する構成とし、判別回路は、ｎチャネル型トランジスタのゲート端子に平滑回路から出力された平滑信号を入力し、ｎチャネル型トランジスタのドレイン端子を抵抗を介して高電位電圧源に接続し、ソース端子を低電位電圧源に接続し、平滑信号のレベルに応じてオンオフし、ドレイン端子からミューティング制御信号を出力する構成である。

また、本発明のミューティング判定回路は、ディジタル信号は正論理の信号とし、パルスデューティ調整回路は、ｐチャネル型トランジスタおよびｎチャネル型トランジスタの各ゲート端子にディジタル信号を共通入力し、ｐチャネル型トランジスタおよびｎチャネル型トランジスタの各ドレイン端子に抵抗の一端をそれぞれ接続し、その抵抗の各他端を共通接続して出力端子に接続し、ｐチャネル型トランジスタのソース端子を高電位電圧源に接続し、ｎチャネル型トランジスタのソース端子を低電位電圧源に接続し、低電位電圧源と出力端子との間に容量を接続し、ディジタル信号を入力してパルスデューティを調整したパルス信号を出力する構成とし、平滑回路は、パルスデューティ調整回路の出力信号を非反転バッファに入力し、所定のデューティになるように設定した閾値で判定したパルス信号をローパスフィルタに入力し、時間平均化されたレベルの平滑信号を出力する構成とし、判別回路は、ｐチャネル型トランジスタのゲート端子に平滑回路から出力された平滑信号を入力し、ｐチャネル型トランジスタのドレイン端子を抵抗を介して低電位電圧源に接続し、ソース端子を高電位電圧源に接続し、平滑信号のレベルに応じてオンオフし、ドレイン端子からミューティング制御信号を出力する構成である。

本発明のミューティング回路は、本発明のミューティング判定回路と、ディジタル信号を２分配してその一方をミューティング判定回路に入力する信号分配回路と、ミューティング判定回路から出力されるミューティング制御信号に応じて、信号分配回路で２分配された他方のディジタル信号の伝達を停止し、受信状態が悪いディジタル信号の再生を停止させるスイッチ回路とを備えて構成される。

本発明のミューティング判定回路は、受信状態が悪くなってきた段階でディジタル信号の再生を停止するためのミューティング制御信号を出力することができる。

また、本発明のミューティング判定回路は、送受信するディジタル信号にパリティを付加するなど、信号に冗長性を持たせる必要がないので、受信側で信号処理量の増大を招くことがなく、また受信側のハードウェア構成を簡単なもので対応することができる。

本発明のミューティング回路は、本発明のミューティング判定回路で生成されるミューティング制御信号を用いることによりディジタル信号の再生を停止し、雑音の再生を防ぐことができる。

（第１の実施形態）
図１は、本発明のミューティング回路の第１の実施形態を示す。本実施形態は、入力信号が負論理でパルス幅と繰り返し周波数およびパルスの平均伝送レートが既知であり、平均伝送レートにおける信号成分のパルスデューティが50％より小さい場合に対応する構成である。

図において、ミューティング回路は、入力するディジタル信号Ｓ１をディジタル信号Ｓ２，Ｓ３に２分配する信号分配回路１０と、ディジタル信号Ｓ２を入力しその受信状態に応じて、ディジタル信号の再生を停止するためのミューティング制御信号Ｓ６を出力するミューティング判定回路２０と、信号分配回路１０で分配されたディジタル信号Ｓ３をミューティング制御信号Ｓ６に応じて受信信号Ｓ７として出力するか出力停止するスイッチ回路３０により構成される。

信号分配回路１０は、入力するディジタル信号Ｓ１を２分岐して出力する２つの非反転バッファ１１，１２により構成される。

ミューティング判定回路２０は、パルスデューティ調整回路２１と、平滑回路２２と、判別回路２３により構成される。パルスデューティ調整回路２１は、ｐチャネルＦＥＴ（Ｍp1）およびｎチャネルＦＥＴ（Ｍn1）と、抵抗Ｒ１，Ｒ２と、容量Ｃ１により構成され、ディジタル信号Ｓ２を入力してパルスデューティをほぼ50％に調整したパルス信号Ｓ４を出力する構成である。ｐチャネルＦＥＴ（Ｍp1）およびｎチャネルＦＥＴ（Ｍn1）の各ゲート端子にはディジタル信号Ｓ２が共通入力する。ｐチャネルＦＥＴ（Ｍp1）およびｎチャネルＦＥＴ（Ｍn1）の各ドレイン端子には抵抗Ｒ１，Ｒ２の一端がそれぞれ接続され、抵抗Ｒ１，Ｒ２の各他端を共通接続して出力端子に接続する。ｐチャネルＦＥＴ（Ｍp1）のソース端子を高電位電圧源に接続し、ｎチャネルＦＥＴ（Ｍn1）のソース端子を低電位電圧源に接続し、低電位電圧源と出力端子との間に容量Ｃ１が接続される。

平滑回路２２は、非反転バッファ２２１と、抵抗Ｒ３および容量Ｃ２からなるローパスフィルタ２２２により構成される。必要に応じてローパスフィルタ２２２は２段以上であってもよい。非反転バッファ２２１は、パルスデューティがほぼ50％に調整されたパルス信号Ｓ４を入力し、閾値判定したパルス信号を出力し、ローパスフィルタ２２２から時間平均化されたレベルの平滑信号Ｓ５が出力される。

判別回路２３は、ｎチャネルＦＥＴ（Ｍn2）と抵抗Ｒ４により構成される。ｎチャネルＦＥＴ（Ｍn2）のゲート端子には平滑回路２２から出力される平滑信号Ｓ５が入力され、ドレイン端子は抵抗Ｒ４を介して高電位電圧源に接続され、ソース端子は低電位電圧源に接続される。ｎチャネルＦＥＴ（Ｍn2）は、平滑信号Ｓ５のレベルに応じてオンオフし、ドレイン端子からミューティング制御信号Ｓ６として出力される。

スイッチ回路３０は、ミューティング制御信号Ｓ６および信号分配回路１０で分配されたディジタル信号Ｓ３を入力するオアゲート３１で構成され、ミューティング制御信号Ｓ６とディジタル信号Ｓ３の論理和をとり、受信信号Ｓ７として出力する。したがって、ミューティング制御信号Ｓ６が低レベルの場合にはディジタル信号Ｓ３がそのまま出力され、高レベルの場合にはディジタル信号Ｓ３の信号成分の伝達は停止される。すなわち、後段におけるディジタル信号の再生処理が停止される。

なお、以上示したミューティング判定回路２０を構成するパルスデューティ調整回路２１と、平滑回路２２と、判別回路２３と、スイッチ回路３０を構成するオアゲート３１は、それぞれ同様の機能を有する構成であれば、上記の形態に限定されるものではない。また、ミューティング回路として、ミューティング判定回路２０で生成されたミューティング制御信号Ｓ６によりディジタル信号の再生処理を停止させる構成についても、本実施形態のようにオアゲート３１を用いて受信信号Ｓ７を高レベル固定とする構成に限らず、他の構成であってもよい。すなわち、本実施形態のミューティング判定回路２０は、本実施形態のミューティング回路内で用いることに限定されるものではなく、独立して用いる構成としてもよい。

ここで、本実施形態の動作例について、図２に示すタイムチャートを参照して具体的に説明する。図中横軸は時間、縦軸は電圧レベルを表し、図中左側はディジタル信号が平均伝送レートで受信されている状態を示し、図中右側はディジタル信号を受信していないときに雑音Ｎが重畳された状態を示す。

ディジタル信号Ｓ１はパルス幅と平均伝送レートが既知である。ディジタル信号Ｓ１，Ｓ２，Ｓ３は負論理で、パルスデューティが50％より小さくなっている。ディジタル信号Ｓ２が高レベルのときは、パルスデューティ調整回路２１のＭp1はオフ、Ｍn1はオンしているので、パルス信号Ｓ４はプルダウンされて低レベルになっている。ディジタル信号Ｓ２が低レベルになると、Ｍp1はオン、Ｍn1はオフし、パルス信号Ｓ４は抵抗Ｒ１を介してＭp1によりプルアップされる。Ｍp1のオン抵抗と抵抗Ｒ１の和が小さくなるようにＦＥＴのゲート幅と抵抗の値を設定することにより、容量Ｃ１は速やかに充電されてパルス信号Ｓ４の電圧は急速に立ち上がる。これにより、平滑回路２２の非反転バッファ２２１では、パルス信号Ｓ４の電圧が閾値を超えるとオンとなり、ローパスフィルタ２２２に高レベル信号が与えられる。

次に、ディジタル信号Ｓ２が高レベルになると、Ｍp1はオフ、Ｍn1はオンし、パルス信号Ｓ４は抵抗Ｒ２を介してＭn1によりプルダウンされる。Ｍn1のオン抵抗と抵抗Ｒ２の和が、Ｍp1のオン抵抗と抵抗Ｒ１の和よりも十分に大きく設定されることにより、容量Ｃ１は緩やかに放電し、パルス信号Ｓ４の電圧はゆっくりと低下する。これにより、パルス信号Ｓ４のパルスデューティをほぼ50％にできる。さらに、平滑回路２２の非反転バッファ２２１では、パルス信号Ｓ４の電圧が低下して閾値を下回るとオフとなり、ローパスフィルタ２２２に低レベル信号が与えられる。

平滑回路２２から出力される平滑信号Ｓ５の電圧Ｖ_H は、ローパスフィルタ２２２により非反転バッファ２２１がオンする時間ｔ_H の総和Ｔ_H と、オフする時間ｔ_L の総和Ｔ_L の比に対応する値となる。すなわち、電源電圧をＶccとすると、
Ｖ_H ＝Ｖcc・Ｔ_H ／（Ｔ_H ＋Ｔ_L ）
となり、時間平均化される。ディジタル信号Ｓ１が平均伝送レートで受信されるとき、平滑回路２２に入力するパルス信号Ｓ４のパルスデューティはほぼ50％に調整されているので、
Ｔ_H ／Ｔ_L ≒１
となり、平滑信号Ｓ５の電圧Ｖ_H は、電源電圧Ｖccのほぼ１／２となる。

平滑信号Ｓ５が入力される判別回路２３のＭn2の閾値電圧Ｖ_thは、ディジタル信号Ｓ１が平均伝送レートで受信されるときの電位Ｖ_H （≒Ｖcc／２）よりも低く設定しており、通常は平滑信号Ｓ５によってＭn2はオンし、ミューティング制御信号Ｓ６は低レベルとなる。ミューティング制御信号Ｓ６が低レベルであるときは、スイッチ回路３０のオアゲート３１を介してディジタル信号Ｓ３がそのまま通過し、受信信号Ｓ７として出力される。

さて、図２の右側に示すように、ディジタル信号を受信してしない場合や、受信状態がよくないために、受信しているディジタル信号の伝送レートが既知の平均伝送レートよりも下がったり、あるいはディジタル信号のパルス幅が小さくなるときは、平滑回路２２の非反転バッファ２２１がオンになる時間が低下し、平滑信号Ｓ５の電圧Ｖ_H も低下する。この電圧Ｖ_H が判別回路２３のＭn2の閾値電圧Ｖ_thより低下するとＭn2はオフし、ミューティング制御信号Ｓ６は高レベルになる。ミューティング制御信号Ｓ６が高レベルになると、スイッチ回路３０のオアゲート３１から出力される受信信号Ｓ７は高レベルに固定となり、ディジタル信号の伝達が停止する。このように、正常な受信が確保されない場合には、受信したディジタル信号の出力を停止し、雑音として再生されることを防止することができる。

（第２の実施形態）
図３は、本発明のミューティング判定回路およびミューティング回路の第２の実施形態を示す。本実施形態は、入力信号が正論理でパルス幅と繰り返し周波数およびパルスの平均伝送レートが既知であり、平均伝送レートにおける信号成分のパルスデューティが50％より小さい場合に対応する構成である。

図において、ミューティング回路は、入力するディジタル信号Ｓ１をディジタル信号Ｓ２，Ｓ３に２分配する信号分配回路１０と、ディジタル信号Ｓ２の受信状態に応じて、ディジタル信号の再生を停止するためのミューティング制御信号Ｓ６を出力するミューティング判定回路２０と、信号分配回路１０で分配されたディジタル信号Ｓ３をミューティング制御信号Ｓ６に応じて受信信号Ｓ７として出力するか出力停止するスイッチ回路３０により構成される。

第１の実施形態との相違点は、ミューティング判定回路２０のパルスデューティ調整回路２１のｐチャネルＦＥＴ（Ｍp1）、ｎチャネルＦＥＴ（Ｍn1）、抵抗Ｒ１，Ｒ２として、Ｍp1のオン抵抗と抵抗Ｒ１の和がＭn1のオン抵抗と抵抗Ｒ２の和より十分に大きくし、容量Ｃ１の放電が速やかに、充電が緩やかに行われるように構成する。また、ミューティング判定回路２０の判別回路２３のｎチャネルＦＥＴ（Ｍn2）に代えてｐチャネルＦＥＴ（Ｍp2）を用い、ソース端子を高電位電圧源に接続し、ドレイン端子を抵抗Ｒ４を介して低電位電圧源に接続する。ｐチャネルＦＥＴ（Ｍp2）は、平滑信号Ｓ５のレベルの応じてオンオフし、ドレイン端子からミューティング制御信号Ｓ６を出力する。さらに、スイッチ回路３０として用いるオアゲート３１に代えてアンドゲート３２を用いる。これにより、図２に示した第１の実施形態の信号波形に対して正負対称になるが、同様に受信状態が悪いときにミューティング判定回路２０で低レベルのミューティング制御信号Ｓ６を生成し、ディジタル信号の再生を停止させることができる。

本発明の第１の実施形態を示す図。 本発明の第１の実施形態を動作例を示すタイムチャート。 本発明の第２の実施形態を示す図。

符号の説明

１０ 信号分配回路
１１，１２ 非反転バッファ
２０ ミューティング判定回路
２１ パルスデューティ調整回路
２２ 平滑回路
２３ 判別回路
２２１ 非反転バッファ
２２２ ローパスフィルタ
３０ スイッチ回路
３１ オアゲート
３２ アンドゲート

Claims (4)

1. ディジタル信号の無線受信機から出力される受信したディジタル信号であって、パルス幅と繰り返し周波数およびパルスの平均伝送レートが既知のディジタル信号を入力し、パルスデューティを調整して出力するパルスデューティ調整回路と、
   前記パルスデューティ調整回路の出力信号を入力し、パルスの時間密度を電圧に変換する平滑回路と、
   前記平滑回路の出力電圧を前記既知の平均伝送レートに対応する所定の閾値で判定し、所定の閾値を下回る場合には前記ディジタル信号の受信状態が悪いと判断し、前記ディジタル信号の再生を停止するためのミューティング制御信号を出力する判別回路と
   を備えたことを特徴とするミューティング判定回路。
2. 請求項１に記載のミューティング判定回路において、
   前記ディジタル信号は負論理の信号とし、
   前記パルスデューティ調整回路は、ｐチャネル型トランジスタおよびｎチャネル型トランジスタの各ゲート端子に前記ディジタル信号を共通入力し、ｐチャネル型トランジスタおよびｎチャネル型トランジスタの各ドレイン端子に抵抗の一端をそれぞれ接続し、その抵抗の各他端を共通接続して出力端子に接続し、ｐチャネル型トランジスタのソース端子を高電位電圧源に接続し、ｎチャネル型トランジスタのソース端子を低電位電圧源に接続し、低電位電圧源と出力端子との間に容量を接続し、前記ディジタル信号を入力してパルスデューティを調整したパルス信号を出力する構成とし、
   前記平滑回路は、前記パルスデューティ調整回路の出力信号を非反転バッファに入力し、所定のデューティになるように設定した閾値で判定したパルス信号をローパスフィルタに入力し、時間平均化されたレベルの平滑信号を出力する構成とし、
   前記判別回路は、ｎチャネル型トランジスタのゲート端子に前記平滑回路から出力された平滑信号を入力し、ｎチャネル型トランジスタのドレイン端子を抵抗を介して高電位電圧源に接続し、ソース端子を低電位電圧源に接続し、前記平滑信号のレベルに応じてオンオフし、ドレイン端子から前記ミューティング制御信号を出力する構成である
   ことを特徴とするミューティング判定回路。
3. 請求項１に記載のミューティング判定回路において、
   前記ディジタル信号は正論理の信号とし、
   前記パルスデューティ調整回路は、ｐチャネル型トランジスタおよびｎチャネル型トランジスタの各ゲート端子に前記ディジタル信号を共通入力し、ｐチャネル型トランジスタおよびｎチャネル型トランジスタの各ドレイン端子に抵抗の一端をそれぞれ接続し、その抵抗の各他端を共通接続して出力端子に接続し、ｐチャネル型トランジスタのソース端子を高電位電圧源に接続し、ｎチャネル型トランジスタのソース端子を低電位電圧源に接続し、低電位電圧源と出力端子との間に容量を接続し、前記ディジタル信号を入力してパルスデューティを調整したパルス信号を出力する構成とし、
   前記平滑回路は、前記パルスデューティ調整回路の出力信号を非反転バッファに入力し、所定のデューティになるように設定した閾値で判定したパルス信号をローパスフィルタに入力し、時間平均化されたレベルの平滑信号を出力する構成とし、
   前記判別回路は、ｐチャネル型トランジスタのゲート端子に前記平滑回路から出力された平滑信号を入力し、ｐチャネル型トランジスタのドレイン端子を抵抗を介して低電位電圧源に接続し、ソース端子を高電位電圧源に接続し、前記平滑信号のレベルに応じてオンオフし、ドレイン端子から前記ミューティング制御信号を出力する構成である
   ことを特徴とするミューティング判定回路。
4. 請求項１に記載のミューティング判定回路と、
   前記ディジタル信号を２分配してその一方を前記ミューティング判定回路に入力する信号分配回路と、
   前記ミューティング判定回路から出力されるミューティング制御信号に応じて、前記信号分配回路で２分配された他方のディジタル信号の伝達を停止し、受信状態が悪いディジタル信号の再生を停止させるスイッチ回路と
   を備えたことを特徴とするミューティング回路。

Images