JP5485542B2 - カウンタ回路およびタイマー回路 - Google Patents

カウンタ回路およびタイマー回路 Download PDF

Info

Publication number
JP5485542B2
JP5485542B2 JP2008325425A JP2008325425A JP5485542B2 JP 5485542 B2 JP5485542 B2 JP 5485542B2 JP 2008325425 A JP2008325425 A JP 2008325425A JP 2008325425 A JP2008325425 A JP 2008325425A JP 5485542 B2 JP5485542 B2 JP 5485542B2
Authority
JP
Japan
Prior art keywords
polarization
threshold value
ferroelectric
predetermined
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008325425A
Other languages
English (en)
Other versions
JP2010147987A (ja
Inventor
淳 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2008325425A priority Critical patent/JP5485542B2/ja
Publication of JP2010147987A publication Critical patent/JP2010147987A/ja
Application granted granted Critical
Publication of JP5485542B2 publication Critical patent/JP5485542B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)

Description

本発明は、あるイベントが発生した回数をカウントするカウンタ回路、および時間の経過を測定するタイマー回路に関する。
電子回路において、イベントが発生した回数や時間を測定する目的で、カウンタ回路(タイマー回路)が広く利用される。デジタル回路に利用されるカウンタ回路のビット数(桁数)は、必要なカウント値の最大値(以下、最大カウント値という)に応じて決定される。
ここでカウンタ回路のビット数はすなわち、カウンタ回路の回路規模である。たとえば最大カウント値が8のとき3ビット、1024のとき10ビットが必要となるが、これくらいのビット数のカウンタ回路であれば、半導体チップ上に集積しうる現実的なサイズとなる。
特開2004−61347号公報 特開平7−93968号公報
ところが最大カウント値として、非常に大きな値、たとえば1048576(20ビット)、あるいは1073741824(30ビット)が必要な場合、カウンタ回路のサイズ(ゲート数)は、爆発的に増大し、集積化が困難となる。
また、デジタルのカウンタ回路は、電源電圧が遮断されると、カウント値がリセットされてしまう。この問題は、不揮発性のメモリにカウンタ値をセーブすることによって解消できるが、予期せぬ電源遮断が発生した場合は、セーブの処理が間に合わずに、カウント値が失われるおそれがある。特に、半導体集積回路の累積動作時間や、あるイベントの累積発生回数をカウントする場合、カウント値が消失することは致命的である。
本発明は係る課題に鑑みてなされたものであり、その目的のひとつは、非常に大きな最大カウント値を有するカウンタを、比較的小規模で実現する技術の提供にある。
本発明のある態様は、カウンタ回路に関する。このカウンタ回路は、強誘電体と、強誘電体に、所定のイベントが発生するごとに、所定回数、電気的信号を印加して分極を反転させる駆動部と、強誘電体の分極量を測定し、イベントの発生回数を判定する判定部と、を備える。
所定の強度の電気的信号(たとえば電圧信号)を強誘電体に印加したときに発生する分極量は、分極を反転した回数(分極反転回数と称する)の増加にともない、減少することが知られている。これを強誘電体の疲労特性(Fatigue)と称する。そこで、分極量を監視することにより、イベントの発生回数を判定することができる。このカウンタ回路は、最大カウント値が大きい場合であっても、従来のデジタルカウンタよりも小面積で構成することができる。また、強誘電体の疲労特性は、電源が遮断されても維持されるため、このカウンタ回路は、不揮発的なカウンタとして利用することができる。
本発明の別の態様は、タイマー回路に関する。このタイマー回路は、強誘電体と、強誘電体に、所定の時間が経過するごとに、所定回数、電気的信号を印加して分極を反転させる駆動部と、強誘電体の分極量を測定し、累積経過時間を判定する判定部と、を備える。
この態様では、分極反転の回数は経過時間に比例し、さらに疲労特性は電源が遮断されても保持される。したがって、分極量を測定することにより、累積的な経過時間を測定することができる。また、このカウンタ回路は、測定すべき経過時間の最大値が長い場合であっても、従来のデジタルカウンタよりも小面積で構成することができる。
本発明のさらに別の態様もカウンタ回路に関する。このカウンタ回路は、強誘電体と、強誘電体に、所定のイベントが発生するごとに、所定回数、電気的信号を印加して分極を反転させる駆動部と、電気的信号が印加されたことに起因する強誘電体の疲労特性を利用してイベントの発生回数が所定のしきい値を超えたか否かを判定する判定部と、を備える。
この態様によれば、イベントの累積発生回数が、所定のしきい値に達したかを判定できる。
本発明のさらに別の態様は、タイマー回路である。このタイマー回路は、強誘電体と、強誘電体に、所定の時間が経過するごとに、所定回数、電気的信号を印加して分極を反転させる駆動部と、電気的信号が印加されたことに起因する強誘電体の疲労特性を利用して、経過時間が所定のしきい値を超えたか否かを判定する判定部と、を備える。
この態様によれば、累積経過時間が、所定のしきい値に達したかを判定できる。
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明によれば、非常に大きな最大カウント値を有するカウンタを、比較的小規模で実現できる。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
図1は、本発明の実施の形態に係るカウンタ回路100の構成を示す回路図である。カウンタ回路100は、強誘電体キャパシタ(以下、単に強誘電体と称する)10、駆動部20、判定部30を備える。カウンタ回路100には、所定のイベントが発生するごとにアサート(ハイレベル)されるイベント信号EVTが入力される。カウンタ回路100は、イベント信号EVTがアサートされた発生回数をカウントする。
強誘電体10は、PZT(Pb(Zr,Ti)O3)やSBT(SrBi2Ta2O9)などの材料である。強誘電体10は、不揮発性メモリなどに利用される材料であり、印加した電圧Vsに応じた分極量を保持する性質を有している。
駆動部20は、イベントが発生するごとに、つまりイベント信号EVTがアサートされるごとに、強誘電体10に対して、所定の回数(以下、n回とする)、所定の強度の電気的信号(電圧信号)を印加する。具体的には駆動部20は、分極電圧発生部22、スイッチSW1、スイッチSW2を含む。分極電圧発生部22は、第1駆動電圧Vdrv1、第2駆動電圧Vdrv2を発生し、それぞれを第1出力端子OUT1、第2の出力端子OUT2から出力する。第1駆動電圧Vdrv1、第2駆動電圧Vdrv2は、以下の関係を満たす。
Vdrv1>Vdrv2 (第1状態φ1)
Vdrv2<Vdrv1 (第2状態φ2)
より具体的には、駆動部20は、
Vdrv1=Vdrv2+Vs (第1状態φ1)
Vdrv2=Vdrv1+Vs (第2状態φ2)
を満たすように駆動電圧を生成する。
スイッチSW1がオンすると、分極電圧発生部22により生成された第1駆動電圧Vdrv1が強誘電体10の第1端子P1に印加され、スイッチSW2がオンすると、第2駆動電圧Vdrv2が強誘電体10の第2端子P2に印加される。
つまり強誘電体10には、第1状態φ1において、第1端子P1側が高電位となる向き(第1の極性)で、第2極性φ2において、それとは反対に第2端子P2側が高電位となる向き(第2の極性)で、一定の駆動電圧Vsが印加される。このことは、第1状態φ1と第2状態φ2とで、強誘電体10の分極極性が反転していることを意味している。
駆動部20は、第1状態φ1と第2状態φ2は交互に繰り返す。駆動電圧の1回の印加は、強誘電体10の分極を反転させることを意味する。つまり、第1状態φ1に設定した後、第2状態φ2に設定する一連の処理を、1回の電圧印加とする。言い換えれば、駆動部20は、イベント信号EVTがアサートされるごとに、n回、強誘電体10の分極を反転させる。
つまり、イベントの発生回数Xと、分極反転回数Yの間には、
Y=X×n
の関係が成り立つ。
判定部30は、強誘電体10に生ずる分極量(電荷量)を測定し、イベントの発生回数を判定する。分極量測定部32は、強誘電体10の分極量を測定する。分極量測定部32の構成は限定されず、分極量を測定するためのさまざまな公知の、あるいは将来利用可能となるであろう技術を利用すればよい。分極量測定部32が強誘電体10の分極量を測定する際には、駆動部20のスイッチSW1、SW2はオフされる。分極量測定部32は、測定した分極量に応じた測定信号S1を、分極量比較器34へと出力する。
判定部30が分極量を測定するタイミングは、特に限定されるものではないが、たとえば以下が例示される。
1. 外部のプロセッサから指示されたタイミング
2. イベント信号EVTがアサートされるごと
3. 駆動部20が強誘電体10の分極を1回反転させるごと
4. 所定の周期ごと
図2(a)、(b)は、それぞれ強誘電体10の分極量と分極反転の回数の関係、および分極量と駆動電圧Vsの関係を示す図である。図2(a)に示すように、強誘電体10の分極量は、分極反転回数がある値(たとえば1012)に達するまでは、一定量をしめすが、分極反転回数がその値を超えると、急激に減少する(疲労特性)。分極反転回数がYTH(=1013)に達すると、分極量はピーク時の1/2に減少する。実施の形態に係るカウンタ回路100は、この分極反転回数に応じた疲労特性を利用して、イベントの発生回数をカウントすることを特徴とする。
図2(b)を参照する。強誘電体10はヒステリシスを有しており、第1の極性で駆動電圧Vsを印加した後、駆動電圧Vsを取り除いた状態でも、電荷が残留する。図中、実線は疲労前の分極量を、破線は疲労後の分極量を示している。
図1に戻る。分極量比較器34は、測定信号S1の値を、所定のしきい値THと比較し、比較結果に応じた比較信号S1を信号処理部40へと出力する。比較信号S1は、測定信号S1がしきい値THまで低下するとアサートされる。このしきい値THは、図2(a)に示す疲労特性にもとづいて設定することができ、たとえばその値は、ピーク時の1/2の値に設定される。この場合、測定信号S1がしきい値THに達したことは、分極反転回数がYTHに達したことを示している。つまり、実施の形態に係るカウンタ回路100によれば、XTH(=YTH/n)回のイベントが発生したことを検出することができる。
信号処理部40は、比較信号S1がアサートされると、所定の信号処理を実行する。たとえばカウンタ回路100は、冷蔵庫のドアの開閉、折りたたみ型携帯電話端末の筐体の開閉などをイベントとしてカウントしてもよい。この場合、信号処理部40は、イベントの発生回数がしきい値XTHに達したことを、ユーザに知らせる処理を行ってもよいし、後のメンテナンスのためにメモリに記憶してもよい。信号処理部40は、カウンタ回路100が搭載される機器に応じた処理を行えばよいため、その処理内容は特に限定されるものではない。
図1のカウンタ回路100によれば、分極量を測定することにより、分極反転回数つまりイベントの発生回数をカウントすることができる。強誘電体10の疲労特性は、10の十数乗(たとえば1011〜13)オーダーで変化するため、図1のカウンタ回路100によれば、非常に大きな最大カウント値を実現できる。
また、強誘電体10の疲労特性は、カウンタ回路100に対する電源電圧が遮断されても保持され続けるため、累積的なイベントの発生回数をカウントすることができる。この特性は、カウンタ回路100が電子機器のライフタイムの管理に好適であることを示している。
また、図2(a)に示す疲労特性は、物性値であるため、任意に変化させることは難しいが、定数nを最適化することにより、所望の回数をカウントすることができる。
以上、図1のカウンタ回路100の構成および動作、その利点について説明した。
図1のカウンタ回路100を利用してタイマー回路を構成することも可能である。図3は、実施の形態に係るタイマー回路102の構成を示す回路図である。図3のタイマー回路102は、図1のカウンタ回路100と、基準クロック生成部104を備える。
基準クロック生成部104は、所定の時間間隔でアサートされるクロック信号CKを生成する。基準クロック生成部104はオシレータであってもよいし、デジタル的なタイマー回路であってもよいし、あるいはCR時定数を利用したタイマー回路であってもよい。カウンタ回路100は、基準クロック生成部104により生成されたクロック信号CKを上述のイベント信号EVTとして受ける。カウンタ回路100の駆動部20は、クロック信号CKのポジティブエッジ、ネガティブエッジのいずれか一方、または両方を、イベント信号EVTのアサートと対応付けて、強誘電体10に駆動電圧を印加する。つまり駆動部20は、所定の時間Tpが経過するごとにn回、強誘電体10に電気的信号を印加する。判定部30は、強誘電体10の分極量を測定し、累積経過時間を判定する。
図3のタイマー回路102によれば、クロック信号CKの周期Tpとするとき、累積経過時間(動作時間)が、所定のしきい値時間TTH(=Tp×YTH/n)に達したか否かを判定することができる。
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
ある変形例において、第1状態φ1で駆動電圧を印加すること、第2状態φ2で駆動電圧を印加すること、それぞれを1回の電圧印加としてもよい。この場合、イベント信号EVTが1回アサートされるごとにn/2回、強誘電体10の分極反転が発生する。
またある変形例においては、イベント信号EVTがm回(mは整数)アサートされるごとに、強誘電体10の分極極性をn回反転させてもよい。
この場合、図1のカウンタ回路100においては、イベントがXTH(=YTH/n×m)回発生したことを検出でき、図3のタイマー回路102においては、累積経過時間がTTH(=YTH/n×m)に達したことを検出できる。
また実施の形態では、イベントの発生回数がしきい値に達したか否か、あるいは、累積経過時間が所定のしきい値に達したか否かを判定するカウンタ回路あるいはタイマー回路を説明したが、本発明はこれらの態様に限定されない。
強誘電体10の分極量の疲労特性が図2(a)に示したものと異なり、分極反転の回数と分極量が1:1で対応づけられる場合、たとえば分極反転の回数に応じて緩やかに低下するような場合には、測定した分極量に応じた測定信号S1にもとづいて、分極反転回数を導出することができる。この場合、分極量比較器34は測定信号S1を、複数のしきい値と比較してもよい。あるいは、測定信号S1そのもの自体を、カウント値、あるいは経過時間を示すデータとして信号処理部40へと出力してもよい。
実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。
本発明の実施の形態に係るカウンタ回路の構成を示す回路図である。 図2(a)、(b)は、それぞれ強誘電体の分極量と分極反転の回数の関係、および分極量と駆動電圧Vsの関係を示す図である。 実施の形態に係るタイマー回路の構成を示す回路図である。
符号の説明
100…カウンタ回路、10…強誘電体、20…駆動部、22…分極電圧発生部、SW1,SW2…スイッチ、30…判定部、32…分極量測定部、34…分極量比較器、40…信号処理部、102…タイマー回路、104…基準クロック生成部。

Claims (4)

  1. 強誘電体と、
    所定のイベントが発生するごとにアサートされるイベント信号を受け、前記イベント信号がアサートされるたびに、(1)前記強誘電体の両端間に第1極性にて所定の電気的信号を印加し、続いて(2)前記強誘電体の両端間に前記第1極性と反対の第2極性にて前記所定の電気的信号を印加する工程を、n回(nは自然数)、繰り返すことにより、前記強誘電体の分極をn回反転させる駆動部と、
    前記強誘電体の分極量の測定値S1を所定のしきい値THと比較し、比較結果にもとづいて、前記イベントの発生回数が前記しきい値に応じた所定数XTHに達したか否かを判定する判定部と、
    を備え、
    前記イベントが累積的にX回発生したとき、累積の分極反転回数YはX×nであり、
    前記強誘電体は、分極反転回数Yがある値より大きい領域において分極量が減少する疲労特性を有しており、
    分極反転回数Yのしきい値YTHを、YTH=XTH×nと定め、前記しきい値THを、前記疲労特性上において、前記分極反転回数Yのしきい値YTHに対応する分極量として定め、
    前記判定部は、前記測定値S1が前記しきい値THまで低下すると、前記イベントの発生回数Xが前記所定数XTHに達したと判定することを特徴とする半導体集積回路に集積されるカウンタ回路。
  2. 強誘電体と、
    所定の時間Tpが経過するごとにアサートされるイベント信号を受け、前記イベント信号がアサートされるたびに、(1)前記強誘電体の両端間に第1極性にて所定の電気的信号を印加し、続いて(2)前記強誘電体の両端間に前記第1極性と反対の第2極性にて前記所定の電気的信号を印加する工程を、n回(nは自然数)、繰り返すことにより、前記強誘電体の分極をn回反転させる駆動部と、
    前記強誘電体の分極量の測定値S1を所定のしきい値THと比較し、比較結果にもとづいて、累積経過時間が前記しきい値THに応じた所定時間TTHに達したか否かを判定する判定部と、
    を備え、
    前記所定の時間Tpが累積的にX回経過したとき、累積の分極反転回数YはX×nであり、
    前記強誘電体は、分極反転回数Yがある値より大きい領域において分極量が減少する疲労特性を有しており、
    分極反転回数Yのしきい値YTHを、YTH=TTH/Tp×nと定め、前記しきい値THを、前記疲労特性上において、前記分極反転回数Yのしきい値YTHに対応する分極量として定め、
    前記判定部は、前記測定値S1が前記しきい値THまで低下すると、前記累積経過時間Tが前記所定時間TTHに達したと判定することを特徴とする半導体集積回路に集積されるタイマー回路。
  3. 前記所定のしきい値THは、前記強誘電体の分極量のピーク時の1/2の値であることを特徴とする請求項1に記載のカウンタ回路。
  4. 前記所定のしきい値THは、前記強誘電体の分極量のピーク時の1/2の値であることを特徴とする請求項2に記載のタイマー回路。
JP2008325425A 2008-12-22 2008-12-22 カウンタ回路およびタイマー回路 Expired - Fee Related JP5485542B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008325425A JP5485542B2 (ja) 2008-12-22 2008-12-22 カウンタ回路およびタイマー回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008325425A JP5485542B2 (ja) 2008-12-22 2008-12-22 カウンタ回路およびタイマー回路

Publications (2)

Publication Number Publication Date
JP2010147987A JP2010147987A (ja) 2010-07-01
JP5485542B2 true JP5485542B2 (ja) 2014-05-07

Family

ID=42567906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008325425A Expired - Fee Related JP5485542B2 (ja) 2008-12-22 2008-12-22 カウンタ回路およびタイマー回路

Country Status (1)

Country Link
JP (1) JP5485542B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233100A (ja) * 1997-02-20 1998-09-02 Matsushita Electron Corp 半導体メモリ装置及びその検査方法
JP4057736B2 (ja) * 1999-03-18 2008-03-05 株式会社東芝 強誘電体メモリ
JP2002313100A (ja) * 2001-04-17 2002-10-25 Toshiba Corp 強誘電体メモリ及びそのテスト方法
JP4230253B2 (ja) * 2002-05-28 2009-02-25 富士通株式会社 強誘電体キャパシタの設計方法及び評価方法
US6590799B1 (en) * 2002-05-29 2003-07-08 Agilent Technologies, Inc. On-chip charge distribution measurement circuit
JP2004310823A (ja) * 2003-04-03 2004-11-04 Matsushita Electric Ind Co Ltd 強誘電体メモリ装置の加速試験方法
JP2006228291A (ja) * 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
JP4103010B2 (ja) * 2005-04-01 2008-06-18 セイコーエプソン株式会社 半導体ウエハ
JP2008177389A (ja) * 2007-01-19 2008-07-31 Seiko Epson Corp 半導体ウエハ、強誘電体記憶装置、電子機器および強誘電体記憶装置の試験方法

Also Published As

Publication number Publication date
JP2010147987A (ja) 2010-07-01

Similar Documents

Publication Publication Date Title
JP4538066B2 (ja) 乱数生成装置
JP4353435B2 (ja) 乱数発生方法と半導体集積回路装置及び電子装置
TWI488163B (zh) 移位暫存器、使用該移位暫存器之閘極驅動電路與顯示裝置
JP4725418B2 (ja) 時間計測回路
JP4233205B2 (ja) リセット装置、半導体集積回路装置および半導体記憶装置
JP6659968B2 (ja) 電池パック、二次電池保護集積回路、電池監視モジュール及びデータ読み出し方法
JP2009156643A (ja) 故障検出システム及び集積回路
JP5485542B2 (ja) カウンタ回路およびタイマー回路
JP2013005535A (ja) 単相ブラシレスモータの駆動回路
US8645095B2 (en) Synchronous multi-temperature sensor for semiconductor integrated circuits
JP2007065961A (ja) 電子制御装置および電子制御方法
JP5550816B2 (ja) 最適化された計数能力を有する電子センサ
JP5904523B2 (ja) 単相ブラシレスモータの駆動回路
JP2014011733A (ja) 遅延回路及び半導体装置
JP2007052596A (ja) ソフトエラー検出回路
JP5332998B2 (ja) パワーオンリセット回路および該パワーオンリセット回路を有するモジュールならびに電子回路
JP2007324819A (ja) 遅延時間発生回路
JP6795759B2 (ja) リセット回路
JP2010130283A (ja) カウンタ回路
US20220284099A1 (en) Voltage glitch detection circuit
TW202410030A (zh) 監測電路以及存儲系統
JP3849757B2 (ja) 発振回路、電子機器および時計
JP6802509B2 (ja) 半導体集積回路
JP2007249777A (ja) マイクロコンピュータリセット回路
JP5059801B2 (ja) 2値化回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140220

R150 Certificate of patent or registration of utility model

Ref document number: 5485542

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees