JP5471757B2 - 液晶装置および電子機器 - Google Patents

Description

本発明は、液晶装置および当該液晶装置を備えた電子機器に関するものである。

アクティブマトリクス型の液晶装置において、表示領域に反射電極（画素電極）を設ける一方、表示領域より外側の周辺領域に反射電極と同一ピッチで黒表示専用の無効反射電極を設けることにより、表示領域と周辺領域との間の平坦性を向上させ、表示領域と周辺領域との黒表示の均一性を向上させることが提案されている（特許文献１参照）。

但し、特許文献１に記載の構成では、画素電極よりも上層の平坦性を向上させることはできるが、画素電極より下層側の平坦性を向上させることができない。そのため、画素電極より下層での平坦性が低い場合には、その影響により画素電極の表面や画素電極より上層側での平坦性が低下してしまう。また、特許文献１に記載の構成では、表示領域では、画素電極の数に対応するスルーホールが層間絶縁膜に形成されているのに対して、周辺領域にはスルーホールが存在しないため、層間絶縁膜の表面を化学機械研磨法により平坦化する際、表示領域と周辺領域とでは、層間絶縁膜の表面積の違いによって研磨速度が相違する。それ故、表示領域と周辺領域とにおいて、層間絶縁膜の表面を均等な研磨を行なえず、表示領域と周辺領域との境界部分に大きな段差が発生するという問題点がある。

そこで、スイッチング素子と画素電極との層間に、配線層、層間絶縁膜、遮光層および層間絶縁膜をこの順に設け、配線層と遮光層との間に位置する層間絶縁膜に対しては、周辺領域にも表示領域よりも低い密度でスルーホールを形成する構成が提案されている。かかる構成によれば、層間絶縁膜の表面に化学機械研磨を行なう際、表示領域と周辺領域とにおいて層間絶縁膜の表面積の違いに起因する研磨速度の差を緩和することができる。それ故、表示領域と周辺領域との境界部分に急激な段差が発生することを防止することができる（特許文献２参照）。

特開２００６−２６７９３７号公報 特開２００９−２５８３５９号公報

しかしながら、特許文献２に記載の構成でも、層間絶縁膜の表面に化学機械研磨を行なった際、表示領域と周辺領域とでは、スルーホールの密度の差分だけは、層間絶縁膜の研磨速度が相違する。このため、特許文献２に記載の構成を採用しても、表示領域と周辺領域との境界部分において層間絶縁膜の表面に段差が発生することを避けることができないという問題点がある。

以上の問題点に鑑みて、本発明の課題は、表示領域と周辺領域とにおいて層間絶縁膜の表面を連続した平坦面とすることができる液晶装置および該液晶装置を備えた電子機器を提供することにある。

上記課題を解決するために、本発明に係る液晶装置は、表示領域に、第１画素電極と、基板本体と前記第１画素電極との間に設けられた第１配線層と、該第１配線層と前記第１画素電極との間に設けられた第１遮光層と、前記表示領域の外側領域に、前記第１画素電極と同一層に設けられた第２画素電極と、前記基板本体と前記第２画素電極との間に設けられた第２配線層と、該第２配線層と前記第２画素電極との間に設けられた第２遮光層とを備え、前記表示領域及び前記表示領域の外側領域において、前記第１配線層と前記第１遮光層との間及び前記第２配線層と前記第２遮光層との間に設けられた第１層間絶縁膜と、前記第１遮光層と前記第１画素電極との間及び前記第２遮光層と前記第２画素電極との間に設けられた第２層間絶縁膜と、前記第１層間絶縁膜の前記表示領域に位置する部分に設けられた複数の表示領域側第１スルーホールと、前記第１層間絶縁膜の前記表示領域の外側領域に位置する部分に、前記表示領域側第１スルーホールと同等の開口密度をもって設けられた複数の周辺領域側第１スルーホールと、前記第２層間絶縁膜の前記表示領域に位置する部分に設けられた複数の表示領域側第２スルーホールと、前記第２層間絶縁膜の前記表示領域の外側領域に位置する部分に、前記表示領域側第２スルーホールと同等の開口密度をもって設けられた複数の周辺領域側第２スルーホールと、を有し、前記複数の周辺領域側第１スルーホールのうち、一の周辺領域側第１スルーホールは、前記周辺領域側第２スルーホールと平面的に重なり、他の周辺領域側第１スルーホールは、前記周辺領域側第２スルーホールと平面的に重なっていないことを特徴とする。

本発明に係る液晶装置において、第１層間絶縁膜の表面では、表示領域の表示領域側第１スルーホールと周辺領域の周辺領域側第１スルーホールとが同等の密度で開口しているため、第１層間絶縁膜の表面を研磨する際、表示領域と周辺領域とでは第１層間絶縁膜の研磨速度が同等である。従って、第１層間絶縁膜の表面を研磨した際、表示領域と周辺領域との間に段差が発生しない。また、第２層間絶縁膜の表面では、表示領域の表示領域側第２スルーホールと周辺領域の周辺領域側第２スルーホールとが同等の密度で開口しているため、第２層間絶縁膜の表面を研磨する際、表示領域と周辺領域とでは第２層間絶縁膜の研磨速度が同等である。従って、第２層間絶縁膜の表面を研磨した際、表示領域と周辺領域との間に段差が発生しない。それ故、表示領域の第１画素電極の表面と周辺領域の第２画素電極の表面とが同一の平面上に位置するので、表示領域と周辺領域とにおける黒表示の均一性を向上させることができる。さらに、複数の周辺領域側第１スルーホールのうち、一の周辺領域側第１スルーホールは、周辺領域側第２スルーホールと平面的に重なり、他の周辺領域側第１スルーホールは、周辺領域側第２スルーホールと平面的に重なっていない構成とする。周辺領域側第２スルーホールについては、第２画素電極と同一ピッチで配置すればよいのに対して、周辺領域側第１スルーホールについては、遮光層と異なる電位が印加される配線層と重ならない位置に配置する必要がある。従って、複数の周辺領域側第１スルーホールのうち、一の周辺領域側第１スルーホールは周辺領域側第２スルーホールと平面的に重なっているが、他の周辺領域側第１スルーホールは周辺領域側第２スルーホールと平面的に重ねないことにより、周辺領域側第１スルーホールについては、遮光層と異なる電位が印加される配線層と重ならない位置に配置することができる。従って、遮光層と、遮光層と異なる電位が印加される配線層とが短絡することを回避することができる。

本発明において、前記第１層間絶縁膜の表面は、前記表示領域と前記表示領域の外側領域とにおいて連続した平坦面であり、前記第２層間絶縁膜の表面は、前記表示領域と前記表示領域の外側領域とにおいて連続した平坦面であることが好ましい。このように構成すると、表示領域の第１画素電極の表面と表示領域の外側領域（周辺領域）の第２画素電極の表面とは、完全に同一の平面上に位置するので、表示領域と表示領域の外側領域（周辺領域）とにおける黒表示の均一性を向上させることができる。

本発明において、前記表示領域側第１スルーホールおよび前記表示領域側第２スルーホールは各々、前記第１画素電極と同数形成され、前記周辺領域側第１スルーホールおよび前記周辺領域側第２スルーホールは各々、前記第２画素電極と同数形成されている構成を採用することができる。

本発明において、前記第１層間絶縁膜は、前記周辺領域表示領域側第１スルーホールの配置密度が相対的に疎な領域と密な領域とを備えている構成を採用してもよい。このように構成すると、周辺領域側第１スルーホールについては、遮光層と異なる電位が印加される配線層と重ならない位置に配置した結果、表示領域の外側領域（周辺領域）に第１層間絶縁膜に表示領域側第１スルーホールの配置密度が疎な領域が発生しても、第１層間絶縁膜のある程度広い範囲でみれば、第１層間絶縁膜の表面で開口するスルーホールの密度を表示領域と同等とすることができる。また、本発明において、前記第１画素電極および前記第２画素電極は、反射性導電膜からなる構成を採用することができる。かかる構成によれば、液晶装置を反射型として構成することができる。また、液晶装置を反射型として構成する場合、遮光膜を反射性導電膜により形成し、第１画素電極および第２画素電極を透光性導電膜により形成した構成を採用してもよい。

本発明を適用した液晶装置は、携帯電話機あるいはモバイルコンピューター等の電子機器において直視型の表示部等として用いられる。また、本発明を適用した液晶装置は、投射型表示装置（電子機器）のライトバルブとして用いることもできる。この場合、投射型表示装置（電子機器）は、前記液晶装置に光を供給する光源部と、前記液晶装置によって光変調された光を投射する投射光学系と、を有している。

本発明を適用した液晶装置に用いた素子基板の電気的な構成を示すブロック図である。 本発明を適用した液晶装置の具体的構成例を示す説明図である。 本発明を適用した液晶装置の素子基板上における表示領域および周辺領域の平面構成を示す説明図である。 本発明を適用した液晶装置の素子基板上における表示領域および周辺領域の断面構成を示す説明図である。 本発明を適用した液晶装置の表示領域に構成した画素の構成を示す説明図である。 本発明を適用した液晶装置の周辺領域の構成を示す説明図である。 本発明を適用した液晶装置の製造工程のうち、層間絶縁膜表面を研磨する工程を示す説明図である。 本発明を適用した液晶装置の素子基板に形成した周辺領域側第１スルーホールのレイアウトを示す説明図である。 本発明を適用した液晶装置を備えた電子機器の説明図である。

以下、本発明の実施の形態を説明する。以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、電界効果型トランジスターでは、印加する電圧によってソースとドレインが入れ替わるが、以下の説明では、説明の便宜上、画素電極が接続されている側をドレインとして説明する。

（全体構成）
図１は、本発明を適用した液晶装置の電気的な構成を示すブロック図である。図２は、本発明を適用した液晶装置の具体的構成例を示す説明図であり、図２（ａ）、（ｂ）、（ｃ）は各々、本発明を適用した電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、Ｈ−Ｈ′断面図、およびＪ−Ｊ′断面図である。

図１に示すように、本形態の液晶装置１００は、アクティブマトリクス型の反射型液晶装置であり、かかる液晶装置１００に用いられる素子基板１０の中央領域に設定された表示領域１０ａには複数の画素１００ａがマトリクス状に形成されている。複数の画素１００ａの各々には、第１画素電極９ａ、および第１画素電極９ａを制御するための画素スイッチング素子３０ａ（電界効果型トランジスター）が設けられている。また、素子基板１０において、表示領域１０ａの外側にはデータ線駆動回路１０１および走査線駆動回路１０４が形成されている。データ線駆動回路１０１から延びたデータ線６ａは、画素スイッチング素子３０ａのソースに電気的に接続されており、データ線駆動回路１０１は、データ線６ａに画像信号を線順次で供給する。走査線駆動回路１０４から延びた走査線３ａは、画素スイッチング素子３０ａのゲートに電気的に接続されており、走査線駆動回路１０４は、走査線３ａに走査信号を順次排他的に供給する。第１画素電極９ａは、画素スイッチング素子３０ａのドレインに電気的に接続されており、液晶装置１００では、画素スイッチング素子３０ａを一定期間だけそのオン状態とすることにより、データ線６ａから供給される画像信号を各画素１００ａの液晶容量５０ａに所定のタイミングで書き込む。

液晶容量５０ａに書き込まれた所定レベルの画像信号は、素子基板１０に形成された第１画素電極９ａと、後述する対向基板の共通電極との間で一定期間保持される。第１画素電極９ａと共通電極との間には蓄積容量６０が形成されており、第１画素電極９ａの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる液晶装置１００が実現される。本形態では、蓄積容量６０を構成するにあたって、走査線３ａと並行するように容量線３ｂが形成されている。なお、前段の走査線３ａとの間に蓄積容量６０が形成される場合もある。

図２（ａ）、（ｂ）、（ｃ）に示すように、液晶装置１００は、素子基板１０の上にシール材１０７が矩形枠状に設けられており、シール材１０７によって、素子基板１０は、対向基板２０と所定の隙間を介して貼り合わされている。対向基板２０とシール材１０７とは略同一の輪郭を備えており、シール材１０７で囲まれた領域内に液晶層５０が保持されている。なお、シール材１０７の角部分等には素子基板１０と対向基板２０との間で電気的な接続を行なうための基板間導通部（図示せず）が配置されている。また、図示を省略するが、シール材１０７は一部が途切れており、かかる途切れ部分を利用して、シール材１０７で囲まれた領域内に液晶を充填するとともに、液晶を充填後、途切れ部分は封止材で塞がれる。

素子基板１０において、表示領域１０ａの外側には、データ線駆動回路１０１、および複数のパッド１０２が素子基板１０の一辺に沿って配列されており、パッド１０２が配列された縁部に隣接する２辺に沿って走査線駆動回路１０４が形成されている。素子基板１０は、対向基板２０の端部から張り出した張り出し領域１２を備えており、かかる張り出し領域１２の端部にパッド１０２が設けられている。

詳しくは後述するが、素子基板１０には、表示領域１０ａに、反射性導電膜からなる複数の第１画素電極９ａがマトリクス状に形成されており、かかる第１画素電極９ａの表面には配向膜（図示せず）が形成されている。本形態において、素子基板１０には、表示領域１０ａより外側に、画素スイッチング素子３０ａに接続されていない第２画素電極９ｂが配列された周辺領域１０ｂが設けられており、かかる周辺領域１０ｂでは、常に黒表示が行なわれる。ここで、第２画素電極９ｂは、第１画素電極９ａと同時形成された反射性導電膜からなり、第１画素電極９ａと同一層上に形成されている。

対向基板２０において、素子基板１０と対向する面側にはＩＴＯ（Indium Tin Oxide）膜からなる共通電極２１が形成され、共通電極２１の表面には配向膜（図示せず）が形成されている。かかる反射型の液晶装置１００では、対向基板２０の側から入射した光を反射性の第１画素電極９ａで反射して再び、対向基板２０の側から出射する間に液晶層５０によって光変調される。

液晶装置１００をカラー表示用の直視型液晶装置として構成する場合、対向基板２０には、各色のカラーフィルターが形成され、対向基板２０において、素子基板１０の第１画素電極９ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプ等と称せられる遮光層（図示せず）が形成されることもある。また、液晶装置１００は、後述する投射型表示装置（液晶プロジェクター）において、ＲＧＢ用のライトバルブとして用いることができる。この場合、ＲＧＢ用の各液晶装置１００には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。

本形態では、素子基板１０の基板本体として半導体基板１が用いられており、半導体基板１の裏面にガラスあるいはセラミック等からなる補強基板を接合して強度を高めた構造を採用することもある。なお、素子基板１０の基板本体としては、ガラス基板や石英基板を用いることもできる。

なお、本形態の液晶装置１００では、ＴＮ（Twisted Nematic）モードあるいはＶＡＮ（Vertically Aligned Nematic）モードを採用したが、ＦＦＳ（Fringe Field Switching）モードの液晶装置の場合、共通電極は、第１画素電極９ａと同様、素子基板１０上に形成される。

（素子基板１０の断面構成）
図３は、本発明を適用した液晶装置１００の素子基板１０上における表示領域１０ａおよび周辺領域の平面構成を示す説明図であり、表示領域１０ａに形成された第１画素電極９ａおよび周辺領域１０ｂに形成された第２画素電極９ｂについては四角形で表してある。また、図３（ａ）には、素子基板１０の第１層間絶縁膜に形成された第１スルーホールを丸で表し、図３（ｂ）には、素子基板１０の第２層間絶縁膜に形成された第２スルーホールを丸で表してある。図４は、本発明を適用した液晶装置１００の素子基板１０上における表示領域１０ａおよび周辺領域１０ｂの断面構成を示す説明図である。

図３および図４に示すように、本形態の液晶装置１００において、素子基板１０の表示領域１０ａでは、画像表示用の第１画素電極９ａが複数配列されている一方、表示領域より外側には、黒表示専用の第２画素電極９ｂが複数配列された周辺領域１０ｂが設けられている。本形態において、周辺領域１０ｂは、表示領域１０ａの外側のうち、シール材１０７より内側に設定されており、周辺領域１０ｂには、データ線駆動回路１０１が形成されている領域、および走査線駆動回路１０４が形成されている領域が含まれている。ここで、第２画素電極９ｂは、第１画素電極９ａと同一のサイズで同一のピッチで形成されている。

図４に示すように、素子基板１０において、表示領域１０ａには、画素スイッチング素子３０ａに対して１対１の関係をもって電気的に接続する第１画素電極９ａが形成されている一方、周辺領域１０ｂには、画素スイッチング素子３０ａと略同一構成の電界効果型トランジスターからなる駆動回路用スイッチング素子３０ｃを備えたデータ線駆動回路１０１および走査線駆動回路１０４が構成されている。このため、周辺領域１０ｂにおいて、データ線駆動回路１０１および走査線駆動回路１０４が形成されている領域には画素スイッチング素子３０ａは形成されていない。また、周辺領域１０ｂのうち、データ線駆動回路１０１および走査線駆動回路１０４が形成されている領域と表示領域１０ａとに挟まれた領域や、周辺領域１０ｂの角部分は、画素スイッチング素子３０ａや駆動回路用スイッチング素子３０ｃが形成されていない空き領域１０ｄになっている。このため、周辺領域１０ｂに形成された第２画素電極９ｂは、画素スイッチング素子３０ａや駆動回路用スイッチング素子３０ｃには電気的に接続されていない。

かかる素子基板１０上には、基板本体としての半導体基板１と第１画素電極９ａおよび第２画素電極９ｂとの層間（画素スイッチング素子３０ａと第１画素電極９ａおよび第２画素電極９ｂとの層間）に、表示領域１０ａおよび周辺領域１０ｂの双方に金属配線等からなる複数の配線層６が形成されている。また、配線層６と第１画素電極９ａおよび第２画素電極９ｂとの層間には、表示領域１０ａおよび周辺領域１０ｂの双方に、シリサイド膜や遮光性金属膜からなる遮光層８ａが設けられている。本形態において、遮光層８ａは、表示領域１０ａおよび周辺領域１０ｂの略全面に形成されている。

配線層６は、表示領域１０ａにおいて、画素スイッチング素子３０ａに電気的に接続するデータ線６ａやドレイン電極６ｂとして形成されている。また、配線層６は、周辺領域１０ｂにおいて、遮光層８ａに定電位を印加する第１定電位線６ｃ、半導体基板１のウェルに基板電位を印加する第２定電位線６ｄ、およびフロート状態のダミー配線６ｇ等として形成されており、第１定電位線６ｃと第２定電位線６ｄとには異なる電位が印加されている。また、配線層６は、周辺領域１０ｂにおいて、駆動回路用スイッチング素子３０ｃに電気的に接続するソース配線６ｅやドレイン配線６ｂとしても形成されており、かかるソース配線６ｅやドレイン配線６ｂは、第１定電位線６ｃと異なる電位が印加されている。

ここで、配線層６と遮光層８ａとの層間にはシリコン酸化膜等からなる層間絶縁膜７２（第１層間絶縁膜）が設けられており、遮光層８ａは層間絶縁膜７２上に設けられている。層間絶縁膜７２には、表示領域１０ａに複数の表示領域側第１スルーホール７２ａが設けられているとともに、周辺領域１０ｂには複数の周辺領域側第１スルーホール７２ｂが設けられている。表示領域側第１スルーホール７２ａおよび周辺領域側第１スルーホール７２ｂの内部には、タングステンやモリブデン等の金属からなる接続用プラグとしての導電膜４ｂが充填されている。また、周辺領域側第１スルーホール７２ｂは、第１定電位線６ｃやダミー配線６ｇと重なる位置に形成されており、第２定電位線６ｄ、ソース配線６ｅおよびドレイン配線６ｂと重なる位置には形成されていない。このため、遮光層８ａは、第１定電位線６ｃに電気的に接続されている一方、第２定電位線６ｄ、ソース配線６ｅおよびドレイン配線６ｂとは電気的に接続されていない。

遮光層８ａと第１画素電極９ａおよび第２画素電極９ｂとの層間には層間絶縁膜７３（第２層間絶縁膜）が設けられており、第１画素電極９ａおよび第２画素電極９ｂは、層間絶縁膜７３上に設けられている。層間絶縁膜７３には、表示領域１０ａに複数の表示領域側第２スルーホール７３ａが設けられているとともに、周辺領域１０ｂには複数の周辺領域側第２スルーホール７３ｂが設けられている。表示領域側第２スルーホール７３ａおよび周辺領域側第２スルーホール７３ｂの内部には接続用プラグとしての導電膜４ｃが充填されている。

ここで、周辺領域側第２スルーホール７３ｂは、複数の第２画素電極９ｂの各々と重なる位置に形成されている。このため、複数の第２画素電極９ｂは全て、周辺領域側第２スルーホール７３ｂ内の導電膜４ｃを介して遮光層８ａに電気的に接続されている。従って、複数の第２画素電極９ｂは、第１定電位線６ｃから供給される黒表示用の電位が印加されることになる。本形態において、液晶装置１００はノーマリブラックであり、複数の第２画素電極９ｂは全て、黒表示用の電位として、共通電極２１と同一の電位（共通電位）が印加される。従って、複数の第２画素電極９ｂは全て黒表示専用の画素電極であり、周辺領域１０ｂは常に黒色領域である。

これに対して、表示領域１０ａにおいて、表示領域側第１スルーホール７２ａと表示領域側第２スルーホール７３ａとは、遮光層８ａが形成されていないスリット８ｓに相当する領域において重なるように形成されている。また、表示領域側第１スルーホール７２ａと表示領域側第２スルーホール７３ａとは、配線層６のうち、ドレイン電極６ｂと重なる位置に形成されている。このため、第１画素電極９ａは、遮光層８ｂとは電気的に接続されておらず、表示領域側第２スルーホール７３ａ内の導電膜４ｃ、および表示領域側第１スルーホール７２ａ内の導電膜４ｂを介してドレイン電極６ｂに電気的に接続されている。

画素スイッチング素子３０ａと配線層６との層間には層間絶縁膜７１が設けられており、配線層６は、層間絶縁膜７１上に設けられている。かかる層間絶縁膜７１には、表示領域１０ａに複数のスルーホール７１ａ、７１ｂが設けられているとともに、周辺領域１０ｂにも複数のスルーホール７１ｄ、７１ｅ、７１ｆが設けられている。スルーホール７１ａ、７１ｂ、７１ｄ、７１ｅ、７１ｆの内部には接続用プラグとしての導電膜４ａが充填されている。スルーホール７１ａは、データ線６ａおよび後述する画素スイッチング素子３０ａのソース領域と重なる位置に形成されている。このため、データ線６ａは、スルーホール７１ａ内の導電膜４ａを介して画素スイッチング素子３０ａのソース領域に電気的に接続されている。スルーホール７１ｂは、ドレイン電極６ｂおよび後述する画素スイッチング素子３０ａのドレイン領域と重なる位置に形成されている。このため、ドレイン電極６ｂは、スルーホール７１ｂ内の導電膜４ａを介して画素スイッチング素子３０ａのドレイン領域に電気的に接続されている。スルーホール７１ｅは、ソース配線６ｅおよび駆動回路用スイッチング素子３０ｃのソース領域と重なる位置に形成されている。このため、ソース配線６ｅは、スルーホール７１ｅ内の導電膜４ａを介して駆動回路用スイッチング素子３０ｃのソース領域に電気的に接続されている。スルーホール７１ｆは、ドイレン配線６ｆおよび駆動回路用スイッチング素子３０ｃのドレイン領域と重なる位置に形成されている。このため、ドレイン配線６ｆは、スルーホール７１ｆ内の導電膜４ａを介して駆動回路用スイッチング素子３０ｃのドレイン領域に電気的に接続されている。また、スルーホール７１ｄは、ウェルおよび第２定電位線６ｄと重なる位置に形成されている。このため、第２定電位線６ｄは、スルーホール７１ｄ内の導電膜４ａを介して半導体基板１に電気的に接続されており、半導体基板１に基板電位を印加する。

（表示領域１０ａの画素１００ｐの詳細構成）
図５は、本発明を適用した液晶装置１００の表示領域１０ａに構成した画素１００ａの構成を示す説明図であり、図５（ａ）、（ｂ）は各々、本発明を適用した液晶装置１００の相隣接する画素１つ分の平面図、および画素１つ分の断面図である。なお、図５（ｂ）は図５（ａ）のＸ−Ｘ′線における断面図であり、図５（ａ）では、走査線３ａおよびそれと同時形成された導電膜は太い実線で示し、データ線６ａ等の配線層６は太い一点鎖線で示し、ドレイン電極等の第２導電層は二点鎖線で示し、フィールド酸化膜の除去領域は短い点線で示し、第１画素電極９ａは長い点線で示してある。

図５（ａ）において、素子基板１０上には、データ線６ａと走査線３ａとの交差に対応して複数の画素１００ａがマトリクス状に配置され、複数の画素１００ａの各々に光反射性の第１画素電極９ａが形成されている。素子基板１０には、走査線３ａと並列して容量線３ｂが形成されている。

図５（ｂ）に示すように、素子基板１０では、その基板本体として、単結晶シリコンのようなＰ型の半導体基板１が用いられており、半導体基板１の表面には、半導体基板１より不純物濃度の高いＰ型のウェル領域１ｘが形成されている。ウェル領域１ｘとしては、複数の画素１００ａの各々に形成されている構成を採用することができるが、本形態では、全ての画素１００ａに対して共通のウェル領域として形成されている。但し、表示領域１０ａのウェル領域１ｘと、図１〜図４を参照して説明したデータ線駆動回路１０１や走査線駆動回路１０４等が形成されているウェル領域とは必要に応じて分離して形成することもある。

半導体基板１の表面には、選択熱酸化により、ＬＯＣＯＳ(Local Oxidation of Silicon)膜からなるフィールド酸化膜１ｇが形成されており、フィールド酸化膜１ｇには一画素につき２つの開口部１ｔ、１ｕが形成されている。一方の開口部１ｔにはゲート絶縁膜２ａが形成されており、ゲート絶縁膜２ａの上にはポリシリコンあるいはメタルシリサイド等からなる走査線３ａがゲート電極として通っている。ゲート絶縁膜２ａは、熱酸化によって形成された二酸化シリコン膜である。半導体基板１の表面において、走査線３ａの両側にはウェル領域１ｘよりも不純物濃度が高いＮ型ドープ領域からなるソース領域１ｆおよびドレイン領域１ｅが形成されており、それにより、図１を参照して説明した画素スイッチング素子３０ａが構成されている。ソース領域１ｆおよびドレイン領域１ｅは、走査線３ａをマスクとしてＮ型不純物をイオン打ち込みすることにより自己整合的に形成されている。

フィールド酸化膜１ｇに形成された他方の開口部１ｕの基板表面にはＰ型ドープ領域１ｈが形成されているとともに、このＰ型ドープ領域１ｈの表面には、熱酸化によりゲート絶縁膜２ａと同時形成された二酸化シリコン膜からなる誘電体膜２ｂが形成されている。誘電体膜２ｂの上には、ポリシリコンあるいはメタルシリサイド等からなる容量線３ｂが通っており、かかる容量線３ｂは、走査線３ａと同時形成されてなる。このようにして、容量線３ｂ、誘電体膜２ｂおよびＰ型ドープ領域１ｈによって蓄積容量６０が構成されている。

走査線３ａ、容量線３ｂおよびフィールド酸化膜１ｇの上には層間絶縁膜７１が形成されており、層間絶縁膜７１上には、アルミニウム等を主体とする金属膜（配線層６）からなるデータ線６ａおよびドレイン電極６ｂが形成されている。データ線６ａおよびドレイン電極６ｂは各々、層間絶縁膜７１およびゲート絶縁膜２ａに形成されたスルーホール７１ａ、７１ｂ内の導電膜４ａ（接続用プラグ）を介してソース領域１ｆおよびドレイン領域１ｅに電気的に接続されている。また、ドレイン電極６ｂは、層間絶縁膜７１およびゲート絶縁膜２ａに形成したスルーホール７１ｃ内の導電膜４ａ（接続用プラグ）を介して蓄積容量６０を構成するＰ型ドープ領域１ｈにも電気的に接続されている。スルーホール７１ａ、７１ｂ、７１ｃは、同一の工程により同時形成される。データ線６ａおよびドレイン電極６ｂは同時形成された導電膜（配線層６）からなり、例えば、厚さが１０〜６０ｎｍのＴｉ膜（下層）、厚さが１００ｎｍ程度のＴｉＮ膜（中間層）、および厚さが３０〜６０ｎｍのＴｉ膜（上層）からなる積層膜により構成されている。

データ線６ａおよびドレイン電極６ｂの上には層間絶縁膜７２（第１層間絶縁膜）が形成されている。層間絶縁膜７２は、例えばＬＴＯ（Low Temperature Oxide)からなる二酸化シリコン膜等からなる。ここで、層間絶縁膜７２の表面は平坦面になっている。かかる平坦面は、図７（ａ）を参照して後述するように、層間絶縁膜７２に表示領域側第１スルーホール７２ａを形成した後、導電膜４ｂを形成し、かかる導電膜４ｂのうち、表示領域側第１スルーホール７２ａの外部（層間絶縁膜７２の表面）に形成されている部分と、層間絶縁膜７２の表面とを化学研磨することにより形成される。

層間絶縁膜７２の上には、アルミニウム等を主体とする遮光層８ａが形成されており、かかる遮光層８ａは、対向基板２０の側から入射した光が画素スイッチング素子３０ａに入射するのを防止する。なお、遮光層８ａにはスリット８ｓが形成されており、第１画素電極９ａとドレイン電極６ｂとを接続する表示領域側第１スルーホール７２ａおよび表示領域側第２スルーホール７３ａは、遮光層８ａが形成されていないスリット８ｓに相当する領域に形成されている。

遮光層８ａの上方には、二酸化シリコン膜や、窒化シリコン膜と二酸化シリコン膜と載積層膜等からなる層間絶縁膜７３が形成されており、かかる層間絶縁膜７３の表面は平坦面になっている。かかる平坦面は、図７（ｂ）を参照して後述するように、層間絶縁膜７３に表示領域側第２スルーホール７３ａを形成した後、導電膜４ｃを形成し、かかる導電膜４ｃのうち、表示領域側第２スルーホール７３ａの外部（層間絶縁膜７３の表面）に形成されている部分と、層間絶縁膜７３の表面とを化学研磨することにより形成される。

層間絶縁膜７３の上には、アルミニウム膜等からなる光反射性の第１画素電極９ａが形成されている。層間絶縁膜７２において、第１画素電極９ａとドレイン電極６ｂとの重なり部分には表示領域側第１スルーホール７２ａが形成されており、層間絶縁膜７３において、表示領域側第１スルーホール７２ａと重なる位置には表示領域側第２スルーホール７３ａが形成されている。表示領域側第１スルーホール７２ａおよび表示領域側第２スルーホール７３ａの内部は導電膜４ｂ、４ｃからなる接続用プラグによって埋め込まれており、第１画素電極９ａは、導電膜４ｂ、４ｃを介してドレイン電極６ｂに電気的に接続されている。

第１画素電極９ａの上層側には配向膜１６が形成されている。配向膜１６は、ポリイミド等の樹脂膜、あるいはシリコン酸化膜等の斜方蒸着膜からなる。本形態において、配向膜１６は、シリコン酸化膜等の斜方蒸着膜からなる無機配向膜であり、配向膜１６と第1画素電極９ａとの層間には、シリコン酸化膜やシリコン窒化膜等の絶縁膜１６０が形成されている。

なお、図４に示す対向基板２０では、共通電極２１の上層側には配向膜２６が形成されている。配向膜２６は、ポリイミド等の樹脂膜、あるいはシリコン酸化膜等の斜方蒸着膜からなる。本形態において、配向膜２６は、シリコン酸化膜等の斜方蒸着膜からなる無機配向膜であり、配向膜２６と共通電極２１との層間には、シリコン酸化膜やシリコン窒化膜等の絶縁膜２６０が形成されている。

（周辺領域１０ｂの構成例）
図６は、本発明を適用した液晶装置１００の周辺領域１０ｂの構成を示す説明図であり、図６（ａ）、（ｂ）は各々、本発明を適用した液晶装置１００の周辺領域１０ｂにおいて、相隣接する第２画素電極９ｂ１つ分の平面図、および断面図である。なお、図６（ｂ）は図６（ａ）のＹ−Ｙ′線における断面図であり、図６（ａ）では、配線層６は太い一点鎖線で示し、フィールド酸化膜の除去領域は短い点線で示してある。

図６（ａ）において、素子基板１０の周辺領域１０ｂには、表示領域１０ａの第１画素電極９ａと同様、光反射性の第２画素電極９ｂが形成されている。図６（ｂ）に示すように、周辺領域１０ｂでも、３つの層間絶縁膜７１、層間絶縁膜７２（第１層間絶縁膜）、層間絶縁膜７３（第２層間絶縁膜）が形成されており、層間絶縁膜７１の上には第１定電位線６ｃや第２定電位線６ｄ等の配線層６が形成されている。また、層間絶縁膜７２の上には遮光層８ａが形成され、層間絶縁膜７３の上には第２画素電極９ｂが形成されている。層間絶縁膜７２において、第１定電位線６ｃおよび第２画素電極９ｂと重なる領域には周辺領域側第１スルーホール７２ｂが形成され、周辺領域側第１スルーホール７２ｂと重なる領域には、周辺領域側第２スルーホール７３ｂが形成されている。このため、第１定電位線６ｃは、周辺領域側第１スルーホール７２ｂ内の導電膜４ｂを介して遮光層８ａに定電位を印加し、遮光層８ａは、周辺領域側第２スルーホール７３ｂ内の導電膜４ｃを介して第２画素電極９ｂに定電位を印加する。

なお、層間絶縁膜７１において、第２定電位線６ｄおよびコンタクト領域１ｗ（Ｐ型ドープ領域）と重なる領域には、スルーホール７１ｄが形成されており、第２定電位線６ｄは、スルーホール７１ｄ内の導電膜４ａを介して半導体基板１に基板電位を印加する。

ここで、層間絶縁膜７２の表面は、表示領域１０ａと同様、周辺領域１０ｂでも平坦面になっている。かかる平坦面は、図７（ａ）を参照して後述するように、表示領域１０ａと同様、層間絶縁膜７２に周辺領域側第１スルーホール７２ｂを形成した後、導電膜４ｂを形成し、かかる導電膜４ｂのうち、周辺領域側第１スルーホール７２ｂの外部（層間絶縁膜７２の表面）に形成されている部分と、層間絶縁膜７２の表面とを化学研磨することにより形成される。また、層間絶縁膜７３の表面は、表示領域１０ａと同様、周辺領域１０ｂでも平坦面になっている。かかる平坦面は、図７（ｂ）を参照して後述するように、表示領域１０ａと同様、層間絶縁膜７３に周辺領域側第２スルーホール７３ｂを形成した後、導電膜４ｃを形成し、かかる導電膜４ｃのうち、周辺領域側第２スルーホール７３ｂの外部（層間絶縁膜７２の表面）に形成されている部分と、層間絶縁膜７２の表面とを化学研磨することにより形成される。

（平坦化のための構成）
図７は、本発明を適用した液晶装置１００の製造工程のうち、層間絶縁膜表面を研磨する工程を示す説明図であり、図７（ａ）、（ｂ）は各々、層間絶縁膜７２の表面に対する化学機械研磨工程の説明図、および層間絶縁膜７３の表面に対する化学機械研磨工程の説明図である。図８は、本発明を適用した液晶装置１００の素子基板１０に形成した周辺領域側第１スルーホール７２ｂ等のレイアウトを示す説明図である。なお、図７において、導電膜はスルーホールを完全に埋める厚さに形成されるが、図７では、スルーホールの外側に形成される導電膜を薄く表してある。

再び図３および図４において、本形態の液晶装置１００に用いた素子基板１０では、素子基板１０上には、画素スイッチング素子３０ａおよび画素スイッチング素子３０ａに電気的に接続された第１画素電極９ａが複数配列された表示領域１０ａと、表示領域１０ａより外側において第１画素電極９ａと同一層上に黒表示専用の第２画素電極９ｂが複数配列された周辺領域１０ｂとが設けられている。

また、配線層６と遮光層８ａとの層間に位置する層間絶縁膜７２では、表示領域１０ａに位置する部分に複数の表示領域側第１スルーホール７２ａが設けられ、周辺領域１０ｂに位置する部分には複数の周辺領域側第１スルーホール７２ｂが設けられている。ここで、表示領域側第１スルーホール７２ａと周辺領域側第１スルーホール７２ｂとは、同等の開口密度をもって設けられている。より具体的には、第１画素電極９ａと第２画素電極９ｂとは、サイズおよびピッチが同一であり、第１画素電極９ａと第２画素電極９ｂとは同一の密度をもって形成されており、表示領域側第１スルーホール７２ａは、第１画素電極９ａに対して１対１の関係をもって形成され、周辺領域側第１スルーホール７２ｂは、第２画素電極９ｂに対して１対１の関係をもって形成されている。従って、表示領域側第１スルーホール７２ａと周辺領域側第１スルーホール７２ｂとは、同一の密度で形成されている。また、表示領域側第１スルーホール７２ａと周辺領域側第１スルーホール７２ｂとは、１個当たりの開口サイズが同一である。それ故、表示領域側第１スルーホール７２ａと周辺領域側第１スルーホール７２ｂとは、同等の開口密度をもって設けられている。

本形態では、図７（ａ）に示すように、層間絶縁膜７２に表示領域側第１スルーホール７２ａおよび周辺領域側第１スルーホール７２ｂを形成した後、導電膜４ｂを形成し、この状態で、層間絶縁膜７２を化学機械研磨する。かかる化学機械研磨では、研磨液に含まれる化学成分の作用と、研磨剤と素子基板１０との相対移動によって、高速で平滑な研磨面を得ることができる。より具体的には、研磨装置において、不織布、発泡ポリウレタン、多孔質フッ素樹脂等からなる研磨布（パッド）を貼り付けた定盤と、素子基板１０を保持するホルダーとを相対回転させながら、研磨を行なう。その際、例えば、平均粒径が０．０１〜２０μｍの酸化セリウム粒子、分散剤としてのアクリル酸エステル誘導体、および水を含む研磨剤を研磨布と素子基板１０との間に供給する。その際、層間絶縁膜７２は導電膜４ｂを構成する金属に比して研磨速度が低いため、研磨速度は層間絶縁膜７２の表面が存在する比率により規定されることになる。本形態において、表示領域１０ａと周辺領域１０ｂとでは、層間絶縁膜７２が存在する比率およびスルーホールが存在する比率が同等である。従って、層間絶縁膜７２は、表示領域１０ａと周辺領域１０ｂとにおいて同一の速度で研磨される。それ故、層間絶縁膜７２の表面は、表示領域１０ａと周辺領域１０ｂとにおいて連続した平坦面となる。

また、図３および図４に示すように、遮光層８ａと第１画素電極９ａおよび第２画素電極９ｂとの層間に位置する層間絶縁膜７３では、表示領域１０ａに位置する部分に複数の表示領域側第２スルーホール７３ａが設けられ、周辺領域１０ｂに位置する部分には複数の周辺領域側第２スルーホール７３ｂが設けられている。ここで、表示領域側第２スルーホール７３ａと周辺領域側第２スルーホール７３ｂとは、同等の開口密度をもって設けられている。より具体的には、表示領域側第２スルーホール７３ａは、表示領域側第１スルーホール７２ａや第１画素電極９ａに対して１対１の関係をもって形成され、周辺領域側第２スルーホール７３ｂは、周辺領域側第１スルーホール７２ｂや第２画素電極９ｂに対して１対１の関係をもって形成されている。従って、表示領域側第２スルーホール７３ａと周辺領域側第２スルーホール７３ｂとは、同一の密度で形成されている。また、表示領域側第２スルーホール７３ａと周辺領域側第２スルーホール７３ｂとは、１個当たりの開口サイズが同一である。それ故、表示領域側第２スルーホール７３ａと周辺領域側第２スルーホール７３ｂとは、同等の開口密度をもって設けられている。

本形態では、図７（ｂ）に示すように、層間絶縁膜７３に表示領域側第２スルーホール７３ａおよび周辺領域側第２スルーホール７３ｂを形成した後、導電膜４ｃを形成し、この状態で、層間絶縁膜７３を化学機械研磨する。その際、層間絶縁膜７３は導電膜４ｃを構成する金属に比して研磨速度が低いため、研磨速度は層間絶縁膜７３の表面が存在する比率により規定されることになる。本形態において、表示領域１０ａと周辺領域１０ｂとでは、層間絶縁膜７３が存在する比率およびスルーホールが存在する比率が同等である。従って、層間絶縁膜７３は、表示領域１０ａと周辺領域１０ｂとにおいて同一の速度で研磨される。従って、層間絶縁膜７３の表面は、表示領域１０ａと周辺領域１０ｂとにおいて連続した平坦面となる。

なお、周辺領域１０ｂにおいて、遮光層８ａが第２定電位線６ｄや、ソース配線６ｅ、ドレイン配線６ｆに電気的に接続すると、第２画素電極９ｂの電位が共通電極２１の電位と相違し、黒表示を行なえなくなる。そこで、周辺領域側第２スルーホール７３ｂについては全て、第２画素電極９ａと同一ピッチでマトリクス状に配置されているが、図３（ａ）に示す領域１０ｂ０では、一部の周辺領域側第１スルーホール７２ｂが、第２画素電極９ａと異なるピッチで形成されている。

より具体的には、図８（ａ）に示すように、一部の周辺領域側第１スルーホール７２ｂは、第２定電位線６ｄ、ソース配線６ｅ、ドレイン配線６ｆが存在する領域を避けて、矢印Ｃで示すように、周辺領域側第２スルーホール７３ｂと重なる位置からずれた位置に配置されている。従って、周辺領域側第１スルーホール７２ｂのうち、一部の周辺領域側第１スルーホール７２ｂは、周辺領域側第２スルーホール７３ｂと重なっているが、他の一部の周辺領域側第１スルーホール７２ｂは、周辺領域側第２スルーホール７３ｂと重なっていない。

また、図８（ｂ）に示すように、層間絶縁膜７２では、周辺領域側第１スルーホール７２ｂが疎に形成されている領域と、密に形成されている領域とが存在する。より具体的には、周辺領域側第１スルーホール７２ｂを第２定電位線６ｄ、ソース配線６ｅ、ドレイン配線６ｆが存在する領域を避けて形成した結果、第２定電位線６ｄ、ソース配線６ｅ、ドレイン配線６ｆと重なる領域６ｓには周辺領域側第１スルーホール７２ｂが形成されていない。その代わりに、第２定電位線６ｄ、ソース配線６ｅ、ドレイン配線６ｆが存在する領域の周りには、その分、周辺領域側第１スルーホール７２ｂを密に形成してある。

それ故、遮光層８ａと第２定電位線６ｄや、ソース配線６ｅ、ドレイン配線６ｆとの短絡を防止するという観点から、周辺領域側第１スルーホール７２ｂについては、レイアウトに制約があるが、本形態では、図８（ａ）、（ｂ）を参照して説明したレイアウトをもって周辺領域側第１スルーホール７２ｂを配置してある。このため、ある程度広い領域で見ると、周辺領域側第１スルーホール７２ｂは、表示領域側第１スルーホール７２ａと同等の開口密度をもって配置されている。

（本形態の主な効果）
以上説明したように、本発明を適用した液晶装置１００の素子基板１０では、層間絶縁膜７２（第１層間絶縁膜）の表面では、表示領域１０ａの表示領域側第１スルーホール７２ａと周辺領域１０ｂの周辺領域側第１スルーホール７２ｂとが同等の密度で開口しているため、層間絶縁膜７２の表面を研磨する際、表示領域１０ａと周辺領域１０ｂとでは層間絶縁膜７２の研磨速度が同等である。従って、層間絶縁膜７２の表面を研磨した際、表示領域１０ａと周辺領域１０ｂとの間に大きな段差が発生せず、層間絶縁膜７２の表面を、表示領域１０ａと周辺領域１０ｂとにおいて連続した平坦面とすることができる。

また、層間絶縁膜７３（第２層間絶縁膜）の表面では、表示領域１０ａの表示領域側第２スルーホール７３ａと周辺領域１０ｂの周辺領域側第２スルーホール７３ｂとが同等の密度で開口しているため、層間絶縁膜７３の表面を研磨する際、表示領域１０ａと周辺領域１０ｂとでは層間絶縁膜７３の研磨速度が同等である。従って、層間絶縁膜７３の表面を研磨した際、表示領域１０ａと周辺領域１０ｂとの間に大きな段差が発生せず、層間絶縁膜７３の表面を、表示領域１０ａと周辺領域１０ｂとにおいて連続した平坦面とすることができる。

それ故、表示領域１０ａの第１画素電極９ａの表面と周辺領域１０ｂの第２画素電極９ｂの表面とは同一の平面上に位置するので、表示領域１０ａと周辺領域１０ｂとにおける液晶層５０の厚さが等しい。それ故、表示領域１０ａと周辺領域１０ｂとにおける黒表示の均一性を向上させることができる。

［他の実施の形態］
上記実施の形態では、スルーホール内の全てに接続プラグを埋め込んだ構成であったが、層間絶縁膜上層に形成した導電膜自身がスルーホールの底部で下層側の導電膜と電気的に接する構成を採用した液晶装置に本発明を適用してもよい。この場合も、層間絶縁膜にスルーホールを形成した後、層間絶縁膜の表面を研磨するにあたって本発明を適用すれば、層間絶縁膜の表面を表示領域１０ａと周辺領域１０ｂとにおいて連続した平坦面とすることができる。

上記実施の形態では、反射型の液晶装置に本発明を適用したが、透過型の液晶装置に本発明を適用してもよい。

［電子機器への搭載例］
図９は、本発明を適用した液晶装置１００を備えた電子機器の説明図である。本発明に係る反射型の液晶装置１００は、図９（ａ）に示す投射型表示装置（液晶プロジェクター／電子機器）や、図９（ｂ）、（ｃ）に示す携帯用電子機器等に用いることができる。

図９（ａ）に示す投射型表示装置１０００は、システム光軸Ｌに沿って配置した光源部８１０、インテグレーターレンズ８２０および偏光変換素子８３０を備えた偏光照明装置８００と、この偏光照明装置８００から出射されたＳ偏光光束をＳ偏光光束反射面８４１により反射させる偏光ビームスプリッター８４０と、偏光ビームスプリッター８４０のＳ偏光光束反射面８４１から反射された光のうち、青色光（Ｂ）の成分を分離するダイクロイックミラー８４２と、青色光が分離された後の光束のうち、赤色光（Ｒ）の成分を反射させて分離するダイクロイックミラー８４３とを有している。また、投射型表示装置１０００は、各色光が入射する３枚の液晶装置１００（反射型液晶装置１００Ｒ、１００Ｇ、１００Ｂ）を備えている。さらに、投射型表示装置１０００は、３つの反射型液晶装置１００Ｒ、１００Ｇ、１００Ｂにて変調された光をダイクロイックミラー８４２、８４３、および偏光ビームスプリッター８４０にて合成した後、この合成光をスクリーン８６０に投写する。

また、図９（ｂ）に示す携帯電話機３０００は、複数の操作ボタン３００１、スクロールボタン３００２、並びに表示ユニットとしての液晶装置１００を備える。スクロールボタン３００２を操作することによって、液晶装置１００に表示される画面がスクロールされる。図９（ｃ）に示す情報携帯端末（ＰＤＡ：Personal Digital Assistants）４０００は、複数の操作ボタン４００１、電源スイッチ４００２、並びに表示ユニットとしての液晶装置１００を備えており、電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が液晶装置１００に表示される。

さらに、対向基板２０等にカラーフィルターを形成すれば、カラー表示可能な液晶装置１００を形成することができる。また、カラーフィルターを形成した液晶装置１００を用いれば、単板式の投射型表示装置を構成することもできる。

１・・半導体基板（基板本体）、６・・配線層、８ａ・・遮光層、９ａ・・第１画素電極、９ｂ・・第２画素電極、１０・・素子基板、１０ａ・・表示領域、１０ｂ・・周辺領域、２０・・対向基板、３０ａ・・画素スイッチング素子、３０ｃ・・駆動回路用スイッチング素子、５０・・液晶層、７２・・層間絶縁膜（第１層間絶縁膜）、７２ａ・・表示領域側第１スルーホール、７２ｂ・・周辺領域側第１スルーホール、７３・・層間絶縁膜（第２層間絶縁膜）、７３ａ・・表示領域側第２スルーホール、７３ｂ・・周辺領域側第２スルーホール、１００・・液晶装置、１００ａ・・画素

Claims (7)

1. 表示領域に、
   第１画素電極と、
   基板本体と前記第１画素電極との間に設けられた第１配線層と、
   該第１配線層と前記第１画素電極との間に設けられた第１遮光層と、
   前記表示領域の外側領域に、
   前記第１画素電極と同一層に設けられた第２画素電極と、
   前記基板本体と前記第２画素電極との間に設けられた第２配線層と、
   該第２配線層と前記第２画素電極との間に設けられた第２遮光層とを備え、
   前記表示領域及び前記表示領域の外側領域において、
   前記第１配線層と前記第１遮光層との間及び前記第２配線層と前記第２遮光層との間に設けられた第１層間絶縁膜と、
   前記第１遮光層と前記第１画素電極との間及び前記第２遮光層と前記第２画素電極との間に設けられた第２層間絶縁膜と、
   前記第１層間絶縁膜の前記表示領域に位置する部分に設けられた複数の表示領域側第１スルーホールと、
   前記第１層間絶縁膜の前記表示領域の外側領域に位置する部分に、前記表示領域側第１スルーホールと同等の開口密度をもって設けられた複数の周辺領域側第１スルーホールと、
   前記第２層間絶縁膜の前記表示領域に位置する部分に設けられた複数の表示領域側第２スルーホールと、
   前記第２層間絶縁膜の前記表示領域の外側領域に位置する部分に、前記表示領域側第２スルーホールと同等の開口密度をもって設けられた複数の周辺領域側第２スルーホールと、
   を有し、前記複数の周辺領域側第１スルーホールのうち、一の周辺領域側第１スルーホールは、前記周辺領域側第２スルーホールと平面的に重なり、他の周辺領域側第１スルーホールは、前記周辺領域側第２スルーホールと平面的に重なっていないことを特徴とする液晶装置。
2. 前記第１層間絶縁膜の表面は、前記表示領域と前記表示領域の外側領域とにおいて連続した平坦面であり、
   前記第２層間絶縁膜の表面は、前記表示領域と前記表示領域の外側領域とにおいて連続した平坦面であることを特徴とする請求項１に記載の液晶装置。
3. 前記表示領域側第１スルーホールおよび前記表示領域側第２スルーホールは各々、前記第１画素電極と同数形成され、
   前記周辺領域側第１スルーホールおよび前記周辺領域側第２スルーホールは各々、前記第２画素電極と同数形成されていることを特徴とする請求項１または２に記載の液晶装置。
4. 前記第１層間絶縁膜は、前記周辺表示領域側第１スルーホールの配置密度が相対的に疎
   な領域と密な領域とを備えていることを特徴とする請求項１乃至３の何れか一項に記載の
   液晶装置。
5. 前記第１画素電極および前記第２画素電極は、反射性導電膜からなることを特徴とする請求項１乃至４の何れか一項に記載の液晶装置。
6. 請求項１乃至５の何れか一項に記載の液晶装置を備えていることを特徴とする電子機器。
7. 前記液晶装置に光を供給する光源部と、前記液晶装置によって光変調された光を投射する投射光学系と、を有していることを特徴とする請求項６に記載の電子機器。