JP2011221435A - 液晶装置および電子機器 - Google Patents

Abstract

【課題】素子基板と対向基板との離間距離がばらつくことを防止することができるとともに、素子基板と対向基板との離間距離を狭くすることのできる液晶装置および該液晶装置を備えた電子機器を提供すること。
【解決手段】液晶装置１００の素子基板１０において、周辺領域１０ｂの外側領域１０ｂ2については、内側領域１０ｂ1に比して周辺領域側第１スルーホール７２ｂの開口密度および第２スルーホール７３ｂの開口密度が高い。このため、層間絶縁膜７２、７３を研磨すると、外側領域１０ｂ2と内側領域１０ｂ1との間には、外側領域１０ｂ2における素子基板１０と対向基板２０との間隔を内側領域１０ｂ1における素子基板１０と対向基板２０との間隔よりも広くする段差７２ｘ、７３ｘが構成され、かかる段差７２ｘ、７３ｘより外側（外側領域１０ｂ2）にシール材１０７の内周縁１０７ａが位置する。
【選択図】図４

Description

本発明は、液晶装置および当該液晶装置を備えた電子機器に関するものである。

アクティブマトリクス型の液晶装置は、一方面に複数の画素電極を備えた素子基板と、一方面に共通電極を備えた対向基板とが枠状のシール材により貼り合わされており、かかるシール材は、素子基板と対向基板との間隔を制御するビーズ状あるいはファイバー状のギャップ材を含んでいる。このため、素子基板と対向基板との間には所定の間隙が確保され、かかる間隙に液晶層が配置されている。

一方、液晶装置に関しては、表示領域に反射電極（画素電極）を設ける一方、表示領域より外側の周辺領域に反射電極と同一ピッチで黒表示専用の無効反射電極を設けることにより、表示領域と周辺領域との間の平坦性を向上させ、表示領域と周辺領域との黒表示の均一性を向上させることが提案されている（特許文献１参照）。

但し、特許文献１に記載の構成では、画素電極よりも上層の平坦性を向上させることはできるが、画素電極より下層側の平坦性を向上させることができない。そのため、画素電極より下層での平坦性が低い場合には、その影響により画素電極の表面や画素電極より上層側での平坦性が低下してしまう。また、特許文献２に記載の構成では、表示領域では、画素電極の数に対応するスルーホールが層間絶縁膜に形成されているのに対して、周辺領域にはスルーホールが存在しないため、層間絶縁膜の表面を化学機械研磨法により平坦化する際、表示領域と周辺領域とでは、層間絶縁膜の表面積の違いによって研磨速度が相違する。それ故、表示領域と周辺領域とにおいて、層間絶縁膜の表面を均等な研磨を行なえず、表示領域と周辺領域との境界部分に大きな段差が発生するという問題点がある。

そこで、スイッチング素子と画素電極との層間に、配線層、層間絶縁膜、遮光層および層間絶縁膜をこの順に設け、配線層と遮光層との間に位置する層間絶縁膜に対しては、周辺領域にも表示領域よりも低い密度でスルーホールを形成する構成が提案されている。かかる構成によれば、層間絶縁膜の表面に化学機械研磨を行なう際、表示領域と周辺領域とにおいて層間絶縁膜の表面積の違いに起因する研磨速度の差を緩和することができる。それ故、表示領域と周辺領域との境界部分に急激な段差が発生することを防止することができる（特許文献２参照）。

特開２００６−２６７９３７号公報 特開２００９−２５８３５９号公報

液晶装置において、画像のコントラストを高めて画像の品位を向上させるには、素子基板と対向基板との間隔を精度よく制御し、液晶層の層厚を精度よく制御する必要がある。

しかしながら、特許文献２に記載の構成では、図１３に示すように、層間絶縁膜７２の表面に化学機械研磨を行なう際、表示領域１０ａと周辺領域１０ｂとでは、スルーホールの密度の差分だけ、層間絶縁膜７２の研磨速度が相違する。このため、表示領域１０ａと周辺領域１０ｂとの境界付近において層間絶縁膜７２の表面に段差７２ｘが発生する。しかも、周辺領域１０ｂでは、スルーホールの密度が外側に向かって減少しているため、段差７２ｘは穏やかな傾斜面として形成される。従って、最も上層の層間絶縁膜７３の表面には、段差７２ｘと同様な段差７３ｘが発生することになる。それ故、特許文献２に記載の構成を採用した場合に、シール材１０７が段差７３ｘと重なる位置にあると、シール部分での素子基板１０と対向基板２０との間隔をギャップ材１０７ｅによって制御できず、液晶層５０の層厚を精度よく制御することができないという問題点がある。

また、液晶装置において、液晶層５０の応答性等を向上するには、液晶層５０の層厚を薄くすることが好ましい。また、反射型の液晶装置においては、明るさを透過型と同等にするためには液晶層５０の層厚を薄くする必要がある。すなわち、反射型の液晶装置は光が液晶層５０を２回通るので、反射型の光路長を透過型の光路長と等しくして同等の明るさを得るためには液晶層５０の層厚を半分程度にしなければならない。しかしながら、図１２に示す構成において液晶層５０の層厚を例えば１．８μｍ程度まで薄くするには、ギャップ材１０７ｅとして、外径寸法が１．９μｍのものを用いる必要があるが、ギャップ材１０７ｅの外径については、製造上の制約等から２．０μｍ未満まで縮小するのが困難である。このため、液晶層５０の層厚については、１．９μｍ未満まで薄くすることが困難であるという問題点がある。

以上の問題点に鑑みて、本発明の課題は、素子基板と対向基板との離間距離がばらつくことを防止することができるとともに、素子基板と対向基板との離間距離を狭くすることのできる液晶装置および該液晶装置を備えた電子機器を提供することにある。

上記課題を解決するために、本発明に係る液晶装置は、画素スイッチング素子に対応して設けられた第１画素電極が複数配列された表示領域、および該表示領域より外側において前記第１画素電極と同一層に形成された第２画素電極が複数配列された周辺領域を備えた素子基板と、前記素子基板の基板本体と前記第１画素電極および前記第２画素電極との層間に設けられた配線層と、該配線層と前記第１画素電極および前記第２画素電極との層間に設けられた遮光層と、前記配線層と前記遮光層との層間に位置する第１層間絶縁膜に設けられた第１スルーホールと、前記遮光層と前記第１画素電極および前記第２画素電極との層間に位置する第２層間絶縁膜に設けられた第２スルーホールと、前記周辺領域において前記表示領域側に位置する内側領域と、前記周辺領域において前記内側領域の外側に位置し、前記第１スルーホールの開口密度と前記第２スルーホールの開口密度とを合算した値が前記内側領域に比して大きい外側領域と、前記外側領域と重なる位置に内周縁をもって前記素子基板と前記対向基板とを貼り合せるギャップ材含有のシール材と、を有していることを特徴とする。

本発明に係る液晶装置においては、表示領域に第１画素電極を設ける一方、表示領域より外側の周辺領域に第２画素電極が設けられているため、第２画素電極に対して黒表示用の電位を印加すれば、表示領域と周辺領域との黒表示の均一性を向上させることができる。ここで、周辺領域の外側領域は、内側領域に比して第１スルーホールの開口密度と第２スルーホールの開口密度とを合算した値が大きいため、層間絶縁膜を研磨する際、研磨速度が高い。それ故、外側領域と内側領域との間には、外側領域における素子基板と対向基板との間隔を内側領域における素子基板と対向基板との間隔よりも広くする段差が構成され、かかる段差より外側（外側領域）にシール材の内周縁が位置する。このため、シール材のギャップ材は、段差上に存在しないので、素子基板と対向基板との間隔が広い外側領域で素子基板と対向基板との離間距離を精度よく制御する。また、シール材と重なる領域では、素子基板と対向基板との間隙が広いが、シール材より内側の領域では、素子基板と対向基板との間隙が狭い。従って、ギャップ材のサイズを縮小しなくても、液晶層の層厚を薄くすることができ、液晶層の応答性等を向上することができる。

本発明において、前記第２層間絶縁膜の表面には、前記外側領域と前記内側領域との間に、前記外側領域における前記素子基板と前記対向基板との間隔を前記内側領域における前記素子基板と前記対向基板との間隔よりも広くする段差が構成され、前記外側領域における前記第２層間絶縁膜の表面は平坦面であることが好ましい。このように構成すると、シール材のギャップ材は、シール部分で素子基板と対向基板との離間距離を精度よく制御する。

本発明において、前記内側領域における前記第１スルーホールの開口密度は、前記表示領域における前記第１スルーホールの開口密度と同等であり、前記内側領域における前記第２スルーホールの開口密度は、前記表示領域における前記第２スルーホールの開口密度と同等であることが好ましい。このように構成すると、表示領域と周辺領域の内側領域とでは、第１層間絶縁膜および第２層間絶縁膜を研磨する際の研磨速度が同等である。従って、第１層間絶縁膜および第２層間絶縁膜は各々、表示領域と周辺領域の内側領域とにおいて連続した平坦面を構成する。それ故、表示領域の第１画素電極の表面と周辺領域の内側領域の第２画素電極の表面とが同一の平面上に位置するので、表示領域と周辺領域の内側領域とにおける黒表示の均一性を向上させることができる。

本発明において、前記周辺領域において前記内側領域と前記外側領域との間には、前記第１スルーホールの開口密度と前記第２スルーホールの開口密度とを合算した値が前記外側領域に比して大きい中間領域を備えていることが好ましい。かかる構成によれば、内側領域と外側領域との間に急峻な段差を構成することができるので、シール材を設ける領域を明確化することができる。

本発明において、前記第２画素電極は、前記遮光層を介して黒表示用の電位が印加されることが好ましい。このように構成すると、第２画素電極を各々島状に独立して形成しても、第２画素電極に黒表示用の電位を容易に印加することができる。

本発明において、前記第１画素電極および前記第２画素電極は、反射性導電膜からなる構成を採用することができる。かかる構成によれば、液晶装置を反射型として構成することができる。また、液晶装置を反射型として構成する場合、遮光膜を反射性導電膜により形成し、第１画素電極および第２画素電極を透光性導電膜により形成した構成を採用してもよい。

本発明を適用した液晶装置は、携帯電話機あるいはモバイルコンピューター等の電子機器において直視型の表示部等として用いられる。また、本発明を適用した液晶装置は、投射型表示装置（電子機器）のライトバルブとして用いることもできる。この場合、投射型表示装置（電子機器）は、前記液晶装置に光を供給する光源部と、前記液晶装置によって光変調された光を投射する投射光学系と、を有している。

本発明の実施の形態１に係る液晶装置に用いた素子基板の電気的な構成を示すブロック図である。 本発明の実施の形態１に係る液晶装置の具体的構成例を示す説明図である。 本発明の実施の形態１に係る液晶装置の素子基板上における表示領域および周辺領域の平面構成を示す説明図である。 本発明の実施の形態１に係る液晶装置の素子基板上における表示領域および周辺領域の断面構成を示す説明図である。 本発明の実施の形態１に係る液晶装置の表示領域に構成した画素の構成を示す説明図である。 本発明の実施の形態１に係る液晶装置の周辺領域の構成を示す説明図である。 本発明の実施の形態１に係る液晶装置の製造工程のうち、層間絶縁膜表面を研磨する工程を示す説明図である。 本発明の実施の形態１に係る液晶装置の素子基板に形成した周辺領域側第１スルーホール等のレイアウトを示す説明図である。 本発明の実施の形態１に係る液晶装置におけるシール材の位置等を示す説明図である。 本発明の実施の形態２に係る液晶装置の素子基板上における表示領域および周辺領域の平面構成を示す説明図である。 本発明の実施の形態２に係る液晶装置の素子基板上における表示領域および周辺領域の断面構成を示す説明図である。 本発明を適用した液晶装置を備えた電子機器の説明図である。 従来の液晶装置の説明図である。

以下、本発明の実施の形態を説明する。以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、電界効果型トランジスターでは、印加する電圧によってソースとドレインが入れ替わるが、以下の説明では、説明の便宜上、画素電極が接続されている側をドレインとして説明する。

［実施の形態１］
（全体構成）
図１は、本発明の実施の形態１に係る液晶装置の電気的な構成を示すブロック図である。図２は、本発明の実施の形態１に係る液晶装置の具体的構成例を示す説明図であり、図２（ａ）、（ｂ）、（ｃ）は各々、本発明の実施の形態１に係る電気光学装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、Ｈ−Ｈ′断面図、およびＪ−Ｊ′断面図である。

図１に示すように、本形態の液晶装置１００は、アクティブマトリクス型の反射型液晶装置であり、かかる液晶装置１００に用いられる素子基板１０の中央領域に設定された表示領域１０ａには複数の画素１００ａがマトリクス状に形成されている。複数の画素１００ａの各々には、第１画素電極９ａ、および第１画素電極９ａを制御するための画素スイッチング素子３０ａ（電界効果型トランジスター）が設けられている。また、素子基板１０において、表示領域１０ａの外側にはデータ線駆動回路１０１および走査線駆動回路１０４が形成されている。データ線駆動回路１０１から延びたデータ線６ａは、画素スイッチング素子３０ａのソースに電気的に接続されており、データ線駆動回路１０１は、データ線６ａに画像信号を線順次で供給する。走査線駆動回路１０４から延びた走査線３ａは、画素スイッチング素子３０ａのゲートに電気的に接続されており、走査線駆動回路１０４は、走査線３ａに走査信号を順次排他的に供給する。素子基板１０に形成された第１画素電極９ａと、後述する対向基板の共通電極との間は液晶容量５０ａが構成されている。第１画素電極９ａは、画素スイッチング素子３０ａのドレインに電気的に接続されており、液晶装置１００では、画素スイッチング素子３０ａを一定期間だけそのオン状態とすることにより、データ線６ａから供給される画像信号を各画素１００ａの液晶容量５０ａに所定のタイミングで書き込む。

液晶容量５０ａに書き込まれた所定レベルの画像信号は、素子基板１０に形成された第１画素電極９ａと、後述する対向基板の共通電極との間で一定期間保持される。第１画素電極９ａには蓄積容量６０が形成されており、第１画素電極９ａの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる液晶装置１００が実現される。本形態では、蓄積容量６０を構成するにあたって、走査線３ａと並行するように容量線３ｂが形成されている。なお、前段の走査線３ａとの間に蓄積容量６０が形成される場合もある。

図２（ａ）、（ｂ）、（ｃ）に示すように、液晶装置１００では、素子基板１０の上にシール材１０７が矩形枠状に設けられており、かかるシール材１０７は、素子基板１０と対向基板２０との間隔を制御するビーズ状あるいはファイバー状のギャップ材１０７ｅと、光硬化性（ＵＶ硬化性）あるいは熱硬化性の樹脂部分１０７ｆとからなる。このため、素子基板１０は、シール材１０７によって対向基板２０と所定の隙間を介して貼り合わされている。

対向基板２０とシール材１０７とは略同一の輪郭を備えており、シール材１０７で囲まれた領域内に液晶層５０が保持されている。なお、シール材１０７の角部分等には素子基板１０と対向基板２０との間で電気的な接続を行なうための基板間導通部（図示せず）が配置されている。

本形態において、シール材１０７は一部が途切れており、かかる途切れ部分１０７ｈを利用して、シール材１０７で囲まれた領域内に液晶を充填するとともに、液晶を充填後、途切れ部分１０７ｈは封止材１０７ｇで塞がれる。すなわち、液晶装置１００を製造するには、素子基板１０および対向基板２０のうちの一方に、一部に途切れ部分１０７ｈをもって熱硬化性のシール材１０７を枠状に塗布した後、シール材１０７を挟んで素子基板１０と対向基板２０とを重ね合わせ、この状態でシール材１０７を硬化させてパネル構造体を構成する。次に、シール材１０７の途切れ部分１０７ｈからパネル構造体の内部に液晶を注入した後、途切れ部分１０７ｈを封止材１０７ｇで塞ぎ、液晶装置１００を得る。

なお、素子基板１０と対向基板２０との間に液晶層５０を設けるにあたっては、いわゆる液晶滴下工法（ＯＤＦ／One Drop Fill）を採用してもよい。この場合、シール材１０７は、表示領域１０ａの周りを途切れずに連続してループ状に囲むことになる。液晶滴下工法を採用して液晶装置１００を製造するには、素子基板１０および対向基板２０のうちの一方に、ディスペンサー等を用いて光硬化性および熱硬化性のシール材１０７を途切れずに連続する閉ループ状に塗布した後、素子基板１０および対向基板２０のうちの他方に、シール材１０７の内側と重なる領域に液晶をインクジェット法等の方法で滴下する。次に、素子基板１０と対向基板２０とを約１ｔｏｒｒの真空雰囲気中で重ねた後、大気圧に戻す。その結果、素子基板１０および対向基板２０は、両側から押圧されて内部に真空領域が無くなるまで基板間隔が狭まる。その結果、液晶層５０は、素子基板１０および対向基板２０により押圧されてシール材１０７の内側でシール材１０７の内側全体に展開する。次に、シール材１０７に対して、波長が３５０ｎｍ以下の短波長をカットするフィルターを通して光照射（ＵＶ照射）を行って、シール材１０７のアクリル系成分を硬化させる。次に、シール材１０７を１３０℃の温度条件で１時間加熱し、シール材１０７のエポキシ系成分を硬化させる。

素子基板１０において、表示領域１０ａの外側には、データ線駆動回路１０１および複数のパッド１０２が素子基板１０の一辺に沿って配列されており、パッド１０２が配列された縁部に隣接する２辺に沿って走査線駆動回路１０４が形成されている。素子基板１０は、対向基板２０の端部から張り出した張り出し領域１２を備えており、かかる張り出し領域１２の端部にパッド１０２が設けられている。

詳しくは後述するが、素子基板１０には、表示領域１０ａに、反射性導電膜からなる複数の第１画素電極９ａがマトリクス状に形成されており、かかる第１画素電極９ａの表面には配向膜（図示せず）が形成されている。

本形態において、素子基板１０には、表示領域１０ａより外側に、画素スイッチング素子３０ａに接続されていない第２画素電極９ｂが配列された周辺領域１０ｂが設けられており、かかる周辺領域１０ｂでは、常に黒表示が行なわれる。また、本形態の液晶装置１００では、周辺領域１０ｂは、表示領域１０ａ側に位置する内側領域１０ｂ1と、表示領域１０ａから離間する側に位置する外側領域１０ｂ2とを備えており、内側領域１０ｂ1および外側領域１０ｂ2の双方に第２画素電極９ｂが形成されている。ここで、第２画素電極９ｂは、第１画素電極９ａと同時形成された反射性導電膜からなり、第１画素電極９ａと同一層上に形成されている。

本形態において、シール材１０７は、周辺領域１０ｂの内側領域１０ｂ1および外側領域１０ｂ2のうち、外側領域１０ｂ2のみに重なるように形成されており、データ線駆動回路１０１および走査線駆動回路１０４は、外側領域１０ｂ2のみに設けられている。このため、シール材１０７は、データ線駆動回路１０１および走査線駆動回路１０４と重なるように形成されている。

対向基板２０において、素子基板１０と対向する面側にはＩＴＯ（Indium Tin Oxide）膜等の透光性導電膜からなる共通電極２１が形成され、共通電極２１の表面には配向膜（図示せず）が形成されている。かかる反射型の液晶装置１００では、対向基板２０の側から入射した光を反射性の第１画素電極９ａで反射して再び、対向基板２０の側から出射する間に液晶層５０によって光変調される。

液晶装置１００をカラー表示用の直視型液晶装置として構成する場合、対向基板２０には、各色のカラーフィルターが形成され、対向基板２０において、素子基板１０の第１画素電極９ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプ等と称せられる遮光層（図示せず）が形成されることもある。また、液晶装置１００は、後述する投射型表示装置（液晶プロジェクター）において、ＲＧＢ用のライトバルブとして用いることができる。この場合、ＲＧＢ用の各液晶装置１００には、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。

本形態では、素子基板１０の基板本体として半導体基板１が用いられており、半導体基板１の裏面にガラスあるいはセラミック等からなる補強基板を接合して強度を高めた構造を採用することもある。なお、素子基板１０の基板本体としては、ガラス基板や石英基板を用いることもできる。

なお、本形態の液晶装置１００では、ＴＮ（Twisted Nematic）モードあるいはＶＡＮ（Vertically Aligned Nematic）モードを採用したが、ＦＦＳ（Fringe Field Switching）モードの液晶装置の場合、共通電極は、第１画素電極９ａと同様、素子基板１０上に形成される。

（素子基板１０の構成）
図３は、本発明の実施の形態１に係る液晶装置１００の素子基板１０上におけるシール材１０７、表示領域１０ａおよび周辺領域１０ｂの平面構成を示す説明図であり、表示領域１０ａに形成された第１画素電極９ａおよび周辺領域１０ｂ（内側領域１０ｂ1および外側領域１０ｂ2）に形成された第２画素電極９ｂについては四角形で表してある。また、図３（ａ）には、素子基板１０の第１層間絶縁膜に形成された第１スルーホールを丸で表し、図３（ｂ）には、素子基板１０の第２層間絶縁膜に形成された第２スルーホールを丸で表してある。また、シール材１０７の形成領域には右上がりの斜線を付してある。図４は、本発明の実施の形態１に係る液晶装置１００の素子基板１０上におけるシール材１０７、表示領域１０ａおよび周辺領域１０ｂの断面構成を示す説明図である。

図３および図４に示すように、本形態の液晶装置１００の素子基板１０において、表示領域１０ａでは、画像表示用の第１画素電極９ａが複数配列されている一方、表示領域より外側には、黒表示専用の第２画素電極９ｂが複数配列された周辺領域１０ｂが設けられている。本形態において、周辺領域１０ｂには、データ線駆動回路１０１が形成されている領域、および走査線駆動回路１０４が形成されている領域が含まれている。ここで、第２画素電極９ｂは、第１画素電極９ａと同一のサイズで同一のピッチで形成されている。なお、本形態において、データ線駆動回路１０１および走査線駆動回路１０４は、周辺領域１０ｂのうち、外側領域１０ｂ2と重なる位置に設けられ、シール材１０７は、周辺領域１０ｂの外側領域１０ｂ2のみに重なるように設けられ、内側領域１０ｂ1と重なっていない。このため、シール材１０７の内周縁１０７ａは、外側領域１０ｂ2と重なる位置にある。

図４に示すように、素子基板１０において、表示領域１０ａには、画素スイッチング素子３０ａに対して１対１の関係をもって電気的に接続する第１画素電極９ａが形成されている一方、周辺領域１０ｂには、画素スイッチング素子３０ａと略同一構成の電界効果型トランジスターからなる駆動回路用スイッチング素子３０ｃを備えたデータ線駆動回路１０１および走査線駆動回路１０４が構成されている。このため、周辺領域１０ｂにおいて、データ線駆動回路１０１および走査線駆動回路１０４が形成されている領域には画素スイッチング素子３０ａは形成されていない。また、周辺領域１０ｂのうち、データ線駆動回路１０１および走査線駆動回路１０４が形成されている領域と表示領域１０ａとに挟まれた領域や、周辺領域１０ｂの角部分は、画素スイッチング素子３０ａや駆動回路用スイッチング素子３０ｃが形成されていない空き領域１０ｄになっている。このため、周辺領域１０ｂに形成された第２画素電極９ｂは、画素スイッチング素子３０ａや駆動回路用スイッチング素子３０ｃには電気的に接続されていない。

かかる素子基板１０においては、基板本体としての半導体基板１と第１画素電極９ａおよび第２画素電極９ｂとの層間（画素スイッチング素子３０ａと第１画素電極９ａおよび第２画素電極９ｂとの層間）には、表示領域１０ａおよび周辺領域１０ｂの双方に金属配線等からなる複数の配線層６が形成されている。また、配線層６と第１画素電極９ａおよび第２画素電極９ｂとの層間には、表示領域１０ａおよび周辺領域１０ｂの双方に、シリサイド膜や遮光性金属膜からなる遮光層８ａが設けられている。本形態において、遮光層８ａは、表示領域１０ａおよび周辺領域１０ｂの略全面に形成されている。

配線層６は、表示領域１０ａにおいて、画素スイッチング素子３０ａに電気的に接続するデータ線６ａやドレイン電極６ｂとして形成されている。また、配線層６は、周辺領域１０ｂにおいて、遮光層８ａを介して第２画素電極９ｂに黒表示用の定電位を印加する第１定電位線６ｃ、半導体基板１のウェルに基板電位を印加する第２定電位線６ｄ、およびフロート状態のダミー配線６ｇ等として形成されており、第１定電位線６ｃと第２定電位線６ｄとには異なる電位が印加されている。また、配線層６は、周辺領域１０ｂにおいて、駆動回路用スイッチング素子３０ｃに電気的に接続するソース配線６ｅやドレイン配線６ｂとしても形成されており、かかるソース配線６ｅやドレイン配線６ｂは、第１定電位線６ｃと異なる電位が印加されている。

ここで、配線層６と遮光層８ａとの層間には二酸化シリコン膜等からなる層間絶縁膜７２（第１層間絶縁膜）が設けられており、遮光層８ａは層間絶縁膜７２上に設けられている。層間絶縁膜７２には、表示領域１０ａに複数の表示領域側第１スルーホール７２ａ（第１スルーホール）が設けられているとともに、周辺領域１０ｂには複数の周辺領域側第１スルーホール７２ｂ（第１スルーホール）が設けられている。表示領域側第１スルーホール７２ａおよび周辺領域側第１スルーホール７２ｂの内部には、タングステンやモリブデン等の金属からなる接続用プラグとしての導電膜４ｂが充填されている。また、周辺領域側第１スルーホール７２ｂは、第１定電位線６ｃやダミー配線６ｇと重なる位置に形成されており、第２定電位線６ｄ、ソース配線６ｅおよびドレイン配線６ｂと重なる位置には形成されていない。このため、遮光層８ａは、第１定電位線６ｃに電気的に接続されている一方、第２定電位線６ｄ、ソース配線６ｅおよびドレイン配線６ｂとは電気的に接続されていない。

また、遮光層８ａと第１画素電極９ａおよび第２画素電極９ｂとの層間には二酸化シリコン膜等からなる層間絶縁膜７３（第２層間絶縁膜）が設けられており、第１画素電極９ａおよび第２画素電極９ｂは、層間絶縁膜７３上に設けられている。層間絶縁膜７３には、表示領域１０ａに複数の表示領域側第２スルーホール７３ａ（第２スルーホール）が設けられているとともに、周辺領域１０ｂには複数の周辺領域側第２スルーホール７３ｂ（第２スルーホール）が設けられている。表示領域側第２スルーホール７３ａおよび周辺領域側第２スルーホール７３ｂの内部には接続用プラグとしての導電膜４ｃが充填されている。

ここで、周辺領域側第２スルーホール７３ｂは、複数の第２画素電極９ｂの各々と重なる位置に形成されている。このため、複数の第２画素電極９ｂは全て、周辺領域側第２スルーホール７３ｂ内の導電膜４ｃを介して遮光層８ａに電気的に接続されている。従って、複数の第２画素電極９ｂは、第１定電位線６ｃから供給される黒表示用の電位が遮光層８ａを介して印加されることになる。本形態において、液晶装置１００はノーマリブラックであり、複数の第２画素電極９ｂは全て、黒表示用の電位として、共通電極２１と同一の電位（共通電位）が印加される。従って、複数の第２画素電極９ｂは全て黒表示専用の画素電極であり、周辺領域１０ｂは常に黒色領域である。

これに対して、表示領域１０ａにおいて、表示領域側第１スルーホール７２ａと表示領域側第２スルーホール７３ａとは、遮光層８ａが形成されていないスリット８ｓに相当する領域において重なるように形成されている。また、表示領域側第１スルーホール７２ａと表示領域側第２スルーホール７３ａとは、配線層６のうち、ドレイン電極６ｂと重なる位置に形成されている。このため、第１画素電極９ａは、遮光層８ａとは電気的に接続されておらず、表示領域側第２スルーホール７３ａ内の導電膜４ｃ、および表示領域側第１スルーホール７２ａ内の導電膜４ｂを介してドレイン電極６ｂに電気的に接続されている。

なお、画素スイッチング素子３０ａと配線層６との層間には層間絶縁膜７１が設けられており、配線層６は、層間絶縁膜７１上に設けられている。かかる層間絶縁膜７１には、表示領域１０ａに複数のスルーホール７１ａ、７１ｂが設けられているとともに、周辺領域１０ｂにも複数のスルーホール７１ｄ、７１ｅ、７１ｆが設けられている。スルーホール７１ａ、７１ｂ、７１ｄ、７１ｅ、７１ｆの内部には接続用プラグとしての導電膜４ａが充填されている。スルーホール７１ａは、データ線６ａおよび後述する画素スイッチング素子３０ａのソース領域と重なる位置に形成されている。このため、データ線６ａは、スルーホール７１ａ内の導電膜４ａを介して画素スイッチング素子３０ａのソース領域に電気的に接続されている。スルーホール７１ｂは、ドレイン電極６ｂおよび後述する画素スイッチング素子３０ａのドレイン領域と重なる位置に形成されている。このため、ドレイン電極６ｂは、スルーホール７１ｂ内の導電膜４ａを介して画素スイッチング素子３０ａのドレイン領域に電気的に接続されている。スルーホール７１ｅは、ソース配線６ｅおよび駆動回路用スイッチング素子３０ｃのソース領域と重なる位置に形成されている。このため、ソース配線６ｅは、スルーホール７１ｅ内の導電膜４ａを介して駆動回路用スイッチング素子３０ｃのソース領域に電気的に接続されている。スルーホール７１ｆは、ドイレン配線６ｆおよび駆動回路用スイッチング素子３０ｃのドレイン領域と重なる位置に形成されている。このため、ドレイン配線６ｆは、スルーホール７１ｆ内の導電膜４ａを介して駆動回路用スイッチング素子３０ｃのドレイン領域に電気的に接続されている。また、スルーホール７１ｄは、ウェルおよび第２定電位線６ｄと重なる位置に形成されている。このため、第２定電位線６ｄは、スルーホール７１ｄ内の導電膜４ａを介して半導体基板１に電気的に接続されており、半導体基板１に基板電位を印加する。

（表示領域１０ａの画素１００ａの詳細構成）
図５は、本発明の実施の形態１に係る液晶装置１００の表示領域１０ａに構成した画素１００ａの構成を示す説明図であり、図５（ａ）、（ｂ）は各々、本発明の実施の形態１に係る液晶装置１００の相隣接する画素１つ分の平面図、および画素１つ分の断面図である。なお、図５（ｂ）は図５（ａ）のＸ−Ｘ′線における断面図であり、図５（ａ）では、走査線３ａおよびそれと同時形成された導電膜は太い実線で示し、データ線６ａ等の配線層６は太い一点鎖線で示し、ドレイン電極等の第２導電層は二点鎖線で示し、フィールド酸化膜の除去領域は短い点線で示し、第１画素電極９ａは長い点線で示してある。

図５（ａ）において、素子基板１０上には、データ線６ａと走査線３ａとの交差に対応して複数の画素１００ａがマトリクス状に配置され、複数の画素１００ａの各々に光反射性の第１画素電極９ａが形成されている。素子基板１０には、走査線３ａと並列して容量線３ｂが形成されている。

図５（ｂ）に示すように、素子基板１０では、その基板本体として、単結晶シリコンのようなＰ型の半導体基板１が用いられており、半導体基板１の表面には、半導体基板１より不純物濃度の高いＰ型のウェル領域１ｘが形成されている。ウェル領域１ｘとしては、複数の画素１００ａの各々に形成されている構成を採用することができるが、本形態では、全ての画素１００ａに対して共通のウェル領域として形成されている。但し、表示領域１０ａのウェル領域１ｘと、図１〜図４を参照して説明したデータ線駆動回路１０１や走査線駆動回路１０４等が形成されているウェル領域とは必要に応じて分離して形成することもある。

半導体基板１の表面には、選択熱酸化により、ＬＯＣＯＳ(Local Oxidation of Silicon)膜からなるフィールド酸化膜１ｇが形成されており、フィールド酸化膜１ｇには一画素につき２つの開口部１ｔ、１ｕが形成されている。一方の開口部１ｔにはゲート絶縁膜２ａが形成されており、ゲート絶縁膜２ａの上にはポリシリコンあるいはメタルシリサイド等からなる走査線３ａがゲート電極として通っている。ゲート絶縁膜２ａは、熱酸化によって形成された二酸化シリコン膜である。半導体基板１の表面において、走査線３ａの両側にはウェル領域１ｘよりも不純物濃度が高いＮ型ドープ領域からなるソース領域１ｆおよびドレイン領域１ｅが形成されており、それにより、図１を参照して説明した画素スイッチング素子３０ａが構成されている。ソース領域１ｆおよびドレイン領域１ｅは、走査線３ａをマスクとしてＮ型不純物をイオン打ち込みすることにより自己整合的に形成されている。

フィールド酸化膜１ｇに形成された他方の開口部１ｕの基板表面にはＰ型ドープ領域１ｈが形成されているとともに、このＰ型ドープ領域１ｈの表面には、熱酸化によりゲート絶縁膜２ａと同時形成された二酸化シリコン膜からなる誘電体膜２ｂが形成されている。誘電体膜２ｂの上には、ポリシリコンあるいはメタルシリサイド等からなる容量線３ｂが通っており、かかる容量線３ｂは、走査線３ａと同時形成されてなる。このようにして、容量線３ｂ、誘電体膜２ｂおよびＰ型ドープ領域１ｈによって蓄積容量６０が構成されている。

走査線３ａ、容量線３ｂおよびフィールド酸化膜１ｇの上には層間絶縁膜７１が形成されており、層間絶縁膜７１上には、アルミニウム等を主体とする金属膜（配線層６）からなるデータ線６ａおよびドレイン電極６ｂが形成されている。データ線６ａおよびドレイン電極６ｂは各々、層間絶縁膜７１およびゲート絶縁膜２ａに形成されたスルーホール７１ａ、７１ｂ内の導電膜４ａ（接続用プラグ）を介してソース領域１ｆおよびドレイン領域１ｅに電気的に接続されている。また、ドレイン電極６ｂは、層間絶縁膜７１およびゲート絶縁膜２ａに形成したスルーホール７１ｃ内の導電膜４ａ（接続用プラグ）を介して蓄積容量６０を構成するＰ型ドープ領域１ｈにも電気的に接続されている。スルーホール７１ａ、７１ｂ、７１ｃは、同一の工程により同時形成される。データ線６ａおよびドレイン電極６ｂは同時形成された導電膜（配線層６）からなり、例えば、厚さが１０〜６０ｎｍのＴｉ膜（下層）、厚さが１００ｎｍ程度のＴｉＮ膜（中間層）、および厚さが３０〜６０ｎｍのＴｉ膜（上層）からなる積層膜により構成されている。

データ線６ａおよびドレイン電極６ｂの上には層間絶縁膜７２（第１層間絶縁膜）が形成されている。層間絶縁膜７２は、例えばＬＴＯ（Low Temperature Oxide)からなる二酸化シリコン膜等からなる。ここで、層間絶縁膜７２の表面は表示領域１０ａにおいて平坦面になっている。かかる平坦面は、図７（ａ）を参照して後述するように、層間絶縁膜７２に表示領域側第１スルーホール７２ａを形成した後、導電膜４ｂを形成し、かかる導電膜４ｂのうち、表示領域側第１スルーホール７２ａの外部（層間絶縁膜７２の表面）に形成されている部分と、層間絶縁膜７２の表面とを化学研磨することにより形成される。

層間絶縁膜７２の上には、アルミニウム等を主体とする遮光層８ａが形成されており、かかる遮光層８ａは、対向基板２０の側から入射した光が画素スイッチング素子３０ａに入射するのを防止する。なお、遮光層８ａにはスリット８ｓが形成されており、第１画素電極９ａとドレイン電極６ｂとを接続する表示領域側第１スルーホール７２ａおよび表示領域側第２スルーホール７３ａは、遮光層８ａが形成されていないスリット８ｓに相当する領域に形成されている。

遮光層８ａの上方には、二酸化シリコン膜や、窒化シリコン膜と二酸化シリコン膜との積層膜等からなる層間絶縁膜７３が形成されており、かかる層間絶縁膜７３の表面は、表示領域１０ａにおいて平坦面になっている。かかる平坦面は、図７（ｂ）を参照して後述するように、層間絶縁膜７３に表示領域側第２スルーホール７３ａを形成した後、導電膜４ｃを形成し、かかる導電膜４ｃのうち、表示領域側第２スルーホール７３ａの外部（層間絶縁膜７３の表面）に形成されている部分と、層間絶縁膜７３の表面とを化学研磨することにより形成される。

層間絶縁膜７３の上には、アルミニウム膜等からなる光反射性の第１画素電極９ａが形成されている。層間絶縁膜７２において、第１画素電極９ａとドレイン電極６ｂとの重なり部分には表示領域側第１スルーホール７２ａが形成されており、層間絶縁膜７３において、表示領域側第１スルーホール７２ａと重なる位置には表示領域側第２スルーホール７３ａが形成されている。表示領域側第１スルーホール７２ａおよび表示領域側第２スルーホール７３ａの内部は導電膜４ｂ、４ｃからなる接続用プラグによって埋め込まれており、第１画素電極９ａは、導電膜４ｂ、４ｃを介してドレイン電極６ｂに電気的に接続されている。

第１画素電極９ａの上層側には配向膜１６が形成されている。配向膜１６は、ポリイミド等の樹脂膜、あるいは二酸化シリコン膜等の斜方蒸着膜からなる。本形態において、配向膜１６は、二酸化シリコン膜等の斜方蒸着膜からなる無機配向膜であり、配向膜１６と第１画素電極９ａとの層間には、二酸化シリコン膜やシリコン窒化膜等の絶縁膜１６０が形成されている。

なお、図４に示す対向基板２０では、共通電極２１の上層側に配向膜２６が形成されている。配向膜２６は、ポリイミド等の樹脂膜、あるいは二酸化シリコン膜等の斜方蒸着膜からなる。本形態において、配向膜２６は、二酸化シリコン膜等の斜方蒸着膜からなる無機配向膜であり、配向膜２６と共通電極２１との層間には、二酸化シリコン膜やシリコン窒化膜等の絶縁膜２６０が形成されている。

（周辺領域１０ｂの構成例）
図６は、本発明の実施の形態１に係る液晶装置１００の周辺領域１０ｂの構成を示す説明図であり、図６（ａ）、（ｂ）は各々、本発明の実施の形態１に係る液晶装置１００の周辺領域１０ｂにおいて、相隣接する第２画素電極９ｂ１つ分の平面図、および断面図である。なお、図６（ｂ）は図６（ａ）のＹ−Ｙ′線における断面図であり、図６（ａ）では、配線層６は太い一点鎖線で示し、フィールド酸化膜の除去領域は短い点線で示してある。

図６（ａ）において、素子基板１０の周辺領域１０ｂには、表示領域１０ａの第１画素電極９ａと同様、光反射性の第２画素電極９ｂが形成されている。図６（ｂ）に示すように、周辺領域１０ｂでも、３つの層間絶縁膜７１、層間絶縁膜７２（第１層間絶縁膜）、層間絶縁膜７３（第２層間絶縁膜）が形成されており、層間絶縁膜７１の上には第１定電位線６ｃや第２定電位線６ｄ等の配線層６が形成されている。また、層間絶縁膜７２の上には遮光層８ａが形成され、層間絶縁膜７３の上には第２画素電極９ｂが形成されている。層間絶縁膜７２において、第１定電位線６ｃおよび遮光膜８ａと重なる領域には周辺領域側第１スルーホール７２ｂが形成され、層間絶縁膜７３において、遮光膜８ａおよび第２画素電極９ｂと重なる領域には周辺領域側第２スルーホール７３ｂが形成されている。このため、第１定電位線６ｃは、周辺領域側第１スルーホール７２ｂ内の導電膜４ｂを介して遮光層８ａに定電位を印加し、遮光層８ａは、周辺領域側第２スルーホール７３ｂ内の導電膜４ｃを介して第２画素電極９ｂに定電位を印加する。

なお、層間絶縁膜７１において、第２定電位線６ｄおよびコンタクト領域１ｗ（Ｐ型ドープ領域）と重なる領域には、スルーホール７１ｄが形成されており、第２定電位線６ｄは、スルーホール７１ｄ内の導電膜４ａを介して半導体基板１に基板電位を印加する。

層間絶縁膜７２の表面は、図４に示すように、内側領域１０ｂ1と外側領域１０ｂ2との境界部分を除いて、平坦面になっている。かかる平坦面は、図７（ａ）を参照して後述するように、表示領域１０ａと同様、層間絶縁膜７２に周辺領域側第１スルーホール７２ｂを形成した後、導電膜４ｂを形成し、かかる導電膜４ｂのうち、周辺領域側第１スルーホール７２ｂの外部（層間絶縁膜７２の表面）に形成されている部分と、層間絶縁膜７２の表面とを化学研磨することにより形成される。また、層間絶縁膜７３の表面は、内側領域１０ｂ1と外側領域１０ｂ2との境界部分を除いて、平坦面になっている。かかる平坦面は、図７（ｂ）を参照して後述するように、表示領域１０ａと同様、層間絶縁膜７３に周辺領域側第２スルーホール７３ｂを形成した後、導電膜４ｃを形成し、かかる導電膜４ｃのうち、周辺領域側第２スルーホール７３ｂの外部（層間絶縁膜７３の表面）に形成されている部分と、層間絶縁膜７３の表面とを化学研磨することにより形成される。

ここで、層間絶縁膜７２の表面には、内側領域１０ｂ1と外側領域１０ｂ2との境界部分に段差７２ｘが発生しており、層間絶縁膜７３の表面には、内側領域１０ｂ1と外側領域１０ｂ2との境界部分に段差７３ｘが発生している。

（スルーホールの詳細構成）
図７は、本発明の実施の形態１に係る液晶装置１００の製造工程のうち、層間絶縁膜表面を研磨する工程を示す説明図であり、図７（ａ）、（ｂ）は各々、層間絶縁膜７２の表面に対する化学機械研磨工程の説明図、および層間絶縁膜７３の表面に対する化学機械研磨工程の説明図である。なお、図７において、導電膜はスルーホールを完全に埋める厚さに形成されるが、図７では、スルーホールの外側に形成される導電膜を薄く表してある。図８は、本発明の実施の形態１に係る液晶装置１００の素子基板１０に形成した周辺領域側第１スルーホール７２ｂ等のレイアウトを示す説明図である。

再び図３および図４において、本形態の液晶装置１００に用いた素子基板１０上には、画素スイッチング素子３０ａおよび画素スイッチング素子３０ａに電気的に接続された第１画素電極９ａが複数配列された表示領域１０ａと、表示領域１０ａより外側において第１画素電極９ａと同一層上に黒表示専用の第２画素電極９ｂが複数配列された周辺領域１０ｂとが設けられている。

また、配線層６と遮光層８ａとの層間に位置する層間絶縁膜７２（第１層間絶縁膜）では、表示領域１０ａに位置する部分に複数の表示領域側第１スルーホール７２ａ（第１スルーホール）が設けられ、周辺領域１０ｂに位置する部分には複数の周辺領域側第１スルーホール７２ｂ（第１スルーホール）が設けられている。本形態において、第１スルーホール（表示領域側第１スルーホール７２ａと周辺領域側第１スルーホール７２ｂ）の化学機械研磨前のサイズは同一である。また、遮光層８ａと第１画素電極９ａおよび第２画素電極９ｂの層間に位置する層間絶縁膜７３（第２層間絶縁膜）では、表示領域１０ａに位置する部分に複数の表示領域側第２スルーホール７３ａ（第２スルーホール）が設けられ、周辺領域１０ｂに位置する部分には複数の周辺領域側第２スルーホール７３ｂ（第２スルーホール）が設けられている。本形態において、第２スルーホール（表示領域側第２スルーホール７３ａと周辺領域側第２スルーホール７３ｂ）の化学機械研磨前のサイズは同一である。また、第１スルーホール（表示領域側第１スルーホール７２ａと周辺領域側第１スルーホール７２ｂ）と第２スルーホール（表示領域側第２スルーホール７３ａと周辺領域側第２スルーホール７３ｂ）は化学機械研磨前のサイズが同一である。従って、第１スルーホールおよび第２スルーホールは、化学機械研磨後の１個当たりの開口サイズが同一である。

ここで、周辺領域１０ｂは、表示領域１０ａ側に位置する内側領域１０ｂ1と、内側領域１０ｂ1の外側に位置する外側領域１０ｂ2とを備えており、本形態において、外側領域１０ｂ2は、内側領域１０ｂ1に比して、第１スルーホールの開口密度と第２スルーホールの開口密度とを合算した値が大きい。

かかる構成を実現するにあたって、本形態において、周辺領域側第１スルーホール７２ｂの開口密度は、周辺領域１０ｂの内側領域１０ｂ1に比して周辺領域１０ｂの外側領域１０ｂ2で高くなっている。より具体的には、まず、第１画素電極９ａと第２画素電極９ｂとは、サイズおよびピッチが同一であり、第１画素電極９ａと第２画素電極９ｂとは同一の密度をもって形成されている。また、表示領域側第１スルーホール７２ａは、第１画素電極９ａに対して１対１の関係をもって形成されている。これに対して、周辺領域側第１スルーホール７２ｂは、内側領域１０ｂ1では、第２画素電極９ｂに対して１対１の関係をもって形成されており、表示領域側第１スルーホール７２ａと開口密度が同等であるが、外側領域１０ｂ2では、周辺領域側第１スルーホール７２ｂが第２画素電極９ｂに対して１対４／３の関係をもって形成されている。それ故、第１スルーホール（表示領域側第１スルーホール７２ａと周辺領域側第１スルーホール７２ｂ）の開口密度は、以下の関係
表示領域１０ａ＝内側領域１０ｂ1＜外側領域１０ｂ2
になっている。

また、周辺領域側第２スルーホール７３ｂの開口密度は、周辺領域１０ｂの内側領域１０ｂ1に比して周辺領域１０ｂの外側領域１０ｂ2で高くなっている。より具体的には、表示領域側第２スルーホール７３ａは、第１画素電極９ａに対して１対１の関係をもって形成されている。これに対して、周辺領域側第２スルーホール７３ｂは、内側領域１０ｂ1では、第２画素電極９ｂに対して１対１の関係をもって形成されており、表示領域側第１スルーホール７２ａと開口密度が同等であるが、外側領域１０ｂ2では、周辺領域側第２スルーホール７３ｂが第２画素電極９ｂに対して１対２の関係をもって形成されている。それ故、第２スルーホール（表示領域側第２スルーホール７３ａと周辺領域側第２スルーホール７３ｂ）の開口密度は、以下の関係
表示領域１０ａ＝内側領域１０ｂ1＜外側領域１０ｂ2
になっている。

従って、第１スルーホールの開口密度と第２スルーホールの開口密度とを合算した値は、以下の関係
表示領域１０ａ＝内側領域１０ｂ1＜外側領域１０ｂ2
になっている。

（層間絶縁膜７２、７３の表面形状）
本形態では、図７（ａ）に示すように、層間絶縁膜７２に表示領域側第１スルーホール７２ａおよび周辺領域側第１スルーホール７２ｂを形成した後、導電膜４ｂを形成し、この状態で、層間絶縁膜７２を化学機械研磨する。かかる化学機械研磨では、研磨液に含まれる化学成分の作用と、研磨剤と素子基板１０との相対移動によって、高速で平滑な研磨面を得ることができる。より具体的には、研磨装置において、不織布、発泡ポリウレタン、多孔質フッ素樹脂等からなる研磨布（パッド）を貼り付けた定盤と、素子基板１０を保持するホルダーとを相対回転させながら、研磨を行なう。その際、例えば、平均粒径が０．０１〜２０μｍの酸化セリウム粒子、分散剤としてのアクリル酸エステル誘導体、および水を含む研磨剤を研磨布と素子基板１０との間に供給する。その際、層間絶縁膜７２は導電膜４ｂを構成する金属に比して研磨速度が低いため、研磨速度は層間絶縁膜７２の表面が存在する比率により規定されることになる。ここで、周辺領域１０ｂの外側領域１０ｂ2は、表示領域１０ａおよび周辺領域１０ｂの内側領域１０ｂ1に比して、第１スルーホールの開口密度が高い分、層間絶縁膜７２の表面が存在する比率が低い。従って、層間絶縁膜７２に対する研磨速度は、周辺領域１０ｂの外側領域１０ｂ2で高く、表示領域１０ａおよび周辺領域１０ｂの内側領域１０ｂ1では低い。このため、層間絶縁膜７２は、周辺領域１０ｂの外側領域１０ｂ2で厚く研磨され、表示領域１０ａおよび周辺領域１０ｂの内側領域１０ｂ1では薄く研磨される。それ故、層間絶縁膜７２を研磨した後、図４および図７（ｂ）に示すように、層間絶縁膜７２の表面には、外側領域１０ｂ2と内側領域１０ｂ1との境界付近に、周辺領域１０ｂの外側領域１０ｂ2を表示領域１０ａおよび周辺領域１０ｂの内側領域１０ｂ1より低くする段差７２ｘが形成される。

一方、表示領域１０ａと周辺領域１０ｂの内側領域１０ｂ1とは、第１スルーホールの開口密度が同等であるため、層間絶縁膜７２の表面は、表示領域１０ａと周辺領域１０ｂの内側領域１０ｂ1とにおいて連続した平坦面が形成される。

また、本形態では、図７（ｂ）に示すように、層間絶縁膜７３に表示領域側第２スルーホール７３ａおよび周辺領域側第２スルーホール７３ｂを形成した後、導電膜４ｃを形成し、この状態で、層間絶縁膜７３を化学機械研磨する。その際、層間絶縁膜７３は導電膜４ｃを構成する金属に比して研磨速度が低いため、研磨速度は層間絶縁膜７３の表面が存在する比率により規定されることになる。ここで、周辺領域１０ｂの外側領域１０ｂ2は、表示領域１０ａおよび周辺領域１０ｂの内側領域１０ｂ1に比して、第２スルーホールの開口密度が高い分、層間絶縁膜７２の表面が存在する比率が低い。従って、層間絶縁膜７３に対する研磨速度は、周辺領域１０ｂの外側領域１０ｂ2で高く、表示領域１０ａおよび周辺領域１０ｂの内側領域１０ｂ1では低い。このため、層間絶縁膜７３は、周辺領域１０ｂの外側領域１０ｂ2で厚く研磨され、表示領域１０ａおよび周辺領域１０ｂの内側領域１０ｂ1では薄く研磨される。それ故、層間絶縁膜７３を研磨した後、図４に示すように、層間絶縁膜７３の表面には、外側領域１０ｂ2と内側領域１０ｂ1との境界付近に、周辺領域１０ｂの外側領域１０ｂ2を表示領域１０ａおよび周辺領域１０ｂの内側領域１０ｂ1より低くする段差７３ｘが形成され、かかる段差７３ｘは、段差７２ｘを強調した高い段差である。

一方、表示領域１０ａと周辺領域１０ｂの内側領域１０ｂ1とは、第２スルーホールの開口密度が同等であるため、層間絶縁膜７３の表面は、表示領域１０ａと周辺領域１０ｂの内側領域１０ｂ1とにおいて連続した平坦面が形成される。

なお、周辺領域１０ｂにおいて、遮光層８ａが第２定電位線６ｄや、ソース配線６ｅ、ドレイン配線６ｆに電気的に接続すると、第２画素電極９ｂの電位が共通電極２１の電位と相違し、黒表示を行なえなくなる。そこで、周辺領域側第２スルーホール７３ｂについては全て、第２画素電極９ｂと同一ピッチでマトリクス状に配置されているが、周辺領域側第１スルーホール７２ｂの一部については、図３（ａ）に示す領域１０ｂ0のように、周辺領域側第１スルーホール７２ｂの位置をずらしてある。

より具体的には、図８（ａ）に示すように、一部の周辺領域側第１スルーホール７２ｂについては、第２定電位線６ｄ、ソース配線６ｅ、ドレイン配線６ｆが存在する領域を避けて、矢印Ｃで示すように、他の周辺領域側第２スルーホール７３ｂが配置されているルールからずれた位置に配置してもよい。このように構成すると、周辺領域側第１スルーホール７２ｂについては全て、第２定電位線６ｄや、ソース配線６ｅ、ドレイン配線６ｆと重ならない位置に設けることができる。それ故、遮光層８ａや第２画素電極９ｂが第２定電位線６ｄや、ソース配線６ｅ、ドレイン配線６ｆと短絡することを防止することができる。

また、図８（ｂ）に示すように、層間絶縁膜７２では、周辺領域側第１スルーホール７２ｂが疎に形成されている領域と、密に形成されている領域とが存在していてもよい。より具体的には、周辺領域側第１スルーホール７２ｂを第２定電位線６ｄ、ソース配線６ｅ、ドレイン配線６ｆが存在する領域を避けて形成した結果、第２定電位線６ｄ、ソース配線６ｅ、ドレイン配線６ｆと重なる領域６ｓには周辺領域側第１スルーホール７２ｂが形成されていない。その代わりに、第２定電位線６ｄ、ソース配線６ｅ、ドレイン配線６ｆが存在する領域の周りには、その分、周辺領域側第１スルーホール７２ｂを密に形成してある。

それ故、遮光層８ａと第２定電位線６ｄや、ソース配線６ｅ、ドレイン配線６ｆとの短絡を防止するという観点から、周辺領域側第１スルーホール７２ｂについては、レイアウトに制約があるが、図８（ａ）、（ｂ）を参照して説明したレイアウトをもって周辺領域側第１スルーホール７２ｂを配置すれば、遮光層８ａと第２定電位線６ｄや、ソース配線６ｅ、ドレイン配線６ｆとの短絡を防止することができる。

（シール材１０７の構成）
図９は、本発明の実施の形態１に係る液晶装置１００におけるシール材１０７の位置と、素子基板１０と対向基板２０との離間距離のばらつきとの関係を示す説明図である。

本形態の液晶装置１００においては、図１、図３、図４および図９（ａ）に示すように、シール材１０７は、段差７２ｘ、７３ｘより外側に設けられており、シール材１０７の内周縁１０７ａは、平坦面からなる外側領域１０ｂ2と重なっている。このため、シール材１０７は、段差７３ｘや内側領域１０ｂ1とは重なっていない。従って、ギャップ材１０７ｅは、素子基板１０と対向基板２０との離間距離を精度よく制御する。例えば、図９（ｂ）は、シール材１０７の内周縁１０７ａが外側領域１０ｂ2と段差７３ｘとの境界に位置する状態を原点（ｘ＝０）とし、内周縁１０７ａが外側領域１０ｂ2と段差７３ｘとの境界より内側領域１０ｂ1に向けて張り出したときの張り出し距離をプラスとし、内周縁１０７ａが外側領域１０ｂ2と段差７３ｘとの境界より外側領域１０ｂ2に向けて引っ込んだときの距離をマイナスとして、素子基板１０と対向基板２０との離間距離のばらつきを表してある。

図９（ｂ）から分かるように、シール材１０７の内周縁１０７ａが外側領域１０ｂ2と段差７３ｘとの境界より内側領域１０ｂ1に向けて張り出したとき、その張り出し距離に対して二次関数的に素子基板１０と対向基板２０との離間距離のばらつき量が増大する。これに対して、シール材１０７の内周縁１０７ａが外側領域１０ｂ2と段差７３ｘとの境界より外側領域１０ｂ2に向けて引っ込んでいるとき、素子基板１０と対向基板２０との離間距離のばらつき量は０である。それ故、本形態のように、シール材１０７が段差７２ｘ、７３ｘより外側に設けられており、シール材１０７の内周縁１０７ａが外側領域１０ｂ2と重なっている構成を採用すれば、素子基板１０と対向基板２０との離間距離が安定するので、液晶層５０の層厚が安定する。

（本形態の主な効果）
以上説明したように、本形態に係る液晶装置１００の素子基板１０においては、表示領域１０ａに第１画素電極９ａを設ける一方、表示領域１０ａより外側の周辺領域１０ｂに第２画素電極９ｂが設けられているため、第２画素電極９ｂに対して黒表示用の電位を印加することにより、表示領域１０ａと周辺領域１０ｂとの黒表示の均一性を向上させることができる。

ここで、周辺領域１０ｂの外側領域１０ｂ2は、内側領域１０ｂ1に比して周辺領域側第１スルーホール７２ｂの開口密度および周辺領域側第２スルーホール７３ｂの開口密度が高いため、層間絶縁膜７２、７３を研磨する際、研磨速度が速い。それ故、外側領域１０ｂ2と内側領域１０ｂ1との間には、外側領域１０ｂ2における素子基板１０と対向基板２０との間隔を内側領域１０ｂ1における素子基板１０と対向基板２０との間隔よりも広くする段差７２ｘ、７３ｘが構成され、かかる段差７２ｘ、７３ｘの外側（外側領域１０ｂ2）にシール材１０７が設けられている。このため、シール材１０７に含まれるギャップ材１０７ｅは、平坦な外側領域１０ｂ2において素子基板１０と対向基板２０との間に介在して、シール部分での素子基板１０と対向基板２０との離間距離を精度よく制御する。

また、シール材１０７と重なる領域では、素子基板１０と対向基板２０との離間距離が広いが、シール材１０７より内側の領域では、素子基板１０と対向基板２０との離間距離が狭い。従って、ギャップ材１０７ｅのサイズを縮小しなくても、液晶層５０の層厚を薄くすることができ、液晶層５０の応答性等を向上することができる。特に反射型の液晶装置１００においては、光が液晶層５０を２回通るので、明るさを透過型と同等にするためには液晶層５０の層厚を薄くする必要があるが、本形態によれば、かかる要求にも対応することができる。

また、本形態において、内側領域１０ｂ1における周辺領域側第１スルーホール７２ｂの開口密度は、表示領域１０ａにおける表示領域側第１スルーホール７２ａの開口密度と同等であり、内側領域１０ｂ1における周辺領域側第２スルーホール７３ｂの開口密度は、表示領域１０ａにおける表示領域側第２スルーホール７３ａの開口密度と同等である。従って、表示領域１０ａと周辺領域１０ｂの内側領域１０ｂ1とでは、層間絶縁膜７２、７３を研磨する際の研磨速度が同等である。従って、層間絶縁膜７２、７３は各々、表示領域１０ａと周辺領域１０ｂの内側領域１０ｂ1とにおいて連続した平坦面を構成する。それ故、表示領域１０ａの第１画素電極９ａの表面と周辺領域１０ｂの内側領域１０ｂ1の第２画素電極９ｂ表面とが同一の平面上に位置するので、表示領域１０ａとの周辺領域１０ｂの内側領域１０ｂ1とにおける黒表示の均一性を向上させることができる。

また、本形態では、第２画素電極９ｂは、遮光層８ａを介して黒表示用の電位が印加される。このため、第２画素電極９ｂを各々島状に独立して形成しても、第２画素電極９ｂに黒表示用の電位を容易に印加することができる。

［実施の形態２］
図１０は、本発明の実施の形態２に係る液晶装置１００の素子基板１０上におけるシール材１０７、表示領域１０ａおよび周辺領域１０ｂの平面構成を示す説明図であり、表示領域１０ａに形成された第１画素電極９ａおよび周辺領域１０ｂ（内側領域１０ｂ1および外側領域１０ｂ2）に形成された第２画素電極９ｂについては四角形で表してある。また、図１０（ａ）には、素子基板１０の層間絶縁膜７２に形成された第１スルーホールを丸で表し、図１０（ｂ）には、素子基板１０の層間絶縁膜７３に形成された第２スルーホールを丸で表してある。また、シール材１０７の形成領域には右上がりの斜線を付してある。図１１は、本発明の実施の形態２に係る液晶装置１００の素子基板１０上におけるシール材１０７、表示領域１０ａおよび周辺領域１０ｂの断面構成を示す説明図である。なお、本形態の基本的な構成は、実施の形態１と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。

上記実施の形態１では、第１スルーホールおよび第２スルーホールの開口密度については、表示領域１０ａと周辺領域１０ｂの外側領域１０ｂ2との間（内側領域１０ｂ1）を表示領域１０ａと同等とした。これに対して、本形態では、図１０（ａ）、（ｂ）に示すように、周辺領域１０ｂにおいて、内側領域１０ｂ1と外側領域１０ｂ2との間には、第１スルーホールの開口密度と第２スルーホールの開口密度とを合算した値が外側領域１０ｂ2に比して大きい中間領域１０ｂ12が設けられている。

より具体的には、周辺領域１０ｂには、表示領域１０ａに近接する側から離間する方向に向かって内側領域１０ｂ1、中間領域１０ｂ12、および外側領域１０ｂ2がこの順に設けられている。ここで、第１スルーホール（表示領域側第１スルーホール７２ａと周辺領域側第１スルーホール７２ｂ）の開口密度は、以下の関係
表示領域１０ａ＝内側領域１０ｂ1＜外側領域１０ｂ2＝中間領域１０ｂ12
になっている。かかる構成は、例えば、第１スルーホール（表示領域側第１スルーホール７２ａと周辺領域側第１スルーホール７２ｂ）については、表示領域１０ａおよび内側領域１０ｂ1において第１画素電極９ａおよび第２画素電極９ｂに対して１対１の関係をもって形成され、外側領域１０ｂ2および中間領域１０ｂ12において第２画素電極９ｂに対して１対４／３の関係をもって形成することにより実現できる。

また、第２スルーホール（表示領域側第２スルーホール７３ａと周辺領域側第２スルーホール７３ｂ）の開口密度は、以下の関係
表示領域１０ａ＝内側領域１０ｂ1＜外側領域１０ｂ2＜中間領域１０ｂ12
になっている。かかる構成は、例えば、第２スルーホール（表示領域側第２スルーホール７３ａと周辺領域側第２スルーホール７３ｂ）については、表示領域１０ａおよび内側領域１０ｂ1において第１画素電極９ａおよび第２画素電極９ｂに対して１対１の関係をもって形成され、外側領域１０ｂ2においては第２画素電極９ｂに対して１対２の関係をもって形成され、中間領域１０ｂ12においては第２画素電極９ｂに対して１対３の関係をもって形成することにより実現できる。

それ故、第１スルーホールの開口密度と第２スルーホールの開口密度とを合算した値は、以下の関係
表示領域１０ａ＝内側領域１０ｂ1＜外側領域１０ｂ2＜中間領域１０ｂ12
になっている。

このような構成を採用すると、図４と図１１とを比較すれば分かるように、層間絶縁膜７２、７３を研磨した後、層間絶縁膜７３の表面において、外側領域１０ｂ2と内側領域１０ｂ1との境界領域（中間領域１０ｂ12）と、内側領域１０ｂ1との間に形成される段差７３ｘが実施の形態１に比して急峻となる。それ故、シール材１０７を設ける領域を明確化することができるので、シール材１０７の内周縁１０７ａを、確実に段差７２ｘ、７３ｘより外側で外側領域１０ｂ2と重なる位置とすることができる。

また、本形態では、中間領域１０ｂ12を設けるにあたって、周辺領域側第１スルーホール７２ｂの開口密度については、中間領域１０ｂ12と外側領域１０ｂ2とを同等とし、周辺領域側第２スルーホール７３ｂの開口密度については、中間領域１０ｂ12を外側領域１０ｂ2に比して高めてある。かかる構成によれば、周辺領域側第２スルーホール７３ｂについては、周辺領域側第１スルーホール７２ｂと違って、遮光層８ａと第２定電位線６ｄとの短絡等という問題がないので、レイアウトの増加が容易である。

［他の実施の形態］
上記実施の形態２において、中間領域１０ｂ12を設けるにあたって、周辺領域側第１スルーホール７２ｂの開口密度については、中間領域１０ｂ12と外側領域１０ｂ2とを同等としたが、中間領域１０ｂ12においては、外側領域１０ｂ2に比して周辺領域側第１スルーホール７２ｂの開口密度を高くなっている構成を採用してもよい。

また、上記実施の形態１、２では、周辺領域側第１スルーホール７２ｂおよび周辺領域側第２スルーホール７３ｂの双方を内側領域１０ｂ1に比して外側領域１０ｂ2を高くしたが、一方のスルーホールのみが内側領域１０ｂ1に比して外側領域１０ｂ2で高く、他方のスルーホールについては内側領域１０ｂ1と外側領域１０ｂ2とにおいて同等となっている構成を採用してもよい。

上記実施の形態では、スルーホール内の全てに接続用プラグを埋め込んだ構成であったが、層間絶縁膜上層に形成した導電膜自身がスルーホールの底部で下層側の導電膜と電気的に接する構成を採用した液晶装置に本発明を適用してもよい。

上記実施の形態では、反射型の液晶装置１００を構成するにあたって、第１画素電極９ａおよび第２画素電極９ｂを反射性導電膜により構成したが、第１画素電極９ａおよび第２画素電極９ｂを透光性導電膜により構成し、遮光層８ａを反射性導電膜により構成して、反射型の液晶装置１００を構成してもよい。また、上記実施の形態では、反射型の液晶装置に本発明を適用したが、透過型の液晶装置に本発明を適用してもよい。

［電子機器への搭載例］
図１２は、本発明を適用した液晶装置１００を備えた電子機器の説明図である。本発明に係る反射型の液晶装置１００は、図１２（ａ）に示す投射型表示装置（液晶プロジェクター／電子機器）や、図１２（ｂ）、（ｃ）に示す携帯用電子機器等に用いることができる。

図１２（ａ）に示す投射型表示装置１０００は、システム光軸Ｌに沿って配置した光源部８１０、インテグレーターレンズ８２０および偏光変換素子８３０を備えた偏光照明装置８００と、この偏光照明装置８００から出射されたＳ偏光光束をＳ偏光光束反射面８４１により反射させる偏光ビームスプリッター８４０と、偏光ビームスプリッター８４０のＳ偏光光束反射面８４１から反射された光のうち、青色光（Ｂ）の成分を分離するダイクロイックミラー８４２と、青色光が分離された後の光束のうち、赤色光（Ｒ）の成分を反射させて分離するダイクロイックミラー８４３とを有している。また、投射型表示装置１０００は、各色光が入射する３枚の液晶装置１００（反射型液晶装置１００Ｒ、１００Ｇ、１００Ｂ）を備えている。さらに、投射型表示装置１０００は、３つの反射型液晶装置１００Ｒ、１００Ｇ、１００Ｂにて変調された光をダイクロイックミラー８４２、８４３、および偏光ビームスプリッター８４０にて合成した後、この合成光をスクリーン８６０に投写する。

また、図１２（ｂ）に示す携帯電話機３０００は、複数の操作ボタン３００１、スクロールボタン３００２、並びに表示ユニットとしての液晶装置１００を備える。スクロールボタン３００２を操作することによって、液晶装置１００に表示される画面がスクロールされる。図１２（ｃ）に示す情報携帯端末（ＰＤＡ：Personal Digital Assistants）４０００は、複数の操作ボタン４００１、電源スイッチ４００２、並びに表示ユニットとしての液晶装置１００を備えており、電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が液晶装置１００に表示される。

さらに、対向基板２０等にカラーフィルターを形成すれば、カラー表示可能な液晶装置１００を形成することができる。また、カラーフィルターを形成した液晶装置１００を用いれば、単板式の投射型表示装置を構成することもできる。

１・・半導体基板（基板本体）、６・・配線層、８ａ・・遮光層、９ａ・・第１画素電極、９ｂ・・第２画素電極、１０・・素子基板、１０ａ・・表示領域、１０ｂ・・周辺領域、１０ｂ1・・内側領域、１０ｂ12・・中間領域、１０ｂ2・・外側領域、２０・・対向基板、３０ａ・・画素スイッチング素子、３０ｃ・・駆動回路用スイッチング素子、５０・・液晶層、７２・・層間絶縁膜（第１層間絶縁膜）、７２ａ・・表示領域側第１スルーホール（第１スルーホール）、７２ｂ・・周辺領域側第１スルーホール（第１スルーホール）、７３・・層間絶縁膜（第２層間絶縁膜）、７３ａ・・表示領域側第２スルーホール（第２スルーホール）、７３ｂ・・周辺領域側第２スルーホール（第２スルーホール）、１００・・液晶装置、１００ａ・・画素、１０７・・シール材、１０７ｅ・・ギャップ材

Claims (8)

1. 画素スイッチング素子に対応して設けられた第１画素電極が複数配列された表示領域、および該表示領域より外側において前記第１画素電極と同一層に形成された第２画素電極が複数配列された周辺領域を備えた素子基板と、
   前記素子基板の基板本体と前記第１画素電極および前記第２画素電極との層間に設けられた配線層と、
   該配線層と前記第１画素電極および前記第２画素電極との層間に設けられた遮光層と、
   前記配線層と前記遮光層との層間に位置する第１層間絶縁膜に設けられた第１スルーホールと、
   前記遮光層と前記第１画素電極および前記第２画素電極との層間に位置する第２層間絶縁膜に設けられた第２スルーホールと、
   前記周辺領域において前記表示領域側に位置する内側領域と、
   前記周辺領域において前記内側領域の外側に位置し、前記第１スルーホールの開口密度と前記第２スルーホールの開口密度とを合算した値が前記内側領域に比して大きい外側領域と、
   前記外側領域と重なる位置に内周縁をもって前記素子基板と前記対向基板とを貼り合せるギャップ材含有のシール材と、
   を有していることを特徴とする液晶装置。
2. 前記第２層間絶縁膜の表面には、前記外側領域と前記内側領域との間に、前記外側領域における前記素子基板と前記対向基板との間隔を前記内側領域における前記素子基板と前記対向基板との間隔よりも広くする段差が構成され、
   前記外側領域における前記第２層間絶縁膜の表面は平坦面であることを特徴とする請求項１に記載の液晶装置。
3. 前記内側領域における前記第１スルーホールの開口密度は、前記表示領域における前記第１スルーホールの開口密度と同等であり、
   前記内側領域における前記第２スルーホールの開口密度は、前記表示領域における前記第２スルーホールの開口密度と同等であることを特徴とする請求項１または２に記載の液晶装置。
4. 前記周辺領域において前記内側領域と前記外側領域との間には、前記第１スルーホールの開口密度と前記第２スルーホールの開口密度とを合算した値が前記外側領域に比して大きい中間領域を備えていることを特徴とする請求項１乃至３の何れか一項に記載の液晶装置。
5. 前記第２画素電極は、前記遮光層を介して黒表示用の電位が印加されることを特徴とする請求項１乃至４何れか一項に記載の液晶装置。
6. 前記第１画素電極および前記第２画素電極は、反射性導電膜からなることを特徴とする請求項１乃至５の何れか一項に記載の液晶装置。
7. 請求項１乃至６の何れか一項に記載の液晶装置を備えていることを特徴とする電子機器。
8. 前記液晶装置に光を供給する光源部と、前記液晶装置によって光変調された光を投射する投射光学系と、を有していることを特徴とする請求項７に記載の電子機器。