JP5471190B2 - 半導体素子、半導体モジュール及びそれらの製造方法 - Google Patents

半導体素子、半導体モジュール及びそれらの製造方法 Download PDF

Info

Publication number
JP5471190B2
JP5471190B2 JP2009202812A JP2009202812A JP5471190B2 JP 5471190 B2 JP5471190 B2 JP 5471190B2 JP 2009202812 A JP2009202812 A JP 2009202812A JP 2009202812 A JP2009202812 A JP 2009202812A JP 5471190 B2 JP5471190 B2 JP 5471190B2
Authority
JP
Japan
Prior art keywords
reaction heat
main surface
generating material
heat generating
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009202812A
Other languages
English (en)
Other versions
JP2011054788A (ja
Inventor
武志 深見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2009202812A priority Critical patent/JP5471190B2/ja
Publication of JP2011054788A publication Critical patent/JP2011054788A/ja
Application granted granted Critical
Publication of JP5471190B2 publication Critical patent/JP5471190B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)

Description

本発明は、半導体素子、半導体モジュール及びそれらの製造方法に関するものである。
従来、半導体素子の製造方法として、半導体素子を局所的に熱処理する方法が知られている(例えば、特許文献1参照)。特許文献1記載の半導体素子の製造方法は、ゲート電極近傍の半導体基板部分に不純物を導入し、当該ゲート電極に電流を印加して発熱させることで、ゲート電極近傍の不純物層を部分熱処理する方法である。これにより、レーザーアニールや電子ビームアニール等の装置を用いずとも、簡易な工程で局所的に熱処理することができる。
特開平11−26391号公報
しかしながら、特許文献1記載の製造方法にあっては、ゲート電極の消費電力により発熱させているので、目標となる熱処理温度に到達させるために時間がかかる場合がある。このため、結果として不純物層に含まれる不純物の活性化が不十分な半導体素子となるおそれがある。
そこで、本発明はこのような技術課題を解決するためになされたものであって、不純物層を局所的かつ急速に熱処理することができるように構成された半導体素子及び半導体モジュール、並びに、不純物層を局所的かつ急速に熱処理することができる半導体素子及び半導体モジュールの製造方法を提供することを目的とする。
また、本発明に係る半導体モジュールは、半導体基板の主面である第1の主面側に電極が形成され、前記第1の主面に対向する前記半導体基板の主面である第2の主面に不純物が注入されて不純物層が形成された半導体素子と、及び電気伝導部材により前記半導体素子と電気的に接続されたモジュール部材と、を備えた半導体モジュールであって、前記半導体素子は、前記第2の主面側に形成され、金属層の積層体からなり、外部エネルギーが印加されることにより前記不純物層内の前記不純物の活性化に寄与するとともに、前記電気伝導部材の相転移に寄与する反応熱を発生する反応熱発生材を有し、前記反応熱発生材は電極として機能するとともに、前記反応熱発生材と前記モジュール部材の一方の主面側とが前記電気伝導部材により電気的に接続されていることを特徴として構成される。
本発明に係る半導体モジュールでは、金属層の積層体からなる反応熱発生材が不純物層側に形成されている。反応熱発生材は、外部エネルギーが印加されることにより発熱反応する。金属の結晶構造変化に伴う発熱反応は、熱伝播範囲の狭い急速な発熱であるので、局所的な熱処理を短い時間で行うことが可能となる。従って、反応熱発生材を不純物層側に形成することにより、反応熱発生材により発生した反応熱が、不純物層を局所的かつ急速に熱処理することができるように構成することが可能となる。さらに、反応熱発生材とモジュール部材の一方の主面側とが電気伝導部材により電気的に接続されている。従って、反応熱発生材により発生した反応熱が、電気伝導部材にも伝導して電気伝導部材の相転移に寄与できるように構成することが可能となる。
また、本発明に係る半導体モジュールの製造方法は、互いに対向する第1の主面及び第2の主面を有する半導体基板と、前記第2の主面に不純物が注入されて形成された不純物層とを備える半導体素子を電気伝導部材によりモジュール部材に実装した半導体モジュールの製造方法であって、前記不純物層が形成された前記第2の主面側に、金属層の積層体からなり外部エネルギーの印加により反応熱を発生する反応熱発生材を形成する反応熱発生材形成工程と、前記反応熱発生材が形成された前記半導体素子の前記第2の主面と前記モジュール部材との間に前記電気伝導部材を介在させて載置する載置工程と、外部エネルギーを前記反応熱発生材に印加し、前記反応熱発生材から反応熱を発生させて前記不純物層の前記不純物を活性化させるとともに、前記電気伝導部材を相転移させて前記半導体素子及び前記モジュール部材を電気的に接続する実装工程と、を備えて構成される。
本発明に係る半導体モジュールの製造方法では、反応熱発生材形成工程で半導体基板の不純物層側に反応熱発生材が形成され、載置工程で半導体素子の第2の主面とモジュール部材との間に電気伝導部材を介在させるように、モジュール部材に電気伝導部材及び半導体素子を載置して、電気伝導部材と不純物層との間に反応熱発生材が配置され、実装工程で反応熱発生材に外部エネルギーが印加されて反応熱が発生し、反応熱が不純物を活性化するとともに、電気伝導部材を相転移させて半導体素子とモジュール部材とが電気的に接続される。このように、金属の結晶構造変化に伴う熱伝播範囲の狭い急速な発熱反応を利用することにより、不純物層を短い時間で局所的に熱処理することが可能となる。また、反応熱発生材が電極として機能するため、電極を形成する工程を省略することができるので、効率的に半導体素子を製造することが可能となる。さらに、半導体素子のモジュール部材への実装時における熱処理を半導体素子の不純物の活性化に用いる反応熱を利用して実施することができるので、効率的に半導体モジュールを製造することが可能となる。
本発明によれば、不純物層を局所的かつ急速に熱処理することができる。
実施形態に係る半導体素子の構成概要を示す断面図である。 実施形態に係る半導体素子の製造工程を示す断面図である。 実施形態に係る半導体モジュールの製造工程を示す断面図である。 従来の半導体素子の構成概要を示す断面図である。 従来の半導体モジュールの製造工程を示す断面図である。
以下、添付図面を参照して本発明の実施形態について説明する。なお、各図において同一又は相当部分には同一の符号を付し、重複する説明を省略する。
本実施形態に係る半導体素子及び半導体モジュールは、例えば、薄板型の絶縁ゲート型バイポーラトランジスタ(IGBT:InsulatedGate Bipolar Transistor)等、電力用半導体素子及び電力用半導体モジュールとして好適に採用されるものである。
最初に、本実施形態に係る半導体素子の構成について説明する。図1は、実施形態に係る半導体素子1の構成を示す断面図である。図1に示すように、半導体素子1は、半導体基板10を有している。半導体基板10は、板状の基板であって、第1の主面10a及び第2の主面10bを有している。また、半導体基板10としては、p型又はn型の導電型を有した基板が採用される。半導体基板10の材料としては、SiやSiCが採用される。なお、以下では説明理解の容易性を考慮して、第1の主面10a側を表面、第2の主面10b側を裏面と称する。
半導体基板10は、基板本体部11を備えている。基板本体部11内には、例えば、表面側に電界効果型トランジスタ(FET:Field Effect Transistor)構造が形成されている。また、半導体基板10の裏面には、半導体基板10の主面10bの表層に不純物が注入されることにより、半導体基板10の深さ方向に不純物層12が形成されている。不純物として、例えば、B(ホウ素)、P(リン)、As(ヒ素)等が用いられる。
半導体基板10の表面の主面10a上には、表面電極20が形成されている。表面電極20の材料として、電気伝導度の高い材料が採用され、例えば、アルミニウム、銅、銀、金、白金、コバルト、亜鉛等の純金属及びそれらを含む合金が採用される。
また、半導体基板10の裏面の主面10b側において、不純物層12上には、反応熱発生材30が形成されている。反応熱発生材30は、金属層31と金属層32とが交互に積層された積層体からなり、外部エネルギーが印加されることにより反応熱を発生する特性を有している。反応熱発生材30に印加される外部エネルギーは、例えば、電気スパークや熱等である。反応熱発生材30では、外部エネルギーをトリガとして、金属層31,32間で結晶構造変化を伴う科学的反応が発生する。この科学的反応は、発熱反応である。さらに、外部エネルギーが印加されることにより発生した反応熱は、積層体において隣接する他の金属層31,32間での結晶構造変化のトリガとなる。このため、反応熱発生材30は、所定箇所に外部エネルギーを印加するだけで自己伝播的に発熱反応を発生する。反応熱の大きさは、結晶構造変化による結合エネルギーの差分として算出することができる。また、金属の結晶構造変化に伴う発熱反応は、熱伝播範囲の狭い急速な発熱となる。反応熱発生材30としては、例えば、金属層31をNi、金属層32をAlとしたNi/Al多層膜が採用される。
また、反応熱発生材30は、例えば、電気伝導度が大きい材料が採用される。すなわち、反応熱発生材30は、半導体素子1において、裏面電極として機能する。
上記のように、半導体素子1は、半導体基板10の表面側にFET構造、裏面側に不純物層12を備えており、半導体基板10の表面に表面電極20、半導体基板10の裏面に表面電極として機能する反応熱発生材30が形成された縦型の薄板型IGBTとして構成されている。
次に、本実施形態に係る半導体モジュールの構成について説明する。半導体モジュールは、上述した半導体素子1と、半導体素子1を実装するモジュール部材とを備えている。モジュール部材として、例えば、放熱性及び絶縁性を有する放熱絶縁板が用いられる。半導体素子1の裏面(すなわち反応熱発生材30)と放熱絶縁板とは、電気伝導部材により電気的に接続されている。電気伝導部材としては、例えば、はんだが用いられる。
次に、本実施形態に係る半導体素子1の製造方法について説明する。図2は、本実施形態に係る半導体素子1の製造方法を説明する概略図である。
図2(a)に示すように、半導体基板10の表面側(主面10a側)に、FET構造11aを形成する。半導体基板10の厚さは、例えば、100μm〜200μmである。FET構造11aは、スパッタリング法、蒸着法、エッチング、マスキング等の従来の手法を用いて形成される。その後、半導体基板10の主面10a上に、スパッタリング法や蒸着法により、表面電極20を積層する。その後、半導体基板10の裏面(主面10b)に、不純物を注入して不純物層12aを形成する。例えば、不純物拡散法やイオン注入法等を用いて不純物層12aを形成する。
次に、図2(b)に示すように、不純物層12a上に反応熱発生材30を積層する(反応熱発生材形成工程)。例えば、スパッタリング法や蒸着法により、例えば、Ni、Alを交互に積層して反応熱発生材30を形成する。そして、形成された反応熱発生材30に対して、電気スパーク等の外部エネルギーをトリガとして印加する(活性化工程)。Ni/Al多層膜に外部エネルギーを印加すると、Ni層とAl層との間に結晶構造変化に伴う化学反応が発生する。この化学反応は、発熱反応であり、結合エネルギーの差分が熱として放出される。トリガにより発生した反応熱は、隣接する箇所へのトリガとなり、自己伝播的に発熱反応が発生する。Ni/Al多層膜から発生する反応熱は、0.1mm程度の伝播範囲であるので、表面電極20に影響を与えることなく、不純物層12a内の不純物を活性化させることができる。また、Ni/Al多層膜から発生した反応熱により、伝播範囲の温度は約1400℃となる。このため、不純物層12a内の不純物を良好に活性化させることができる。Ni/Al多層膜の反応熱を利用して不純物層12aを局所的に熱処理することにより、不純物層12aの結晶損傷が回復されるとともに、不純物が正しい格子位置に格納されてドナー又はアクセプタとして活性化される。上述した部分熱処理により、図2(c)に示すように、不純物が良好に活性化された不純物層12が形成された半導体素子1を製造することができる。
次に、本実施形態に係る半導体モジュール2の製造方法を説明する。図3は、本実施形態に係る半導体モジュール2の製造方法を説明する概略図である。
半導体モジュール2の製造方法のうち、半導体素子に関する部分は半導体素子1の製造方法とほぼ同様の手法で製造する。まず、図3(a)に示すように、例えば厚さ100μm〜200μmの半導体基板10の表面側(主面10a側)に、FET構造11aを形成し、その後、半導体基板10の裏面(主面10b)に、不純物を注入して不純物層12aを形成する。そして、半導体基板10の裏面(主面10b)の不純物層12a上に例えばNi/Al多層膜からなる反応熱発生材30を形成する(反応熱発生材形成工程)。その後、半導体素子の裏面を、放熱性及び絶縁性を有する放熱絶縁板40に対向するように配置するとともに、半導体素子と放熱絶縁板40との間に、電気伝導部材50を配置する(載置工程)。すなわち、不純物層12aと電気伝導部材50との間に反応熱発生材30を介在させた状態とする。ここでは、電気伝導部材50としてはんだを用いる。
次に、図3(b)に示すように、形成された反応熱発生材30に対して、電気スパーク等の外部エネルギーをトリガとして印加する(実装工程)。Ni/Al多層膜に外部エネルギーを印加すると、Ni層とAl層との間に結晶構造変化に伴う化学反応が発生する。この化学反応は、発熱反応であり、結合エネルギーの差分が熱として放出される。トリガにより発生した反応熱は、隣接する箇所へのトリガとなり、自己伝播的に発熱反応が発生する。Ni/Al多層膜から発生する反応熱は、0.1mm程度の伝播範囲であるので、表面電極20に影響を与えることなく、不純物層12a内の不純物を活性化させることができる。また、Ni/Al多層膜から発生した反応熱により、伝播範囲の温度は約1400℃となる。このため、不純物層12a内の不純物を良好に活性化させることができる。Ni/Al多層膜の反応熱を利用して不純物層12aを局所的に熱処理することにより、不純物層12aの結晶損傷が回復されるとともに、不純物が正しい格子位置に格納されてドナー又はアクセプタとして活性化される。
さらに、Ni/Al多層膜から発生する反応熱は、反応熱発生材30に隣接する電気伝導部材50に伝播して作用する。反応熱により、電気伝導部材50は相転移して融解する。これにより、図3(c)に示すように、半導体素子1と放熱絶縁板40とを接合し、電気的に接続する。上述した実装工程における部分熱処理により、不純物の活性化処理と、はんだ付け処理とを同時にすることができる。
ここで、本実施形態に係る半導体素子1及び半導体モジュール2、並びにこれらの製造方法の効果を説明するために、反応熱発生材30を備えない半導体素子3及び半導体モジュール4、並びにこれらの製造方法について説明する。例えば、図4に示すように、縦型の薄板型IGBTである半導体素子3において、裏面電極60が電気伝導度の高い金属又は合金で形成されているとする。不純物層12の活性化のためには、裏面電極60の形成前に、ファーネスアニール(加熱炉を用いた全体加熱)、レーザーアニールや消費電力を利用した熱処理(局所加熱)等を行う必要がある。しかし、加熱炉を用いた全体加熱を行う際には、表面電極20の融解を回避するために、表面電極20の融点以下のアニール温度とする必要がある。例えば、電力用の半導体素子の電極として一般的に用いられるAl、AlSiの融点を考慮してアニール温度を600℃以下とする必要がある。このような温度では不純物を十分に活性化することができないおそれがあり、素子の特性が悪化する場合がある。また、レーザーアニールにより局所加熱をする際には高価な装置を用いる必要があり、加工費が増加するおそれがある。また、電極の消費電力を用いて局所アニールする場合には、電極の材料として、目標とするアニール温度よりも高い融点を有する材料を選択する必要がある。このため、電力用半導体素子等の電極の材料として広く用いられている金属(Al,AlSi等)を用いることができない場合があるとともに、温度上昇に時間がかかるため不純物を十分に活性化することができないおそれがある。このような課題は、半導体素子3を備える半導体モジュール4を製造する場合においても共通することである。
また、半導体素子3を放熱絶縁板40に実装して半導体モジュール4を製造する場合には、図5(a)に示すように、半導体素子3と放熱絶縁板40との間にはんだ等の電気伝導部材50を介在させて配置した後に、図5(b)に示すように熱処理装置に投入してリフロー加熱を行うことで、図5(c)に示すように半導体素子3と放熱絶縁板40とを電気的に接合した半導体モジュール4が製造される。このように、半導体素子3を放熱絶縁板40に実装する場合には、リフロー加熱処理が必要となる。
これに対して、本実施形態に係る半導体素子1によれば、金属層31,32の積層体からなる反応熱発生材30が不純物層12側に形成されている。反応熱発生材30は、外部エネルギーが印加されることにより発熱反応する。金属の結晶構造変化に伴う発熱反応は、熱伝播範囲の狭い急速な発熱であるので、局所的な熱処理を短い時間で行うことが可能となる。従って、反応熱発生材30を不純物層12側に形成することにより、反応熱発生材30により発生した反応熱が、不純物層12を局所的かつ急速に熱処理することができるように構成することが可能となる。よって、不純物の活性化を良好に行うことができ、結果として特性の優れた素子とすることが可能となる。また、反応熱発生材30は、金属層31,32の積層体であるため、スパッタリング法等の従来の手法を用いて形成することができるので、局所アニールを簡易な構成で実現することが可能となる。さらに、電力用半導体素子等の電極の材料として広く用いられている金属(Al,AlSi等)を用いることができるため、汎用性に優れている。
また、本実施形態に係る半導体素子1によれば、第1の主面10a側に形成された電極20を備え、反応熱発生材30は、第2の主面10b側の電極として用いることができるので、縦型の半導体素子1において、反応熱発生材30により発生した反応熱が第1の主面10a側に形成された電極20に影響を与えることを回避することができるように構成することが可能となる。よって、縦型の半導体素子1において、不純物層12を局所的かつ急速に熱処理することができるように構成することが可能となる。さらに、不純物の活性化のために備えた反応熱発生材30を縦型の半導体素子1の電極として機能させることができるので、新たに電極を備える必要がなく、低コスト化を図ることが可能となる。
また、本実施形態に係る半導体モジュール2によれば、金属層31,32の積層体からなる反応熱発生材30が不純物層12側に形成されている。反応熱発生材30は、外部エネルギーが印加されることにより発熱反応する。金属の結晶構造変化に伴う発熱反応は、熱伝播範囲の狭い急速な発熱であるので、局所的な熱処理を短い時間で行うことが可能となる。従って、反応熱発生材30を不純物層12側に形成することにより、反応熱発生材30により発生した反応熱が、不純物層12を局所的かつ急速に熱処理することができるように構成することが可能となる。さらに、反応熱発生材30と放熱絶縁板40の一方の主面側とが電気伝導部材50により電気的に接続されている。従って、反応熱発生材30により発生した反応熱が、電気伝導部材50にも伝導して電気伝導部材50の相転移に寄与できるように構成することが可能となる。
また、本実施形態に係る半導体素子1の製造方法によれば、反応熱発生材形成工程で半導体基板10の不純物層12側に反応熱発生材30が形成され、活性化工程で反応熱発生材30に電気スパークが印加されて反応熱が発生し不純物が活性化される。このように、金属の結晶構造変化に伴う熱伝播範囲の狭い急速な発熱反応を利用することにより、不純物層12のみを短い時間で局所的に熱処理することが可能となる。また、不純物の活性化のために備えた反応熱発生材30は電極として機能するため、電極を形成する工程を省略することができる。このため、効率的に半導体素子1を製造することが可能となる。
また、本実施形態に係る半導体モジュール2の製造方法によれば、反応熱発生材形成工程で半導体基板10の不純物層12側に反応熱発生材30が形成され、載置工程で半導体素子1の第2の主面10bと放熱絶縁板40との間に電気伝導部材50を介在させるように、放熱絶縁板40に電気伝導部材50及び半導体素子1を載置して、電気伝導部材50と不純物層12との間に反応熱発生材30が配置され、実装工程で反応熱発生材30に外部エネルギーが印加されて反応熱が発生し、反応熱が不純物を活性化するとともに、電気伝導部材50を相転移させて半導体素子1と放熱絶縁板40とが電気的に接続される。このように、金属の結晶構造変化に伴う熱伝播範囲の狭い急速な発熱反応を利用することにより、不純物層12を短い時間で局所的に熱処理することが可能となる。また、反応熱発生材30が電極として機能するため、電極を形成する工程を省略することができるので、効率的に半導体モジュール2を製造することが可能となる。さらに、半導体素子1の放熱絶縁板40への実装時における熱処理を半導体素子1の不純物の活性化に用いる反応熱を利用して実施することができるので、不純物を活性化させる工程とハンダ付け工程とを共通化することが可能となる。よって、効率的に半導体モジュール2を製造することができる。
なお、上述した実施形態は本発明に係る半導体素子及び半導体モジュール並びにこれらの製造方法の一例を示すものである。本発明に係る半導体素子及び半導体モジュール並びにこれらの製造方法は、各実施形態に係る半導体素子1及び半導体モジュール2並びにこれらの製造方法に限られるものではなく、各請求項に記載した要旨を変更しない範囲で、各実施形態に係る半導体素子1及び半導体モジュール2並びにこれらの製造方法を変形し、又は他のものに適用したものであってもよい。
例えば、上述した実施形態では、半導体素子1の製造方法として、表面電極20を形成後に不純物層12aを形成する例を説明したが、表面電極20の形成は、不純物層12aを形成した後であってもよいし、不純物層12aを形成し不純物を活性化させた後であってもよい。
また、例えば、上述した実施形態では、反応熱発生材30としてNi/Al多層膜を採用する例を説明したが、これに限られるものではなく、導電性があり、反応熱の大きな積層体であれば反応熱発生材30として採用することができる。
1…半導体モジュール、10…半導体基板、10a…第1の主面、10b…第2の主面、11…基板本体部、12…不純物層、20…電極、30…反応熱発生材、30,31…金属層、40…放熱絶縁板(モジュール部材)、50…電気伝導部材。

Claims (2)

  1. 半導体基板の主面である第1の主面側に電極が形成され、前記第1の主面に対向する前記半導体基板の主面である第2の主面に不純物が注入されて不純物層が形成された半導体素子と、及び電気伝導部材により前記半導体素子と電気的に接続されたモジュール部材と、を備えた半導体モジュールであって、
    前記半導体素子は、
    前記第2の主面側に形成され、金属層の積層体からなり、外部エネルギーが印加されることにより前記不純物層内の前記不純物の活性化に寄与するとともに、前記電気伝導部材の相転移に寄与する反応熱を発生する反応熱発生材を有し、
    前記反応熱発生材は電極として機能するとともに、前記反応熱発生材と前記モジュール部材の一方の主面側とが前記電気伝導部材により電気的に接続されていること、を特徴とする半導体モジュール。
  2. 互いに対向する第1の主面及び第2の主面を有する半導体基板と、前記第2の主面に不純物が注入されて形成された不純物層とを備える半導体素子を電気伝導部材によりモジュール部材に実装した半導体モジュールの製造方法であって、
    前記不純物層が形成された前記第2の主面側に、金属層の積層体からなり外部エネルギーの印加により反応熱を発生する反応熱発生材を形成する反応熱発生材形成工程と、
    前記反応熱発生材が形成された前記半導体素子の前記第2の主面と前記モジュール部材との間に前記電気伝導部材を介在させて載置する載置工程と、
    外部エネルギーを前記反応熱発生材に印加し、前記反応熱発生材から反応熱を発生させて前記不純物層の前記不純物を活性化させるとともに、前記電気伝導部材を相転移させて前記半導体素子及び前記モジュール部材を電気的に接続する実装工程と、を備えることを特徴とする半導体モジュールの製造方法。
JP2009202812A 2009-09-02 2009-09-02 半導体素子、半導体モジュール及びそれらの製造方法 Expired - Fee Related JP5471190B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009202812A JP5471190B2 (ja) 2009-09-02 2009-09-02 半導体素子、半導体モジュール及びそれらの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009202812A JP5471190B2 (ja) 2009-09-02 2009-09-02 半導体素子、半導体モジュール及びそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2011054788A JP2011054788A (ja) 2011-03-17
JP5471190B2 true JP5471190B2 (ja) 2014-04-16

Family

ID=43943503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009202812A Expired - Fee Related JP5471190B2 (ja) 2009-09-02 2009-09-02 半導体素子、半導体モジュール及びそれらの製造方法

Country Status (1)

Country Link
JP (1) JP5471190B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103635426B (zh) 2011-03-11 2017-03-01 日立化成株式会社 铝硅酸盐、金属离子吸附剂及它们的制造方法
JP5708550B2 (ja) 2012-04-03 2015-04-30 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6111143B2 (ja) * 2013-05-30 2017-04-05 新光電気工業株式会社 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63306623A (ja) * 1987-06-08 1988-12-14 Rohm Co Ltd 半導体装置のシンタリング方法
JP3181105B2 (ja) * 1992-08-25 2001-07-03 ティーディーケイ株式会社 薄膜トランジスタの製造方法
US5381944A (en) * 1993-11-04 1995-01-17 The Regents Of The University Of California Low temperature reactive bonding
JPH07176547A (ja) * 1993-12-17 1995-07-14 Hitachi Ltd 半導体チップとその製法
US7441688B2 (en) * 2003-11-04 2008-10-28 Reactive Nanotechnologies Methods and device for controlling pressure in reactive multilayer joining and resulting product
JP2002016014A (ja) * 2000-06-29 2002-01-18 Sanyo Electric Co Ltd 半導体装置の製造方法および製造装置
EP1631450B1 (en) * 2003-05-13 2007-11-28 Johns Hopkins University Nanostructured soldered or brazed joints made with reactive multilayer foils
JPWO2006098513A1 (ja) * 2005-03-18 2008-08-28 国立大学法人東京農工大学 熱処理方法及び半導体の結晶化方法
JP2010538473A (ja) * 2007-08-31 2010-12-09 リアクティブ ナノテクノロジーズ,インク. 電子部品の低温ボンディング法
JP5194767B2 (ja) * 2007-12-19 2013-05-08 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2011054788A (ja) 2011-03-17

Similar Documents

Publication Publication Date Title
JP5343245B2 (ja) シリコンインターポーザの製造方法
CN105518830B (zh) 半导体装置的制造方法
JP3417253B2 (ja) 金属−グラファイト複合体及びそれを用いた放熱体
JP2010278164A (ja) 半導体装置とその製造方法
JP5471190B2 (ja) 半導体素子、半導体モジュール及びそれらの製造方法
JP2011151350A (ja) 半導体装置の製造方法、及び半導体装置
US10796918B2 (en) Integrated circuits with backside metalization and production method thereof
TWI725205B (zh) 絕緣電路基板之製造方法、絕緣電路基板、熱電變換模組
JP7283053B2 (ja) 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
JP2012212838A (ja) 熱電薄膜デバイス
US9299633B2 (en) Semiconductor device, heat radiation member, and manufacturing method for semiconductor device
JP2013004733A (ja) 放熱基板
KR102405156B1 (ko) 열전 변환 모듈
JP2008171890A (ja) 半導体装置用電極膜
JP2014168044A (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
JP2019057682A (ja) 半導体装置の製造方法
JP2021048332A (ja) 半導体装置の製造方法
JP2012248697A (ja) 絶縁基板用積層材の製造方法
JP4768231B2 (ja) 半導体装置の製造方法
JP2017063126A (ja) 抵抗器の製造方法、抵抗器
US20150001726A1 (en) Power semiconductor module
JP2019169709A (ja) 炭化ケイ素デバイスおよび炭化ケイ素デバイスを製造するための方法
JP2006093206A (ja) SiC半導体装置およびSiC半導体装置の製造方法
JP5601004B2 (ja) 半導体素子及び半導体素子の製造方法
JP2019110280A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

LAPS Cancellation because of no payment of annual fees