JP5420773B2 - スピントルク磁気集積回路、及びその製造方法 - Google Patents

スピントルク磁気集積回路、及びその製造方法 Download PDF

Info

Publication number
JP5420773B2
JP5420773B2 JP2012542062A JP2012542062A JP5420773B2 JP 5420773 B2 JP5420773 B2 JP 5420773B2 JP 2012542062 A JP2012542062 A JP 2012542062A JP 2012542062 A JP2012542062 A JP 2012542062A JP 5420773 B2 JP5420773 B2 JP 5420773B2
Authority
JP
Japan
Prior art keywords
layer
free ferromagnetic
coupling
disposed
ferromagnetic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012542062A
Other languages
English (en)
Other versions
JP2013513299A (ja
Inventor
イー． ニコノフ，ドミトリ
アイ． ブーリアノフ，ジョージ
ガーニ，タヒル
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2013513299A publication Critical patent/JP2013513299A/ja
Application granted granted Critical
Publication of JP5420773B2 publication Critical patent/JP5420773B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/12—Measuring magnetic properties of articles or specimens of solids or fluids
    • G01R33/1284—Spin resolved measurements; Influencing spins during measurements, e.g. in spintronics devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H01F41/307—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling insulating or semiconductive spacer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/13—Amorphous metallic alloys, e.g. glassy metals
    • H01F10/133—Amorphous metallic alloys, e.g. glassy metals containing rare earth metals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Description

本発明の実施形態は、再構成可能且つ不揮発性の論理回路の分野に関し、特に、スピントルク磁気集積回路及びそのためのデバイスの分野に関する。
スピントルクデバイスの動作はスピン移行トルクの現象に基づく。固定層と呼ばれる磁化層を電流が通過させられる場合、電流はスピン偏極されて出て来ることになる。各電子が通過すると、そのスピン（これは電子の角運動量である）が、自由（フリー）層と呼ばれる次の磁性層の磁化に追加され、自由層内に微小な変化を生じさせることになる。これは、実際には、自由層内の磁化の、トルク起因の歳差運動である。電子の反射により、トルクは、付随する固定層の磁化にも作用する。ついには、電流が或る一定の臨界値（磁性材料及びその環境によって生じる減衰によって与えられる）を上回る場合、自由層の磁化は、典型的に約１ナノ秒（ｎｓ）で、電流パルスによって切り換えられることになる。固定層の磁化は変化されないままである。何故なら、幾何学配置、あるいは隣接する反強磁性層のために、付随する電流がその臨界値より低いからである。
スピントルク磁気集積回路及びそのためのデバイスが開示される。
一態様において、スピントルク磁気集積回路は、基板上に配設された第１のフリー強磁性層を含む。非磁性層が第１のフリー強磁性層上に配設される。複数の書込ピラー及び複数の読出ピラーが含められ、各ピラーは、前記非磁性層上に配設され、且つ固定強磁性層を有する。
本発明の一実施形態に係るスピントルク磁気デバイスを示す断面図である。 本発明の一実施形態に係るスピントルク磁気デバイスを示す上面図である。 本発明の一実施形態に係るスピントルク磁気集積回路の一部を示す断面図である。 本発明の一実施形態に係るスピントルク磁気集積回路の一部を示す断面図である。 本発明の一実施形態に係るスピントルク磁気集積回路の一部の製造における処理を表すフローチャートである。 本発明の一実施形態に係る多数決ゲートの一部を示す平面図である。 本発明の一実施形態に係る全加算器の１ビット段を示す平面図である。 本発明の一実施形態に係る０．１ｎｓ間隔でのスナップショットによる磁化方向を表す一連のプロットである。
スピントルク磁気集積回路とそのためのデバイスとを説明する。以下の説明においては、本発明の実施形態の完全なる理解を提供するために、例えば材料形態及びデバイス特性など、数多くの具体的詳細事項が説明される。当業者に明らかなように、本発明の実施形態は、それら具体的詳細事項を用いずに実施されてもよい。また、本発明の実施形態をいたずらに不明瞭にしないよう、例えばパターン形成プロセスなどの周知の構成については詳細に説明しないこととする。また、理解されるように、図面に示される様々な実施形態は、説明のために描写されたものであり、必ずしも縮尺通りに描かれていない。
ここでは、スピントルク磁気集積回路が開示される。一実施形態において、スピントルク磁気集積回路は、基板上に配設された第１のフリー強磁性層を含む。第１のフリー強磁性層上にカップリング層が配設され、カップリング層上に第２のフリー強磁性層が配設される。トンネル酸化物層が第２のフリー強磁性層上に配設される。書込ピラー及び読出ピラーが含められる。各ピラーは、トンネル酸化物層上に配置され、固定強磁性層上に配設された反強磁性層を含む。一実施形態において、カップリング層は、第１及び第２のフリー強磁性層の磁化の配向を安定化させるためのものである。一実施形態において、スピントルク磁気集積回路は、基板の一部上に配設された第１のフリー強磁性層を含み、第１のフリー強磁性層は側壁を有する。第１のフリー強磁性層上に第１のカップリング層が配設される。第１のカップリング層は、上記側壁と共形であり、且つ基板の露出部分に隣接する。第１のカップリング層上と基板の露出部分上とに第２のフリー強磁性層が配設される。第２のフリー強磁性層は第１のカップリング層と共形である。第２のフリー強磁性層上に第２のカップリング層が配設される。第２のカップリング層の頂部表面は、第２のフリー強磁性層の頂部表面とほぼ平坦である。基板の露出部分上の第２のカップリング層の部分上に第３のフリー強磁性層が配設される。第３のフリー強磁性層の頂部表面は、第２のカップリング層の頂部表面とほぼ平坦である。第２のカップリング層と第２及び第３のフリー強磁性層との頂部表面上にトンネル酸化物層が配設される。書込ピラー及び読出ピラーが含められる。各ピラーは、トンネル酸化物層上に配置され、固定強磁性層上に配設された反強磁性層を含む。
スピントルク磁気集積回路を製造する方法も開示される。一実施形態において、方法は、基板の一部上に第１のフリー強磁性層を形成することを含み、第１のフリー強磁性層は側壁を有する。第１のフリー強磁性層上に第１のカップリング層が形成される。第１のカップリング層は上記側壁と共形であり且つ基板の露出部分に隣接する。第１のカップリング層上と基板の露出部分上とに第２のフリー強磁性層が形成される。第２のフリー強磁性層は第１のカップリング層と共形である。第２のフリー強磁性層上に第２のカップリング層が形成される。第２のカップリング層の頂部表面は第２のフリー強磁性層の頂部表面とほぼ平坦にされる。基板の上記露出部分上の第２のカップリング層の部分上に第３のフリー強磁性層が形成される。第３のフリー強磁性層の頂部表面は第２のカップリング層の頂部表面とほぼ平坦にされる。第２のカップリング層と第２及び第３のフリー強磁性層との頂部表面上にトンネル酸化物層が形成される。書込ピラー及び読出ピラーが形成される。各ピラーは、トンネル酸化物層上に形成され、且つ固定強磁性層上に形成された反強磁性層を有する。
本発明の一実施形態によれば、計算変数が磁化の向きにて記憶される磁気論理デバイスが製造される。一実施形態において、このような論理デバイスが、論理ゲート又は回路を形成するように、共通の磁性層によって接続されて集積される。論理機能は、論理構成に関連する回路の形状によって定められ得る。例えば、一実施形態において、（反対向きの磁化の領域を分離する）磁壁移送によってデバイス間で信号が輸送される。しかしながら、磁気電気変換は、全ての磁気デバイスにおいてではなく、回路の周囲においてのみ必要とされ得る。一実施形態において、ここに記載される論理構成は、相補型金属−酸化物−半導体（ＣＭＯＳ）回路の金属層に埋め込まれた特定用途向け論理ブロックとして機能する。一実施形態において、不揮発性の再構成可能なロジックが提供される。不揮発性且つ再構成可能な論理ブロックが作り出され得る。一実施形態において、例えば多数決ゲートデバイスといったスピントルクデバイスは、再構成可能で不揮発性の論理回路、特に、スピントルク磁気集積回路を製造するために使用される。一実施形態において、複数のゲートに単一の磁気回路が使用される。これは、各ゲートにおける電気−磁気変換（又はこの逆）の必要性を軽減あるいは排除し、代わりに、このような変換は周囲においてのみ実行され得る。
本発明の特定の態様及び少なくとも一部の実施形態において、特定の用語は特定の定義可能な意味を保持する。例えば、“フリー（自由）”磁性層は、計算変数を記憶する磁性層である。“固定”磁性層は、不変の磁化を有する磁性層である。例えばトンネル誘電体又はトンネル酸化物などのトンネル障壁（バリア）は、フリー磁性層と固定自由層との間に配置されるものである。固定層は、関連回路への入力及び出力を作り出すようにパターニングされ得る。フリー層は、特定の回路内の全ての論理デバイス及びゲートを接続するように共通であってもよい。磁化は、入力電極に電流が流れている間にスピン移行トルク効果によって書き込まれ得る。磁化は、出力電極に電圧を印加している間にトンネル磁気抵抗効果を介して読み出され得る。
一実施形態において、トンネル酸化物の役割は、大きい磁気抵抗を生じさせることである。磁気抵抗は、２つの磁性層が逆平行の磁化を有するときと平行の磁化を有するときとの間の抵抗差と、平行な磁化を有する状態の抵抗との比である。一実施形態において、非磁性金属の薄い層がトンネル障壁に代わるものとなる。しかしながら、この代替手法の１つの潜在的な欠点は、より低い値の磁化になる可能性があることである。本出願において、これら２つのオプションをまとめて“非磁性層”と称する。
従来手法において、再構成可能であることは、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）を用いることによって達成され得る。典型的に、ＦＰＧＡのノードは、各ノードに取り付けられたスタティックランダムアクセスメモリ（ＳＲＡＭ）セルに書き込むことによって再構成される。故に、回路は、大きい面積を占有し、揮発性であり、再構成及びその維持のためにかなりのエネルギーを必要とする。また、この手法はしばしば特定用途向け集積回路（ＡＳＩＣ）を必要とする。目下のところ、不揮発性ロジックは大量生産されていない。強誘電体トランジスタは、可能性ある選択肢ではあるが、好適なデバイスは未だ実証されていない。一実施形態においては、しかしながら、不揮発性デバイスの使用により、ＣＭＯＳベースのＦＰＧＡより遙かに小型な再構成可能回路が提供される。強磁性ロジックに基づく論理回路は、アイドリング状態において電力をオフに切り換えることができるため、ゼロのスタンバイ電力を有し得る。また、回路構成を記憶するための各ノードの専用記憶素子を不要にし得る。データは、論理回路の近傍に記憶され得る。一実施形態において、強磁性ロジックの使用は、キャッシュミスに伴う遅延の排除により、計算速度を顕著に高める。
本発明の実施形態によれば、計算変数を記憶するために強磁性層が使用され、磁化を切り換えるためにスピン移行トルクが使用され、ロジックを実行するために多数決ゲートが使用され、ゲート及び回路を形成するようにデバイス群を接続する接続媒体として共通の磁性層又は磁性層群が使用される。このような論理回路は、関連チップへの電力がオフサイクルにあるときでも自身の計算状態を喪失しないようにされ得る。ゲートは、それらの入力のうちの１つを変更することによって再構成され得る。スピン移行トルクは、隣接する１つのゲートのみにおいてではなく、カスケード接続された全ての後続デバイス及びゲートにおいても磁化の切り換えを生じさせ得る。この手法は、フリー強磁性層内の磁壁によって分離された強磁区を伝播させることによって成し遂げられ得る。
本発明の一態様において、集積強磁性論理回路は、独立した（スタンドアローンの）強磁性論理素子群を含む。図１は、本発明の一実施形態に係るスピントルク磁気デバイスの断面図を示している。図２は、本発明の一実施形態に係るスピントルク磁気デバイスの上面図を示している。
図１及び２を参照するに、スピントルク多数決ゲート１００は、３つの電気入力１０２、１０４及び１０６と、１つの電気出力１０８とを含んでいる。一実施形態において、電気入力１０２、１０４、１０６及び１０８は、図１及び２に示すように、トンネル障壁１１０上のナノピラーとして形成される。磁性層１１２、１１４及び１１６が含められており、一実施形態において、これらの磁性層は、例えばＴｂＣｏＦｅ又はＣｏＰｔマルチレイヤなど、面外異方性を持つ材料を有する。
動作的に、電流が入力１０２、１０４及び１０６を流れ、スピン移行トルクの効果を介して、フリー層（磁性層１１２）の磁化を、電流の方向に応じて２つの低エネルギー方向である上又は下のうちの一方の点に揃える。入力１０２、１０４及び１０６のうちの多数派が優位に立ち、フリー強磁性層１１２の領域及び読出ピラー１０８の下の領域の過半部分で、それらの磁化の向きを強制する。一実施形態において、この構成は多数決ゲートデバイスと称される。磁化の向きは、電圧を印加して出力電極１０８を流れる電流を測定することによって、トンネル磁気抵抗効果を介して検出され得る。電極１０２、１０４、１０６及び１０８内の固定強磁性層１１４及び１１６は、相互間で交換結合された反対の磁化を有する二重層である。一実施形態において、カップリング層１１５が含められる。一実施形態において、カップリング層１１５は、およそ１ｎｍ未満の厚さを有するルテニウム金属の層である。図１を参照するに、単一の共通フリー強磁性層１１２は４つの電極に渡って広がっている。図２を参照するに、これらの電極は共通フリー層の頂部に配置される。出力信号を使用するためには、それは、例えば磁化形態から電気形態に変換されて、読み出される必要がある。一実施形態において、この変換は、従来のセンス増幅器を用いることによって実行されることができる。
本発明の他の一態様において、磁気回路は、３入力・１出力のみに限定されずに製造される。代わりに、本発明の一実施形態によれば、磁気−電気変換は各多数決ゲートでは行われず、磁気回路の周囲で行われる。回路内の数箇所に電極が配置される。反対向きの磁化を有する領域を分離する強磁性磁壁を移動させることによって、磁化変化の形態をした信号がゲート間で渡される。磁気回路の幾何学形状がその論理機能を決定する。この手法では、図６に関連して後述するように、多数決ゲートの形状は、例えば十字形に、変更される必要がある。このように、単一の多数決ゲートのエッジに入力及び出力を配置し、出力における磁化信号をカスケード接続された次のゲートの入力に渡すようにして、幾つかの多数決ゲートをカスケード接続することができる。一実施形態において、１つの多数決ゲートは、再構成可能（リコンフィグラブル）なＡＮＤ／ＯＲゲートの役割を果たす。特に、さもなければ、従来のＣＭＯＳ実装においてはこの機能を実現するために１２個の通常のＣＭＯＳトランジスタを使用する必要がある。一実施形態において、図７に関連して後述するように、全（フルキャリー）加算器の１ビット段（ステージ）の役割を果たすために、３つの連結された多数決ゲートが使用されるが、従来のＣＭＯＳ実装は２８個のトランジスタを必要とする。
本発明の一態様において、フリー強磁性層は、ルテニウムの層によって分離された二層の強磁性材料を有する。ルテニウム層は、レイヤ間に量子交換結合を強制し、それらの反対向きの磁化を生じさせるために使用され得る。例えば、図３は、本発明の一実施形態に係るスピントルク磁気集積回路の一部の断面図を示している。図３は、集積回路で使用される多数の電極のうちの２つを示している。
図３を参照するに、スピントルク磁気集積回路３００の一部は、基板３０２上に配設された第１のフリー強磁性層３０４を含んでいる。カップリング（結合）層３０６が第１のフリー強磁性層３０４上に配設されている。第２のフリー強磁性層３０８がカップリング層３０６上に配設されている。トンネル酸化物層３１０が第２のフリー強磁性層３０８上に配設されている。書込ピラー３１２及び読出ピラー３１４が含められている。各ピラーは、トンネル酸化物層３１０上に配設され、且つ固定強磁性層３１６上に配設された反強磁性層３１８を含んでいる。
本発明の一実施形態によれば、カップリング層３０６は、第１のフリー強磁性層３０４及び第２のフリー強磁性層３０８の磁化の配向を安定化させるためのものである。一実施形態において、カップリング層３０６はルテニウム（Ｒｕ）を有し、第１及び第２のフリー強磁性層３０４及び３０８はテルビウムコバルト鉄（ＴｂＣｏＦｅ）を有する。特定の一実施形態において、トンネル酸化物層３１０は、第２のフリー強磁性層３０８の直上に配設され、且つ酸化マグネシウム（ＭｇＯ）又は酸化アルミニウム（Ａｌ２Ｏ３）を有し、書込ピラー３１２及び読出ピラー３１４の各々は、反強磁性層３１８上に配設された銅層３２０を含むとともに、反強磁性層３１８と固定強磁性層３１６との間に直に配設された介在層３２２を含み、また、固定強磁性層３１６はトンネル酸化物層３１０の直上に配設される。一実施形態において、カップリング層３０６はおよそ１ｎｍ未満の厚さを有する。特定の一実施形態において、カップリング層３０６は、およそ１ｎｍ未満の厚さを有するルテニウム金属の層であり、強磁性層３０４と３０８との間の最適なカップリングを確保する。
本発明の一態様において、磁気デバイスに基づく論理回路に内蔵インバータが含められ得る。内蔵インバータは、フリー強磁性層内の上側の層と下側の層との間に傾斜された接続層を含み得る。図４は、本発明の一実施形態に係るスピントルク磁気集積回路の一部の断面図を示している。
図４を参照するに、スピントルク磁気集積回路４００の一部は、基板４０２の一部上に配設された第１のフリー強磁性層４０４を含んでおり、第１のフリー強磁性層４０４は側壁４０５を有している。第１のカップリング層４０６が第１のフリー強磁性層４０４上に配設されている。第１のカップリング層４０６は、側壁４０５と共形（コンフォーマル）であり、且つ基板４０２の露出部分４０３に隣接している。第２のフリー強磁性層４０８が、第１のカップリング層４０６上と基板４０２の露出部分４０３上とに配設されている。第２のフリー強磁性層４０８は第１のカップリング層４０６と共形である。第２のカップリング層４０７が第２のフリー強磁性層４０８上に配設されている。第２のカップリング層４０７の頂部表面は、第２のフリー強磁性層４０８の頂部表面とほぼ平坦である。第３のフリー強磁性層４０９が、基板４０２の上記露出部分４０３上の第２のカップリング層４０７の部分上に配設されている。第３のフリー強磁性層４０９の頂部表面は、第２のカップリング層４０７の頂部表面とほぼ平坦である。トンネル酸化物４１０層が、第２のカップリング層４０７と第２及び第３のフリー強磁性層４０８及び４０９との頂部表面上に配設されている。書込ピラー４１２及び読出ピラー４１４が含められている。各ピラーは、トンネル酸化物層４１０上に配置され、且つ固定強磁性層４１６上に配設された反強磁性層４１８を含んでいる。
本発明の一実施形態によれば、第１、第２及び第３のフリー強磁性層４０４、４０８及び４０９はインバータを形成する。一実施形態において、第１のカップリング層４０６は、第１のフリー強磁性層４０４及び第２のフリー強磁性層４０８の磁化の配向を安定化させるためのものである。一実施形態において、第１のカップリング層４０６はルテニウム（Ｒｕ）を有し、第１及び第２のフリー強磁性層４０４及び４０８はテルビウムコバルト鉄（ＴｂＣｏＦｅ）を有する。特定の一実施形態において、トンネル酸化物層４１０は、第２のカップリング層４０７と第２及び第３のフリー強磁性層４０８及び４０９との直上に配設され、且つ酸化マグネシウム（ＭｇＯ）又は酸化アルミニウム（Ａｌ２Ｏ３）を有し、書込ピラー４１２及び読出ピラー４１４の各々は、反強磁性層４１８上に配設された銅層４２０を含むとともに、反強磁性層４１８と固定強磁性層４１６との間に直に配設された介在層４２２を含み、また、固定強磁性層４１６はトンネル酸化物層４１０の直上に配設される。
一実施形態において、第２のカップリング層４０７は、第２のフリー強磁性層４０８及び第３のフリー強磁性層４０９の磁化の配向を安定化させるためのものである。一実施形態において、第２のカップリング層４０７はルテニウム（Ｒｕ）を有し、第２及び第３のフリー強磁性層４０８及び４０９はテルビウムコバルト鉄（ＴｂＣｏＦｅ）を有する。一実施形態において、基板４０２は、金属層上に配設された頂部誘電体層を有する。一実施形態において、第１のフリー強磁性層４０４と第２のフリー強磁性層４０８との間の第１のカップリング層４０６の部分はおよそ１ｎｍ未満の厚さを有し、第２のフリー強磁性層４０８と第３のフリー強磁性層４０９との間の第２のカップリング層４０７の部分はおよそ１ｎｍ未満の厚さを有する。
図３及び４の回路部分を動作させることに関し、本発明の一実施形態によれば、固定層は、それを反強磁性層（例えば、ＩｒＭｎ又はＰｔＭｎ）の隣に配置することによって更に固定される。こうすることで、強磁性層及び反強磁性層内のスピンが強くカップリングされ、固定層における磁化の変化が防止される（例えば、この層が“ピン止め”される）。フリー層は、２つの強磁性層とそれらの間のルテニウムの層とからなる“合成フェリ磁性体”として形成され得る。後者は、２つの構成強磁性層の間に逆平行な磁化配向を生じさせ得る。一実施形態において、この特性は、配線内にインバータ論理関数を実装するために活用される。図４に関して説明した構造のような構造では、中間強磁性層が含められており、該層は、インバータの前では頂部層として作用し、インバータの後では底部層として作用する。中間強磁性層の連続性は、その中の磁化が全て同一の向きを有することを保証し得る。故に、トンネル酸化物に隣接する層の磁化は、インバータの前後で反対向きになることができる。一実施形態において、この磁化方向が、トンネル磁気抵抗によって測定され、計算変数を保持する。
本発明の一態様において、インバータ構造を製造する方法は、以下の処理の一部又は全てを含む：（１）底部強磁性層が堆積される、（２）インバータが必要とされる配線内の全ての箇所で切断されるように、底部強磁性層がエッチングされる、（３）底部強磁性層の段差をコンフォーマルに覆うように第１のルテニウム層が堆積される、（４）上記段差における傾斜と共形となるように中間強磁性層が堆積される、（５）第２のルテニウム層が堆積される、（６）頂部強磁性層が堆積され、インバータの他方側に残るようにエッチングされる。一実施形態において、頂部強磁性層のエッチングを可能にするために、第２のルテニウム層の頂部でエッチングストッパが使用される。図５は、本発明の一実施形態に係るスピントルク磁気集積回路の一部の製造における処理を表すフローチャート５００を示している。
フローチャート５００の処理５０２を参照するに、スピントルク磁気集積回路を製造する方法は、基板の一部上に、側壁を有する第１のフリー強磁性層を形成する処理を含む。本発明の一実施形態によれば、基板の一部上に第１のフリー強磁性層を形成する処理は、金属上上に配設された誘電体層上に第１のフリー強磁性層を形成することを含む。
フローチャート５００の処理５０４を参照するに、スピントルク磁気集積回路を製造する方法はまた、第１のフリー強磁性層上に、上記側壁と共形であり且つ基板の露出部分に隣接する第１のカップリング層を形成する処理を含む。
フローチャート５００の処理５０６を参照するに、スピントルク磁気集積回路を製造する方法はまた、第１のカップリング層上と基板の露出部分上とに、第１のカップリング層と共形の第２のフリー強磁性層を形成する処理を含む。
フローチャート５００の処理５０８を参照するに、スピントルク磁気集積回路を製造する方法はまた、第２のフリー強磁性層上に第２のカップリング層を形成する処理を含む。第２のカップリング層の頂部表面は、第２のフリー強磁性層の頂部表面とほぼ平坦にされる。
フローチャート５００の処理５１０を参照するに、スピントルク磁気集積回路を製造する方法はまた、基板の上記露出部分の上の第２のカップリング層の部分上に第３のフリー強磁性層を形成する処理を含む。第３のフリー強磁性層の頂部表面は、第２のカップリング層の頂部表面とほぼ平坦にされる。本発明の一実施形態によれば、第１、第２及び第３のフリー強磁性層を形成することにより、インバータが形成される。一実施形態において、第１及び第２のフリー強磁性層間の第１のカップリング層の部分はおよそ１ｎｍ未満の厚さを有し、第２及び第３のフリー強磁性層間の第２のカップリング層の部分はおよそ１ｎｍ未満の厚さを有する。
フローチャート５００の処理５１２を参照するに、スピントルク磁気集積回路を製造する方法はまた、第２のカップリング層と第２及び第３のフリー強磁性層との頂部表面上にトンネル酸化物層を形成する処理を含む。
フローチャート５００の処理５１４を参照するに、スピントルク磁気集積回路を製造する方法はまた、書込ピラー及び読出ピラーを形成する処理を含む。各ピラーは、トンネル酸化物層上に形成されるとともに、固定強磁性層上に形成された反強磁性層を含む。本発明の一実施形態によれば、トンネル酸化物層は、第２のカップリング層と第２及び第３のフリー強磁性層との頂部表面の直上に配設され、且つ酸化マグネシウム（ＭｇＯ）又は酸化アルミニウム（Ａｌ２Ｏ３）を有する。書込ピラー及び読出ピラーの各々は、反強磁性層上に形成された銅層を含むとともに、反強磁性層と固定強磁性層との間に直に形成された介在層を含み、また、固定強磁性層はトンネル酸化物層の直上に形成される。
本発明の他の一態様において、多数決回路が論理回路に含められる。図６は、本発明の一実施形態に係る多数決ゲートの一部の平面図を示している。
図６を参照するに、上面図の多数決ゲート６００は十字形の形態をしている。出力６０２が多数決ゲートの端部にあり、別のゲート（図示せず）への入力として使用され得る。この手法は磁化の電気信号への変換を必要としない。一実施形態において、多数決ゲート６００は再構成可能なＡＮＤ／ＯＲゲートとして機能する。入力６０４、６０６及び６０８に電流を渡すドライバトランジスタ、並びに出力６０２の必要に応じての読み出しのためのセンス増幅器６１０も図示されている。
本発明の他の一態様において、幾つかの多数決回路が論理回路に含められる。図７は、本発明の一実施形態に係る全（フルキャリー）加算器の１ビット段（ステージ）の平面図を示している。
一実施形態において、例えば図６の多数決ゲートなどの単一のゲートが、磁気−電気変換及び電気−磁気変換を必要とすることなく、より大きい回路へとカスケード接続される。図７を参照するに、全加算器７００の１ビット段の上面図は、上及び下の十字（多数決ゲート）の磁気出力を含んでおり、これらはそれぞれ、それらの間の十字（多数決ゲート）への入力として送られる。出力パッド７０２及び７０４でのみ、全体の出力が取得され、電気信号へと変換される。理解されるように、図示された３つの多数決ゲートより多くが同様にカスケード接続され得る。信号Ａ（２箇所の７１０）及びＢ（７１４及び７１６）は、加算されるべき２つのビットを担持し、信号Ｃ（７１８、７２０、７２２）は“キャリーイン”である。この演算の出力和及び“キャリーアウト”は、それぞれ、Ｓｕｍ及びＣｏｕｔと標されている。これらは更なるステージの入力として作用し得る。図示のように、２つのインバータ７０６及び７０８を備えた３つのカスケード接続された十字から、１ビットリップル加算器が形成される。それぞれ出力７０２及び７０４の必要に応じての読み出しのためのセンス増幅器７２６及び７２４も図示されている。
一実施形態において、競争力のある演算仕様を達成するため、回路は例えば０．１Ｖといった低い電圧（Ｖ）で動作される。これが可能になるのは、強磁性ロジックはポテンシャル障壁を増減させることに頼るものではないであり得る。従来のケース及びここに記載された実施形態の双方において、そのような障壁は存在しており、４０ｋＴ（Ｔは温度であり、ｋはボルツマン定数である）の熱エネルギー、すなわち、およそ１Ｖより数倍大きい必要がある。しかしながら、従来の電界効果トランジスタにおいては、この障壁は、チャネル内のポテンシャルによって、ソース内の電子とドレイン内の電子との間に形成される。このポテンシャル障壁はＥｂ＝ｑＶの高さを有し、ゲート電圧によって決定され得る。ゲート電圧がスイッチするとき、この障壁はオンになったりオフになったり。対照的に、本発明の一実施形態によれば、強磁性ロジックの場合、印加電圧は、電極に電流を駆動することだけのために必要とされる。論理状態間のエネルギー障壁の高さは、磁性材料の異方性によって決定され、印加電圧によっては変化しない。
本発明の実施形態にて説明された論理デバイスの動作の妥当性を確認するため、ソフトウェアＯＯＭＭＦを用いてマイクロマグネティックシミュレーションを行うことができる。例えば、材料パラメータ及び印加電流から、デバイス内の磁化の分布の時間的ダイナミクスを計算し得る。図８は、本発明の一実施形態に係る、０．１ｎｓ間隔でのスナップショットによる、磁化方向を表す一連のプロットを示している。
図８を参照するに、横方向にスナップショットを辿ると、磁化の絶対値は同じ４００ｋＡ／ｍのままであるが、その方向が切り換わっている。十字の大きさはおよそ１２０ｎｍであり、強磁性層の厚さはおよそ２ｎｍ厚であり、各電極の電流はおよそ１０ｍＡである。０．１ｎｓ毎に取られたこれらのスナップショットにおいて、矢印はチップの面内での磁化方向を指し示している。暗めの陰影はダウン、明るめの陰影はアップとして、チップに垂直な投影ｍｚがマップにより示されている。出力電極での磁化の投影がプロットされている。抵抗の変化は投影ｍｚの値に比例する。例えば、抵抗の特性変化は、酸化マグネシウム（ＭｇＯ）のトンネル障壁で〜１００％である。このシミュレーションが示すことには、本発明の一実施形態によれば、出力で、複数の入力のうちの多数派の磁化方向に揃うように、磁化が実際に切り換わる。
本発明の実施形態によれば、強磁性回路は、チップ上の内蔵磁気メモリを超越したステップとして意図される。それらは、そのような回路の処理に加えて計算変数の記憶を提供することによって、回路設計の新たな好機を開き得る。論理演算が開始する度に遠隔のメモリから計算データを取り出すことが不要となり得る。また、このような回路は、金属層の上に配置され得るので、チップ上の面積を占有しないようにし得る。一実施形態において、ＣＭＯＳトランジスタを用いて実装されるときに対して、遙かに少ない数の素子を用いて、同様の機能（例えば、再構成可能ＡＮＤ／ＯＲゲート）又は加算器が実現される。磁気スイッチングの速度は従来トランジスタの速度より遙かに低いものの、クロック速度、素子密度、寄生及びインターコネクトによる電力消散の、入念な詳細化によって、ＣＭＯＳに匹敵するような、スピントルク多数決ゲートロジックの性能を実現し得る。例えば、一実施形態において、全加算器の１ビットセルを考える。比較により示されることには、スピントルクロジックは電力消散及び計算スループットの双方に関して競争力のあるものにされ得る。ＣＭＯＳに対する更なる利点は、再構成可能であること、不揮発性であること、及び耐放射性であることを含み得る。
スピントルク磁気集積回路及びそのためのデバイスを開示してきた。本発明の一実施形態によれば、スピントルク磁気集積回路は、基板上に配設された第１のフリー強磁性層を含む。カップリング層が第１のフリー強磁性層上に配設され、第２のフリー強磁性層がカップリング層上に配設される。トンネル酸化物層が第２のフリー強磁性層上に配設される。書込ピラー及び読出ピラーが含められる。各ピラーは、トンネル酸化物層上に配設され、且つ固定強磁性層上に配設された反強磁性層を含む。一実施形態において、カップリング層は、第１及び第２のフリー強磁性層の磁化の配向を安定化させるためのものである。一実施形態において、カップリング層はおよそ１ｎｍ未満の厚さを有する。

Claims (22)

  1. 基板上に配設された第１のフリー強磁性層と、
    前記第１のフリー強磁性層上に配設されたカップリング層と、
    前記カップリング層上に配設された第２のフリー強磁性層と、
    前記第２のフリー強磁性層上に配設されたトンネル酸化物層と、
    複数の書込ピラー及び複数の読出ピラーであり、各ピラーが前記トンネル酸化物層上に配設され且つ固定強磁性層を有する、複数の書込ピラー及び複数の読出ピラーと、
    前記固定強磁性層上に配設された反強磁性層と、
    を有するスピントルク磁気集積回路。
  2. 前記カップリング層は、前記第１及び第２のフリー強磁性層の磁化の配向を安定化させる、請求項１に記載のスピントルク磁気集積回路。
  3. 前記カップリング層はルテニウム（Ｒｕ）を有し、前記第１及び第２のフリー強磁性層はテルビウムコバルト鉄（ＴｂＣｏＦｅ）を有する、請求項２に記載のスピントルク磁気集積回路。
  4. 前記トンネル酸化物層は、前記第２のフリー強磁性層の直上に配設され、且つ酸化マグネシウム（ＭｇＯ）又は酸化アルミニウム（Ａｌ２Ｏ３）を有し、前記複数の書込ピラーの各々及び前記複数の読出ピラーの各々は、前記反強磁性層上に配設された銅層を有するとともに、前記反強磁性層と前記固定強磁性層との間に直に配設された介在層を有し、前記固定強磁性層は前記トンネル酸化物層の直上に配設される、請求項３に記載のスピントルク磁気集積回路。
  5. 前記カップリング層はおよそ１ｎｍ未満の厚さを有する、請求項１に記載のスピントルク磁気集積回路。
  6. 基板の一部上に配設された第１のフリー強磁性層であり、側壁を有する第１のフリー強磁性層と、
    前記第１のフリー強磁性層上に配設された第１のカップリング層であり、前記側壁と共形であり且つ前記基板の露出部分に隣接する第１のカップリング層と、
    前記第１のカップリング層上と前記基板の前記露出部分上とに配設された第２のフリー強磁性層であり、前記第１のカップリング層と共形である第２のフリー強磁性層と、
    前記第２のフリー強磁性層上に配設された第２のカップリング層であり、該第２のカップリング層の頂部表面が前記第２のフリー強磁性層の頂部表面とほぼ平坦である、第２のカップリング層と、
    前記基板の前記露出部分上の前記第２のカップリング層の部分上に配設された第３のフリー強磁性層であり、該第３のフリー強磁性層の頂部表面が前記第２のカップリング層の頂部表面とほぼ平坦である、第３のフリー強磁性層と、
    前記第２のカップリング層と前記第２及び第３のフリー強磁性層との頂部表面上に配設された非磁性層と、
    書込ピラー及び読出ピラーであり、各ピラーが前記非磁性層上に配設され且つ固定強磁性層を有する、書込ピラー及び読出ピラーと、
    を有するスピントルク磁気集積回路。
  7. 前記非磁性層はトンネル酸化物層であり、当該スピントルク磁気集積回路は更に、前記固定強磁性層上に配設された反強磁性層を有する、請求項６に記載のスピントルク磁気集積回路。
  8. 前記第１、第２及び第３のフリー強磁性層はインバータを形成している、請求項７に記載のスピントルク磁気集積回路。
  9. 前記第１のカップリング層は、前記第１及び第２のフリー強磁性層の磁化の配向を安定化させる、請求項７に記載のスピントルク磁気集積回路。
  10. 前記第１のカップリング層はルテニウム（Ｒｕ）を有し、前記第１及び第２のフリー強磁性層はテルビウムコバルト鉄（ＴｂＣｏＦｅ）を有する、請求項９に記載のスピントルク磁気集積回路。
  11. 前記トンネル酸化物層は、前記第２のカップリング層と前記第２及び第３のフリー強磁性層との頂部表面の直上に配設され、且つ酸化マグネシウム（ＭｇＯ）又は酸化アルミニウム（Ａｌ２Ｏ３）を有し、前記書込ピラー及び前記読出ピラーの各々は、前記反強磁性層上に配設された銅層を有するとともに、前記反強磁性層と前記固定強磁性層との間に直に配設された介在層を有し、前記固定強磁性層は前記トンネル酸化物層の直上に配設される、請求項１０に記載のスピントルク磁気集積回路。
  12. 前記第２のカップリング層は、前記第２及び第３のフリー強磁性層の磁化の配向を安定化させる、請求項７に記載のスピントルク磁気集積回路。
  13. 前記第２のカップリング層はルテニウム（Ｒｕ）を有し、前記第２及び第３のフリー強磁性層はテルビウムコバルト鉄（ＴｂＣｏＦｅ）を有する、請求項１２に記載のスピントルク磁気集積回路。
  14. 前記トンネル酸化物層は、前記第２のカップリング層と前記第２及び第３のフリー強磁性層との頂部表面の直上に配設され、且つ酸化マグネシウム（ＭｇＯ）又は酸化アルミニウム（Ａｌ２Ｏ３）を有し、前記書込ピラー及び前記読出ピラーの各々は、前記反強磁性層上に配設された銅層を有するとともに、前記反強磁性層と前記固定強磁性層との間に直に配設された介在層を有し、前記固定強磁性層は前記トンネル酸化物層の直上に配設される、請求項１３に記載のスピントルク磁気集積回路。
  15. 前記基板は、金属層上に配設された頂部誘電体層を有する、請求項７に記載のスピントルク磁気集積回路。
  16. 前記第１のフリー強磁性層と前記第２のフリー強磁性層との間の前記第１のカップリング層の部分はおよそ１ｎｍ未満の厚さを有し、前記第２のフリー強磁性層と前記第３のフリー強磁性層との間の前記第２のカップリング層の部分はおよそ１ｎｍ未満の厚さを有する、請求項７に記載のスピントルク磁気集積回路。
  17. スピントルク磁気集積回路を製造する方法であって：
    基板の一部上に第１のフリー強磁性層を形成し、該第１のフリー強磁性層は側壁を有し、
    前記第１のフリー強磁性層上に第１のカップリング層を形成し、該第１のカップリング層は前記側壁と共形であり且つ前記基板の露出部分に隣接し、
    前記第１のカップリング層上と前記基板の前記露出部分上とに第２のフリー強磁性層を形成し、該第２のフリー強磁性層は前記第１のカップリング層と共形であり、
    前記第２のフリー強磁性層上に第２のカップリング層を形成し、該第２のカップリング層の頂部表面は前記第２のフリー強磁性層の頂部表面とほぼ平坦にされ、
    前記基板の前記露出部分上の前記第２のカップリング層の部分上に第３のフリー強磁性層を形成し、該第３のフリー強磁性層の頂部表面は前記第２のカップリング層の頂部表面とほぼ平坦にされ、
    前記第２のカップリング層と前記第２及び第３のフリー強磁性層との頂部表面上に非磁性層を形成し、
    書込ピラー及び読出ピラーを形成し、各ピラーは前記非磁性層上に形成され且つ固定強磁性層を有する、
    ことを有する方法。
  18. 前記非磁性層を形成することは、トンネル酸化物層を形成することを有し、当該方法は更に：
    前記固定強磁性層上に配設された反強磁性層を形成する
    ことを有する、請求項１７に記載の方法。
  19. 前記第１、第２及び第３のフリー強磁性層を形成することはインバータを形成する、請求項１８に記載の方法。
  20. 前記基板の前記一部上に前記第１のフリー強磁性層を形成することは、金属層上に配設された誘電体層上に前記第１のフリー強磁性層を形成することを有する、請求項１８に記載の方法。
  21. 前記トンネル酸化物層は、前記第２のカップリング層と前記第２及び第３のフリー強磁性層との頂部表面の直上に形成され、且つ酸化マグネシウム（ＭｇＯ）又は酸化アルミニウム（Ａｌ２Ｏ３）を有し、前記書込ピラー及び前記読出ピラーの各々は、前記反強磁性層上に形成された銅層を有するとともに、前記反強磁性層と前記固定強磁性層との間に直に形成された介在層を有し、前記固定強磁性層は前記トンネル酸化物層の直上に形成される、請求項２０に記載の方法。
  22. 前記第１のフリー強磁性層と前記第２のフリー強磁性層との間の前記第１のカップリング層の部分はおよそ１ｎｍ未満の厚さを有し、前記第２のフリー強磁性層と前記第３のフリー強磁性層との間の前記第２のカップリング層の部分はおよそ１ｎｍ未満の厚さを有する、請求項１８に記載の方法。
JP2012542062A 2009-12-18 2010-11-15 スピントルク磁気集積回路、及びその製造方法 Expired - Fee Related JP5420773B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/642,342 2009-12-18
US12/642,342 US8063460B2 (en) 2009-12-18 2009-12-18 Spin torque magnetic integrated circuits and devices therefor
PCT/US2010/056735 WO2011075257A2 (en) 2009-12-18 2010-11-15 Spin torque magnetic integrated circuits and devices therefor

Publications (2)

Publication Number Publication Date
JP2013513299A JP2013513299A (ja) 2013-04-18
JP5420773B2 true JP5420773B2 (ja) 2014-02-19

Family

ID=44149849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012542062A Expired - Fee Related JP5420773B2 (ja) 2009-12-18 2010-11-15 スピントルク磁気集積回路、及びその製造方法

Country Status (8)

Country Link
US (3) US8063460B2 (ja)
EP (1) EP2513904B1 (ja)
JP (1) JP5420773B2 (ja)
KR (1) KR101391640B1 (ja)
CN (2) CN102696071B (ja)
HK (1) HK1176158A1 (ja)
TW (3) TWI457925B (ja)
WO (1) WO2011075257A2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US8450818B2 (en) * 2009-06-18 2013-05-28 Dmitri E. Nikonov Methods of forming spin torque devices and structures formed thereby
KR101016437B1 (ko) * 2009-08-21 2011-02-21 한국과학기술연구원 스핀 축적과 확산을 이용한 다기능 논리 소자
US8063460B2 (en) * 2009-12-18 2011-11-22 Intel Corporation Spin torque magnetic integrated circuits and devices therefor
US8625337B2 (en) 2010-05-06 2014-01-07 Qualcomm Incorporated Method and apparatus of probabilistic programming multi-level memory in cluster states of bi-stable elements
US8476925B2 (en) 2010-08-01 2013-07-02 Jian-Gang (Jimmy) Zhu Magnetic switching cells and methods of making and operating same
US8400066B1 (en) 2010-08-01 2013-03-19 Lawrence T. Pileggi Magnetic logic circuits and systems incorporating same
US8796794B2 (en) 2010-12-17 2014-08-05 Intel Corporation Write current reduction in spin transfer torque memory devices
US8455966B2 (en) 2010-12-23 2013-06-04 Intel Corporation Magnetic phase change logic
US8207757B1 (en) 2011-02-07 2012-06-26 GlobalFoundries, Inc. Nonvolatile CMOS-compatible logic circuits and related operating methods
CA2829351A1 (en) 2011-03-11 2012-09-20 Intercontinental Great Brands Llc System and method of forming multilayer confectionery
JP5759882B2 (ja) * 2011-12-09 2015-08-05 株式会社日立製作所 スピン波導波路、及びスピン波演算回路
KR101831725B1 (ko) 2011-12-30 2018-04-04 인텔 코포레이션 수직 자기 터널 접합들에서의 상태들 간의 에너지 장벽 균형화
GB2502312A (en) * 2012-05-24 2013-11-27 Ibm Logic gates using persistent spin helices
KR101649978B1 (ko) 2012-08-06 2016-08-22 코넬 유니버시티 자기 나노구조체들의 스핀 홀 토크 효과들에 기초한 전기적 게이트 3-단자 회로들 및 디바이스들
US8988109B2 (en) * 2012-11-16 2015-03-24 Intel Corporation High speed precessionally switched magnetic logic
EP2741295B1 (en) 2012-12-04 2016-03-02 Imec Spin transfer torque magnetic memory device
EP2784020B1 (en) * 2013-03-27 2016-04-27 Technische Universität Wien Spin torque magnetic integrated circuit
CN105229741B (zh) 2013-06-21 2018-03-30 英特尔公司 Mtj自旋霍尔mram位单元以及阵列
WO2015038118A1 (en) * 2013-09-11 2015-03-19 Intel Corporation Clocked all-spin logic circuit
KR102164992B1 (ko) 2013-09-30 2020-10-13 인텔 코포레이션 스핀트로닉 로직 소자
EP3123537A4 (en) * 2014-03-25 2018-02-14 Intel Corporation Magnetic domain wall logic devices and interconnect
US10320404B2 (en) 2014-06-18 2019-06-11 Intel Corporation Coupled spin hall nano oscillators with tunable strength
JP6484940B2 (ja) * 2014-07-15 2019-03-20 株式会社リコー 磁気抵抗素子、磁気センサ及び電流センサ
CN107004440B (zh) 2014-07-17 2021-04-16 康奈尔大学 基于用于有效自旋转移矩的增强自旋霍尔效应的电路和装置
EP3016287B1 (en) * 2014-11-03 2017-04-26 IMEC vzw A spin torque majority gate device
WO2016079085A1 (en) * 2014-11-17 2016-05-26 Imec Vzw A vcma multiple gate magnetic memory element and a method of operating such a memory element
EP3035347B1 (en) * 2014-12-16 2017-11-15 IMEC vzw Spin torque majority gate device
US10809320B2 (en) * 2015-04-29 2020-10-20 Everspin Technologies, Inc. Magnetic field sensor with increased SNR
US10679782B2 (en) 2015-09-09 2020-06-09 Intel Corporation Spin logic with spin hall electrodes and charge interconnects
RU2610246C1 (ru) * 2015-12-11 2017-02-08 Олег Александрович Козелков Универсальный мажоритарный модуль
CN106898693A (zh) * 2015-12-21 2017-06-27 Imec 非营利协会 自旋转矩多栅极器件
EP3339871B1 (en) * 2016-12-21 2019-08-07 IMEC vzw Inline wave majority gate device
US10439133B2 (en) 2017-03-13 2019-10-08 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction having a low damping hybrid free layer
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法
CN107732005B (zh) * 2017-10-11 2020-08-18 华中科技大学 一种自旋多数门器件及逻辑电路
EP3503231B1 (en) * 2017-12-19 2021-11-24 IMEC vzw A spin-transfer torque device
US11177432B2 (en) * 2018-06-07 2021-11-16 International Business Machines Corporation Heusler-alloy and ferrimagnet based magnetic domain-wall devices for artificial neural network applications
KR102657361B1 (ko) 2019-07-05 2024-04-17 삼성전자주식회사 자기 메모리 장치
KR102203486B1 (ko) * 2020-01-10 2021-01-18 재단법인대구경북과학기술원 자구벽 이동 방식의 논리 게이트 소자
KR102493294B1 (ko) * 2020-03-13 2023-01-27 한양대학교 산학협력단 스핀 궤도 토크 및 자기 터널 접합 구조를 이용한 논리 소자
CN111697127B (zh) * 2020-05-08 2022-07-12 北京航空航天大学 自旋轨道矩磁性器件、磁性隧道结器件及磁存储器
KR102376380B1 (ko) * 2020-09-10 2022-03-18 재단법인대구경북과학기술원 자구벽 이동에 기반한 스핀 토크 다수결 게이트
WO2022070378A1 (ja) * 2020-10-01 2022-04-07 Tdk株式会社 磁壁移動素子および磁気アレイ
US11641783B2 (en) * 2020-12-08 2023-05-02 Ceremorphic, Inc. Interlayer exchange coupled adder

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538859B1 (en) * 2000-07-31 2003-03-25 International Business Machines Corporation Giant magnetoresistive sensor with an AP-coupled low Hk free layer
FR2817999B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
AU2003230126A1 (en) * 2002-05-22 2003-12-02 Koninklijke Philips Electronics N.V. Magnetoresistive memory cell array and mram memory comprising such array
US6778364B2 (en) 2002-08-28 2004-08-17 International Business Machines Corporation Current-in-plane magnetoresistive sensor with longitudinal biasing layer having a nonmagnetic oxide central region and method for fabrication of the sensor
US6831312B2 (en) * 2002-08-30 2004-12-14 Freescale Semiconductor, Inc. Amorphous alloys for magnetic devices
JP4576791B2 (ja) * 2002-12-27 2010-11-10 Ｔｄｋ株式会社 メモリ装置
US7598555B1 (en) * 2003-08-22 2009-10-06 International Business Machines Corporation MgO tunnel barriers and method of formation
US20050110004A1 (en) * 2003-11-24 2005-05-26 International Business Machines Corporation Magnetic tunnel junction with improved tunneling magneto-resistance
JP4819316B2 (ja) * 2004-02-23 2011-11-24 ルネサスエレクトロニクス株式会社 半導体装置
JP2005294376A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 磁気記録素子及び磁気メモリ
US7233039B2 (en) * 2004-04-21 2007-06-19 Grandis, Inc. Spin transfer magnetic elements with spin depolarization layers
JP2006018862A (ja) 2004-06-30 2006-01-19 Hitachi Global Storage Technologies Netherlands Bv 磁気抵抗効果型ヘッド及びその製造方法
US7357995B2 (en) * 2004-07-02 2008-04-15 International Business Machines Corporation Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance
WO2006006420A1 (ja) 2004-07-12 2006-01-19 Nec Corporation 磁気抵抗効素子、磁気ランダムアクセスメモリ、磁気ヘッド及び磁気記憶装置
US7098495B2 (en) * 2004-07-26 2006-08-29 Freescale Semiconducor, Inc. Magnetic tunnel junction element structures and methods for fabricating the same
JP2006269885A (ja) * 2005-03-25 2006-10-05 Sony Corp スピン注入型磁気抵抗効果素子
US7646627B2 (en) * 2006-05-18 2010-01-12 Renesas Technology Corp. Magnetic random access memory having improved read disturb suppression and thermal disturbance resistance
JP2008066479A (ja) * 2006-09-06 2008-03-21 Osaka Univ スピントランジスタ
FR2907587B1 (fr) * 2006-10-23 2008-12-26 Commissariat Energie Atomique Dispositif magnetique a animation perpendiculaire et a couche intercalaire compensatrice d'interactions.
US7572645B2 (en) * 2006-11-15 2009-08-11 Everspin Technologies, Inc. Magnetic tunnel junction structure and method
JP4435189B2 (ja) * 2007-02-15 2010-03-17 株式会社東芝 磁気記憶素子及び磁気記憶装置
US7480173B2 (en) 2007-03-13 2009-01-20 Magic Technologies, Inc. Spin transfer MRAM device with novel magnetic free layer
US7888167B2 (en) * 2008-04-25 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
WO2010087269A1 (ja) * 2009-01-27 2010-08-05 日本電気株式会社 不揮発ロジック回路
US8450818B2 (en) * 2009-06-18 2013-05-28 Dmitri E. Nikonov Methods of forming spin torque devices and structures formed thereby
US8063460B2 (en) * 2009-12-18 2011-11-22 Intel Corporation Spin torque magnetic integrated circuits and devices therefor
US8933521B2 (en) * 2011-03-30 2015-01-13 Intel Corporation Three-dimensional magnetic circuits including magnetic connectors
US9306151B2 (en) * 2012-05-25 2016-04-05 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Threshold gate and threshold logic array
KR101929983B1 (ko) * 2012-07-18 2018-12-17 삼성전자주식회사 저항성 메모리 셀을 갖는 반도체 메모리 장치 및 그 테스트 방법

Also Published As

Publication number Publication date
EP2513904A4 (en) 2013-05-29
WO2011075257A2 (en) 2011-06-23
US20120038387A1 (en) 2012-02-16
KR20120098832A (ko) 2012-09-05
TWI592930B (zh) 2017-07-21
US20120217993A1 (en) 2012-08-30
HK1176158A1 (en) 2013-07-19
CN104638104B (zh) 2017-08-29
CN102696071B (zh) 2015-03-11
JP2013513299A (ja) 2013-04-18
US8198692B2 (en) 2012-06-12
US8963579B2 (en) 2015-02-24
CN102696071A (zh) 2012-09-26
TW201701285A (zh) 2017-01-01
TW201447881A (zh) 2014-12-16
TWI457925B (zh) 2014-10-21
CN104638104A (zh) 2015-05-20
EP2513904A2 (en) 2012-10-24
KR101391640B1 (ko) 2014-05-07
TW201135729A (en) 2011-10-16
TWI544483B (zh) 2016-08-01
US8063460B2 (en) 2011-11-22
EP2513904B1 (en) 2014-12-17
WO2011075257A3 (en) 2011-09-29
US20110147816A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
JP5420773B2 (ja) スピントルク磁気集積回路、及びその製造方法
GB2539102B (en) Voltage-controlled magnetic anisotropy switching device using an external ferromagnetic biasing film
US8697454B2 (en) Methods of forming spin torque devices and structures formed thereby
JP6290487B1 (ja) 磁気メモリ
KR100998769B1 (ko) 단일 방향 전류 자화 반전 자기 저항 효과 소자와 자기 기록 장치
US9208845B2 (en) Low energy magnetic domain wall logic device
US10832847B2 (en) Low stray field magnetic memory
Suzuki et al. Fabrication of a nonvolatile lookup-table circuit chip using magneto/semiconductor-hybrid structure for an immediate-power-up field programmable gate array
JP2010206023A (ja) クラスター並びにこれを用いたスピンｒａｍ及びスピントルク発振器
JP7563851B2 (ja) スピン軌道トルク・デバイスにおけるスイッチング軌道の制御方法、デバイス
Zand et al. Fundamentals, modeling, and application of magnetic tunnel junctions
Dieny et al. Spintronic devices for memory and logic applications
US9692413B2 (en) Configurable exclusive-OR / exclusive-NOR gate using magneto-electric tunnel junctions
KR100457158B1 (ko) 대칭적인 스위칭 특성을 위한 마그네틱 메모리 셀
US9257970B1 (en) Magnetic latch
Myrzakhan Towards Multistate Magnetic Tunnel Junctions for Memory and Logic Applications
Nikonov et al. 13 Spin torque majority gate logic

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131120

R150 Certificate of patent or registration of utility model

Ref document number: 5420773

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees