JP2010206023A - クラスター並びにこれを用いたスピンｒａｍ及びスピントルク発振器 - Google Patents

クラスター並びにこれを用いたスピンｒａｍ及びスピントルク発振器 Download PDF

Info

Publication number
JP2010206023A
JP2010206023A JP2009051209A JP2009051209A JP2010206023A JP 2010206023 A JP2010206023 A JP 2010206023A JP 2009051209 A JP2009051209 A JP 2009051209A JP 2009051209 A JP2009051209 A JP 2009051209A JP 2010206023 A JP2010206023 A JP 2010206023A
Authority
JP
Japan
Prior art keywords
mtj2
magnetic
magnetoresistive
effect element
cluster
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009051209A
Other languages
English (en)
Other versions
JP5416992B2 (ja
Inventor
Kiwamu Kudo
究 工藤
Shin Fukushima
伸 福島
Tsurumi Nagasawa
鶴美 永澤
Koichi Mizushima
公一 水島
Toshie Sato
利江 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009051209A priority Critical patent/JP5416992B2/ja
Publication of JP2010206023A publication Critical patent/JP2010206023A/ja
Application granted granted Critical
Publication of JP5416992B2 publication Critical patent/JP5416992B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B15/00—Generation of oscillations using galvano-magnetic devices, e.g. Hall-effect devices, or using superconductivity effects
    • H03B15/006—Generation of oscillations using galvano-magnetic devices, e.g. Hall-effect devices, or using superconductivity effects using spin transfer effects or giant magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】スピンＲＡＭ、スピントルク発振器などに適用できるクラスターを提案する。
【解決手段】本発明の例に係わるクラスターは、磁性発振素子としての第一磁気抵抗効果素子MTJ１と、メモリセルとしての第二磁気抵抗効果素子MTJ２とを備える。第一及び第二磁気抵抗効果素子MTJ１，MTJ２は、磁化方向が可変の磁気フリー層１１−１，１１−２、磁化方向が不変の磁気ピンド層１２−１，１２−２、及び、これらの間に配置されるスペーサー層１３−１，１３−２を基本構造とする。第一磁気抵抗効果素子MTJ１の磁気フリー層１１−１は、第一磁気抵抗効果素子MTJ１に発振閾値電流よりも大きい電流を流したときに、第二磁気抵抗効果素子MTJ２の磁気フリー層１１−２と磁気ピンド層１２−２との残留磁化の磁化方向に依存した周波数で磁化振動する。
【選択図】図１

Description

本発明は、複数の磁気抵抗効果素子から構成されるクラスター並びにこれを用いたスピンＲＡＭ及びスピントルク発振器に関する。
主に、L. Berger（例えば、非特許文献１を参照）及びJ. C. Slonczewski（例えば、非特許文献２を参照）により、「電流による磁化操作」というパラダイムがもたらされ、２０００年ごろにパラダイムシフトが起こって以来、電流による磁化操作という概念の精密化に関する研究やその概念を応用するという研究が活発に行なわれている。
その応用面においては、電流による磁化操作において中心的な役割を演ずる物理量の一つがスピントルクであることから、スピントルクデバイス、或いは、スピン注入デバイスと呼ばれる一群のデバイスに関する開発が盛んに行なわれている(スピントロニクスの勃興)。
金属強磁性体を用いるスピントルクデバイスの基本構造は、フリー層、スペーサー層、ピンド層の３層積層構造である。その代表的なデバイスとして、スピン注入磁化反転を活かしたスピン注入磁気ランダムアクセスメモリ（スピンＲＡＭ）や、スピン注入自励発振を活かした磁性発振素子(スピントルク発振器；Spin-Torque Oscillator)などがある。
フリー層の磁化を大きさが普遍な単磁区磁化とし、その方向２自由度の動力学を考えると、Poincare-Bendixson定理の見地から、スピンＲＡＭは静的状態を活かしたデバイス、磁性発振素子はリミットサイクルを活かしたデバイス、と見做すことができる。
スピンＲＡＭは、メモリセルとしての磁気抵抗効果素子に関し、フリー層の磁化とピンド層の磁化が平行であるか反平行であるかに応じて、素子抵抗が小さくなったり大きくなったりすることを利用して磁気データを記憶する。
しかし、スピンＲＡＭでは、通常、一つのメモリセルに一つの選択トランジスタが付加されている。また、書き込み（磁化反転）をスピントルクにより行うに当って、そのために必要なスピン注入電流の電流密度を十分に下げられず、メモリセルが微細化されても、選択トランジスタが微細化できない、という事態が発生している。
このため、一つのメモリセルに一つの選択トランジスタを付加する 1 to 1のセル構造ではなく、複数のメモリセルに一つの選択トランジスタを付加する many to 1の新たなセル構造の開発が望まれている。
これが実現できれば、スピンＲＡＭ全体の体積を減らすことができ、その分、更なるメモリ容量の大容量化を図ることができる。
また、スピンＲＡＭでは、通常、読み出し或いは書き込みは、メモリセル毎に行われる。ここで、複数のメモリセルに対して同時に読み出し或いは書き込みができれば、高速かつ省電力のスピンＲＡＭとすることができる。
一方、磁性発振素子は、数〜数十GHzの磁化振動を活かしたサブミクロンサイズの高周波発振器であり、さまざまな用途が考案されている。
例えば、高周波出力の周波数（磁化振動の周波数に他ならない）が外部磁場によって変調する特徴を生かして磁気センサーへの適用が提案されている（例えば、特願2007-249650、特願2008-222294を参照）。
また、高周波出力の周波数が素子に通電する電流に依存する特徴を生かしてカレントチューナブル発振器への適用が提案されている（例えば、非特許文献３及び非特許文献４を参照）。
さらに、磁化の振動に由来する振動磁場が素子から発生する特徴を生かして振動磁場発生器が提案されている。この振動磁場発生器としての磁性発振素子を磁気記録装置の高周波書き込み時のアシスト用素子として用いる、といった用途も検討されている（例えば、特許文献１を参照）。
そこで、例えば、このような磁性発振素子を発振器として使用する場合、発振周波数をオンデマンドにチューンすることができれば、非常に好ましい。
特許第4050245号公報
L. Berger: Journal of Applied Physics 3, 2156 (1978). J. C. Slonczewski: J. Magn. Magn. Mat., 159, L1 (1996). S.I. Kiselev et al., Nature (London) 425, 380 (2003). W. H. Rippard et al., Phys. Rev. Lett. 92, 027201 (2004).
本発明は、例えば、many to 1のセル構造に対応可能なスピンＲＡＭのメモリセルユニットとして、発振周波数をオンデマンドにチューンできる発振器として使用可能な複数の磁気抵抗効果素子から構成される新たなユニット（クラスター）について提案する。
(1) 本発明の例に係わるクラスターは、磁性発振素子としての第一磁気抵抗効果素子と、前記第一磁気抵抗効果素子に隣接して配置されるメモリセルとしての第二磁気抵抗効果素子とを備える。前記第一及び第二磁気抵抗効果素子は、磁化方向が可変の磁気フリー層、磁化方向が不変の磁気ピンド層、及び、これらの間に配置されるスペーサー層を基本構造とする。前記第二磁気抵抗効果素子の磁気フリー層と磁気ピンド層との残留磁化の磁化方向は、平行又は反平行に設定される。前記第一磁気抵抗効果素子の磁気フリー層は、前記第一磁気抵抗効果素子に発振閾値電流よりも大きい電流を流したときに、前記第二磁気抵抗効果素子の磁気フリー層と磁気ピンド層との残留磁化の磁化方向に依存した周波数で磁化振動する。これは、前記第二磁気抵抗効果素子の磁気フリー層と磁気ピンド層の残留磁化による磁場は、前記第一磁気抵抗効果素子の磁気フリー層にとっての外部磁場であること、及び、スピン注入自励発振の磁化振動を起源とする高周波発振周波数は、外部磁場に依存するという特徴を有すること、に起因する。
(2) 本発明の例に係わるクラスターは、磁性発振素子としての第一磁気抵抗効果素子と、前記第一磁気抵抗効果素子に隣接して配置されるメモリセルとしての複数の第二磁気抵抗効果素子とを備える。前記第一及び第二磁気抵抗効果素子は、磁化方向が可変の磁気フリー層、磁化方向が不変の磁気ピンド層、及び、これらの間に配置されるスペーサー層を基本構造とする。前記複数の第二磁気抵抗効果素子は、前記第一磁気抵抗効果素子に対して静磁気的に非対称に配置される。前記複数の第二磁気抵抗効果素子の磁気フリー層と磁気ピンド層との残留磁化の磁化方向は、平行又は反平行に設定される。前記第一磁気抵抗効果素子の磁気フリー層は、前記第一磁気抵抗効果素子に発振閾値電流よりも大きい電流を流したときに、前記複数の第二磁気抵抗効果素子の磁気フリー層と磁気ピンド層との残留磁化の磁化方向に依存した周波数で磁化振動する。前記複数の第二磁気抵抗効果素子の磁気フリー層と磁気ピンド層の残留磁化による重ね合わせ磁場は、前記第一磁気抵抗効果素子の磁気フリー層にとっての外部磁場であるためである。
(3) 本発明の例に係わるスピンＲＡＭは、上述の(2)のクラスターと、前記クラスターの前記第一磁気抵抗効果素子に接続される読み出し回路とを備える。前記読み出し回路は、前記第一磁気抵抗効果素子の磁気フリー層の磁化振動の周波数に基づいて、前記複数の第二磁気抵抗効果素子のそれぞれに記憶されたデータを判定する。
また、本発明の例に係わるスピンＲＡＭは、上述の(2)のクラスターと、前記クラスターの前記複数の第二磁気抵抗効果素子のうち選択された磁気抵抗効果素子にデータを書き込む書き込み回路とを備える。前記選択された磁気抵抗効果素子にデータを書き込んでいるときに、前記第一磁気抵抗効果素子に前記発振閾値電流よりも大きい電流を流す。
(4) 本発明の例に係わるスピントルク発振器は、上述の(2)のクラスターと、前記クラスターの前記第一磁気抵抗効果素子に接続される変換回路とを備える。前記変換回路は、前記第一磁気抵抗効果素子の磁気フリー層の磁化振動に由来する出力の高周波成分を取り出す。
本発明によれば、複数の磁気抵抗効果素子から構成される新たなユニット（クラスター）により、例えば、many to 1のセル構造のスピンＲＡＭや、発振周波数をオンデマンドにチューンできる発振器などを実現できる。
本発明に係わるクラスターを示す図である。 本発明に係わるクラスターを示す図である。 第一実施例のクラスターを示す図である。 第二実施例のクラスターを示す図である。 第三実施例のクラスターを示す図である。 静磁結合を説明する図である。 静磁結合を説明する図である。 磁化状態と発振周波数との関係を示す図である。 静磁気的対称性を示す図である。 静磁気的非対称性の例を示す図である。 クロスポイント型スピンＲＡＭを示す図である。 １トラ１セル型スピンＲＡＭを示す図である。 振動磁場アシストを示す図である。 many to 1のセル構造を示す図である。 発振器を備えた磁気ランダムアクセスメモリを示す図である。 磁気抵抗効果素子の製造方法を説明する図である。
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
１． 原理
本発明は、複数の磁気抵抗効果素子から構成される新たなユニット（以下、クラスターと称する）を提案するものである。
図１及び図２は、本発明に係わるクラスターの原理を示している。
クラスター１０は、互いに隣接して配置される複数の磁気抵抗効果素子MTJ１，MTJ２から構成される。
磁気抵抗効果素子MTJ１は、磁化方向が可変の磁気フリー層１１−１、磁化方向が不変の磁気ピンド層１２−１、及び、これらの間に配置されるスペーサー層１３−１を基本構造とし、磁性発振素子として機能する。
即ち、磁気抵抗効果素子MTJ１の磁気フリー層１１−１は、読み出し回路１４を用いて、磁気抵抗効果素子MTJ１に発振閾値電流よりも大きい電流を流したときに、磁化振動する。
ここで、図１のクラスター１０は、磁気フリー層１１−１と磁気ピンド層１２−１との残留磁化の磁化方向が平行の状態で磁化振動（平行発振）するクラスターである。
また、図２のクラスター１０は、磁気フリー層１１−１と磁気ピンド層１２−１との残留磁化の磁化方向が反平行の状態で磁化振動（反平行発振）するクラスターである。
ところで、平行とは、磁気フリー層と磁気ピンド層との磁化方向の相対角度θが０°≦θ＜９０°の範囲内にあることを意味し、反平行とは、磁気フリー層と磁気ピンド層との磁化方向の相対角度θが９０°＜θ≦１８０°の範囲内にあることを意味する。
磁気抵抗効果素子MTJ２は、磁化方向が可変の磁気フリー層１１−２、磁化方向が不変の磁気ピンド層１２−２、及び、これらの間に配置されるスペーサー層１３−２を基本構造とし、メモリセルとして機能する。
即ち、磁気抵抗効果素子MTJ２の磁気フリー層１１−２と磁気ピンド層１２−２との残留磁化の磁化方向は、書き込み回路１５により、平行又は反平行に設定される。
書き込み回路１５は、磁気抵抗効果素子MTJ２にスピン注入電流を流して磁気フリー層１１−２にスピントルクを発生させることにより、又は、磁気抵抗効果素子MTJ２に磁場を与えることにより、書き込み（平行又は反平行の設定）を行う。
この状態において、磁気抵抗効果素子MTJ１に作用する外部磁場Ｈextは、磁気抵抗効果素子MTJ２の磁気フリー層１１−２と磁気ピンド層１２−２との残留磁化の磁化方向に依存する。
従って、磁気抵抗効果素子MTJ１の磁気フリー層１１−１は、磁気抵抗効果素子MTJ１に発振閾値電流よりも大きい電流を流したときに、磁気抵抗効果素子MTJ２の磁気フリー層１１−２と磁気ピンド層１２−２との残留磁化の磁化方向に依存した周波数で磁化振動する。
そして、例えば、この周波数を読み出し回路１４により測定することにより、メモリセルとしての磁気抵抗効果素子MTJ２の磁気フリー層１１−２と磁気ピンド層１２−２との残留磁化の磁化方向を確認することができる。
即ち、クラスター１０を利用してスピンＲＡＭを構成することができる。
また、例えば、書き込み回路１５を用いて、メモリセルとしての磁気抵抗効果素子MTJ２の磁気フリー層１１−２と磁気ピンド層１２−２との残留磁化の磁化方向を決めることにより、この周波数をオンデマンドにチューンすることができる。
即ち、読み出し回路１４に、磁気抵抗効果素子MTJ１の磁気フリー層１１−１の磁化振動に由来する出力の高周波成分を取り出す変換回路としての機能を持たせれば、クラスター１０を利用して発振器を構成することができる。
このクラスター１０の特徴は、磁性発振素子としての磁気抵抗効果素子MTJ１と、これに外部磁場Ｈextを作用させるメモリセルとしての磁気抵抗効果素子MTJ２とがほぼ同一の積層基本構造を有している点にある。各素子の個性は、その形状、大きさ等で付与される。
このため、例えば、従来型磁気ランダムアクセスメモリ(MRAM)プロセスに類似のプロセスを用いて、半導体基板上に本発明に係わるクラスターを容易に形成することができる。
また、図１及び図２は、本発明の原理を説明するための基本構造であり、例えば、これを応用することにより、高速化、省電力化及び大容量化が可能なスピンＲＡＭや、発振周波数を細かく制御可能なスピントルク発振器を構成することができる。
具体的には、一つの磁性発振素子に複数のメモリセルを対応させる。
即ち、一つのクラスターを一つの磁性発振素子と複数のメモリセルとから構成し、これらの間に静磁気的な相互作用を発生させる。
このようにすれば、磁性発振素子からの高周波出力は、クラスター内の複数のメモリセルが有するデータを反映したものになるため、複数のメモリセルのデータをまとめて一気に読み出し、高速化を実現できる。
また、読み出しに際して、複数のメモリセルのそれぞれに電流を流す必要がないため、省電力化を実現できる。
さらに、このクラスターを用いれば、複数のメモリセルに一つの選択トランジスタを付加する many to 1の新たなセル構造により、大容量化を実現できる。
また、磁性発振素子を振動磁場発生器として機能させれば、クラスター内の選択されたメモリセルにデータを書き込んでいるときに振動磁場を発生させ、この振動磁場を選択されたメモリセルの磁化反転のアシストとして用いることが可能になる。
この振動磁場は、書き込み対象となるメモリセルの選択に用いることもできる。
さらに、一つのクラスター内のメモリセルの数が多ければ多いほど、発振器の発振周波数を細かく制御することができる。
本発明に係わるクラスターにより発振器を構成するときは、発振器は、高出力化及び発振周波数の安定化を図るため、複数のクラスターから構成するのが好ましい。
２． 実施形態
(1) クラスターの構成例
本発明に係わるクラスターの最小限の要件は、磁性発振素子としての一つの磁気抵抗効果素子とメモリセルとしての一つの磁気抵抗効果素子であるが、実用上は、一つのクラスターを複数のメモリセルから構成するのが好ましい。
以下では、実用上好ましいクラスターの例のいくつかについて説明する。
図３は、クラスターの第一例を示している。
クラスター１０は、磁性発振素子として機能する１個の磁気抵抗効果素子MTJ１と、メモリセルとして機能する４個の磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４から構成される。
クラスター１０を構成する磁気抵抗効果素子MTJ１，MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４の基本構造は、図１及び図２に示すように、磁気フリー層／スペーサー層／磁気ピンド層の積層構造である。
また、同図に示す構造は、基本構造であるから、例えば、磁気フリー層又は磁気ピンド層が複数の層からなる応用構造なども、当然に本発明の範疇に含まれる。
メモリセルとしての磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４は、磁性発振素子としての磁気抵抗効果素子MTJ１に隣接し、かつ、これを取り囲むように配置される。
ここで、メモリセルとしての磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４は、磁性発振素子としての磁気抵抗効果素子MTJ１に対して非対称に配置される。
非対称とは、静磁気的に非対称であることを意味する。
このように配置することにより、メモリセルとしての磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４に記憶されたデータに依存した周波数（２４＝１６通り）で、磁性発振素子としての磁気抵抗効果素子MTJ１の磁気フリー層を磁化振動させることができるからである。これについては後に詳述する。
静磁気的に非対称にするには、磁気抵抗効果素子MTJ１と磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４との距離を異ならせたり、磁気抵抗効果素子MTJ１, MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４の材料、形状、構造及び一軸異方性の方向のうちの少なくとも一つを異ならせたりすればよい。
このようなクラスター１０を、例えば、スピンＲＡＭに適用すれば、磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４に記憶された４ビットデータを一度に読み出すことができる。
また、このようなクラスター１０を、例えば、発振器に適用すれば、磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４に記憶された４ビットデータに応じて、１６通りの高周波出力を得ることができる。
図４は、クラスターの第二例を示している。
クラスター１０は、磁性発振素子として機能する１個の磁気抵抗効果素子MTJ１と、メモリセルとして機能する８個の磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８から構成される。
クラスター１０を構成する磁気抵抗効果素子MTJ１，MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８の基本構造は、図１及び図２に示すように、磁気フリー層／スペーサー層／磁気ピンド層の積層構造である。
メモリセルとしての磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８は、磁性発振素子としての磁気抵抗効果素子MTJ１に隣接し、かつ、これを取り囲むように配置される。
ここで、メモリセルとしての磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８は、第一例と同様に、磁性発振素子としての磁気抵抗効果素子MTJ１に対して、静磁気的に非対称に配置される。
このように配置することにより、磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８に記憶されたデータに依存した周波数（２８＝２５６通り）で、磁気抵抗効果素子MTJ１の磁気フリー層を磁化振動させることができる。
このようなクラスター１０を、例えば、スピンＲＡＭに適用すれば、磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８に記憶された８ビットデータを一度に読み出すことができる。
また、このようなクラスター１０を、例えば、発振器に適用すれば、磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８に記憶された８ビットデータに応じて、２５６通りの高周波出力を得ることができる。
図５は、クラスターの第三例を示している。
クラスター１０は、磁性発振素子として機能する１個の磁気抵抗効果素子MTJ１と、メモリセルとして機能する１２個の磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８，MTJ２−９，MTJ２−１０，MTJ２−１１，MTJ２−１２から構成される。
クラスター１０を構成する磁気抵抗効果素子MTJ１，MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８，MTJ２−９，MTJ２−１０，MTJ２−１１，MTJ２−１２の基本構造は、磁気フリー層／スペーサー層／磁気ピンド層の積層構造である。
メモリセルとしての磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８，MTJ２−９，MTJ２−１０，MTJ２−１１，MTJ２−１２は、磁性発振素子としての磁気抵抗効果素子MTJ１に隣接し、かつ、これを取り囲むように配置される。
ここで、メモリセルとしての磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８，MTJ２−９，MTJ２−１０，MTJ２−１１，MTJ２−１２は、第一例と同様に、磁性発振素子としての磁気抵抗効果素子MTJ１に対して、静磁気的に非対称に配置される。
このように配置することにより、磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８，MTJ２−９，MTJ２−１０，MTJ２−１１，MTJ２−１２に記憶されたデータに依存した周波数（２１２＝４０９６通り）で、磁気抵抗効果素子MTJ１の磁気フリー層を磁化振動させることができる。
このようなクラスター１０を、例えば、スピンＲＡＭに適用すれば、磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８，MTJ２−９，MTJ２−１０，MTJ２−１１，MTJ２−１２に記憶された１２ビットデータを一度に読み出すことができる。
また、このようなクラスター１０を、例えば、発振器に適用すれば、磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８，MTJ２−９，MTJ２−１０，MTJ２−１１，MTJ２−１２に記憶された１２ビットデータに応じて、４０９６通りの高周波出力を得ることができる。
(2) 磁性発振素子と複数のメモリセルとの静磁結合について
次に、クラスターを構成する磁性発振素子と複数のメモリセルとの静磁結合について説明する。ここでは、図４のクラスターを例とする。
図６は、図４のクラスターを示している。
同図に示すように、メモリセルとしての複数の磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８には、データが記憶される。
例えば、磁気抵抗効果素子MTJ２−１の磁気フリー層と磁気ピンド層との磁化方向は、反平行の関係にあり、磁気抵抗効果素子MTJ２−２の磁気フリー層と磁気ピンド層との磁化方向は、平行の関係にある。
ここで、クラスター１０を構成する磁気抵抗効果素子MTJ１，MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８は、アレイ状に配置されている。
即ち、このような配置は、磁気ランダムアクセスメモリ(MRAM)のメモリセルアレイの配置と同じである。
従って、クラスター１０内の磁気抵抗効果素子MTJ１，MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８は、磁気ランダムアクセスメモリのメモリセルアレイと同様に、各メモリセル内の磁化に起因する磁場によって互いに静磁結合している。本発明では、従来型MRAMでは望まれない、メモリセルが互いに磁気的結合するという“クロストーク”を積極利用する。
図７は、磁性発振素子と複数のメモリセルとの静磁結合を示している。
模式的に、静磁結合を矢印で示す。但し、複数のメモリセル間の静磁結合については省略する。
磁性発振素子としての磁気抵抗効果素子MTJ１には、その周囲に配置されるメモリセルとしての複数の磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８の磁化状態に依存した外部磁場Ｈextが作用する。
従って、磁気抵抗効果素子MTJ１の磁気フリー層は、磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８に記憶されたデータに依存した周波数（２８＝２５６通り）で磁化振動する。
例えば、図８のＡに示すように、磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８の磁化状態が、それぞれ、反平行、平行、平行、反平行、反平行、反平行、反平行、平行であれば、磁気抵抗効果素子MTJ１からの高周波出力の発振周波数は、ｆＡとなる。
また、図８のＢに示すように、磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８の磁化状態が、それぞれ、反平行、平行、平行、平行、平行、反平行、反平行、反平行であれば、磁気抵抗効果素子MTJ１からの高周波出力の発振周波数は、ｆＢとなる。
即ち、例えば、ｆＢ＞ｆＡとすれば、ｆＡとｆＢは、区別される。
このように、磁性発振素子と複数のメモリセルとが静磁結合することにより、磁性発振素子の高周波出力の発振周波数は、それに作用する複数のメモリセルからの外部磁場Ｈextの大きさによって変化する。
なお、メモリセルとしての磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８が、磁性発振素子としての磁気抵抗効果素子MTJ１に対して静磁気的に非対称であることが好ましい。
なぜなら、複数のメモリセルが磁性発振素子に対して静磁気的に対称に配置されていると、例えば、図９のＡの磁化状態と図９のＢの磁化状態とを区別することができなくなるためである。これは、データの縮退を意味し、大容量化という観点からは好ましくない。
即ち、図９のＡでは、磁気抵抗効果素子MTJ２−１，２−８の磁化状態が平行であり、磁気抵抗効果素子MTJ２−４，２−５の磁化状態が反平行である。また、図９のＢでは、磁気抵抗効果素子MTJ２−１，２−８の磁化状態が反平行であり、磁気抵抗効果素子MTJ２−４，２−５の磁化状態が平行である。
しかし、磁気抵抗効果素子MTJ２−１，２−８と磁気抵抗効果素子MTJ２−４，２−５とは、磁気抵抗効果素子MTJ１に対して静磁気的に対称に配置されているため、図９Ａの磁化状態から得られる発振周波数と図９Ｂの磁化状態から得られる発振周波数とは、同じになる。
従って、図９のＡの磁化状態と図９のＢの磁化状態とを区別することができない（データの縮退）。
そこで、例えば、図１０に示すように、メモリセルとしての磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８を、磁性発振素子としての磁気抵抗効果素子MTJ１に対して静磁気的に非対称に配置する。
ここでは、磁気抵抗効果素子MTJ１と磁気抵抗効果素子MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８との距離及び磁気抵抗効果素子MTJ１の形状により、非対称性を持たせているが、これに限られることはない。
(3) まとめ
このように、本発明の例によれば、複数の磁気抵抗効果素子から構成されるクラスターにより、例えば、高速化、省電力化及び大容量化が可能なスピンＲＡＭや、発振周波数をオンデマンドにチューンできる発振器などを実現できる。
３． 適用例
本発明に係わるクラスターは、スピンＲＡＭ及び発振器に適用することができる。
(1) スピンＲＡＭ
・ クロスポイント型スピンＲＡＭ
図１１は、クロスポイント型スピンＲＡＭを示している。
ワード線ＷＬ１，ＷＬ２，ＷＬ３，ＷＬ４，ＷＬ５は、第一方向に延び、その一端は、ロウ選択スイッチ１６を介してワード線ドライバ／シンカー１７に接続される。
ビット線ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４，ＢＬ５，ＢＬ６は、第一方向に交差する第二方向に延び、その一端は、カラム選択スイッチ１８を介してビット線ドライバ／シンカー（読み出し回路）１９に接続される。
そして、ワード線ＷＬ１，ＷＬ２，ＷＬ３，ＷＬ４，ＷＬ５とビット線ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４，ＢＬ５，ＢＬ６の交点には、磁気抵抗効果素子が配置される。
ここまでは、一般的なクロスポイント型スピンＲＡＭと全く同じである。
このようなスピンＲＡＭに本発明を適用すると、例えば、互いに隣接する９個（＝３×３）の磁気抵抗効果素子によりクラスター１０が構成される。
クラスター１０を構成する９個の磁気抵抗効果素子のうち、中央の１つは、磁性発振素子としての磁気抵抗効果素子MTJ１である。残りの８個は、メモリセルとしての磁気抵抗効果素子MTJ２−１，MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８である。
データの読み出しは、クラスター１０単位で行う。
例えば、選択されたクラスター１０(select)内の８個の磁気抵抗効果素子MTJ２−１，MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８のデータを読み出す場合を考える。
まず、ロウ選択スイッチ１６によりロウＲＯＷ３を選択し、カラム選択スイッチ１８によりカラムＣＯＬ５を選択する。
そして、読み出し回路１９を用いて、選択されたクラスター１０(select)内の磁気抵抗効果素子MTJ１に、発振閾値電流よりも大きい電流を流す。
この時、磁性発振素子としての磁気抵抗効果素子MTJ１は、磁気抵抗効果素子MTJ２−１，MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８のデータ（磁化状態：平行／反平行）に応じた周波数で磁化振動する。
従って、この周波数を読み出し回路１９で判定することにより、磁気抵抗効果素子MTJ２−１，MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８のデータをまとめて一度に読み出すことができる。
また、データの書き込みは、メモリセル単位で行う。
一般的なクロスポイント型スピンＲＡＭの書き込みと同様に、スピン注入磁化反転を利用する。即ち、選択されたメモリセル（磁気抵抗効果素子）に書き込みデータに応じた向きのスピン注入電流を流すことによりスピントルクを発生させ、その磁化状態（平行／反平行）を制御することで書き込みを実行する。
例えば、選択されたメモリセルが、選択されたクラスター１０(select)内の磁気抵抗効果素子MTJ２−１である場合を考える。
まず、ロウ選択スイッチ１６によりロウＲＯＷ４を選択し、カラム選択スイッチ１８によりカラムＣＯＬ５を選択する。
そして、ワード線ドライバ／シンカー１７及びビット線ドライバ／シンカー１９を用いて、選択されたクラスター１０(select)内の磁気抵抗効果素子MTJ２−１に、書き込みデータに応じた向きのスピン注入電流を流す。
これにより、磁気抵抗効果素子MTJ２−１の磁化状態（平行／反平行）は、スピン注入電流の向きに応じた状態になり、書き込みが完了する。
ここで、スピン注入電流の大きさは、スピントルクによる磁化反転を行うために、磁化反転閾値電流よりも大きいことが必要である。
また、スピン注入電流による書き込み時に、磁性発振素子から振動磁場を発生させ、これを磁化反転のアシストとして使用する（共鳴励起スピン注入磁化反転の利用）ことも可能である。
例えば、選択されたクラスター１０(select)内の磁気抵抗効果素子MTJ２−１に対するデータの書き込み時に、選択されたクラスター１０(select)内の磁気抵抗効果素子MTJ１を磁化振動させる。
これにより、例えば、図１３に示すように、スピントルクによる書き込み時に、磁性発振素子としての磁気抵抗効果素子MTJ１の磁化振動２０Ａによる振動磁場２０Ｂが、メモリセルとしての磁気抵抗効果素子MTJ２−１に作用するため、磁化反転閾値電流が小さくなる。
即ち、スピン注入電流Ｉｓの値を小さくすることができ、スピンＲＡＭの省電力化に貢献することができる。
・ １トラ１セル型スピンＲＡＭ
図１２は、１トラ１セル型スピンＲＡＭを示している。
ワード線ＷＬ１，ＷＬ２，ＷＬ３，ＷＬ４，ＷＬ５，ＷＬ６は、第一方向に延び、その一端は、ワード線ドライバ（デコーダ）２１に接続される。
上部ビット線ＢＬｕ１，ＢＬｕ２，ＢＬｕ３，ＢＬｕ４，ＢＬｕ５，ＢＬｕ６，ＢＬｕ７は、第一方向に交差する第二方向に延び、その一端は、カラム選択スイッチ２２を介してビット線ドライバ／シンカー２３に接続される。
下部ビット線ＢＬｄ１，ＢＬｄ２，ＢＬｄ３，ＢＬｄ４，ＢＬｄ５，ＢＬｄ６，ＢＬｄ７は、第一方向に交差する第二方向に延び、その一端は、カラム選択スイッチ２４を介してビット線ドライバ／シンカー（読み出し回路）２５に接続される。
そして、上部ビット線ＢＬｕ１，ＢＬｕ２，ＢＬｕ３，ＢＬｕ４，ＢＬｕ５，ＢＬｕ６，ＢＬｕ７と下部ビット線ＢＬｄ１，ＢＬｄ２，ＢＬｄ３，ＢＬｄ４，ＢＬｄ５，ＢＬｄ６，ＢＬｄ７との間には、磁気抵抗効果素子と選択トランジスタＴｒが配置される。
選択トランジスタＴｒは、電界効果トランジスタから構成され、そのゲートは、ワード線ＷＬ１，ＷＬ２，ＷＬ３，ＷＬ４，ＷＬ５，ＷＬ６に接続される。
ここまでは、一般的な１トラ１セル型スピンＲＡＭと全く同じである。
このようなスピンＲＡＭに本発明を適用すると、例えば、互いに隣接する９個（＝３×３）の磁気抵抗効果素子によりクラスター１０が構成される。
クラスター１０を構成する９個の磁気抵抗効果素子のうち、中央の１つは、磁性発振素子としての磁気抵抗効果素子MTJ１である。残りの８個は、メモリセルとしての磁気抵抗効果素子MTJ２−１，MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８である。
データの読み出しは、クラスター１０単位で行う。
例えば、選択されたクラスター１０(select)内の８個の磁気抵抗効果素子MTJ２−１，MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８のデータを読み出す場合を考える。
まず、ワード線ドライバ（デコーダ）２１によりロウＲＯＷ５を選択し、カラム選択スイッチ２２，２４によりカラムＣＯＬ３を選択する。
そして、読み出し回路２５を用いて、選択されたクラスター１０(select)内の磁気抵抗効果素子MTJ１に、発振閾値電流よりも大きい電流を流す。
この時、磁性発振素子としての磁気抵抗効果素子MTJ１は、磁気抵抗効果素子MTJ２−１，MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８のデータ（磁化状態：平行／反平行）に応じた周波数で磁化振動する。
従って、この周波数を読み出し回路２５で判定することにより、磁気抵抗効果素子MTJ２−１，MTJ２−１，MTJ２−２，MTJ２−３，MTJ２−４，MTJ２−５，MTJ２−６，MTJ２−７，MTJ２−８のデータをまとめて一度に読み出すことができる。
また、データの書き込みは、メモリセル単位で行う。
一般的な１トラ１セル型スピンＲＡＭの書き込みと同様に、スピン注入磁化反転を利用する。即ち、選択されたメモリセル（磁気抵抗効果素子）に書き込みデータに応じた向きのスピン注入電流を流すことによりスピントルクを発生させ、その磁化状態（平行／反平行）を制御することで書き込みを実行する。
例えば、選択されたメモリセルが、選択されたクラスター１０(select)内の磁気抵抗効果素子MTJ２−１である場合を考える。
まず、ワード線ドライバ（デコーダ）２１によりロウＲＯＷ５を選択し、カラム選択スイッチ２２，２４によりカラムＣＯＬ４を選択する。
そして、ビット線ドライバ／シンカー２３，２５を用いて、選択されたクラスター１０(select)内の磁気抵抗効果素子MTJ２−１に、書き込みデータに応じた向きのスピン注入電流を流す。
これにより、磁気抵抗効果素子MTJ２−１の磁化状態（平行／反平行）は、スピン注入電流の向きに応じた状態になり、書き込みが完了する。
ここで、スピン注入電流の大きさは、スピントルクによる磁化反転を行うために、磁化反転閾値電流よりも大きいことが必要である。
また、スピン注入電流による書き込み時に、磁性発振素子から振動磁場を発生させ、これを磁化反転のアシストとして使用する（共鳴励起スピン注入磁化反転の利用）ことも可能である。
例えば、選択されたクラスター１０(select)内の磁気抵抗効果素子MTJ２−１に対するデータの書き込み時に、選択されたクラスター１０(select)内の磁気抵抗効果素子MTJ１を磁化振動させる。
これにより、例えば、図１３に示すように、スピントルクによる書き込み時に、磁性発振素子としての磁気抵抗効果素子MTJ１の磁化振動２０Ａによる振動磁場２０Ｂが、メモリセルとしての磁気抵抗効果素子MTJ２−１に作用するため、磁化反転閾値電流が小さくなる。
即ち、スピン注入電流Ｉｓの値を小さくすることができ、スピンＲＡＭの省電力化に貢献することができる。
・ many to 1のセル構造
図１４は、many to 1のセル構造を有するスピンＲＡＭを示している。
クラスター１０は、図１１及び図１２のスピンＲＡＭのクラスターと同じである。
このスピンＲＡＭの特徴は、複数のクラスター１０内のメモリセルとしての磁気抵抗効果素子MTJ２−ｉ（ｉは、１〜８のうちの一つ）に共通に一つの選択トランジスタＳＷが接続されている点にある。
但し、同図では、図面の複雑化を回避するため、複数のクラスター１０内の磁気抵抗効果素子MTJ２−６に共通に接続される選択トランジスタＳＷのみを示す。
このようにすることで、例えば、図１２の１トラ１セル型スピンＲＡＭに比べて、選択トランジスタの数を減らすことができ、メモリ容量の大容量化に貢献できる。
このスピンＲＡＭの読み出し動作は、例えば、図１１及び図１２の場合と同様に、選択されたクラスター１０(select)内の磁気抵抗効果素子MTJ１に、発振閾値電流よりも大きい電流を流すことにより行う。
また、書き込み動作では、磁性発振素子を用いて書き込み対象となるメモリセル（磁気抵抗効果素子）を選択する。
例えば、選択されたクラスター１０(select)内の磁気抵抗効果素子MTJ２−６にデータを書き込む場合を考える。
この場合、制御信号φを“Ｈ”にし、選択トランジスタＳＷをオンにする。
この時、全てのクラスター１０内の磁気抵抗効果素子MTJ２−６にスピン注入電流Ｉｓが流れる。
また、選択されたクラスター１０(select)内の磁性発振素子としての磁気抵抗効果素子MTJ１に、発振閾値電流よりも大きい電流を流す。これにより、磁気抵抗効果素子MTJ１からは、振動磁場２０Ｂが発生する。
選択されたクラスター１０(select)内の磁気抵抗効果素子MTJ２−６には、この振動磁場２０Ｂが作用するため、磁化反転（平行→反平行、又は、反平行→平行）に必要な磁化反転閾値電流は、小さくなる。
これに対し、非選択のクラスター１０内の磁気抵抗効果素子MTJ２−６には、この振動磁場２０Ｂが作用しないため、非選択のクラスター１０内の磁気抵抗効果素子MTJ２−６の磁化反転閾値電流は、選択されたクラスター１０(select)内の磁気抵抗効果素子MTJ２−６の磁化反転閾値電流よりも大きくなる。
従って、スピン注入電流Ｉｓの大きさを、選択されたクラスター１０(select)内の磁気抵抗効果素子MTJ２−６の磁化反転閾値電流よりも大きく、非選択のクラスター１０内の磁気抵抗効果素子MTJ２−６の磁化反転閾値電流よりも小さくすれば、書き込み時において、磁性発振素子を用いて書き込み対象となるメモリセル（磁気抵抗効果素子）を選択することができる。
(2) スピントルク発振器
本発明に係わるクラスターは、磁気抵抗効果素子から構成される。このため、このクラスターを、磁気ランダムアクセスメモリの動作を制御するクロック発振器に適用することは非常に有効である。
図１５は、磁気ランダムアクセスメモリを示している。
メモリセルアレイ３１は、アレイ状に配置された複数の磁気抵抗効果素子から構成される。メモリセルアレイ構造は、クロスポイント型、１トラ１セル型などがよく知られているが、これに限定されることはない。
メモリセルアレイ３１の第一方向の一端には、ワード線ドライバ（デコーダ）３４が配置される。また、メモリセルアレイ３１の第二方向の両端には、それぞれ、ビット線ドライバ／シンカー３５が配置される。読み出し回路３６は、メモリセルアレイ３１の第二方向の一端に配置される。
制御回路３３は、ワード線ドライバ３４、ビット線ドライバ／シンカー３５及び読み出し回路３６の動作を制御する。
発振器３２は、本発明に係わるクラスターから構成される。
また、高出力化及び発振周波数の安定化を図るため、発振器３２は、複数のクラスターから構成するのが好ましい。
本発明に係わるクラスターは、磁気抵抗効果素子から構成されるため、メモリセルアレイ３１内のメモリセル（磁気抵抗効果素子）と同時に発振器３２内の磁気抵抗効果素子を形成することができる。
また、発振器３２は、発振周波数をオンデマンドにチューンできるため、磁気ランダムアクセスメモリとしての用途が広がる。
(3) その他
本発明に係わるクラスターから出力される高周波出力は、アナログ信号である。このアナログ信号をデジタル信号に変換する変換回路を設けてもよいし、このアナログ信号を用いてそのまま演算を行うロジックデバイスを構成してもよい。
４． 製造方法
磁気抵抗効果素子の製造方法と材料例について、図１６を参照しながら説明する。
まず、ＣＶＤ法により、半導体基板４１上に、例えば、ＳｉＯ２から構成される絶縁層４２を形成する。また、スパッタリング法により、絶縁層４２上に、例えば、Ｔａ／Ｃｕ／Ｔａの積層構造から構成される下部電極４３を形成する。
この後、下部電極４３上に磁気抵抗効果素子５１を形成する。
磁気抵抗効果素子５１は、下部電極４３上に、強磁性層４８、非磁性層４９及び強磁性層５０の積層構造を形成することにより形成される。
磁気抵抗効果素子５１をボトムピン型にするときは、強磁性層４８は、磁気ピンド層になり、強磁性層５０は、磁気フリー層になる。また、磁気抵抗効果素子５１をトップピン型にするときは、強磁性層４８は、磁気フリー層になり、強磁性層５０は、磁気ピンド層になる。
ここでは、磁気抵抗効果素子５１をボトムピン型にする場合について説明する。
この場合、強磁性層４８は、例えば、反強磁性層４４／強磁性層４５／非磁性層４６／強磁性層４７の積層構造から構成される。
反強磁性層４４は、例えば、ＩｒＭｎから構成される。
強磁性層４５、非磁性層４６及び強磁性層４７は、例えば、二つの強磁性層が磁気交換結合するＳＡＦ(synthetic anti-ferromagnetic)構造を有する。強磁性層４５は、例えば、ＣｏＦｅから構成され、非磁性層４６は、例えば、Ｒｕから構成され、強磁性層４７は、例えば、ＣｏＦｅＢから構成される。
非磁性層４９は、例えば、ＭｇＯから構成され、トンネルバリア層となる。
そして、強磁性層４８、非磁性層４９及び強磁性層５０の積層構造は、フォトリソグラフィーとＲＩＥにより、パターニングされる。その結果、例えば、平面形状が長方形又は楕円形の磁気抵抗効果素子５１が形成される。
また、この磁気抵抗効果素子５１の周囲を取り囲む絶縁層５２を形成する。絶縁層５２は、例えば、ＳｉＯ２から構成される。
最後に、スパッタリング法により、磁気抵抗効果素子５１上に、例えば、Ａｕ／Ｃｕの積層構造から構成される上部電極５３を形成する。
５． その他
本発明に係わるクラスターを構成する磁気抵抗効果素子に関し、磁気フリー層及び磁気ピンド層は、例えば、面内磁化を有するが、垂直磁化を有していてもよい。
磁気フリー層に関して、面内磁化とは、磁化方向が磁気フリー層とスペーサー層との接合面に対して平行であることを意味し、垂直磁化とは、磁化方向が磁気フリー層とスペーサー層との接合面に対して垂直であることを意味する。
磁気ピンド層に関して、面内磁化とは、磁化方向が磁気ピンド層とスペーサー層との接合面に対して平行であることを意味し、垂直磁化とは、磁化方向が磁気ピンド層とスペーサー層との接合面に対して垂直であることを意味する。
また、磁気フリー層及び磁気ピンド層は、例えば、一軸磁気異方性を有する。
一軸磁気異方性は、結晶磁気異方性の高い材料を一様磁場内で成膜することにより、又は、成膜後に一様磁場内でアニールすることにより発生させることができる。これを結晶磁気異方性と呼ぶ。また、一軸磁気異方性は、強磁性体の形状を長方形又は楕円形にすることにより発生させることもできる。これを形状磁気異方性と呼ぶ。
磁気フリー層の平面形状は、例えば、磁気フリー層の一軸磁気異方性の方向を長軸とする楕円形とすることができる。磁気ピンド層の平面形状は、磁気フリー層の平面形状と同じであっても、異なっていてもよい。
磁気フリー層の平面形状とは、磁気フリー層とスペーサー層との接合面に平行な平面内での磁気フリー層の形状のことを意味する。また、磁気ピンド層の平面形状とは、磁気ピンド層とスペーサー層との接合面に平行な平面内での磁気ピンド層の形状のことを意味する。
６． むすび
本発明によれば、複数の磁気抵抗効果素子から構成される新たなユニット（クラスター）により、例えば、many to 1のセル構造のスピンＲＡＭや、発振周波数をオンデマンドにチューンできる発振器などを実現できる。
本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
なお、図面、発明の詳細な説明において、便宜上、磁気抵抗効果素子に対してMTJというラベルを用いたが、本発明は、スペーサー層がトンネル型の素子に限定されるものではない。本発明の構成要素に含まれる磁気抵抗効果素子は、スペーサー層がメタル型の素子（いわゆるGMR素子）であっても良い。
本発明は、スピンRAM、スピントルク発振器、それを応用した、携帯用電子機器におけるリファレンスクロック、単一の送受信回路チップ内リファレンスクロック、単一チップRFスペクトラムアナライザ用局部発振器、無線通信用送受信器、高周波アシスト記録用素子、磁気センサーなどに対して、産業上のメリットは多大である。
１０： クラスター、 １１−１，１１−２： 磁気フリー層、 １２−１，１２−２： 磁気ピンド層、 １３−１，１３−２： スペーサー層、 １４： 読み出し回路、 １５： 書き込み回路、 １６： ロウ選択スイッチ、 １７： ワード線ドライバ／シンカー、 １８： カラム選択スイッチ、 １９，２５： ビット線ドライバ／シンカー（読み出し回路）、 ２０Ａ： 磁化振動、 ２０Ｂ： 振動磁場、 ２１，３４： ワード線ドライバ（デコーダ）、 ２２，２４： カラム選択スイッチ、 ２３，３５： ビット線ドライバ／シンカー、 ３１： メモリセルアレイ、 ３２： 発振器、 ３３： 制御回路、 ３６： 読み出し回路、 ４１： 半導体基板、 ４２, ５２： 絶縁層、 ４３： 下部電極、 ４４： 反強磁性層、 ４５, ４７, ４８, ５０： 強磁性層、 ４６, ４９： 非磁性層、 ５１： 磁気抵抗効果素子、 ５３： 上部電極。

Claims (5)

  1. 磁性発振素子としての第一磁気抵抗効果素子と、前記第一磁気抵抗効果素子に隣接して配置されるメモリセルとしての第二磁気抵抗効果素子とを具備し、
    前記第一及び第二磁気抵抗効果素子は、磁化方向が可変の磁気フリー層、磁化方向が不変の磁気ピンド層、及び、これらの間に配置されるスペーサー層を基本構造とし、
    前記第二磁気抵抗効果素子の磁気フリー層と磁気ピンド層との残留磁化の磁化方向は、平行又は反平行に設定され、
    前記第一磁気抵抗効果素子の磁気フリー層は、前記第一磁気抵抗効果素子に発振閾値電流よりも大きい電流を流したときに、前記第二磁気抵抗効果素子の磁気フリー層と磁気ピンド層との残留磁化の磁化方向に依存した周波数で磁化振動する
    ことを特徴とするクラスター。
  2. 磁性発振素子としての第一磁気抵抗効果素子と、前記第一磁気抵抗効果素子に隣接して配置されるメモリセルとしての複数の第二磁気抵抗効果素子とを具備し、
    前記第一及び第二磁気抵抗効果素子は、磁化方向が可変の磁気フリー層、磁化方向が不変の磁気ピンド層、及び、これらの間に配置されるスペーサー層を基本構造とし、
    前記複数の第二磁気抵抗効果素子は、前記第一磁気抵抗効果素子に対して静磁気的に非対称に配置され、
    前記複数の第二磁気抵抗効果素子の磁気フリー層と磁気ピンド層との残留磁化の磁化方向は、平行又は反平行に設定され、
    前記第一磁気抵抗効果素子の磁気フリー層は、前記第一磁気抵抗効果素子に発振閾値電流よりも大きい電流を流したときに、前記複数の第二磁気抵抗効果素子の磁気フリー層と磁気ピンド層との残留磁化の磁化方向に依存した周波数で磁化振動する
    ことを特徴とするクラスター。
  3. 請求項２に記載のクラスターと、前記クラスターの前記第一磁気抵抗効果素子に接続される読み出し回路とを具備し、前記読み出し回路は、前記第一磁気抵抗効果素子の磁気フリー層の磁化振動の周波数に基づいて、前記複数の第二磁気抵抗効果素子のそれぞれに記憶されたデータを判定することを特徴とするスピンＲＡＭ。
  4. 請求項２に記載のクラスターと、前記クラスターの前記複数の第二磁気抵抗効果素子のうち選択された磁気抵抗効果素子にデータを書き込む書き込み回路とを具備し、前記選択された磁気抵抗効果素子にデータを書き込んでいるときに、前記第一磁気抵抗効果素子に前記発振閾値電流よりも大きい電流を流すことを特徴とするスピンＲＡＭ。
  5. 請求項２に記載のクラスターと、前記クラスターの前記第一磁気抵抗効果素子に接続される変換回路とを具備し、前記変換回路は、前記第一磁気抵抗効果素子の磁気フリー層の磁化振動に由来する出力の高周波成分を取り出すことを特徴とするスピントルク発振器。
JP2009051209A 2009-03-04 2009-03-04 クラスター並びにこれを用いたスピンｒａｍ及びスピントルク発振器 Expired - Fee Related JP5416992B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009051209A JP5416992B2 (ja) 2009-03-04 2009-03-04 クラスター並びにこれを用いたスピンｒａｍ及びスピントルク発振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009051209A JP5416992B2 (ja) 2009-03-04 2009-03-04 クラスター並びにこれを用いたスピンｒａｍ及びスピントルク発振器

Publications (2)

Publication Number Publication Date
JP2010206023A true JP2010206023A (ja) 2010-09-16
JP5416992B2 JP5416992B2 (ja) 2014-02-12

Family

ID=42967209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009051209A Expired - Fee Related JP5416992B2 (ja) 2009-03-04 2009-03-04 クラスター並びにこれを用いたスピンｒａｍ及びスピントルク発振器

Country Status (1)

Country Link
JP (1) JP5416992B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012056087A1 (en) 2010-10-25 2012-05-03 Nokia Corporation An apparatus for spectrum sensing and associated methods
JP2012114433A (ja) * 2010-11-19 2012-06-14 Seagate Technology Llc メモリ装置およびその動作方法
US20120154063A1 (en) * 2010-12-20 2012-06-21 Nikonov Dmitri E Spin torque oscillator having multiple fixed ferromagnetic layers or multiple free ferromagnetic layers
JP2013069821A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 不揮発性記憶装置
JP2013069819A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 磁気記憶素子及び不揮発性記憶装置
US8450818B2 (en) 2009-06-18 2013-05-28 Dmitri E. Nikonov Methods of forming spin torque devices and structures formed thereby
US8796794B2 (en) 2010-12-17 2014-08-05 Intel Corporation Write current reduction in spin transfer torque memory devices
US9418720B1 (en) 2015-03-04 2016-08-16 Kabushiki Kaisha Toshiba Pattern matching device
JP2017028022A (ja) * 2015-07-17 2017-02-02 Tdk株式会社 磁気抵抗効果デバイス
JP2017028021A (ja) * 2015-07-17 2017-02-02 Tdk株式会社 磁気抵抗効果デバイス
JP2017050727A (ja) * 2015-09-02 2017-03-09 国立研究開発法人産業技術総合研究所 高周波発振器
US9704552B2 (en) 2014-12-22 2017-07-11 Kabushiki Kaisha Toshiba Multi-level magnetic recording apparatus utilizing cooperative magnetization dynamics induced by spin-torque oscillator
US10027334B2 (en) 2016-03-15 2018-07-17 Kabushiki Kaisha Toshiba Computing apparatus and computing method
WO2019030500A1 (en) * 2017-08-08 2019-02-14 Arm Ltd STACK OF 3D INTERCONNECTED CHIPS
US10230330B2 (en) 2016-05-13 2019-03-12 Kabushiki Kaisha Toshiba Oscillator and calculating device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006092626A (ja) * 2004-09-22 2006-04-06 Sony Corp メモリ及びその記録方法
JP2006295908A (ja) * 2005-03-18 2006-10-26 Japan Science & Technology Agency マイクロ波伝送回路一体型マイクロ波発生素子及びマイクロ波伝送回路一体型マイクロ波検出素子
JP2008064499A (ja) * 2006-09-05 2008-03-21 Toshiba Corp 磁気センサー
JP2010205975A (ja) * 2009-03-04 2010-09-16 Toshiba Corp 磁性膜を用いた信号処理デバイスおよび信号処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006092626A (ja) * 2004-09-22 2006-04-06 Sony Corp メモリ及びその記録方法
JP2006295908A (ja) * 2005-03-18 2006-10-26 Japan Science & Technology Agency マイクロ波伝送回路一体型マイクロ波発生素子及びマイクロ波伝送回路一体型マイクロ波検出素子
JP2008064499A (ja) * 2006-09-05 2008-03-21 Toshiba Corp 磁気センサー
JP2010205975A (ja) * 2009-03-04 2010-09-16 Toshiba Corp 磁性膜を用いた信号処理デバイスおよび信号処理方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8697454B2 (en) 2009-06-18 2014-04-15 Intel Corporation Methods of forming spin torque devices and structures formed thereby
US8450818B2 (en) 2009-06-18 2013-05-28 Dmitri E. Nikonov Methods of forming spin torque devices and structures formed thereby
WO2012056087A1 (en) 2010-10-25 2012-05-03 Nokia Corporation An apparatus for spectrum sensing and associated methods
EP2633565A4 (en) * 2010-10-25 2017-06-14 Nokia Technologies Oy An apparatus for spectrum sensing and associated methods
JP2012114433A (ja) * 2010-11-19 2012-06-14 Seagate Technology Llc メモリ装置およびその動作方法
US9754996B2 (en) 2010-12-17 2017-09-05 Intel Corporation Write current reduction in spin transfer torque memory devices
US8796794B2 (en) 2010-12-17 2014-08-05 Intel Corporation Write current reduction in spin transfer torque memory devices
US9729106B2 (en) 2010-12-20 2017-08-08 Intel Corporation Spin torque oscillator having multiple fixed ferromagnetic layers or multiple free ferromagnetic layers
US8604886B2 (en) * 2010-12-20 2013-12-10 Intel Corporation Spin torque oscillator having multiple fixed ferromagnetic layers or multiple free ferromagnetic layers
US9252796B2 (en) 2010-12-20 2016-02-02 Intel Corporation Spin torque oscillator having multiple fixed ferromagnetic layers or multiple free ferromagnetic layers
US20120154063A1 (en) * 2010-12-20 2012-06-21 Nikonov Dmitri E Spin torque oscillator having multiple fixed ferromagnetic layers or multiple free ferromagnetic layers
JP2013069819A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 磁気記憶素子及び不揮発性記憶装置
US8737122B2 (en) 2011-09-21 2014-05-27 Kabushiki Kaisha Toshiba Nonvolatile memory device
JP2013069821A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 不揮発性記憶装置
US9704552B2 (en) 2014-12-22 2017-07-11 Kabushiki Kaisha Toshiba Multi-level magnetic recording apparatus utilizing cooperative magnetization dynamics induced by spin-torque oscillator
JP2016162978A (ja) * 2015-03-04 2016-09-05 株式会社東芝 パターン照合器
US9418720B1 (en) 2015-03-04 2016-08-16 Kabushiki Kaisha Toshiba Pattern matching device
JP2017028021A (ja) * 2015-07-17 2017-02-02 Tdk株式会社 磁気抵抗効果デバイス
JP2017028022A (ja) * 2015-07-17 2017-02-02 Tdk株式会社 磁気抵抗効果デバイス
JP2017050727A (ja) * 2015-09-02 2017-03-09 国立研究開発法人産業技術総合研究所 高周波発振器
US10027334B2 (en) 2016-03-15 2018-07-17 Kabushiki Kaisha Toshiba Computing apparatus and computing method
US10230330B2 (en) 2016-05-13 2019-03-12 Kabushiki Kaisha Toshiba Oscillator and calculating device
WO2019030500A1 (en) * 2017-08-08 2019-02-14 Arm Ltd STACK OF 3D INTERCONNECTED CHIPS
GB2565310B (en) * 2017-08-08 2020-05-13 Advanced Risc Mach Ltd 3D interconnected die stack

Also Published As

Publication number Publication date
JP5416992B2 (ja) 2014-02-12

Similar Documents

Publication Publication Date Title
JP5416992B2 (ja) クラスター並びにこれを用いたスピンｒａｍ及びスピントルク発振器
US7486551B1 (en) Method and system for providing domain wall assisted switching of magnetic elements and magnetic memories using such magnetic elements
CN101546808B (zh) 磁阻效应元件和磁性随机存取存储器
Zhu Magnetoresistive random access memory: The path to competitiveness and scalability
JP6290487B1 (ja) 磁気メモリ
WO2016159017A1 (ja) 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
US7502248B2 (en) Multi-bit magnetic random access memory device
US7443718B2 (en) Magnetic memory device
US8102703B2 (en) Magnetic element with a fast spin transfer torque writing procedure
US6791868B2 (en) Ferromagnetic resonance switching for magnetic random access memory
US7652915B2 (en) High density spin torque three dimensional (3D) memory arrays addressed with microwave current
KR101468745B1 (ko) 자기 메모리 셀 및 랜덤 액세스 메모리
US7336528B2 (en) Advanced multi-bit magnetic random access memory device
US20080106933A1 (en) Advanced multi-bit magnetic random access memory device
JP2008546129A (ja) スピン転移を利用する高速磁気メモリ装置及びそれに用いられる磁気素子
JP2004296869A (ja) 磁気ランダムアクセスメモリ
KR101397654B1 (ko) 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억장치
CN103180960A (zh) 用于场复位自旋矩mram的结构和操作方法
WO2007119446A1 (ja) Ｍｒａｍ、及びｍｒａｍのデータ読み書き方法
JP2011003617A (ja) 記憶素子及びメモリ
CN103946974A (zh) 存储元件、存储装置
KR101607357B1 (ko) 자기 메모리 소자 및 불휘발성 기억장치
JP6237162B2 (ja) 磁気抵抗メモリ素子および磁気抵抗メモリ
TWI422083B (zh) Magnetic memory lattice and magnetic random access memory
CN102385923A (zh) 存储元件和存储设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

R151 Written notification of patent or utility model registration

Ref document number: 5416992

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees