JP2013069821A - 不揮発性記憶装置 - Google Patents
不揮発性記憶装置 Download PDFInfo
- Publication number
- JP2013069821A JP2013069821A JP2011206667A JP2011206667A JP2013069821A JP 2013069821 A JP2013069821 A JP 2013069821A JP 2011206667 A JP2011206667 A JP 2011206667A JP 2011206667 A JP2011206667 A JP 2011206667A JP 2013069821 A JP2013069821 A JP 2013069821A
- Authority
- JP
- Japan
- Prior art keywords
- ferromagnetic layer
- layer
- magnetization
- stacked
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Abstract
【解決手段】実施形態によれば、磁気記憶素子と制御部とを備えた不揮発性記憶装置が提供される。磁気記憶素子は積層体を含む。積層体は第1積層部と第2積層部とを含む。第1積層部は、磁化が固定された第1強磁性層と、磁化の方向が可変の第2強磁性層と、第1強磁性層と第2強磁性層との間に設けられた第1非磁性層と、を含む。第2積層部は、積層方向に沿って第1積層部と積層される。第2積層部は、通電される電流によって磁化が回転して発振が生じる第3強磁性層と、磁化が固定された第4強磁性層と、第3強磁性層と第4強磁性層との間に設けられた第2非磁性層と、を含む。制御部は、第2強磁性層の磁化の向きに応じた第3強磁性層の発振の周波数の変化を検出することで、第2強磁性層の磁化の向きを読み出す読み出し部を含む。
【選択図】図1
Description
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、第1の実施形態に係る不揮発性記憶装置の構成を示す模式図である。
図1に表したように、実施形態に係る不揮発性記憶装置610は、磁気記憶素子110と、制御部550と、を備える。制御部550は、読み出し部510を含む。磁気記憶素子110は、積層体SB0を含む。積層体SB0は、第1積層部SB1と、第2積層部SB2と、を含む。
図2(a)及び図2(b)に表したように、実施形態に係る別の不揮発性記憶装置610a及び610bは、スイッチSWをさらに含む。スイッチSWは、積層体SB0の上記の一端と、第1配線81と、の間(第1位置)、及び、積層体SB0の上記の他端と、第2配線82と、の間(第2位置)の少なくともいずれかに設けられる。スイッチSWとして、例えば選択トランジスタTRが用いられる。
磁気記憶素子110においては、例えば、積層方向SD1に沿って積層体SB0に電流を流すことによりスピン偏極した電子を第2強磁性層20に作用させ、且つ、第3強磁性層30の磁化が電子のスピン偏極方向へそろうことにより発生する磁界を第2強磁性層20に作用させる。これにより、第2強磁性層20の磁化の方向を電流の向きに応じた方向に決定可能とする。上記の電流は、積層体SB0の各層の膜面に対して略垂直な方向に流れる。
図3(a)は、垂直磁化膜における磁化を例示している。図3(b)は、面内磁化膜における磁化を例示している。
図4(a)〜図4(d)は、実施形態に係る磁気記憶素子の動作を示す模式図である。 これらの図は、磁気記憶素子110における「書き込み」動作の際の第1積層部SB1の状態を例示している。これらの図では、第2積層部SB2及び第3非磁性層30nは省略されている。
すなわち、これらの図は、反転磁化のアシストを例示している。
図5(a)において、センサ部から磁気記憶部に向かう方向(下向き)に電流(書き込み電流IW)を流すと、センサ部の第3強磁性層30の磁化の方向は、スピン偏極電子から受けるトルクによって下向きに傾く。その結果、第3強磁性層30から発生する漏れ磁界H1dは、下向きの磁界となる。下向きの漏れ磁界H1dが磁気記憶部の第2強磁性層20に印加され、第2強磁性層20の磁化の反転がアシストされ、効率的に磁化が反転する。
以上のような書き込み動作は、例えば、制御部550により行われる。
本実施形態においては、第2強磁性層20の磁化の方向の検出は、センサ部の第3強磁性層30の発振周波数を利用して行われる。
これらの図は、磁気記憶素子110の読み出し動作を例示している。これらの図は、第2強磁性層20の磁化の方向に応じて、第3強磁性層30に印加される漏洩磁界の大きさが変化する状態を例示している。
同図は、第2強磁性層20の磁化の方向と、第3強磁性層30における発振の周波数fと、の関係を模式的に示している。
これらの周波数が互いに異なる状態に、それぞれ「0」と「1」とを対応づけることにより、2値データの記憶の読み出しが可能となる。なお、読み出し電流IRの向きは、センサ部から磁気記憶部へ向かう方向(下向き)に限らず、逆向き(上向き)でも良い。
同図は、本実施形態の動作において用いられる電流Ic(書き込み電流IW及び読み出し電流IR)を例示している。
ここで、eは、電荷素量であり、約1.60218×10−19(A・s:アンペア・秒)である。hは、プランク定数であり、約6.626×10−27erg・s:エルグ・秒)である。なお、6.626×10−27erg・s(エルグ・秒)は、6.626×10−34J・s(ジュール・秒)に相当する。θ(rad:ラジアン)は、第3強磁性層30の磁化の方向と、積層方向SD1(Z軸)と、の間の角度である。なお、単位系として、「°:度」から「rad:ラジアン」への変換は「rad=(2π/360)×度」である。g(θ)は、第3強磁性層30のスピン偏極効率である。
図9は、第1の実施形態に係る不揮発性記憶装置の特性を示すグラフ図である。
同図は、第3強磁性層30が発振している状態における第3強磁性層30の磁化の角度θをマイクロマグネティクスで計算した結果の一例を示している。この計算では、第2積層部SB2をX−Y平面に射影したときの形状が円であり、その直径φが20nm(ナノメートル)と50nmとの2つのモデルを採用した。そして、第3強磁性層30の磁化ベクトルのZ軸に対して平行な成分の、磁化ベクトルに対する比率(膜面直方向割合)を求めた。横軸は、第3強磁性層30に流れる電流Ic(μA:マイクロアンペア)である。縦軸は、磁化の膜面直方向割合Anr(第3強磁性層30が発振状態を維持しているときにおける、第3強磁性層30の磁化ベクトルのZ軸に対して平行な成分の、磁化ベクトルに対する比率)である。
第2強磁性層20の共鳴周波数近傍の磁界が第2強磁性層20に印加されると、共鳴効果によって、第2強磁性層20の磁化の反転は、アシストされる。本願発明者が見出した知見によれば、第2強磁性層20の共鳴周波数に対して、±1GHz以内の帯域の外部磁界が第2強磁性層20に印加されると、第2強磁性層20において共鳴効果が生じる。
ここでは、Msは第3強磁性層30の磁化であり、Nzは第3強磁性層30の反磁界係数であり、γは第3強磁性層30のジャイロ定数(約17.6×106Hz/Oe:ヘルツ/エルステッド)であり、Hsは、第3強磁性層30の位置における、第1強磁性層10、第2強磁性層20及び第4強磁性層40からの漏れ磁界(Oe:エルステッド)である。
ここで、Ms’(emu/cc)は、第2強磁性層20の磁化である。Nz’は、第2強磁性層20の反磁界係数である。γ’は、第2強磁性層20のジャイロ定数(約17.6×106Hz/Oe:ヘルツ/エルステッド)である。Hs’(Oe)は、第2強磁性層20の位置における、第1強磁性層10、第3強磁性層30及び第4強磁性層40からの漏れ磁界である。反磁界係数Nz’は、無次元の定数である。HkOe:エルステッド)は、第2強磁性層20の異方性磁界である。
図10(a)及び図10(b)は、第1の実施形態に係る不揮発性記憶装置の一部の構成を示す模式的断面図である。
図10(a)及び図10(b)に表したように、磁気記憶素子111a及び111bにおいては、第1強磁性層10は、第2強磁性層20と第4強磁性層40との間に配置され、第4強磁性層40は、第1強磁性層10と第3強磁性層30との間に配置されている。第3非磁性層30nは、第1強磁性層10と第4強磁性層40との間に配置されている。第1〜第4強磁性層10〜40がこのような順番で配列する構成を便宜的に第1積層構成ということにする。
図11(a)及び図11(b)に表したように、磁気記憶素子112a及び112bにおいても、積層体SB0は、第1積層構成を有する。なお、磁気記憶素子112bは、図1に例示した磁気記憶素子110と同じ構成を有している。
図12(a)及び図12(b)に表したように、磁気記憶素子112c及び112dにおいては、積層体SB0は、第1積層構成を有している。そして、これらにおいては、第1強磁性層10の磁化の向き及び第4強磁性層40の磁化の向きが膜面に対して斜めである。この場合も、第1方向に固定された磁化(第1強磁性層10の磁化)の垂直斜影成分の向きは、第2方向に固定された磁化(第4強磁性層40の磁化)の垂直斜影成分の向きに対して逆向きである。
図13(a)及び図13(b)に表したように、磁気記憶素子121a及び121bにおいては、第2強磁性層20は、第1強磁性層10と第3強磁性層30との間に配置され、第3強磁性層30は、第2強磁性層20と第4強磁性層40との間に配置されている。第3非磁性層30nは、第2強磁性層20と第3強磁性層30との間に配置されている。第1〜第4強磁性層10〜40がこのような順番で配列する構成を便宜的に第2積層構成ということにする。
図14(a)及び図14(b)に表したように、磁気記憶素子131a及び131bにおいては、第2強磁性層20は、第1強磁性層10と第4強磁性層40との間に配置され、第4強磁性層40は、第2強磁性層20と第3強磁性層30との間に配置されている。第3非磁性層30nは、第2強磁性層20と第4強磁性層40との間に配置されている。第1〜第4強磁性層10〜40がこのような順番で配列する構成を便宜的に第3積層構成ということにする。
図15(a)及び図15(b)に表したように、磁気記憶素子141a及び141bにおいては、第1強磁性層10は、第2強磁性層20と第3強磁性層30との間に配置され、第3強磁性層30は、第1強磁性層10と第4強磁性層40との間に配置されている。第3非磁性層30nは、第1強磁性層10と第3強磁性層30との間に配置されている。第1〜第4強磁性層10〜40がこのような順番で配列する構成を便宜的に第4積層構成ということにする。
これらの図は、第2積層部SB2における磁化の向きの例を示している。これらの図においては、磁気記憶素子における第1積層部SB1(及び第3非磁性層30n)が省略されている。
磁気記憶素子151〜154において、各層の磁化の向きは、積層方向SD1に対して傾斜していても良い。
これらの図は、第1積層部SB1における磁化の向きの例を示している。これらの図においては、磁気記憶素子における第2積層部SB2(及び第3非磁性層30n)が省略されている。
第3非磁性層30nに用いられる非磁性金属層には、銅(Cu)、銀(Ag)、金(Au)、クロム(Cr)、亜鉛(Zn)、ガリウム(Ga)、ニオブ(Nb)、モリブデン(Mo)、ルテニウム(Ru)、パラジウム(Pd)、ハフニウム(Hf)、タンタル(Ta)、タングステン(W)、白金(Pt)、ビスマス(Bi)、イリジウム(Ir)及びオスミウム(Os)よりなる群から選択された少なくともいずれかの非磁性金属、または、上記の群から選択された2つ以上の元素を含む合金を用いることができる。
電極には、導電性の磁性材料または導電性の非磁性材料が用いられる。導電性の磁性材料の例としては、第3強磁性層30及び第4強磁性層40に用いられる材料と同様の材料を挙げることができる。
図18に表したように、磁気記憶素子112bsは、積層体SB0の側面の少なくとも一部に対向する磁気シールド51をさらに含む。この例でおいては、磁気シールド51は、さらに、第2積層部SB2の側面、及び、第3非磁性層30nの側面に対向している。磁気シールド51は、積層体SB0の側面の上記の少なくとも一部を覆う。
図19は、第2の実施形態に係る不揮発性記憶装置の構成を示す模式図である。
図19に表したように、本実施形態に係る不揮発性記憶装置620においては、磁気記憶素子210の積層体SB0は、第1積層部SB1、第2積層部SB2及び第3非磁性層30nを含む。そして、不揮発性記憶装置620は、磁気記憶素子210、制御部550に加え、第3非磁性層30nに直接または間接に接続された配線(中間配線83)を備える。なお、不揮発性記憶装置620は、第1配線81及び第2配線82をさらに備えている。
図20(a)は書き込み動作WOを例示しており、図20(b)は、読み出し動作ROを例示している。
図21(a)は書き込み動作WOを例示しており、図21(b)は、読み出し動作ROを例示している。
図22(a)及び図22(b)に表したように、本実施形態に係る不揮発性記憶装置620に用いられる磁気記憶素子211及び212は、第1積層構成を有することができる。
図23は、第3の実施形態に係る不揮発性記憶装置の構成を示す模式図である。
図23に表したように、本実施形態に係る不揮発性記憶装置630は、磁気記憶素子250と、制御部550と、中間配線83と、を備える。磁気記憶素子250は、第1積層部SB1、第2積層部SB2及び第3非磁性層30nを含む。第1積層部SB1、第2積層部SB2及び第3非磁性層30nを、便宜的に積層体SB0と呼ぶ。中間配線83は、第3非磁性層30nに直接または間接に接続されている。なお、不揮発性記憶装置630は、第1配線81及び第2配線82をさらに備えている。制御部550は、読み出し部510を含む。
本実施形態においても、磁気記憶素子における積層構成(第1〜第4強磁性層10〜40の順番)は任意である。また、各層の磁化の向きは、第1実施形態に関して説明したのと同様に種々の変形が可能である。
図24は、第4の実施形態に係る不揮発性記憶装置の構成を示す模式図である。
図24に表したように、本実施形態に係る不揮発性記憶装置640は、磁気記憶素子260と、制御部550と、中間配線83と、を備える。
図25(a)に表したように、書き込み動作WOでは、書き込み電流IWは、2つのMTJ(第1積層部SB1及び並置積層部SBt)と、第3非磁性層30n(中間配線83)と、を通る経路で供給される。2つの磁気記憶層の一方(例えば第2強磁性層20)の磁化の向きは、2つの磁気記憶層の他方(例えば並置第2強磁性層20t)の磁化の向きと、逆である。
図27(a)〜図27(c)は、第5の実施形態に係る不揮発性記憶装置の構成を示す模式的斜視図である。
図27(a)に表したように、本実施形態に係る不揮発性記憶装置651は、磁気記憶素子(例えば磁気記憶素子110)及び制御部550に加え、読み出し用配線(読み出しビット配線であり、この例では第2配線82)と、導電層85と、をさらに備える。読み出し用配線(第2配線82)は、第1〜第4の実施形態に係る任意の磁気記憶素子(例えば磁気記憶素子110など)と、読み出し部510と、を接続する。導電層85は、読み出し用配線(第2配線82)に沿って設けられる。
図28(a)〜図28(c)は、第6の実施形態に係る不揮発性記憶装置の一部の構成を示す模式図である。
図28(a)に表したように、本実施形態に係る不揮発性記憶装置661の読み出し部510においては、高周波フィルタ511と、積分回路512と、が設けられる。高周波フィルタ511は、第2配線82に接続される。高周波フィルタ511の出力が積分回路512に入力される。例えば、高周波フィルタ511として、ローパスフィルタが用いられる。この場合、図7に関して説明したように、平行状態(Spp)の発振周波数が選択的に通過して検波される。なお、この例では、磁気記憶素子110が用いられているが、実施形態に係る任意の磁気記憶素子を用いることができる。
図29(a)に表したように、本実施形態に係る不揮発性記憶装置664の読み出し部510においては、ミクサ方式で周波数fが検出される。
同図の横軸は、外部磁界Hext(Oe)であり、縦軸は、第3強磁性層30における発振の周波数fである。この例では、第3強磁性層30に供給される電流Icは、−50μAである。なお、電流Icが正のとき、電流Icは、第3強磁性層30から第4強磁性層40に向かう。図30から分かるように、外部磁界Hextが大きいと、発振の周波数fが大きくなる。
同図の横軸は、外部磁界Hextを印加してからの時間t(ps:ピコ秒)であり、縦軸は、第3強磁性層30における規格化磁化Mx(単位は無次元)である。図31から分かるように、外部磁界Hextを印加し、外部磁界Hextの絶対値を大きくすることで、第3強磁性層30における初期応答が早まる。
同図は、外部磁界Hextが−210Oe〜−300Oeのときの特性を詳しく例示している。横軸は、外部磁界Hextを印加してからの時間t(ps:ピコ秒)であり、縦軸は、第3強磁性層30における規格化磁化Mxである。図32から分かるように、外部磁界Hextにより、第3強磁性層30における立ち上がり時間が短縮される。
同図は、図30と同じであり、横軸は、外部磁界Hextであり、縦軸は、第3強磁性層30における発振の周波数fである。図33に示したように、特定の大きさの外部磁界Hextの領域Hextv(この例では、外部磁界Hextが−210Oe〜−300Oeの領域)において、一定の周波数fが得られる。この領域Hextvにおいては、周波数fを変えずに、位相を変化させることができる。すなわち、印加する外部磁界Hextの大きさを適切な値に設定することで、第3強磁性層30における発振の周波数fを一定に保ったまま、第3強磁性層30における発振の初期応答が早まる。すなわち、発振が安定するまでの時間を短縮できる。この方法により、発振が安定するまでの時間は、0.6ns程度にできる。この場合には、読み出し動作ROの時間は、1ns未満となる。
以下説明する磁気記憶素子においては、積層体SB0は、図1に例示した第1積層構成を有する。第3強磁性層30は、厚さが2nmのFeCoB層であり、第2非磁性層20nは、厚さが2nmのCu層であり、第4強磁性層40は、厚さが6nmのFeCoB層である。積層体SB0の形状は円筒形であり、X−Y平面に射影したときの直径φが30nmである。このようなセンサ部に外部から磁界を印加しない状態で電流Icを通電した時の発振周波数は、5.4GHzである。
同図は、上記のセンサ部に外部磁界Hextを印加したときの、センサ部における発振状態を例示している。
図34の横軸は、センサ部における発振の周波数fである。縦軸は、発振の強度Intである。図34に表したように、センサ部に、0.5kOe、0Oe、−0.5kOe及び−1.0kOeの異なる外部磁界Hextを印加することで、発振の周波数fは変化する。この外部磁界Hextは、第3強磁性層30の位置に印加される第2強磁性層20から漏洩磁界を含む。すなわち、第2強磁性層20の磁化の向きにより、第3強磁性層30における発振の周波数fが変化する。
同図は、センサ部に外部磁界Hextを印加したときの、センサ部における発振状態を例示している。
図35の横軸は、センサ部に供給される電流Isto(規格化された値)であり、縦軸はセンサ部における発振の周波数fである。図31に表したように、センサ部に、0.5kOe、0Oe及び−0.5kOeの異なる外部磁界Hext(第2強磁性層20の磁化の状態に相当する)を印加することで、発振の周波数fは変化する。例えば、外部磁界Hextが+500Oeのときと、−500Oeのときと、において、それぞれ数100MHzの周波数シフトが得られている。この特性に基づいて、第3強磁性層30における発振の周波数fを検出することで、第2強磁性層20における磁化の状態を把握することができる。
同図の横軸は、電流Icであり、縦軸は、第3強磁性層30における発振の周波数fである。図36に表したように、電流Icの絶対値が4μA以上の領域において、発振が生じる。そして、電流Icが−11μAのときに、非発振である(図36においてプロットが表示されていない)。第7式を基に、このようなセンサ部の発振周波数の上限を求めると、5GHzである。
同図は、上記の磁気記憶部に−30μAの電流を供給しつつ、外部からの磁界を印加したときの、第2強磁性層20における時間反転速度を解析した結果を示している。ここでは、外部からの磁界の強度は133Oeとし、外部からの磁界の周波数を変化させた。同図の横軸は、第2強磁性層20に外部から印加した磁化の周波数fext(GHz)である。縦軸は、第2強磁性層20における磁化反転時間tr(ns)である。
上記で説明した製造方法と同様に、下部電極上に、Ta\Ru層(電極とのコンタクト層、兼下地層)、磁気記憶部、及び、第3非磁性層30n、第1強磁性層10、第1非磁性層10n、第2強磁性層20、及び、電極とのコンタクト層をこの順に積層し、直径20nmのサイズに加工する。そして、保護層52となるSiN層を形成した後、磁気シールド51となるPy層を形成する。エッチバックにより、Py層を積層体SB0の側壁に残す。さらに、埋め込み絶縁層となるSiO2膜を形成し、加工し、上部電極を形成する。これにより、磁気記憶素子112bsが作製される。
本実施形態においては、複数の磁気記憶素子がマトリクス状に配置される。
図38は、第7の実施形態に係る不揮発性記憶装置の構成を示す模式図である。
図38に表したように、本実施形態に係る不揮発性記憶装置671は、記憶セルアレイ部MCAを備える。記憶セルアレイ部MCAは、マトリクス状に配列された複数の記憶セルMCを有する。
本実施形態に係る不揮発性記憶装置における制御部550は、上記で説明した構成を有することができるので説明を省略する。以下では、記憶セルアレイ部MCAに関して説明する。以下では、磁気記憶素子を「積層構造体M−S」と表記する。積層構造体M−Sは、磁気記憶部(MTJ)と、センス部(STO)と、これらの間に設けられた中間配線83(3rd−Wire:第3非磁性層30n)と、の積層構造を含む。
図40(a)〜図40(e)は、第8の実施形態に係る不揮発性記憶装置の構成を示す模式的断面図である。
図40(a)〜図40(e)は、それぞれ、図39(a)のA1−A2線、B1−B2線、C1−C2線、D1−D2線及びE1−E2線断面図である。
図41(b)は、図41(a)に例示した構成のうちで、中間配線83を抜き出して描いたものである。なお、これらの図では、制御部550は省略されている。
図41(a)及び図41(b)に表したように、本実施形態に係る別の不揮発性記憶装置681aにおいては、読み出し用ビット配線BL(Read)の延在方向(X軸方向)において、隣り合う磁気記憶素子に含まれる中間配線83(3rd−Wire)どうしが接続される。
図43に表したように、データを書き込む記憶セルMC(ここでは選択ビットSBと呼ぶ)のゲートをオンするために、選択ビットSBに接続するワード配線WLをオンにする。さらに、選択ビットSBに接続する書き込み用ビット配線BL(Write)をHigh状態にし、選択ビットSBに接続するビット配線バー\BLをLow状態にする。これにより、選択ビットSBでは、STO及びMTJに書き込み電流Iwが流れ、データの書き込みが行われる。
図44に表したように、選択ビットSBのゲートをオンするために、選択ビットSBに接続するワード配線WLをオンにする。さらに、選択ビットSBに接続する読み出し用ビット配線BL(Read)をHigh状態にし、選択ビットSBに接続するビット配線バー\BLをLow状態にする。これにより、選択ビットSBでは、読み出し電流IrはSTOに流れ、データの読み出しが行われる。
図45に表したように、実施形態に係る不揮発性記憶装置681cにおいては、中間配線83の一端が、MTJの一端とSTOの一端とに接続されている。MTJの他端は、第1トランジスタTRa1のソース及びドレインの一方に接続されている。第1選択トランジスタTRa1のソース及びドレインの他方は、ビット配線バー\BLに接続されている。第1選択トランジスタTRa1のゲートはワード配線WLに接続されている。STOの他端は、BL(Write)に接続されている。中間配線83の他端は、第2選択トランジスタTRa2のソース及びドレインの一方に接続されている。第2選択トランジスタTRa2のソース及びドレインの他方に接続されている。第2選択トランジスタTRa2のゲートは、ワード配線バー\WLに接続されている。ワード配線バー\WLは、例えばワード配線WLの延在方向に沿って延在する。
本実施形態においても、第1〜第4の実施形態に係る磁気記憶素子のいずれかが用いられる。
図46(a)及び図46(b)は、第9の実施形態に係る不揮発性記憶装置の構成を示す模式的平面図である。
図47(a)〜図47(e)は、第9の実施形態に係る不揮発性記憶装置の構成を示す模式的断面図である。
図47(a)〜図47(e)は、それぞれ、図46(a)のA1−A2線、B1−B2線、C1−C2線、D1−D2線及びE1−E2線断面図である。図46(b)は、図46(a)に例示した構成のうちで、中間配線83を抜き出して描いた模式的平面図である。これらの図においては、制御部550は省略されている。
図48(b)は、図48(a)に例示した構成のうちで、中間配線83を抜き出して描いたものである。
図48(a)及び図48(b)に表したように、本実施形態に係る別の不揮発性記憶装置682aにおいては、読み出し用ビット配線BL(Read)の延在方向(X軸方向)において、隣り合う磁気記憶素子に含まれる中間配線83(3rd−Wire)どうしが接続される。
図49(b)は、上記の不揮発性記憶装置682の模式的回路図である。この構成においては、2種類の兼用ビット配線BL(兼用ビット配線BL−A及び兼用ビット配線BL−B)が、接続される記憶セルMCごとに、書き込み用ビット配線BL(Write)及びビット配線バー\BLの役目を担う。
図50(a)に表したように、実施形態に係る不揮発性記憶装置682cにおいては、不揮発性記憶装置682bの構成において、MTJ(第1積層部SB1)とSTO(第2積層部SB2)との配置が互いに入れ替えられ、さらにスイッチTRAが設けられている。スイッチTRAに含まれる第2トランジスタTRa2のゲートが、ワード配線バー\WLに接続される。不揮発性記憶装置682cにおいては、一部のビット配線が兼用される。
第1中間配線83aは、第1積層部SB1と第2積層部SB2との間に設けられる。
第2中間配線83bは、第3積層部SB3と第4積層部SB4との間に設けられる。
第2ビット配線BLa2は、第2積層部SB2の第1中間配線83aとは反対側の第2端部に直接または間接に接続される。
第3ビット配線BLa3は、第1中間配線83a及び第2中間配線83bに(直接または)間接に接続される。
第4ビット配線BLa4は、第3積層部SB3の第2中間配線83bとは反対側の第3端部に(直接または)間接に接続される。
第5ビット配線BLa5は、第4積層部SB4の第2中間配線83bとは反対側の第4端部に直接または間接に接続される。
第2選択トランジスタTRa2は、第1中間配線83aと第3ビット配線BLa3との間に接続される。
第3選択トランジスタTRa3は、第4ビット配線BLa4と第3端部との間に配置される。
第4選択トランジスタTRa4は、第2中間配線83bと第3ビット配線BLa3との間に接続される。
第2ワード配線WLa2は、第2選択トランジスタTRa2のゲートと、第4選択トランジスタTRa4のゲートと、に直接または間接に接続される。
本実施形態においても、第1〜第4の実施形態に係る磁気記憶素子のいずれかが用いられる。
図51は、第10の実施形態に係る不揮発性記憶装置の構成を示す模式的回路図である。
図51は、本実施形態に係る不揮発性記憶装置683の記憶セルアレイ部MCAの構成を例示している。同図においては、制御部550は省略されている。
図51に表したように、不揮発性記憶装置683においては、書き込み用ビット配線(Write)の延在方向は、読み出し用ビット配線BL(Read)の延在方向に対して平行ではない。すなわち、縦横に配列された記憶セルMCにおいて、1本の書き込み用ビット配線BL(Write)は、横方向(例えばX軸方向)に沿って配列した記憶セルMCと接続される。1本の読み出し用ビット配線BL(Read)は、斜め方向に配列した記憶セルMCと接続される。
第1ビット配線BLa1(例えばビット配線バーBL)は、第1積層部SB1(MTJ)の第1中間配線83aとは反対側の第1端部に(直接または)間接に接続される。
第2ビット配線BLa2(例えば書き込み用ビット配線BL(Write))は、第2積層部SB2(STO)の第1中間配線83aとは反対側の第2端部に(直接または)間接に接続される。
第3ビット配線BLa3(例えば読み出し用ビット配線BL(Read))は、第1中間配線83aと直接または間接に接続される。
第1選択トランジスタTRa1は、第1ビット配線BLa1と第1端部との間に配置される。
第2選択トランジスタTRa2は、第1中間配線83aと第3ビット配線BLa3との間に接続される。
第1ワード配線WLa1は、第1選択トランジスタTRa1のゲートと直接または間接に接続される。
第2ワード配線WLa2は、第2選択トランジスタTRa2のゲートと直接または間接に接続される。
図52に表したように、実施形態に係る不揮発性記憶装置683bにおいても、書き込み用ビット配線BL(Write)の延在方向は、読み出し用ビット配線BL(Read)の延在方向に対して平行ではない。
第1ビット配線BLa1は、第2積層部SB2の第1中間配線83aとは反対側の第1端部に(直接または)間接に接続される。
第2ビット配線BLa2は、第1積層部SB1の第1中間配線83aとは反対側の第2端部に(直接または)間接に接続される。
第3ビット配線BLa3は、第1中間配線83aと直接または間接に接続される。
第1選択トランジスタTRa1は、第1ビット配線BLa1と第1端部との間に配置される。
第1ワード配線WLa1(ワード配線WL)は、第1選択トランジスタTRa1のゲートと直接または間接に接続される。
この場合も、制御部550の読み出し部510は、第1〜第3ビット配線BLa1〜BLa3に接続される。読み出し部510は、第2強磁性層20の磁化の向きに応じた第3強磁性層30の発振の周波数fの変化を検出することで、第2強磁性層20の磁化の向きを読み出す。
Claims (19)
- 第1方向に磁化が固定された第1強磁性層と、
磁化の方向が可変である第2強磁性層と、
前記第1強磁性層と前記第2強磁性層との間に設けられた第1非磁性層と、
を含む第1積層部と、
前記第1強磁性層、前記第2強磁性層及び前記第1非磁性層が積層される積層方向に沿って前記第1積層部と積層される第2積層部であって、
通電される電流によって磁化が回転して発振が生じる第3強磁性層と、
前記第3強磁性層と前記積層方向に沿って積層され第2方向に磁化が固定された第4強磁性層と、
前記第3強磁性層と前記第4強磁性層との間に設けられた第2非磁性層と、
を含む第2積層部と、
を含む積層体を含む磁気記憶素子と、
前記第2強磁性層の磁化の向きに応じた前記第3強磁性層の前記発振の周波数の変化を検出することで、前記第2強磁性層の前記磁化の向きを読み出す読み出し部を含む制御部と、
を備えたことを特徴とする不揮発性記憶装置。 - 前記積層体は、前記第1積層部と前記第2積層部との間に設けられた第3非磁性層をさらに含み、
前記第3非磁性層は、ルテニウム(Ru)、タンタル(Ta)、タングステン(W)、白金(Pt)、パラジウム(Pd)、モリブデン(Mo)、ニオブ(Nb)、ジルコニウム(Zr)、チタン(Ti)、及び、バナジウム(V)よりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも2つ以上を含む合金を含むことを特徴とする請求項1記載の不揮発性記憶装置。 - 前記積層体は、前記第1積層部と前記第2積層部との間に設けられた第3非磁性層をさらに含み、
前記第3非磁性層は、ルテニウム(Ru)、オスミウム(Os)、及び、イリジウム(Ir)よりなる群から選択されたいずれかの金属、または、前記群から選択された少なくとも2つ以上を含む合金を含み、
前記第3非磁性層の厚さは、3ナノメートル以下であることを特徴とする請求項1記載の不揮発性記憶装置。 - 第1方向に磁化が固定された第1強磁性層と、
磁化の方向が可変である第2強磁性層と、
前記第1強磁性層と前記第2強磁性層との間に設けられた第1非磁性層と、
を含む第1積層部と、
通電される電流によって磁化が回転して発振が生じる第3強磁性層と、
前記第1強磁性層、前記第2強磁性層及び前記第1非磁性層が積層される積層方向に沿って前記第3強磁性層と積層され第2方向に磁化が固定された第4強磁性層と、
前記第3強磁性層と前記第4強磁性層との間に設けられた第2非磁性層と、
を含む第2積層部と、
前記積層方向に対して垂直な第1面と前記第1面とは反対側の第2面とを有し、前記第1面の少なくとも一部は前記第1積層部に面し、前記第2面の少なくとも一部は前記第2積層部に面する第3非磁性層と、
を含む磁気記憶素子と、
前記第2強磁性層の磁化の向きに応じた前記第3強磁性層の前記発振の周波数の変化を検出することで、前記第2強磁性層の前記磁化の向きを読み出す読み出し部を含む制御部と、
を備えたことを特徴とする不揮発性記憶装置。 - 前記第3非磁性層の少なくとも一部は、前記第1積層部と前記第2積層部との間に配置されることを特徴とする請求項4記載の不揮発性記憶装置。
- 前記磁気記憶素子は、前記第1面に面し前記第1積層部と並置された第3積層部をさらに含み、
前記第3積層部は、
第3方向に磁化が固定された第5強磁性層と、
前記積層方向に沿って前記第5強磁性層と積層され、磁化の方向が可変である第6強磁性層と、
前記第5強磁性層と前記第6強磁性層との間に設けられた第4非磁性層と、
を含むことを特徴とする請求項4記載の不揮発性記憶装置。 - 前記読み出し部は、前記第2強磁性層の磁化の向きと前記第6強磁性層の磁化の向きとに応じた前記第3強磁性層の前記発振の周波数の変化を検出することで、前記第2強磁性層の前記磁化の向きを読み出すことを特徴とする請求項6記載の不揮発性記憶装置。
- 前記第1方向は、前記第2方向に対して逆向きであることを特徴とする請求項1〜7のいずれか1つに記載の不揮発性記憶装置。
- 前記第3強磁性層のダンピング定数α、前記第3強磁性層の磁化Ms(emu/cc)、前記第3強磁性層の体積V(cm3)、前記第3強磁性層の反磁界係数Nz、前記第3強磁性層の位置における、前記第1強磁性層、前記第2強磁性層及び前記第4強磁性層からの漏れ磁界Hs(Oe)、並びに、前記第2強磁性層の磁化を所定の方向に設定する書き込み動作において前記積層体に供給される書き込み電流IW(A)は、
の関係(eは電荷素量であり、hはプランク定数であり、θ(ラジアン)は、前記第3強磁性層の前記磁化の方向と、前記積層方向と、の間の角度であり、g(θ)は、前記第3強磁性層のスピン偏極効率である。)を満たすことを特徴とする請求項1〜8のいずれか1つに記載の不揮発性記憶装置。 - 前記第3強磁性層のダンピング定数α、前記第3強磁性層の磁化Ms(emu/cc)、前記第3強磁性層の体積V(cm3)、前記第3強磁性層の反磁界係数Nz、前記第3強磁性層の位置における、前記第1強磁性層、前記第2強磁性層及び前記第4強磁性層からの漏れ磁界Hs(Oe)、並びに、前記第2強磁性層の磁化を所定の方向に設定する書き込み動作において前記積層体に供給される書き込み電流IW(A)は、
の関係(eは電荷素量であり、hはプランク定数であり、θ(ラジアン)は、前記第3強磁性層の前記磁化の方向と、前記積層方向と、の間の角度であり、g(θ)は、前記第3強磁性層のスピン偏極効率である。)を満たすことを特徴とする請求項1〜8のいずれか1つに記載の不揮発性記憶装置。 - 前記第3強磁性層のジャイロ定数γ(Hz/Oe)、前記第3強磁性層の磁化Ms(emu/cc)、前記第3強磁性層の反磁界係数Nz、前記第3強磁性層の位置における、前記第1強磁性層、前記第2強磁性層及び前記第4強磁性層からの漏れ磁界Hs(Oe)、前記第2強磁性層のジャイロ定数γ’(Hz/Oe)、前記第2強磁性層の磁化Ms’(emu/cc)、前記第2強磁性層の反磁界係数Nz’、前記第2強磁性層の異方性磁界Hk(Oe)、並びに、前記第2強磁性層の位置における、前記第1強磁性層、前記第3強磁性層及び前記第4強磁性層40からの漏れ磁界Hs’(Oe)は、
のいずれかの関係を満たすことを特徴とする請求項1〜10のいずれか1つに記載の不揮発性記憶装置。 - 前記磁気記憶素子と前記読み出し部とを接続する読み出し用配線と、
前記読み出し用配線に沿って設けられた導電層と、
をさらに備えたことを特徴とする請求項1〜11のいずれか1つに記載の不揮発性記憶装置。 - 前記磁気記憶素子は、前記積層体の少なくとも一部の側面に対向する磁気シールドをさらに含むことを特徴とする請求項1〜12のいずれか1つに記載の不揮発性記憶装置。
- 前記磁気記憶素子の一端と前記制御部とを直接または間接に接続する第1配線と、
前記磁気記憶素子の他端と前記制御部とを直接または間接に接続する第2配線と、
前記第1配線と前記一端との間、前記第2配線と前記他端との間の少なくともいずれかに設けられたトランジスタをさらに備えたことを特徴とする請求項1〜13のいずれか1つに記載の不揮発性記憶装置。 - 前記磁気記憶素子は、前記第1積層部と前記第2積層部との間に設けられた第3非磁性層をさらに含み、
前記磁気記憶素子の一端と前記制御部とを直接または間接に接続する第1ビット配線と、
前記磁気記憶素子の他端と前記制御部とを直接または間接に接続する第2ビット配線と、
前記第3非磁性層と前記制御部とを直接または間接に接続する第3ビット配線と、
前記第1ビット配線と前記一端との間、及び、前記第2ビット配線と前記他端との間の少なくともいずれかに設けられた第1選択トランジスタと、
前記第3ビット配線と前記第3非磁性層と間に設けられた第2選択トランジスタと、
前記第1選択トランジスタのゲートと前記制御部とを直接または間接に接続する第1ワード配線と、
前記第2選択トランジスタのゲートと前記制御部とを直接または間接に接続する第2ワード配線と、
をさらに備えたことを特徴とする請求項1〜14のいずれか1つに記載の不揮発性記憶装置。 - 前記第1ビット配線の延在方向は、前記第2ビット配線の延在方向及び前記第3ビット配線の延在方向に対して平行であることを特徴とする請求項15記載の不揮発性記憶装置。
- 前記第3ビット配線の延在方向は、前記第1ビット配線の延在方向及び前記第2ビット配線の延在方向と交差することを特徴とする請求項15記載の不揮発性記憶装置。
- 複数のビットラインと、
複数のワードラインと、
前記複数のビットラインのそれぞれと前記複数のワードラインのそれぞれとの交差部にそれぞれ設けられた複数の記憶セルと、
前記複数のビットラインに接続された読み出し部を含む制御部と、
を備え、
前記複数の記憶セルのそれぞれは、
第1積層部と、
第2積層部と、
前記第1積層部と前記第2積層部との間に設けられた中間配線と、
ゲートを含み、前記ゲートをオンにすることで通電可能となる選択トランジスタと、
を含み、
前記第1積層部は、
第1方向に磁化が固定された第1強磁性層と、
前記第1積層部から前記第2積層部に向かう積層方向に沿って前記第1強磁性層と積層され、磁化の方向が可変である第2強磁性層と、
前記第1強磁性層と前記第2強磁性層との間に設けられた第1非磁性層と、
を含み、
前記第2積層部は、
通電される電流によって磁化が回転して発振が生じる第3強磁性層と、
前記積層方向に沿って前記第3強磁性層と積層され、第2方向に磁化が固定された第4強磁性層と、
前記第3強磁性層と前記第4強磁性層との間に設けられた第2非磁性層と、
を含み、
前記複数のビットラインのそれぞれは、第1〜第3ビット配線を有し、
前記第1〜第3ビット配線のそれぞれは、前記複数のビットラインのいずれかと前記複数のワードラインのいずれかとの前記交差部に設けられた前記複数の記憶セルのいずれかに接続され、
前記第1ビット配線は、前記記憶セルの前記いずれかの前記第1積層部の前記中間配線とは反対側の第1端部に直接または間接に接続され、
前記第2ビット配線は、前記記憶セルの前記いずれかの前記第2積層部の前記中間配線とは反対側の第2端部に直接または間接に接続され、
前記第3ビット配線は、前記記憶セルの前記いずれかの前記中間配線に直接または間接に接続され、
前記記憶セルの前記いずれかの前記選択トランジスタは、前記第1ビット配線と前記第1端部との間、及び、前記第2ビット配線と前記第2端部との間の少なくともいずれかに配置され、
前記複数のワード配線の前記いずれかは、前記記憶セルの前記いずれかの前記選択トランジスタの前記ゲートと接続されており、
前記読み出し部は、前記第2強磁性層の磁化の向きに応じた前記第3強磁性層の前記発振の周波数の変化を検出することで、前記第2強磁性層の前記磁化の向きを読み出すことを特徴とする不揮発性記憶装置。 - 第1方向に磁化が固定された第1強磁性層と、
前記第1強磁性層と積層され、磁化の方向が可変である第2強磁性層と、
前記第1強磁性層と前記第2強磁性層との間に設けられた第1非磁性層と、
を含む第1積層部と、
前記第1強磁性層から前記第2強磁性層に向かう積層方向に沿って前記第1積層部と積層された第2積層部であって、
通電される電流によって磁化が回転して発振が生じる第3強磁性層と、
前記積層方向に沿って前記第3強磁性層と積層され、第2方向に磁化が固定された第4強磁性層と、
前記第3強磁性層と前記第4強磁性層との間に設けられた第2非磁性層と、
を含む第2積層部と、
前記第1積層部と前記第2積層部との間に設けられた第1中間配線と、
を含む第1磁気記憶素子と、
前記積層方向に対して直交する軸に沿って前記第1磁気記憶素子と並置された第2磁気記憶素子であって、
第3方向に磁化が固定された第5強磁性層と、
前記第5強磁性層と前記積層方向に沿って積層され、磁化の方向が可変である第6強磁性層と、
前記第5強磁性層と前記第6強磁性層との間に設けられた第3非磁性層と、
を含む第3積層部と、
前記積層方向に沿って前記第3積層部と積層された第4積層部であって、
通電される電流によって磁化が回転して発振が生じる第7強磁性層と、
前記積層方向に沿って前記第7強磁性層と積層され、第4方向に磁化が固定された第8強磁性層と、
前記第7強磁性層と前記第8強磁性層との間に設けられた第4非磁性層と、
を含む第4積層部と、
前記第3積層部と前記第4積層部との間に設けられた第2中間配線と、
を含む第2磁気記憶素子と、
前記第1積層部の前記第1中間配線とは反対側の第1端部に直接または間接に接続された第1ビット配線と、
前記第2積層部の前記第1中間配線とは反対側の第2端部に直接または間接に接続された第2ビット配線と、
前記第1中間配線及び前記第2中間配線に直接または間接に接続された第3ビット配線と、
前記第3積層部の前記第2中間配線とは反対側の第3端部に直接または間接に接続された第4ビット配線と、
前記第4積層部の前記第2中間配線とは反対側の第4端部に直接または間接に接続された第5ビット配線と、
前記第1ビット配線と前記第1端部との間に配置された第1選択トランジスタと、
前記第1中間配線と前記第3ビット配線との間に接続された第2選択トランジスタと、
前記第4ビット配線と前記第3端部との間に配置された第3選択トランジスタと、
前記第2中間配線と前記第3ビット配線との間に接続された第4選択トランジスタと、
前記第1選択トランジスタのゲートと、前記第3選択トランジスタのゲートと、に直接または間接に接続された第1ワード配線と、
前記第2選択トランジスタのゲートと、前記第4選択トランジスタのゲートと、に直接または間接に接続された第2ワード配線と、
前記第1〜第5ビット配線に接続され、前記第2強磁性層の磁化の向きに応じた前記第3強磁性層の前記発振の周波数の変化を検出することで前記第2強磁性層の前記磁化の向きを読み出す、または、前記第6強磁性層の磁化の向きに応じた前記第7強磁性層の前記発振の周波数の変化を検出することで前記第6強磁性層の前記磁化の向きを読み出す読み出し部を含む制御部と、
を備えたことを特徴とする不揮発性記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011206667A JP5809903B2 (ja) | 2011-09-21 | 2011-09-21 | 不揮発性記憶装置 |
US13/416,076 US8737122B2 (en) | 2011-09-21 | 2012-03-09 | Nonvolatile memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011206667A JP5809903B2 (ja) | 2011-09-21 | 2011-09-21 | 不揮発性記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013069821A true JP2013069821A (ja) | 2013-04-18 |
JP5809903B2 JP5809903B2 (ja) | 2015-11-11 |
Family
ID=47880544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011206667A Expired - Fee Related JP5809903B2 (ja) | 2011-09-21 | 2011-09-21 | 不揮発性記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8737122B2 (ja) |
JP (1) | JP5809903B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017050727A (ja) * | 2015-09-02 | 2017-03-09 | 国立研究開発法人産業技術総合研究所 | 高周波発振器 |
JP2017059690A (ja) * | 2015-09-16 | 2017-03-23 | 株式会社東芝 | 磁気素子及び記憶装置 |
JP2017059594A (ja) * | 2015-09-14 | 2017-03-23 | 株式会社東芝 | 磁気メモリ |
US9704552B2 (en) | 2014-12-22 | 2017-07-11 | Kabushiki Kaisha Toshiba | Multi-level magnetic recording apparatus utilizing cooperative magnetization dynamics induced by spin-torque oscillator |
US9818464B2 (en) | 2014-03-13 | 2017-11-14 | Kabushiki Kaisha Toshiba | Magnetic memory element and memory device |
JP7232393B1 (ja) | 2022-07-08 | 2023-03-03 | 株式会社プロテリアル | 磁化反転解析装置及び方法 |
JP7315068B1 (ja) | 2022-07-08 | 2023-07-26 | 株式会社プロテリアル | 磁気特性予測装置及び方法 |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2989211B1 (fr) * | 2012-04-10 | 2014-09-26 | Commissariat Energie Atomique | Dispositif magnetique a ecriture assistee thermiquement |
US9495899B2 (en) * | 2013-09-25 | 2016-11-15 | Qualcomm Incorporated | Contactless data communication using in-plane magnetic fields, and related systems and methods |
US9620561B2 (en) * | 2014-09-05 | 2017-04-11 | Kabushiki Kaisha Toshiba | Magnetoresistive element and manufacturing method thereof |
US9646666B2 (en) * | 2015-02-02 | 2017-05-09 | Globalfoundries Singapore Pte. Ltd. | Voltage controlled spin switches for low power applications |
US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
KR20180098248A (ko) * | 2015-11-18 | 2018-09-03 | 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 | 자기 터널 접합 소자 및 자기 메모리 |
US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
JP2017195269A (ja) * | 2016-04-20 | 2017-10-26 | ソニー株式会社 | 磁気記憶素子 |
CN109219849B (zh) * | 2016-06-28 | 2023-05-30 | 英特尔公司 | 具有压电选择器的交叉点磁性随机存取存储器 |
US10672976B2 (en) * | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
US10665777B2 (en) * | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
JP6881148B2 (ja) * | 2017-08-10 | 2021-06-02 | Tdk株式会社 | 磁気メモリ |
US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
GB2576174B (en) | 2018-08-07 | 2021-06-16 | Ip2Ipo Innovations Ltd | Memory |
US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050041462A1 (en) * | 2003-08-19 | 2005-02-24 | Andrew Kent | High speed low power magnetic devices based on current induced spin-momentum transfer |
JP2005116888A (ja) * | 2003-10-09 | 2005-04-28 | Toshiba Corp | 磁気メモリ |
US20090015985A1 (en) * | 2007-07-09 | 2009-01-15 | Tdk Corporation | Multilayer capacitor |
JP2009021352A (ja) * | 2007-07-11 | 2009-01-29 | Toshiba Corp | 磁気記録素子及び磁気記録装置 |
US20090244792A1 (en) * | 2008-03-25 | 2009-10-01 | Kabushiki Kaisha Toshiba | Magnetoresistance effect element and magnetic random access memory |
US20100109061A1 (en) * | 2008-11-04 | 2010-05-06 | Kabushiki Kaisha Toshiba | Semiconductor memory device and manufacturing method for semiconductor memory device |
JP2010206023A (ja) * | 2009-03-04 | 2010-09-16 | Toshiba Corp | クラスター並びにこれを用いたスピンram及びスピントルク発振器 |
JP2011502354A (ja) * | 2007-10-31 | 2011-01-20 | ニューヨーク・ユニバーシティ | 電流によって誘起されるスピン運動量移動に基づいた、高速かつ低電力な磁気デバイス |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6956766B2 (en) * | 2002-11-26 | 2005-10-18 | Kabushiki Kaisha Toshiba | Magnetic cell and magnetic memory |
JP5283922B2 (ja) | 2008-02-14 | 2013-09-04 | 株式会社東芝 | 磁気メモリ |
US8072800B2 (en) * | 2009-09-15 | 2011-12-06 | Grandis Inc. | Magnetic element having perpendicular anisotropy with enhanced efficiency |
-
2011
- 2011-09-21 JP JP2011206667A patent/JP5809903B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-09 US US13/416,076 patent/US8737122B2/en not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050041462A1 (en) * | 2003-08-19 | 2005-02-24 | Andrew Kent | High speed low power magnetic devices based on current induced spin-momentum transfer |
JP2005116888A (ja) * | 2003-10-09 | 2005-04-28 | Toshiba Corp | 磁気メモリ |
US20090015985A1 (en) * | 2007-07-09 | 2009-01-15 | Tdk Corporation | Multilayer capacitor |
JP2009021352A (ja) * | 2007-07-11 | 2009-01-29 | Toshiba Corp | 磁気記録素子及び磁気記録装置 |
JP2011502354A (ja) * | 2007-10-31 | 2011-01-20 | ニューヨーク・ユニバーシティ | 電流によって誘起されるスピン運動量移動に基づいた、高速かつ低電力な磁気デバイス |
US20090244792A1 (en) * | 2008-03-25 | 2009-10-01 | Kabushiki Kaisha Toshiba | Magnetoresistance effect element and magnetic random access memory |
JP2009231753A (ja) * | 2008-03-25 | 2009-10-08 | Toshiba Corp | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
US20100109061A1 (en) * | 2008-11-04 | 2010-05-06 | Kabushiki Kaisha Toshiba | Semiconductor memory device and manufacturing method for semiconductor memory device |
JP2010114143A (ja) * | 2008-11-04 | 2010-05-20 | Toshiba Corp | 半導体記憶装置および半導体記憶装置の製造方法 |
JP2010206023A (ja) * | 2009-03-04 | 2010-09-16 | Toshiba Corp | クラスター並びにこれを用いたスピンram及びスピントルク発振器 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9818464B2 (en) | 2014-03-13 | 2017-11-14 | Kabushiki Kaisha Toshiba | Magnetic memory element and memory device |
US9704552B2 (en) | 2014-12-22 | 2017-07-11 | Kabushiki Kaisha Toshiba | Multi-level magnetic recording apparatus utilizing cooperative magnetization dynamics induced by spin-torque oscillator |
JP2017050727A (ja) * | 2015-09-02 | 2017-03-09 | 国立研究開発法人産業技術総合研究所 | 高周波発振器 |
JP2017059594A (ja) * | 2015-09-14 | 2017-03-23 | 株式会社東芝 | 磁気メモリ |
US9916882B2 (en) | 2015-09-14 | 2018-03-13 | Kabushiki Kaisha Toshiba | Magnetic memory |
US9985201B2 (en) | 2015-09-14 | 2018-05-29 | Kabushiki Kaisha Toshiba | Magnetic memory based on spin hall effect |
JP2017059690A (ja) * | 2015-09-16 | 2017-03-23 | 株式会社東芝 | 磁気素子及び記憶装置 |
US10096771B2 (en) | 2015-09-16 | 2018-10-09 | Kabushiki Kaisha Toshiba | Magnetic element and memory device |
JP7232393B1 (ja) | 2022-07-08 | 2023-03-03 | 株式会社プロテリアル | 磁化反転解析装置及び方法 |
JP7315068B1 (ja) | 2022-07-08 | 2023-07-26 | 株式会社プロテリアル | 磁気特性予測装置及び方法 |
JP2024008448A (ja) * | 2022-07-08 | 2024-01-19 | 株式会社プロテリアル | 磁化反転解析装置及び方法 |
Also Published As
Publication number | Publication date |
---|---|
US20130070522A1 (en) | 2013-03-21 |
US8737122B2 (en) | 2014-05-27 |
JP5809903B2 (ja) | 2015-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5809903B2 (ja) | 不揮発性記憶装置 | |
JP5767925B2 (ja) | 磁気記憶素子及び不揮発性記憶装置 | |
JP5734800B2 (ja) | 磁気記憶素子及び不揮発性記憶装置 | |
US8576616B2 (en) | Magnetic element and nonvolatile memory device | |
JP5085703B2 (ja) | 磁気記録素子および不揮発性記憶装置 | |
JP6106118B2 (ja) | 磁気記憶素子及び不揮発性記憶装置 | |
JP5285104B2 (ja) | 磁気記録素子及び不揮発性記憶装置 | |
US10096771B2 (en) | Magnetic element and memory device | |
US8928055B2 (en) | Magnetic memory element | |
US10068946B2 (en) | Magnetic memory | |
US7936598B2 (en) | Magnetic stack having assist layer | |
JP5127861B2 (ja) | 磁気メモリ | |
JP5383882B1 (ja) | 不揮発性記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150914 |
|
LAPS | Cancellation because of no payment of annual fees |