JP5414987B2 - カーボンナノチューブに基づく層間配線要素 - Google Patents

カーボンナノチューブに基づく層間配線要素 Download PDF

Info

Publication number
JP5414987B2
JP5414987B2 JP2007320949A JP2007320949A JP5414987B2 JP 5414987 B2 JP5414987 B2 JP 5414987B2 JP 2007320949 A JP2007320949 A JP 2007320949A JP 2007320949 A JP2007320949 A JP 2007320949A JP 5414987 B2 JP5414987 B2 JP 5414987B2
Authority
JP
Japan
Prior art keywords
conductor
layer
catalyst layer
dielectric layer
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007320949A
Other languages
English (en)
Other versions
JP2008166756A (ja
Inventor
ジャン ディジョン
フィリップ パンティニー
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2008166756A publication Critical patent/JP2008166756A/ja
Application granted granted Critical
Publication of JP5414987B2 publication Critical patent/JP5414987B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、マイクロエレクトロニクスの領域、より詳細には集積回路内部の層間配線要素の領域に関する。
集積回路の２つの異なるプラン間の電気的接続は、従来、ビアホールによって具体化されている。ビアホールは、下側導電層と上側導電層とを分離している絶縁層を横断する孔としてみなすことができ、この孔は、両導電層間の電気的接続を保証するために、一般に銅といった金属で充填される。
この種の接続は、マイクロメートル的な層間配線手段には良好である。しかし、より小さいラテラル寸法を備える設計には、１００ｎｍ未満の、または５０ｎｍ未満でさえもの直径のビアホールを利用するという制約がある。それゆえビアホールの高さ／直径比は高くなり、当該ビアホールが最終的に完全に充填される前にその上部で部分的な閉塞を受けやすいという事実のために、金属デポジットを特に微妙にさせる。加えて、ビアホールの直径がより小さくなればなるほど、エレクトロマイグレーション現象が過敏になり、それによって流れることができる最大電流および接続の寿命の両方を低減させる。最終的に、ビアホールの直径の縮小は層間配線抵抗の増大をもたらし、集積回路の最大機能速度を同じ程度だけ低減させる。
上記の欠点を克服するために、金属ビアホールをカーボンナノチューブの配列によって代替することが提案された。それらの優れた伝導特性および、それらの機械的および熱的安定性のために、カーボンナノチューブは、極めて小さい寸法のビアホールへの使用に実に適している。そのようなビアホールは、例えばＷＯ０１／６１７５３出願に記載されている。
図１は、当業者に既知のナノチューブを用いたビアホールを例示している。簡略化の理由で、基板は図示されていない。
ビアホールは、誘電層１３０によって分離された下側導体１１０と上側導体１２０との間の接続を付与する。ビアホール１４０は、下側導体１１０から上側導体１２０まで及んでいるカーボンナノチューブ（ＣＮＴ）１５０を含む。
ＣＮＴ１５０は触媒合成によって作られる。より正確には、触媒（一般にニッケルナノ粒子を使用）は、蒸気相での化学蒸着段階（ＣＶＤ）の間にＣＮＴ１５０の形成を開始させるために下側導体１１０上に付着される。ＣＮＴ１５０は引き続き下側導体１１０から上側導体１２０へ成長する。触媒デポジットはビアホール１４０の底部において局所化されなければならない。それに反して、触媒がビアホールの壁面に付着した場合、これはＣＮＴ１５０のラテラル成長を増強し、下側および上側導体１１０、１２０間の電気的接続の唯一の効果的な関与者である垂直配列の成長を乱すか、または妨げさえする。ビアホールの壁面への付着を防ぐことは、直径が小さい場合、よりいっそう肝要である。
ＣＮＴの寄生的ラテラル成長を回避するために、Ｆ．クループル（Kreupl）により発表された「層間配線用途のためのカーボンナノチューブ（Carbon Nanotubes for Interconnect Applications）」（マイクロエレクトロニックエンジニアリング（Microelectron.Eng.）６４、ｐ．３９９−４０８、２００２）と題する論文において、誘電層の付着に着手する前に初めに下側導体上での触媒の付着に着手することが提案された。ビアホールは引き続き、ＣＮＴを成長させる前に触媒領域までエッチングされる。この技法を具体化することは、それがエッチングプロセスを数ナノメートルの厚さの触媒層で停止させることを要求するので、極めて繊細である。さらに、触媒層の物理化学的特性は誘電層の付着およびエッチングの諸段階によって影響を受けるかもしれず、そしてその触媒活性は結果的に著しく影響を受けるかもしれない。
どのような触媒付着の様式が選択されるにせよ、それはＣＮＴを下側導体から成長させることを伴い、そして一般的に言えば、次のステップは化学機械的平坦化（ＣＭＰ）に移ることを含む。引き続き、上側導体が平坦化された表面に付着される。
この技法で生じる主な難題は、ＣＮＴと下側および上側導体との間でオーム接点を得ることである。上側導体の付着は比較的低い温度で実行され、アニーリングは集積回路の熱収支に負担をかけるであろう。
本発明の第１の目的は、カーボンナノチューブと層間配線される導体との間に良好な電気的接触を付与するカーボンナノチューブに基づく層間配線要素を実現することである。
本発明の第２の目的は、触媒層への損傷の危険にさらすことなくＣＮＴのラテラル成長を制限または著しく低減することである。
本発明の第３の目的は、カーボンナノチューブの成長後の研磨ステップを排除することである。
本発明は、マイクロエレクトロニクス回路の少なくとも２つの導体を層間配線するために設計された要素によって規定され、要素は、
−下側導体と称する第１の導体と、
−前記第１の導体上の誘電層と、
−前記誘電層上の第２の導体であって、前記下側導体の上方にブリッジを形成する、上側導体と称する前記第２の導体と、
−一方で前記下側導体の方に現れ、そして他方で前記上側導体の方に現れる、前記誘電層における空洞とを含んでおり、
前記空洞は、該空洞が前記上側導体の方に現れる水平面で、該上側導体の両側に２つのベントを形成しており、
前記要素は更に、
前記下側導体の上面にあるか又は前記上側導体の下面にある、カーボンナノチューブの成長を助ける触媒層と、
前記空洞に配置された前記カーボンナノチューブの配列とを含んでいる。
第１の実施形態によれば、前記要素は、前記下側導体の上面にカーボンナノチューブの成長を助長する触媒層を含む。
この場合、前記要素は、下側導体の上面と触媒層との間に拡散バリア層を含んでいてもよい。
この変形例によれば、要素はカーボンナノチューブの成長を抑制するための抑制層を含んでおり、前記抑制層は触媒層上に付着されており、付着される領域は、触媒層上へのベントの直角投影にほぼ対応する区域を被う。
引き続きカーボンナノチューブの導電性配列が空洞に形成され、前記配列は触媒層から上側導体の下面まで及んでいる。
電気的接触層が上側導体の下に直接配置されると有利である。
本発明の第２の実施形態によれば、前記要素は、前記上側導体の下面上にカーボンナノチューブの成長を助長する触媒層を含む。
この場合、前記要素はまた上側導体と触媒層の下面との間に拡散バリア層を含んでもよい。
引き続きナノチューブの導電性配列が空洞に形成され、前記配列は触媒層から下側導体の上面まで及んでいる。
有利なのは、電気的接触層が上側導体の下に直接配置されることである。
この特定の場合において、カーボンナノチューブの配列が空洞に形成され、前記配列は触媒層から電気的接触面まで及んでいる。
電気的接触層の構成材料はパラジウムまたはニッケルであるとしてよい。
拡散バリア層の構成材料は、チタン、窒化チタン、タンタルまたは窒化タンタルであるとしてよい。
触媒層は、ニッケル系金属ナノ粒子、ニッケル−パラジウム合金、鉄、イットリウム、プラチナまたはコバルトを含むとしてよい。
カーボンナノチューブは、単層または多層タイプのナノチューブを含むとしてよい。
下側導体および／または上側導体の構成材料は、銅、アルミニウム、ケイ化ニッケルまたはケイ化コバルトであるとしてよい。
本発明はまた、マイクロエレクトロニクス回路の少なくとも２つの導体を層間配線するために設計された要素を製造する方法に関連し、この方法は、
−下側導体と称する第１の導体を実現するステップと、
−前記下側導体上への第１の誘電層を実現するステップと、
−前記第１の誘電層上での、上側導体と称する第２の導体を実現するステップと、
−一方で前記下側導体の方に現れ、そして他方で前記上側導体の方に現れる空洞を実現するステップとを含んでおり、
前記上側導体は、前記下側導体の上方にブリッジを形成し、前記空洞は、該空洞が前記上側導体の方に現れる水平面で、前記上側導体の両側に２つのベントを形成し、
前記方法は更に、
前記下側導体の上面にあるか又は前記上側導体の下面にある、カーボンナノチューブの成長を助ける触媒層を実現するステップと、
前記触媒層から前記カーボンナノチューブを前記空洞において成長させるステップとを含む。
第１の実施形態によれば、上述の方法は更に、
−ダマシン形式技法により前記第１の誘電層における前記下側導体のデザインを実現するステップと、
−拡散バリア層の付着が先立つにせよしないにせよ、前記カーボンナノチューブの成長を助ける前記触媒層の付着のステップと、
−前記第１の誘電層の付着および前記触媒層上に現れる前記空洞のエッチングのステップと、
−第２の誘電層の付着による前記空洞の充填のステップと、
−ダマシン形式技法による前記第２の誘電層における前記上側導体の実現のステップと、
−前記第２の誘電層の選択エッチングのステップとを含む。
第２の誘電層の選択エッチングステップの後に、カーボンナノチューブの成長を抑制するための抑制層の直接付着が続くのが好ましく、それにより前記抑制層は、上側導体の下面に対面する空洞の底部の区域を除き、前記空洞の内部を被う。
電気的接触層は第２の誘電層の付着後かつ上側導体の実現の前に付着されるのが有利である。
第２の実施形態によれば、該方法は更に、
−ダマシン形式技法による前記第１の誘電層における前記下側導体のデザインの実現のステップと、
−前記第１の誘電層の付着および前記下側導体上に現れる空洞のエッチングのステップと、
−第２の誘電層の付着による前記空洞の充填のステップと、
−前記カーボンナノチューブの成長を助ける前記触媒層とともに、ダマシン形式技法による前記第２の誘電層における前記上側導体の実現のステップと、
−前記第２の誘電層の選択エッチングのステップとを含む。
好ましくは、触媒層の実現の後に拡散バリア層の付着が続くべきである。
有利なのは、触媒層および、適用可能であれば、拡散バリア層は、上側導体のパターンを画成しているエッチング側壁の上方に突出部を形成するハードマスクを通じて付着されることである。
電気的接触層が誘電層の付着の前に下側導体上に直接付着される。
この方法は引き続き触媒層からのカーボンナノチューブの成長のステップを含んでもよい。
前記カーボンナノチューブを成長させる前記ステップの後、次のステップは、前記上側導体を被う前記第２の誘電層の付着のステップであることが有利であり、このようにして得られた構造は、前記上側導体が前記構造の表面で明瞭になるまで、研磨によって平坦化される。
上記方法のステップは繰り返すことができ、現在の繰り返しの上側導体は以後の繰り返しにおいて下側導体の役割を果たす。
本発明のさらなる特徴および利益は、添付図面に関してなされる本発明の好ましい実施形態の読解時に明白となるであろう。
本発明の基本概念は、誘電層に作られた空洞の上方にブリッジ構造を備える層間配線要素を実現することであり、前記空洞は、一方で下側導体の上へ現れており、他方で上側導体の両側にベントを形成している。
一般的な様態において、本発明は、マイクロエレクトロニクス回路の少なくとも２つのコネクタを層間配線するために設計された要素の実現を可能にする。要素はその後、反応装置に入れられ、そこにおいてさらにカーボンナノチューブの成長が実行される。
ＣＮＴ成長段階の前または後のいずれかの要素の構造は本発明の一部であると理解することが重要である。
図２ａは、ＣＮＴ成長段階前の層間配線要素の平面図を図示している。図２ｂおよび２ｃはそれぞれ、ＸＸ’軸に沿った下側導体およびＹＹ’軸に沿った上側導体の同じ要素の断面を図示している。
簡略化の理由で、基板は図２ａ〜２ｃには図示されておらず、それは以降の図にも当てはまる。
層間配線要素２００は、ここでは導電ライン（導体）の形態を有する下側導体２１０を含む。下側導体は誘電層２３０によって被われており、その上に上側導体２２０が、同様にここでは第１のものに直交する導電ラインの形態で示されて配置されている。しかし、本発明が直交する導電ラインに限定されないことは明らかである。導体は、連結されるかまたは別の態様で、より複雑なデザインまたはパターンを呈していてもよく、同様に本発明の範囲内に留まりながら非直交的な交差を呈してもよい。下側導体２１０は、例えば、ＣｕまたはＡｌの金属層である。誘電層２３０は、例えば、ＳｉＯ２またはＳｉ３Ｎ４であり、またはＳｉＯＣであってもよい。
空洞２４０が、一方で下側導体２１０の方に、そして他方で上側導体２２０の方に現れるように誘電層２３０に設けられている。上側導体２２０は、空洞２４０および下側導体２１０の上方にブリッジを形成する。この空洞２４０は、それが酸化物の上面に現れる水平面で、上側導体２２０の両側に２つのベント２４３を形成している。そうするために、酸化物の上面の平面内の層間配線点Ｐで上側導体２２０の直交軸に従って得られる空洞２４０の寸法ｌｃｓｕｐは、この導体の幅Ｌｓｃよりも著しく大きくなるように選定される。
ベント２４３の大きさは、図２ｂにおいて矢線で示されたように、上側導体２２０の下で空洞２４０のガスの流れの自由な循環を可能にするために十分に大きいように選定される。
有利には、層間配線点Ｐにおいて、空洞２４０が下側導体２２０の方に現れる水平面で、下側導体２１０の直交軸に従って得られる空洞２４０の寸法ｌｃｉｎｆは、その上面の幅全体が空洞２４０の底面で開かれるように、導体の幅Ｌｉｃよりもわずかに大きいとして選定される。
図３ａおよび３ｂは、本発明の第１の実施形態に従った層間配線要素を図示している。図３ａは、ＣＮＴ成長段階の後の前記要素の上面図を図示している。図３ｂは、ＸＸ’軸に沿ったこの要素の断面を図示している。
この実施形態では、触媒層２６０が、空洞２４０の底部の下側導体２１０の上面に付着された。有利には、バリア層が触媒層２６０上に前もって付着されることであり、それによって下側導体２１０への触媒の拡散を回避するであろう。上側導体２２０の両側にあるベント２４３は、ＣＮＴの触媒合成段階の間のガスの循環を可能にする。カーボンナノチューブ２５０は、下側導体２１０の上面上で開始し、それらが上側導体２２０の下面と接触するまで自由に成長する。ベント２４３の水平面で、カーボンナノチューブの成長は、符号２５１において示したように、上側導体２２０の両側で誘電層２３０を越えて生じる。符号２５１でのＣＮＴ突出部は、付加的な任意の平坦化ステップによって除去することができる。このステップは、後に明らかにする通り、複数水平面の層間配線が要求される場合、必要であろう。
図４ａおよび４ｂは本発明の第２の実施形態に従った層間配線要素を図示している。前の実施形態と同様、図４ａはＣＮＴ成長段階の後の前記要素の上面図を図示しており、図４ｂはＸＸ’軸に沿ったこの要素の断面を図示している。
この第２の実施形態は、触媒層２６０が保護または抑制層２６１で部分的に被覆されるという点で第１の実施形態と異なる。より正確には、この抑制層２６１は、空洞２４０の底へのベント２４３の直角投影にほぼ対応する触媒層２６０の領域を被う。このようにして、ＣＮＴ成長はベント２４３の上で抑制され、それはＣＮＴ成長を上側導体２２０および下側導体２１０と対面する区域に制限する。同様に、ガスの循環は結果的に助長され、それは空洞２４０におけるＣＮＴ成長を著しく高める。
図５ａおよび５ｂは、本発明の第３の実施形態に従った層間配線要素を図示している。前の実施形態と同様、図５ａはＣＮＴ成長段階の後の前記要素の上面図を図示しており、図５ｂはＸＸ’軸に沿ったこの要素の断面を図示している。
この好ましい実施形態は、触媒層２６０が上側導体２２０の下面にあるという点で前のものと異なる。ＣＮＴ成長は従ってこの表面から生じ、やがてカーボンナノチューブ２５０は下側導体２１０の上面と接触する。この実施形態は抑制層の付着を必要とすることなく寄生的ラテラル成長をもたらさない点に留意しなければならない。さらに、ベント２４３は成長段階全体の間のガスの循環を可能にする。有利には、カーボンナノチューブ２５０と下側導体２１０との改善された電気的接触を可能にする層を下側導体２１０の表面に直接付着させてもよい。
本発明の第４の実施形態によれば（図示せず）、触媒層２６０は、第１または第２の実施形態と同様に下側導体２１０の上面および、第３の実施形態と同様に上側導体２２０の下面の両方に付着される。従って、カーボンナノチューブ２５０の成長は２つの対向する方向で生じる。より具体的には、ＣＮＴの第１の配列が下側導体２１０の上面から上側導体２２０の下面に向けて成長するのに対し、ＣＮＴの第２の配列が上側導体２２０の下面から下側導体２１０の上面に向けて成長する。この実施形態は、空洞におけるＣＮＴのより高い密度につながり、それゆえ接続品質を向上させる。
第１から第４の実施形態の変形例によれば、誘電層２３０は、例えば金属層などの埋め込み導電層を含んでもよい。この導電層は、図３ｂにおいて、すなわち第１の実施形態の例証として表現されている。この導電層２７０に適切に極性を与えることによって、ＣＮＴの導電率は増大させることができる。
図６ａ〜６ｊは、本発明の第２の実施形態に従った層間配線要素を製造するために使用される方法のステップを図示している。第１の実施形態に従った層間配線要素を製造するために使用される方法は、繰り返しを避けるために明示的には説明しない。第１の実施形態が第２の実施形態とどのように異なるかの詳細は以下で詳述する。
図６ａ〜６ｊのそれぞれで、下側導体２１０のＸＸ’軸に沿った層間配線要素の断面は左に図示され、上側導体２２０のＹＹ’軸に沿った断面は右に図示されている。
方法の最初のステップは、符号２３０で示された絶縁層Ａを、基板（図示せず）上に付着させて、絶縁層の内部に下側導体２１０を実現することにある。これを行うために、当業者に周知のダマシン形式（Damascene-type）技法が使用される。すなわち、導電性パターンが絶縁層にエッチングされてから、例えば銅などの金属で充填される。その後、絶縁層の上面は研磨されて図６ａに図示された構造を得る。ここで、該構造は、絶縁層２３０に形成された第１の導体としての下側導体２１０より構成される。
次のステップは、下側導体２１０上への触媒層２６０の付着である。そのために、犠牲層２６３が下側導体２１０およびハードマスク２６５上に前もって付着され、触媒デザインを区切る。エッチングはリソグラフィによって（例えば電子ビームによって）実行される。触媒の付着後の結果は図６ｂに図示されている。
有利なのは、１０〜５０ｎｍ（図示せず）のバリア層が触媒層の前に下側導体上に付着されることである。バリア層は、例えばチタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）またはアルミニウム（Ａｌ）で実現することができる。
触媒の選択は成長することが望まれるＣＮＴのタイプに依存する。一般に、金属粒子が使用される（ニッケル、コバルト、鉄、イットリウム、プラチナその他、または前記材料の合金）。ある特定の場合には、バリア層は必要ではない。
一例として、多層タイプのナノチューブ（ＭＷＣＮＴ）を好適に作成するために、以下のものが選択される。
−ＴｉＮまたはＴａＮの（例えば１０ｎｍの）キャリア層上に付着された厚さが３ｎｍのニッケルの層；
−厚さ３ｎｍのニッケル−パラジウム合金Ｐｄ０.２５Ｎｉ０.７５；
−銅（第１または第２の導体）上に直接付着された、各層が（１０ｎｍのＡｌ、３ｎｍのＮｉ）によって画成されるバイレイヤ；
−各層が（５ｎｍのＳｉ、３ｎｍのＦｅ）によって画成されるバイレイヤ。
逆に、単層タイプのナノチューブ（ＳＷＣＮＴ）が好ましい場合、以下のものが選択される。
−各層が（２０のＡｌ、０.５ｎｍのＦｅ、０.２のＡｌ）によって画成されるバイレイヤ；
−各層が（５ｎｍのＳｉ、０.５ｎｍのＦｅ）によって画成されるバイレイヤ；
−各層が（３ｎｍのＳｉ、１ｎｍのＣｏ）によって画成されるバイレイヤ。当業者は、単層および多層タイプのカーボンナノチューブ両方の任意の混合物を得るために触媒の厚さを適応させることができるであろう。
触媒の付着後、引き続き犠牲層２６３が除去され、新しい絶縁層Ａが付着される。その後、空洞２４０が、化学またはリアクティブエッチングプロセス（ＲＩＥ）を用いてこの絶縁層に開けられる。エッチングのプロフィールは有利には、図６ｃに図示されたように傾斜勾配として選択できる。エッチングは触媒層で止まる。
空洞２４０はその後、符号２３５で示された第２の絶縁体Ｂで充填されてから、引き続き上面の平坦化に移り、図６ｄに図示された構造を得る。
上側導体２２０はその後、図６ｅ〜６ｇに図示された、ダマシン形式方法によって絶縁体Ｂにおいて実現される。
より正確には、上側導体２２０のデザイン２２１（ここではＹＹ’軸に従った単純な導電ライン）は、絶縁体Ｂにおいてエッチングされる。エッチングは絶縁体Ａとの界面で止まる。エッチングの結果は図６ｅに図示されている。
引き続き、例えばパラジウムまたはチタンのコンタクト層２２３が付着されてから、例えば銅の上側導体２２０が付着される。操作の結果は図６ｆに図示されている。
上側導体２２０の上面は、ここでは図６ｇに図示されたように単純な導電体である上側導体２２０のデザインが明瞭になるまで、ＣＭＰ平坦化によって平坦化される。
その後、絶縁体Ｂの完全なエッチングが行われ、図６ｈに図示されたように空洞２４０がもたらされる。その後、保護層２６１が方向性付着（directional deposition）技法を用いて付着される。保護層は有利であるが、必ずしも絶縁体Ａの材料から構成される必要があるわけではない。操作の結果は図６ｉに図示されている。
最後に、カーボンナノチューブが成長させられる。触媒が下側導体に配置されているので、成長は底部から上方へ生じる。最終結果は図６ｊに図示されている。
成長方法は、要求されるＣＮＴタイプの成長に依存し、すなわち多層カーボンナノチューブが好ましい場合、
−温度は０．４ｍＢａｒのＨ２下での反応装置において１０ｍｎで５４０℃まで高められる；
−反応装置エンクロージャは空にされる；
−ＣＮＴは０．４ｍＢａｒのＣ２Ｈ２下で５４０℃で成長させられる；
−温度は、デバイスを急速に冷却するような方式で、Ｈ２またはＨｅの流れに露呈中に低減される。
単層ナノチューブが好ましい場合、
−温度は０．４ｍＢａｒのＨ２下での反応装置において７００℃まで高められる；
−反応装置エンクロージャは空にされる；
−ＣＮＴは、Ｃ２Ｈ２の５ｓｃｃｍ、Ｈ２ ５０ｓｃｃｍおよびＨｅ ５０ｓｃｃｍの流量による０．４ｍＢａｒのＣ２Ｈ２、Ｈ２およびＨｅの混合物を伴う雰囲気下で７００℃にある。
当業者は、ＮＷＣＮＴおよびＳＷＣＮＴの任意の混合物を得るために触媒の厚さを適応させることが可能であろう。
第１の実施形態に従った層間配線要素を製造するために使用される方法は保護層の付着（図６ｉ参照）の省略だけに関して上に概説したものと異なる点に留意しなければならない。
図７ａ〜７ｉは、本発明の第３の実施形態に従った層間配線要素を製造するために使用される方法のステップを図示している。
最初のステップ（図７ａ参照）は、図６ａに関して述べたそれと、すなわちダマシン形式方法を用いて、符号２３０で示された誘電層Ａにおける第１の導体２１０の形成においてと同一である。
引き続き、任意ではあるが好ましくは、例えばパラジウムまたはチタンのコンタクト層２１１が、例えば銅の下側導体２１０上に電気化学的手段によって付着される。付着の結果は図７ｂに見ることができる。
次のステップは、図７ｃに図示されたように、絶縁層Ａの付着に続く下側導体２１０の上方での空洞２４０の開口を含む。空洞２４０のエッチングは有利には、傾斜勾配に従って行われるはずであり、コンタクト層の水平面で止まるはずである（図７ｃ参照）。
空洞２４０はその後、２３５で参照された第２の絶縁体Ｂによって充填される。上面は、図７ｄに図示されたプロフィールを得るためにＣＭＰによって平坦化される。
その後ハードマスク２２５が絶縁体Ｂに付着され、上側導体２２０のパターン２２１（ここではＹＹ’軸における単純な導電体）が図７ｅに図示されたようにこの絶縁体においてエッチングされる。エッチングは絶縁体Ａの水平面で止められる。ハードマスクは、エッチングのエッジに突き出る「キャップ」が作られるのを可能にする。
次のステップは、触媒層２６０の付着に続く、適用可能であれば、バリア層のそれを含む（図示せず）。触媒およびバリア層に使用される材料は、第２の実施形態について述べたそれらと同じである。キャップ形のハードマスクは、エッチングのエッジにおける触媒の付着を回避するのを助ける。引き続き、好ましくは銅である上側導体が付着される。このステップの結果は図７ｆに図示されている。
引き続き、上側導体２２０の上面は、絶縁体Ｂの表面において上側導体のパターンの表面を露呈するためにＣＭＰによって平坦化される。平坦化の結果は図７ｇに図示されている。
次のステップは絶縁体Ｂの完全なエッチングであり、それは空洞２４０を露呈させる。ブリッジ形構造はこのようにして、図７ｈに図示されたように得られる。
最後に、ＣＮＴ２５０が第２の実施形態について前述したのと同じ状態で成長させられる。当然、ここでの成長は上側導体２２０の下面から生起し、やがてカーボンナノチューブはコンタクト層２１１（またはコンタクト層がない場合は下側導体２１０）と接触する。これは図７ｉに図示された構造を完成させる。
上述の実施形態において、絶縁体または誘電体Ａは、マイクロエレクトロニクスで広範に使用されている、シリコンまたは低誘電係数を備える材料（低ｋ誘電体）である。絶縁体Ｂは有利には、水素化シルセスキオキサン（ＨＳＱ）または窒化ケイ素とすることができる。絶縁体ＡおよびＢは、Ａと比較して顕著な選択性を伴うＢのエッチングを可能にするように選択される。
本発明に従った層間配線要素は、いくつかの水平面の層間配線を実現するために使用することができる。そうするために、図６ｉまたは７ｈに図示された構造に始まり、符号２３０で参照された絶縁層Ａは、図８ａに図示されたように、上側導体２２０を被うためにさらに付着される。上面はその後、上側導体２２０に達するまで、すなわち図８ｂに図示されたデザインが得られるまで、ＣＭＰ研磨によって平坦化される。従って、上側導体２２０は、プロセスの開始時に下側導体２１０によってそれまで果たされた役割を果たすことができる。言い換えれば、図６ａ〜６ｊまたは図７ａ〜７ｉに続き図８ａおよび８ｂのステップにより構成されるシーケンスは、マイクロエレクトロニクス回路のいくつかの水平面を接続するために繰り返すことができる。
本発明に従った接続要素は、ＶＬＳＩ集積回路のための極めて小さな直径のビアホールを実現することに特に適用可能である。それはまた、トランジスタにおける第１の水平面の層間配線を実現することを可能にする。この場合、下側導体２１０は、例えばニッケルまたはケイ化コバルトより構成される、ソース電極、ドレイン電極またはゲート電極である。
当業者に既知の層間配線要素を図示している。 カーボンナノチューブの成長段階前の本発明に従った層間配線要素の一般的構造を図示している。 カーボンナノチューブの成長段階前の本発明に従った層間配線要素の一般的構造を図示している。 カーボンナノチューブの成長段階前の本発明に従った層間配線要素の一般的構造を図示している。 本発明の第１の実施形態に従った層間配線要素を略示している。 本発明の第１の実施形態に従った層間配線要素を略示している。 本発明の第２の実施形態に従った層間配線要素を略示している。 本発明の第２の実施形態に従った層間配線要素を略示している。 本発明の第３の実施形態に従った層間配線要素を略示している。 本発明の第３の実施形態に従った層間配線要素を略示している。 本発明の第２の実施形態に従った層間配線要素を製造する方法を図示している。 本発明の第２の実施形態に従った層間配線要素を製造する方法を図示している。 本発明の第２の実施形態に従った層間配線要素を製造する方法を図示している。 本発明の第２の実施形態に従った層間配線要素を製造する方法を図示している。 本発明の第２の実施形態に従った層間配線要素を製造する方法を図示している。 本発明の第２の実施形態に従った層間配線要素を製造する方法を図示している。 本発明の第２の実施形態に従った層間配線要素を製造する方法を図示している。 本発明の第２の実施形態に従った層間配線要素を製造する方法を図示している。 本発明の第２の実施形態に従った層間配線要素を製造する方法を図示している。 本発明の第２の実施形態に従った層間配線要素を製造する方法を図示している。 本発明の第３の実施形態に従った層間配線要素を製造する方法を図示している。 本発明の第３の実施形態に従った層間配線要素を製造する方法を図示している。 本発明の第３の実施形態に従った層間配線要素を製造する方法を図示している。 本発明の第３の実施形態に従った層間配線要素を製造する方法を図示している。 本発明の第３の実施形態に従った層間配線要素を製造する方法を図示している。 本発明の第３の実施形態に従った層間配線要素を製造する方法を図示している。 本発明の第３の実施形態に従った層間配線要素を製造する方法を図示している。 本発明の第３の実施形態に従った層間配線要素を製造する方法を図示している。 本発明の第３の実施形態に従った層間配線要素を製造する方法を図示している。 層間配線のいくつかの水平面を実現するために本発明に従った層間配線要素の適用を図示している。 層間配線のいくつかの水平面を実現するために本発明に従った層間配線要素の適用を図示している。
１１０ 下側導体
１２０ 上側導体
１３０ 誘電層
１４０ ビアホール
１５０ カーボンナノチューブ（ＣＮＴ）
２００ 層間配線要素
２１０ 下側導体
２２０ 上側導体
２３０ 誘電層
２４０ 空洞
２４３ ベント
２５０ カーボンナノチューブ（ＣＮＴ）
２６０ 触媒層
２６１ 抑制層
２６３ 犠牲層
２７０ 導電層
２２３ コンタクト層

Claims (27)

  1. マイクロエレクトロニクス回路の少なくとも２つの導体を層間配線するための要素であって、
    下側導体と称する第１の導体（２１０）と、
    前記第１の導体上の誘電層（２３０）と、
    前記誘電層上の第２の導体（２２０）であって、前記下側導体（２１０）の上方にブリッジを形成する、上側導体と称する前記第２の導体（２２０）と、
    一方で前記下側導体（２１０）の方に現れ、そして他方で前記上側導体（２２０）の方に現れる、前記誘電層における空洞（２４０）と、を含んでおり、
    前記空洞（２４０）は、該空洞（２４０）が前記上側導体（２２０）の方に現れる水平面で、該上側導体（２２０）の両側に２つのベント（２４３）を形成しており、
    前記要素は更に、
    前記下側導体（２１０）の上面にあるか又は前記上側導体（２２０）の下面にある、カーボンナノチューブ（２５０）の成長を助ける触媒層（２６０）と、
    前記空洞（２４０）に配置された前記カーボンナノチューブ（２５０）の配列とを含んでいる、要素。
  2. 前記触媒層（２６０）が前記下側導体（２１０）の上面にある場合の請求項１に記載の前記要素であって、前記下側導体（２１０）の上面と前記触媒層（２６０）との間に拡散バリア層を含む、要素。
  3. 前記触媒層（２６０）が前記下側導体（２１０）の上面にある場合の請求項１又は２に記載の前記要素であって、該要素は更に、前記カーボンナノチューブ（２５０）の成長を抑制するための抑制層（２６１）を含んでおり、該抑制層（２６１）は前記触媒層（２６０）上に付着されており、前記抑制層（２６１）が前記触媒層（２６０）への前記ベント（２４３）の直角投影にほぼ対応する区域を被っている、要素。
  4. 前記触媒層（２６０）が前記下側導体（２１０）の上面にある場合の請求項１〜３のいずれか１項に記載の前記要素であって、導電性の前記カーボンナノチューブ（２５０）の配列は、前記触媒層（２６０）から前記上側導体（２２０）の下面まで及んでいる、要素。
  5. 前記触媒層（２６０）が前記下側導体（２１０）の上面にある場合の請求項１〜３のいずれか１項に記載の前記要素であって、前記上側導体（２２０）の下に直接配置された電気的接触層（２２３）を更に含む、要素。
  6. 前記触媒層（２６０）が前記上側導体（２２０）の下面にある場合の請求項１に記載の前記要素であって、更に、前記上側導体（２２０）の下面と前記触媒層（２６０）との間に拡散バリア層を含む、要素。
  7. 前記触媒層（２６０）が前記上側導体（２２０）の下面にある場合の請求項１又は６に記載の前記要素であって、前記カーボンナノチューブ（２５０）の配列は、前記触媒層（２６０）から前記下側導体（２１０）の上面まで及んでいる、要素。
  8. 前記触媒層（２６０）が前記上側導体（２２０）の下面にある場合の請求項１又は６に記載の前記要素であって、更に、前記下側導体（２１０）に直接配置された電気的接触層（２１１）を含む、要素。
  9. 前記触媒層（２６０）が前記上側導体（２２０）の下面にある場合の請求項１又は８に記載の前記要素であって、前記カーボンナノチューブ（２５０）の配列は、前記触媒層（２６０）から前記電気的接触層（２１１、２２３）まで及んでいる、要素。
  10. 前記電気的接触層の構成材料はパラジウムまたはニッケルである、請求項５、８、９のいずれか１項に記載の要素。
  11. 前記拡散バリア層の構成材料は、チタン、窒化チタン、タンタルまたは窒化タンタルである、請求項２又は６に記載の要素。
  12. 前記下側導体（２１０）の上面にある、前記カーボンナノチューブ（２５０）の成長を助ける第１の触媒層と、前記上側導体（２１０）の下面にある第２の触媒層とを備える、請求項１に記載の要素。
  13. 前記触媒層は、ニッケル系、ニッケル−パラジウム合金系、鉄系、イットリウム系、プラチナ系またはコバルト系の金属ナノ粒子を含む、請求項１〜１２のいずれか１項に記載の要素。
  14. 前記カーボンナノチューブ（２５０）は単層タイプナノチューブを含む、請求項１〜１３のいずれか１項に記載の要素。
  15. 前記カーボンナノチューブ（２５０）は多層タイプナノチューブを含む、請求項１〜１４のいずれか１項に記載の要素。
  16. 前記下側導体（２１０）および／または前記上側導体（２２０）の構成材料は、銅、アルミニウム、ニッケルまたはケイ化コバルトである、請求項１〜１５のいずれか１項に記載の要素。
  17. 前記誘電層（２３０）は埋め込み導電層（２７０）を含む、請求項１〜１６のいずれか１項に記載の要素。
  18. マイクロエレクトロニクス回路の少なくとも２つの導体を層間配線するための要素を製造する方法であって、
    下側導体と称する第１の導体を実現するステップと、
    前記下側導体上への第１の誘電層を実現するステップと、
    前記第１の誘電層上での、上側導体と称する第２の導体を実現するステップと、
    一方で前記下側導体の方に現れ、そして他方で前記上側導体の方に現れる空洞を実現するステップと、を含んでおり、
    前記上側導体は、前記下側導体の上方にブリッジを形成し、前記空洞は、該空洞が前記上側導体の方に現れる水平面で、前記上側導体の両側に２つのベントを形成し、
    前記方法は更に、
    前記下側導体の上面にあるか又は前記上側導体の下面にある、カーボンナノチューブの成長を助ける触媒層を実現するステップと、
    前記触媒層から前記カーボンナノチューブを前記空洞において成長させるステップと、を含む、方法。
  19. 請求項１８に記載の方法であって、更に
    ダマシン形式技法により前記第１の誘電層における前記下側導体のデザインを実現するステップと、
    拡散バリア層の付着が先立つにせよしないにせよ、前記カーボンナノチューブの成長を助ける前記触媒層の付着のステップと、
    前記第１の誘電層の付着および前記触媒層上に現れる前記空洞のエッチングのステップと、
    第２の誘電層の付着による前記空洞の充填のステップと、
    ダマシン形式技法による前記第２の誘電層における前記上側導体の実現のステップと、
    前記第２の誘電層の選択エッチングのステップとを含む、方法。
  20. 前記第２の誘電層の選択エッチングのステップの後に前記カーボンナノチューブの成長を抑制するための抑制層の直接付着が続いて、該抑制層により、前記上側導体の下側に対面している前記空洞の底部の領域を除き、前記空洞の内部を被う、請求項１９に記載の方法。
  21. 前記第２の誘電層の付着後かつ前記上側導体の実現の前に、電気的接触層を付着させる、請求項１９又は２０に記載の方法。
  22. 請求項１８に記載の方法であって、更に
    ダマシン形式技法による前記第１の誘電層における前記下側導体のデザインの実現のステップと、
    前記第１の誘電層の付着および前記下側導体上に現れる空洞のエッチングのステップと、
    第２の誘電層の付着による前記空洞の充填のステップと、
    前記カーボンナノチューブの成長を助ける前記触媒層とともに、ダマシン形式技法による前記第２の誘電層における前記上側導体の実現のステップと、
    前記第２の誘電層の選択エッチングのステップと、を含む、方法。
  23. 前記触媒層を実現するステップの後に拡散バリア層の付着が続く、請求項２２に記載の方法。
  24. 前記触媒層は、前記上側導体のデザインを画成しているエッチングエッジの上方に突出部を形成するハードマスクを通じて付着される、請求項２２又は２３に記載の方法。
  25. 電気的接触層が前記第１の誘電層の付着の前に前記下側導体上に直接付着される、請求項２２〜２４のいずれか１項に記載の方法。
  26. 前記カーボンナノチューブを成長させる前記ステップの後、次のステップは、前記上側導体を被う前記第２の誘電層の付着のステップであり、このようにして得られた構造は、前記上側導体が前記構造の表面で明瞭になるまで、研磨によって平坦化される、請求項２５に記載の方法。
  27. 請求項１８〜２１または２２〜２６に記載の方法の諸ステップは、請求項２６に記載された前記付着のステップを実行する前に繰り返され、現在の繰り返しの前記上側導体は後続する繰り返しにおいて前記下側導体の役割を果たす、請求項２６に記載の方法。
JP2007320949A 2006-12-21 2007-12-12 カーボンナノチューブに基づく層間配線要素 Expired - Fee Related JP5414987B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0655839 2006-12-21
FR0655839A FR2910706B1 (fr) 2006-12-21 2006-12-21 Element d'interconnexion a base de nanotubes de carbone

Publications (2)

Publication Number Publication Date
JP2008166756A JP2008166756A (ja) 2008-07-17
JP5414987B2 true JP5414987B2 (ja) 2014-02-12

Family

ID=38196647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007320949A Expired - Fee Related JP5414987B2 (ja) 2006-12-21 2007-12-12 カーボンナノチューブに基づく層間配線要素

Country Status (4)

Country Link
US (1) US8598708B2 (ja)
EP (1) EP1936680B1 (ja)
JP (1) JP5414987B2 (ja)
FR (1) FR2910706B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2917893B1 (fr) * 2007-06-22 2009-08-28 Commissariat Energie Atomique Procede de fabrication d'une connexion electrique a base de nanotubes de carbone
JP2009117591A (ja) * 2007-11-06 2009-05-28 Panasonic Corp 配線構造及びその形成方法
DE102008044985B4 (de) * 2008-08-29 2010-08-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Halbleiterbauelements mit einem kohlenstoffenthaltenden leitenden Material für Durchgangskontakte
JP5238775B2 (ja) * 2010-08-25 2013-07-17 株式会社東芝 カーボンナノチューブ配線の製造方法
WO2012059967A1 (ja) * 2010-11-01 2012-05-10 富士通株式会社 シート状構造体及びその製造方法
CN102403304B (zh) * 2011-12-06 2016-03-16 上海集成电路研发中心有限公司 一种互连结构及其制作方法
JP6056501B2 (ja) * 2013-01-22 2017-01-11 富士通株式会社 放熱構造体の製造方法
JP5951568B2 (ja) * 2013-08-29 2016-07-13 株式会社東芝 半導体装置及びその製造方法
CN113474388B (zh) 2019-02-07 2024-03-22 陶氏环球技术有限责任公司 异氰酸苯酯转化方法
CN111470468B (zh) * 2020-04-22 2023-07-25 华中科技大学 一种垂直碳纳米管向目标衬底转移的方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4577923A (en) * 1983-03-24 1986-03-25 Nec Corporation Microwave integrated circuit and mounting device therefor
CH670914A5 (ja) 1986-09-10 1989-07-14 Landis & Gyr Ag
JPH01181447A (ja) * 1988-01-11 1989-07-19 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP3074713B2 (ja) * 1990-09-18 2000-08-07 日本電気株式会社 半導体装置の製造方法
JP3116273B2 (ja) * 1996-04-26 2000-12-11 日本特殊陶業株式会社 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体
EP1007308B1 (en) * 1997-02-24 2003-11-12 Superior Micropowders LLC Aerosol method and apparatus, particulate products, and electronic devices made therefrom
JPH11186294A (ja) * 1997-10-14 1999-07-09 Sumitomo Metal Smi Electron Devices Inc 半導体パッケージ及びその製造方法
US6211561B1 (en) * 1998-11-16 2001-04-03 Conexant Systems, Inc. Interconnect structure and method employing air gaps between metal lines and between metal layers
US6667552B1 (en) * 1999-02-18 2003-12-23 Advanced Micro Devices, Inc. Low dielectric metal silicide lined interconnection system
EP2239794A3 (en) * 1999-07-02 2011-03-23 President and Fellows of Harvard College Nanoscopic wire-based devices, arrays, and methods of their manufacture
JP2001217312A (ja) * 2000-02-07 2001-08-10 Sony Corp 半導体装置およびその製造方法
US20040124407A1 (en) * 2000-02-11 2004-07-01 Kozicki Michael N. Scalable programmable structure, an array including the structure, and methods of forming the same
DE10006964C2 (de) 2000-02-16 2002-01-31 Infineon Technologies Ag Elektronisches Bauelement mit einer leitenden Verbindung zwischen zwei leitenden Schichten und Verfahren zum Herstellen eines elektronischen Bauelements
US6423629B1 (en) * 2000-05-31 2002-07-23 Kie Y. Ahn Multilevel copper interconnects with low-k dielectrics and air gaps
JP3440057B2 (ja) * 2000-07-05 2003-08-25 唯知 須賀 半導体装置およびその製造方法
US6372635B1 (en) * 2001-02-06 2002-04-16 Advanced Micro Devices, Inc. Method for making a slot via filled dual damascene low k interconnect structure without middle stop layer
US6448177B1 (en) * 2001-03-27 2002-09-10 Intle Corporation Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure
US6924538B2 (en) * 2001-07-25 2005-08-02 Nantero, Inc. Devices having vertically-disposed nanofabric articles and methods of making the same
US7259410B2 (en) * 2001-07-25 2007-08-21 Nantero, Inc. Devices having horizontally-disposed nanofabric articles and methods of making the same
US6919592B2 (en) * 2001-07-25 2005-07-19 Nantero, Inc. Electromechanical memory array using nanotube ribbons and method for making same
US6580174B2 (en) * 2001-09-28 2003-06-17 Intel Corporation Vented vias for via in pad technology yield improvements
JP4120918B2 (ja) * 2002-03-18 2008-07-16 富士通株式会社 柱状カーボン構造物の選択成長方法及び電子デバイス
US20030211724A1 (en) * 2002-05-10 2003-11-13 Texas Instruments Incorporated Providing electrical conductivity between an active region and a conductive layer in a semiconductor device using carbon nanotubes
JP2003347401A (ja) * 2002-05-30 2003-12-05 Mitsubishi Electric Corp 多層配線構造を有する半導体装置およびその製造方法
JP4229648B2 (ja) * 2002-06-25 2009-02-25 富士通株式会社 電子デバイスの製造方法
US20070045756A1 (en) * 2002-09-04 2007-03-01 Ying-Lan Chang Nanoelectronic sensor with integral suspended micro-heater
US7253434B2 (en) * 2002-10-29 2007-08-07 President And Fellows Of Harvard College Suspended carbon nanotube field effect transistor
KR100476690B1 (ko) * 2003-01-17 2005-03-18 삼성전자주식회사 반도체 장치 및 그 제조방법
US7656027B2 (en) * 2003-01-24 2010-02-02 Nanoconduction, Inc. In-chip structures and methods for removing heat from integrated circuits
US7038900B2 (en) * 2003-02-27 2006-05-02 Greatbatch-Sierra, Inc. EMI filter terminal assembly with wire bond pads for human implant applications
JP4379002B2 (ja) * 2003-05-30 2009-12-09 富士ゼロックス株式会社 カーボンナノチューブデバイスの製造方法、並びに、カーボンナノチューブ転写体
KR100504701B1 (ko) * 2003-06-11 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
US7304388B2 (en) * 2003-06-26 2007-12-04 Intel Corporation Method and apparatus for an improved air gap interconnect structure
JP4864307B2 (ja) 2003-09-30 2012-02-01 アイメック エアーギャップを選択的に形成する方法及び当該方法により得られる装置
US6875685B1 (en) * 2003-10-24 2005-04-05 International Business Machines Corporation Method of forming gas dielectric with support structure
US7084479B2 (en) * 2003-12-08 2006-08-01 International Business Machines Corporation Line level air gaps
DE10359424B4 (de) * 2003-12-17 2007-08-02 Infineon Technologies Ag Umverdrahtungsplatte für Halbleiterbauteile mit engem Anschlussraster und Verfahren zur Herstellung derselben
KR100590205B1 (ko) * 2004-01-12 2006-06-15 삼성전자주식회사 반도체 장치의 배선 구조체 및 그 형성 방법
US7135773B2 (en) * 2004-02-26 2006-11-14 International Business Machines Corporation Integrated circuit chip utilizing carbon nanotube composite interconnection vias
US20050236963A1 (en) * 2004-04-15 2005-10-27 Kang Sung G Emitter structure with a protected gate electrode for an electron-emitting device
GB0413310D0 (en) * 2004-06-15 2004-07-14 Koninkl Philips Electronics Nv Nanowire semiconductor device
US7285474B2 (en) * 2004-09-16 2007-10-23 International Business Machines Corporation Air-gap insulated interconnections
CN100539041C (zh) * 2004-10-22 2009-09-09 富士通微电子株式会社 半导体器件及其制造方法
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
JP4555695B2 (ja) * 2005-01-20 2010-10-06 富士通株式会社 カーボンナノチューブ配線を備えた電子デバイス及びその製造方法
US7535016B2 (en) * 2005-01-31 2009-05-19 International Business Machines Corporation Vertical carbon nanotube transistor integration
US7126207B2 (en) * 2005-03-24 2006-10-24 Intel Corporation Capacitor with carbon nanotubes
US7361586B2 (en) * 2005-07-01 2008-04-22 Spansion Llc Preamorphization to minimize void formation
US7352607B2 (en) * 2005-07-26 2008-04-01 International Business Machines Corporation Non-volatile switching and memory devices using vertical nanotubes
US20070148963A1 (en) * 2005-12-27 2007-06-28 The Hong Kong University Of Science And Technology Semiconductor devices incorporating carbon nanotubes and composites thereof
SG150410A1 (en) * 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
JP2009094378A (ja) * 2007-10-11 2009-04-30 Panasonic Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20080150152A1 (en) 2008-06-26
FR2910706B1 (fr) 2009-03-20
US8598708B2 (en) 2013-12-03
EP1936680A3 (fr) 2008-07-09
EP1936680B1 (fr) 2012-08-15
EP1936680A2 (fr) 2008-06-25
FR2910706A1 (fr) 2008-06-27
JP2008166756A (ja) 2008-07-17

Similar Documents

Publication Publication Date Title
JP5414987B2 (ja) カーボンナノチューブに基づく層間配線要素
US10763211B2 (en) Semiconductor device and manufacturing method thereof
JP4864307B2 (ja) エアーギャップを選択的に形成する方法及び当該方法により得られる装置
TWI308778B (en) Semiconductor device and fabrication method thereof
US20190006230A1 (en) Interconnect structure without barrier layer on bottom surface of via
JP5826783B2 (ja) 半導体装置
TWI463632B (zh) 應用於電子熔絲之高效能內連線結構
KR100827524B1 (ko) 반도체 소자의 제조 방법
JP2010503191A (ja) 相互接続構造内におけるカーボンナノ構造成長の制御
JP2009094378A (ja) 半導体装置及びその製造方法
US9484302B2 (en) Semiconductor devices and methods of manufacture thereof
JP2006148063A (ja) 配線構造、半導体装置、ｍｒａｍおよび半導体装置の製造方法
CN105206561A (zh) 互连结构的形成方法和半导体结构
JP4921945B2 (ja) 半導体装置の製造方法及び半導体装置
US20080246148A1 (en) Electrical Interconnect Structures Having Carbon Nanotubes Therein and Methods of Forming Same
JP2009117591A (ja) 配線構造及びその形成方法
TW201221466A (en) Carbon nanotube wire and manufacturing method thereof
JP2016058521A (ja) 半導体装置およびその製造方法
KR101585210B1 (ko) 콘택 구조체 형성방법
TWI524421B (zh) 半導體積體電路與其製造方法
US20100314764A1 (en) Hybrid metallic wire and methods of fabricating same
US9484206B2 (en) Semiconductor device including catalyst layer and graphene layer thereon and method for manufacturing the same
JP2008172250A (ja) カーボンナノチューブを有する電気配線構造及びその形成方法
JPH07135186A (ja) 半導体装置の製造方法
US20080067681A1 (en) Interconnection structure and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131113

R150 Certificate of patent or registration of utility model

Ref document number: 5414987

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees