JP5409177B2 - リフトオフ法を用いたパターン形成方法 - Google Patents
リフトオフ法を用いたパターン形成方法 Download PDFInfo
- Publication number
- JP5409177B2 JP5409177B2 JP2009182105A JP2009182105A JP5409177B2 JP 5409177 B2 JP5409177 B2 JP 5409177B2 JP 2009182105 A JP2009182105 A JP 2009182105A JP 2009182105 A JP2009182105 A JP 2009182105A JP 5409177 B2 JP5409177 B2 JP 5409177B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- groove
- lift
- conductive pattern
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
図1から6の工程断面図を用いて、本実施の形態に係るリフトオフ法を用いたパターン形成方法を説明する。
Claims (3)
- (A)導電性パターンのエッジ部が位置する下地の表面内に、溝を形成する工程と、
(B)前記溝が露出する所定のパターンの開口部を有する除去予定膜を、前記下地上に形成する工程と、
(C)前記開口部から露出する前記下地上と前記除去予定膜上とに、導電性膜を形成する工程と、
(D)前記工程(C)の後に、前記除去予定膜を除去することにより、前記下地上に前記導電性パターンを形成する工程と、を備えており、
前記溝は、
前記導電性パターンの各前記エッジ部に対応して、少なくとも2以上形成される、
ことを特徴とするリフトオフ法を用いたパターン形成方法。 - 前記工程(A)は、
前記導電性パターンの輪郭に沿った前記溝を形成する工程である、
ことを特徴とする請求項1に記載のリフトオフ法を用いたパターン形成方法。 - 前記工程(C)は、
前記溝を充填しない厚さの前記導電性膜を形成する工程である、
ことを特徴とする請求項1または請求項2に記載のリフトオフ法を用いたパターン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009182105A JP5409177B2 (ja) | 2009-08-05 | 2009-08-05 | リフトオフ法を用いたパターン形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009182105A JP5409177B2 (ja) | 2009-08-05 | 2009-08-05 | リフトオフ法を用いたパターン形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011035282A JP2011035282A (ja) | 2011-02-17 |
JP5409177B2 true JP5409177B2 (ja) | 2014-02-05 |
Family
ID=43764037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009182105A Expired - Fee Related JP5409177B2 (ja) | 2009-08-05 | 2009-08-05 | リフトオフ法を用いたパターン形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5409177B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59113670A (ja) * | 1982-12-21 | 1984-06-30 | Fujitsu Ltd | 電界効果型半導体装置の製造方法 |
JPH06224311A (ja) * | 1993-01-22 | 1994-08-12 | Mitsubishi Electric Corp | 半導体装置 |
JP2004095930A (ja) * | 2002-09-02 | 2004-03-25 | Hitachi Maxell Ltd | 回路基板の製造方法及び回路基板 |
JP2005158800A (ja) * | 2003-11-20 | 2005-06-16 | Sharp Corp | 半導体装置の製造方法及びその製造方法により製造された半導体装置 |
JP2009099890A (ja) * | 2007-10-19 | 2009-05-07 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
2009
- 2009-08-05 JP JP2009182105A patent/JP5409177B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011035282A (ja) | 2011-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200402596A (en) | Stamper, pattern transferring method using the stamper, and method of forming a structure by a transferred pattern | |
JPH08160590A (ja) | パターン作成方法,レチクル及び半導体装置の製造方法 | |
CN109003944A (zh) | 一种基板的制作方法及基板、显示装置 | |
JP2010263000A (ja) | 電子部品製造方法 | |
JP5409177B2 (ja) | リフトオフ法を用いたパターン形成方法 | |
KR100602912B1 (ko) | 도체 패턴의 제조방법 | |
JP2006108489A (ja) | 半導体装置の製造方法 | |
JP2007027681A (ja) | 半導体素子の製造方法 | |
US7354699B2 (en) | Method for producing alignment mark | |
JP2007311507A (ja) | 半導体装置の製造方法 | |
JP2010199518A (ja) | 半導体装置の製造方法 | |
JP2006286122A (ja) | 転写用原盤及びその製造技術 | |
US8057987B2 (en) | Patterning method of semiconductor device | |
JP2007200966A (ja) | 薄膜パターン形成方法 | |
JP2004266230A (ja) | 回路基板及びその製造方法 | |
JP4648745B2 (ja) | 金属膜パターニング用レチクルおよびそれを用いた露光法と半導体ウエハ | |
JPH11260816A (ja) | 半導体製造方法 | |
JP4913456B2 (ja) | 半導体装置の製造方法 | |
JP2006127663A (ja) | 転写用原盤基板の型、及びその製造方法 | |
JP2008098417A (ja) | 加速度センサー製造用基板及びその製造方法 | |
JP2006127664A (ja) | 転写用原盤基板の型、及びその製造方法 | |
JP2001148562A (ja) | 配線基板の製造方法 | |
JP2010135461A (ja) | 電子部品実装用フィルムキャリアテープの製造方法 | |
JPH0637427A (ja) | 銅ポリイミド配線板の製造方法並びにその構造 | |
KR20080021392A (ko) | 식별부를 갖는 반도체 웨이퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130917 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131105 |
|
LAPS | Cancellation because of no payment of annual fees |