JP5384038B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5384038B2
JP5384038B2 JP2008156353A JP2008156353A JP5384038B2 JP 5384038 B2 JP5384038 B2 JP 5384038B2 JP 2008156353 A JP2008156353 A JP 2008156353A JP 2008156353 A JP2008156353 A JP 2008156353A JP 5384038 B2 JP5384038 B2 JP 5384038B2
Authority
JP
Japan
Prior art keywords
layer
insulating film
film
substrate
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008156353A
Other languages
English (en)
Other versions
JP2009033118A (ja
JP2009033118A5 (ja
Inventor
義紀 家田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008156353A priority Critical patent/JP5384038B2/ja
Publication of JP2009033118A publication Critical patent/JP2009033118A/ja
Publication of JP2009033118A5 publication Critical patent/JP2009033118A5/ja
Application granted granted Critical
Publication of JP5384038B2 publication Critical patent/JP5384038B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は記憶素子を有する半導体装置とその作製方法に関するものである。
なお、本発明において、半導体装置とは半導体素子（トランジスタやダイオードなど）を含む回路を有する装置をいう。
現代のように、多くの電子機器を使用する社会では、さまざまなデータが生成、使用されており、これらのデータを保存するためには、記憶素子（以下、メモリともという）が必要である。生産及び使用されているさまざまなメモリは、各々に長所、短所が存在し、保存、使用するデータの種類に応じて使い分けられている。
メモリの種類は大きく２つに分けられる。すなわち、揮発性メモリと不揮発性メモリである。揮発性メモリとは、電源を切ると記憶内容が失われてしまうメモリであり、不揮発性メモリとは、電源を切っても記憶内容が保持されているメモリである。例えば揮発性メモリには、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）がある。揮発性メモリは、電源を切ると記憶内容が失われてしまうために、その用途が大きく限定されてしまうが、アクセスに要する時間が短いので、コンピュータのキャッシュメモリ等に使用されている。ＤＲＡＭは、メモリセルのサイズが小さいので、大容量化が容易であるが、制御方法が複雑であり、消費電力が大きい。ＳＲＡＭのメモリセルはＣＭＯＳで構成されており、作製工程や制御方法が簡単であるが、１つのメモリセルに６つのトランジスタを必要とするため、大容量化には不向きである。
電源を切っても記憶内容が保持される不揮発性メモリの種類は大きく３つに分けられる。すなわち、リライタブル型、ライトワンス型、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）である。リライタブル型は有限回数内で何度も記憶内容を書き換えることができる。ライトワンス型はメモリの使用者が一度だけデータを書き込むことができる。マスクＲＯＭはメモリの製造時にデータの内容が決定され、そのデータ内容を書き換えることができない。
リライタブル型不揮発性メモリとしては、ＥＰＲＯＭ、フラッシュメモリ、強誘電体メモリ等が挙げられる。ＥＰＲＯＭは書き込み操作が容易であり、ビットあたりの単価も比較的小さいが、書き込みや消去に専用のプログラム装置と消去装置が必要である。フラッシュメモリや強誘電体メモリは、使用している基板上で書き換えが可能で、アクセスに要する時間も短く、低消費電力である。
フラッシュメモリの構造の１つとして、活性層上に、トンネル絶縁膜、フローティングゲート、ゲート絶縁膜、コントロールゲートを形成した構造が挙げられる（特許文献１参照）。フローティングゲート型の不揮発性メモリは、活性層中に形成されたチャネル形成領域上の、トンネル絶縁膜を介してフローティングゲートに電荷を注入して保持させるものである。
特開２００６−１３４８１号公報
フローティングゲートを金属膜、例えばチタン膜を用いて形成すると、作製工程中の加熱処理の温度により、チタンの原子がトンネル絶縁膜に拡散してしまうことがある。チタンの原子がトンネル絶縁膜に拡散してしまうと、トンネル絶縁膜の厚さが薄くなってしまい、トンネル絶縁膜の厚さを制御できないという問題が発生してしまう。
これにより記憶素子そのものの信頼性が低下してしまう恐れがあり、本発明は上記の問題を解決することを課題とする。
本発明では、フローティングゲートの材料を含む酸化膜を、フローティングゲートとトンネル絶縁膜との間に形成する。これによりフローティングゲートを構成する元素が熱により拡散したとしても、酸化膜があるのでトンネル絶縁膜まで拡散しない。酸化膜はフローティングゲートを構成する元素を元々有しているので、フローティングゲートを構成する元素が拡散しても問題はない。
さらにフローティングゲートとゲート絶縁膜との間にも、フローティングゲートの材料を含む酸化膜を形成すると、フローティングゲートを構成する元素の拡散がゲート絶縁膜まで達しないので、より信頼性の高い記憶素子を得ることが可能となる。
本発明は、以下の不揮発性半導体記憶装置、記憶素子及びその作製方法に関するものである。
絶縁表面上に、チャンネル形成領域と高濃度不純物領域を有する島状半導体膜と、前記島状半導体膜上に、トンネル絶縁膜と、前記トンネル絶縁膜上に、フローティングゲートと、前記フローティングゲート上に、ゲート絶縁膜と、前記ゲート絶縁膜上に、コントロールゲートと、前記トンネル絶縁膜と前記フローティングゲートとの間に、第１の絶縁膜とを有し、前記第１の絶縁膜は、前記フローティングゲートの材料の酸化膜で形成されており、前記フローティングゲートの材料が、前記トンネル絶縁膜に拡散するのを防ぐことを特徴とする半導体装置に関するものである。
本発明において、前記フローティングゲートと前記ゲート絶縁膜との間に、第２の絶縁膜とを有し、前記第２の絶縁膜は、前記フローティングゲートの材料の酸化膜で形成されており、前記フローティングゲートの材料が、前記ゲート絶縁膜に拡散するのを防ぐ。
本発明において、前記フローティングゲートの材料は、チタンであり、前記第１の絶縁膜は、酸化チタンである。
本発明において、前記フローティングゲートの材料は、チタンであり、前記第２の絶縁膜は、酸化チタンである。
本発明において、前記フローティングゲートの材料は、チタン、タンタル、タングステンのいずれか１つであり、前記第２の絶縁膜は、酸化チタン、酸化タンタル、酸化タングステンのいずれか１つである。
本発明において、前記島状半導体膜は、単結晶半導体層により形成されている。
本発明により、フローティングゲートを構成する元素が拡散しても、トンネル絶縁膜やゲート絶縁膜には影響がなく、トンネル絶縁膜やゲート絶縁膜の膜厚を制御することができる。これにより信頼性の高い記憶素子を得ることができる。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。
［実施の形態１］
本実施の形態を、図１、図２（Ａ）〜図２（Ｃ）、図３（Ａ）〜図３（Ｄ）、図４（Ａ）〜図４（Ｃ）、図５を用いて説明する。
図１は、本実施の形態の記憶素子の断面構造を示している。絶縁表面１０１上に、活性層である島状半導体膜１０２が形成されており、島状半導体膜１０２中には、チャネル形成領域１０３、低濃度不純物領域１０５、ソース領域またはドレイン領域である高濃度不純物領域１０４が形成されている。
島状半導体膜１０２上には、トンネル絶縁膜１０６、絶縁膜１３１、フローティングゲート１０７、絶縁膜１３２、ゲート絶縁膜１０８、コントロールゲート１０９が形成されている。
絶縁表面１０１は、基板でもよいし、基板上に絶縁膜を形成したものでもよい。基板としては、ガラス基板、プラスチック基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等が挙げられる。基板上に絶縁膜を形成する場合、絶縁膜は、酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化珪素膜を用いてもよい。
活性層である島状半導体膜１０２としては、珪素（Ｓｉ）を用いればよく、その膜厚は例えば６０ｎｍであればよい。またトンネル絶縁膜１０６は、酸化珪素を用いればよく、その膜厚を８ｎｍ〜１０ｎｍとする。
本発明では、フローティングゲート１０７と同じ材料の酸化膜にて絶縁膜１３１及び絶縁膜１３２を形成する。これによりフローティングゲート１０７の金属元素が熱により拡散したとしても、絶縁膜１３１及び絶縁膜１３２は同じ材料を含んでいるので問題はなく、金属元素がトンネル絶縁膜１０６やゲート絶縁膜１０８に拡散しない。これにより記憶素子の信頼性を向上させることができる。
フローティングゲート１０７として、チタン（Ｔｉ）がよく、その他にもタンタル（Ｔａ）、タングステン（Ｗ）等を用いることができる。よって絶縁膜１３１及び絶縁膜１３２として、酸化チタンがよく、フローティングゲート１０７をタンタル（Ｔａ）やタングステン（Ｗ）で形成した場合は、絶縁膜１３１及び絶縁膜１３２として、酸化タンタル、酸化タングステン等を用いることが可能である。
ただし、後の工程で形成されるゲート絶縁膜１０８の膜厚が厚く、フローティングゲート１０７の金属元素が拡散しても、ゲート絶縁膜１０８が機能を損なわない程度に残っていれば、絶縁膜１３２は形成しなくてもよい。
絶縁膜１３２上には、ゲート絶縁膜１０８、コントロールゲート１０９が形成される。絶縁膜１３２が形成されなかった場合には、フローティングゲート１０７上に、ゲート絶縁膜１０８、コントロールゲート１０９を形成する。
ゲート絶縁膜１０８は、酸化珪素膜、窒化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化珪素膜等を用いて形成すればよい。またコントロールゲート１０９は、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）等を用いて形成すればよい。
以下に本実施の形態の記憶素子の詳細な作製方法について述べる。
基板１１１上に、下地膜１１２を形成し、さらに非晶質半導体膜１１３を形成する（図２（Ａ）参照）。基板１１１は、例えば、ガラス基板、石英基板等を用いればよい。また下地膜１１２を、酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜、酸素を含む窒化珪素膜、あるいはそれらの積層膜、例えば膜厚１００ｎｍの酸化珪素膜を用いればよい。非晶質半導体膜１１３は、膜厚２０〜１５０ｎｍの範囲で成膜するが、本実施の形態では膜厚６０ｎｍの非晶質珪素膜を成膜する。
次いで非晶質半導体膜１１３を結晶化して結晶性半導体膜１１４を形成する。結晶化を促進する元素を導入後加熱処理を行って結晶化してもよいし、レーザ光を照射して結晶化してもよい。本実施の形態では、非晶質珪素膜にレーザ光１１５を照射して非晶質珪素膜を結晶化し、結晶性珪素膜を形成する（図２（Ｂ）参照）。
次いで得られた結晶性半導体膜１１４を用いて島状半導体膜１０２を形成する（図２（Ｃ）参照）。
島状半導体膜１０２を形成後、トンネル絶縁膜（トンネル酸化膜ともいう）１０６を８ｎｍ〜１０ｎｍの膜厚にて形成する（図３（Ａ）参照）。ここではトンネル絶縁膜１０６を１０ｎｍの膜厚で形成する。
次いで後の工程でフローティングゲート１０７を構成する材料の酸化膜（第１の酸化膜）を成膜する。フローティングゲート１０７は、好ましくはチタン（Ｔｉ）、あるいはタンタル（Ｔａ）、タングステン（Ｗ）を用いて形成すればよいので、酸化チタン、あるいは酸化タンタル、酸化タングステン等を用いて第１の酸化膜を形成すればよい。本実施の形態では、酸化チタンをスパッタ法で５ｎｍの膜厚で成膜したものを、第１の酸化膜とする。
次いで、第１の酸化膜上に、フローティングゲート１０７を形成するための導電膜、ここではチタン膜をスパッタ法で、膜厚２０ｎｍで成膜する。上述したように、フローティングゲート１０７を形成するための導電膜として、タンタル（Ｔａ）膜、タングステン（Ｗ）膜等を用いてもよい。
次いでフローティングゲート１０７を形成するための導電膜上に、第１の酸化膜と同じ材料を用いて第２の酸化膜を、例えば膜厚５ｎｍの厚さで形成する。
次いで、第１の酸化膜、導電膜、第２の酸化膜をエッチングして、ぞれぞれ、絶縁膜１３１、フローティングゲート１０７、絶縁膜１３２を形成する（図３（Ｂ）参照）。
なお、後の工程で形成されるゲート絶縁膜１０８の膜厚が厚く、フローティングゲート１０７の金属元素が拡散しても、ゲート絶縁膜１０８が機能を損なわない程度に残っていれば、絶縁膜１３２は形成しなくてもよい（図５参照）。
絶縁膜１３１、フローティングゲート１０７、絶縁膜１３２を形成したら、絶縁膜１３１、フローティングゲート１０７、絶縁膜１３２をマスクとして、島状半導体膜１０２に一導電型を付与する不純物を添加する。本実施の形態では、一導電性を付与する不純物としてリン（Ｐ）を用い、４０ｋｅＶの加速電圧にて、１．０×１０１４ａｔｏｍｓ／ｃｍ２のドーズ量で添加する。これにより、島状半導体膜１０２の、絶縁膜１３１、フローティングゲート１０７、絶縁膜１３２と重ならない領域に、濃度１×１０１２ａｔｏｍｓ／ｃｍ３のリンを含む低濃度不純物領域１２１が形成される（図３（Ｃ）参照）。
次いで絶縁膜１３２上、あるいは絶縁膜１３２を形成していない場合にはフローティングゲート１０７上、並びに、トンネル絶縁膜１０６上に、ゲート絶縁膜１０８を２０ｎｍ〜５０ｎｍの膜厚にて形成する（図３（Ｄ）参照）。
さらにゲート絶縁膜１０８上に、ＴａやＷ等からなる導電膜を用いてコントロールゲート１０９を形成する（図４（Ａ）参照）。コントロールゲート１０９は、後の工程で低濃度不純物領域１０５を形成する際のマスクとするために、低濃度不純物領域１２１の一部と重なるように配置する。
次いで、島状半導体膜１０２に、コントロールゲート１０９をマスクとして、一導電性を付与する不純物元素を添加して、ソース領域またはドレイン領域である高濃度不純物領域１０４、低濃度不純物領域１０５、及び、チャネル形成領域１０３を形成する（図４（Ｂ）参照）。本実施の形態では、ドーピング法により、２５ｋｅＶの加速電圧にて、３．０×１０１５ａｔｏｍｓ／ｃｍ２のドーズ量にてリン（Ｐ）を添加する。なお、この一導電性を付与する不純物元素の添加は、コントロールゲート１０９をマスクとして行われるので、高濃度不純物領域１０４と低濃度不純物領域１０５の境界は、コントロールゲート１０９の端部と一致する。
次いで、島状半導体膜１０２、コントロールゲート１０９を覆って、層間絶縁膜１１８を形成する。さらに層間絶縁膜１１８中に、ソース領域またはドレイン領域である高濃度不純物領域１０４に達するコンタクトホールを形成する。
さらに層間絶縁膜１１８上に、導電膜を形成し、この導電膜を用いて、層間絶縁膜１１８中のコンタクトホールを介して、ソース領域またはドレイン領域である高濃度不純物領域１０４に電気的に接続される配線１１９を形成し、記憶素子を形成する（図４（Ｃ）参照）。
本実施の形態により、フローティングゲート１０７を構成する元素が熱により拡散したとしても、絶縁膜１３１が形成されているために、トンネル絶縁膜１０６に拡散することはない。さらに絶縁膜１３２が形成されているために、ゲート絶縁膜１０８に元素が拡散することはない。以上により信頼性の高い記憶素子を得ることができる。
［実施の形態２］
本実施の形態では、無線交信可能な半導体装置において、本発明の記憶素子を用いた場合について、図６、図７（Ａ）〜図７（Ｂ）を用いて説明する。
図６に示すように、本実施の形態の無線交信可能な半導体装置２００は、演算処理回路２０１、記憶回路２０２、アンテナ２０３、電源回路２０４、復調回路２０５、変調回路２０６を有する。無線交信可能な半導体装置２００は、アンテナ２０３と電源回路２０４を必須の構成要素としており、他の要素は、無線交信可能な半導体装置２００の用途に従って、適宜設けられる。
演算処理回路２０１は、復調回路２０５から入力される信号に基づき、命令の解析、記憶回路２０２の制御、外部に送信するデータの変調回路２０６への出力などを行う。
記憶回路２０２は、記憶素子を含む回路と、データの書き込みやデータの読み出しを行う制御回路を有する。記憶回路２０２には、少なくとも、半導体装置自体の個体識別番号が記憶されている。個体識別番号は、他の半導体装置と区別するために用いられる。また、記憶回路２０２は、実施の形態１で述べた記憶素子を用いて形成すればよい。
アンテナ２０３は、リーダ／ライタ２０７から供給された搬送波を、交流の電気信号に変換する。また、変調回路２０６により、負荷変調が加えられる。電源回路２０４は、アンテナ２０３が変換した交流の電気信号を用いて電源電圧を生成し、各回路に電源電圧を供給する。
復調回路２０５は、アンテナ２０３が変換した交流の電気信号を復調し、復調した信号を、演算処理回路２０１に供給する。変調回路２０６は、演算処理回路２０１から供給される信号に基づき、アンテナ２０３に負荷変調を加える。
リーダ／ライタ２０７は、アンテナ２０３に加えられた負荷変調を、搬送波として受信する。また、リーダ／ライタ２０７は、搬送波を無線交信可能な半導体装置２００に送信する。なお、搬送波とは、リーダ／ライタ２０７が送受信する電磁波であり、リーダ／ライタ２０７は変調回路２０６により変調された搬送波を受信する。
記憶回路２０２に本発明を適用した記憶素子を搭載し、マトリクス状に配置した構成について図７（Ａ）に示す。なお、図７（Ａ）では記憶素子の全てに本発明の記憶素子を用いているが、これに限定されるものではなく、半導体装置の個体識別情報を記憶する、本発明の記憶素子を用いたメモリ部と、その他のメモリ部を記憶回路２０２内に搭載してもよい。
図７（Ａ）に示すのは本発明の記憶素子をマトリクス状に配置した記憶回路２０２の構成の一例である。記憶回路２０２にはメモリセル１０２１がマトリクス状に設けられたメモリセルアレイ１０２３、カラムデコーダ１０２５と読み出し回路１０２６とセレクタ１０２７を有するビット線駆動回路１０２４、ロウデコーダ１０３０とレベルシフタ１０３１を有するワード線駆動回路１０２９、書き込み回路等を有し外部とのやりとりを行うインターフェース１０２８を有している。なお、ここで示す記憶回路２０２の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
メモリセル１０２１は、ワード線Ｗｙ（１≦ｙ≦ｎ）を構成する第１の配線と、ビット線Ｂｘ（１≦ｘ≦ｍ）を構成する第２の配線と、ＴＦＴ１０３２と、記憶素子１０３３とを有する。
次に、本発明のメモリセルへの書き込み及び読み込み動作について、図７（Ｂ）を参照しながら説明する。なお、ここではメモリセルに「０」が書き込まれた状態を第２の状態、「１」が書き込まれた状態を第１の状態とする。
まず、メモリセル１０２１に「０」を書き込むための回路動作の一例を述べる。書き込み処理は、メモリセル１０２１のワード線Ｗ０を選択し、ビット線Ｂ０に電流を流すことで行われる。つまり、書き込みを行いたいメモリセルをワード線Ｗ０により選択し、記憶素子１０３３が第１の状態から第２の状態へ移行し、絶縁させることが可能な電圧をかければよい。例えば、この電圧を１０Ｖとする。このとき、他のメモリセル内の記憶素子５０６、記憶素子５０７及び記憶素子５０８に書き込みが行われることを防止するためにＴＦＴ５０２、ＴＦＴ５０３及びＴＦＴ５０４をオフにする。例えばワード線Ｗ１及びビット線Ｂ１は０Ｖとしておくとよい。ワード線Ｗ０のみが選択された状態で、ビット線Ｂ０に、記憶素子１０３３を第１の状態から第２の状態へと移行するのに十分な電圧をかけることで、記憶素子１０３３に「０」が書き込まれた状態にすることができる。
次に、メモリセル１０２１の読み出し操作の例を示す。読み出し操作は、メモリセル１０２１の記憶素子１０３３に「１」が書き込まれた第１の状態であるか、「０」が書き込まれた第２の状態であるかを判別すればよい。例えば、メモリセル１０２１に「０」が書き込まれている状態であるか、「１」が書き込まれている状態であるかを読み出す場合について説明する。記憶素子１０３３は「０」が書き込まれた状態、つまり、絶縁状態である。ワード線Ｗ０を選択してＴＦＴ１０３２をオンにする。ここで、ＴＦＴ１０３２がオンの状態でビット線Ｂ０に所定の電圧以上の電圧をかける。ここでは、所定の電圧を５Ｖとする。このとき、記憶素子１０３３が第１の状態、つまり、絶縁されていない状態であれば、電流はメモリセル１０２１内の接地している配線へと流れてしまい、ビット線Ｂ０の電圧は０Ｖになる。逆に、記憶素子１０３３が第２の状態、つまり、絶縁状態であれば、電流はメモリセル１０２１内の接地している配線に流れてしまうことなく、ビット線Ｂ０の電圧は５Ｖで維持される。このように、ビット線の電圧により「０」が書き込まれているか、「１」が書き込まれているかを判別することができる。
以上のようにして、本発明の記憶素子は無線交信可能な半導体装置に適用することが可能である。
［実施の形態３］
実施の形態２に基づいて作製された、無線交信可能な半導体装置２００は、電磁波の送信と受信ができるという機能を活用して、様々な物品やシステムに用いることができる。物品とは、例えば、鍵（図８（Ａ）参照）、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図８（Ｂ）参照）、書籍類、容器類（シャーレ等、図８（Ｃ）参照）、包装用容器類（包装紙やボトル等、図８（Ｅ）（Ｆ）参照）、記録媒体（ディスクやビデオテープ等）、乗物類（自転車等）、装身具（鞄や眼鏡等、図８（Ｄ）参照）、食品類、衣類、生活用品類、電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、携帯端末等）等である。
本発明を適用して作製された、無線交信可能な半導体装置２００は、上記のような様々な形状の物品の表面に貼り付けたり、埋め込んだりして、固定される。また、システムとは、物品管理システム、認証機能システム、流通システム等であり、本発明の半導体装置を用いることにより、システムの高機能化、多機能化、高付加価値化を図ることができる。
［実施の形態４］
本実施の形態では、実施の形態１の島状半導体膜１０２を、ＳＯＩ構造を有する基板を用いて形成する方法について、図９（Ａ）〜図９（Ｂ）、図１０（Ａ）〜図１０（Ｃ）、図１１（Ａ）〜図１１（Ｃ）、図１２（Ａ）〜図１２（Ｂ）、図１３（Ａ）〜図１３（Ｃ）、図１４（Ａ）〜図１４（Ｃ）、図１５（Ａ）〜図１５（Ｂ）、図１６（Ａ）〜図１６（Ｃ）を用いて説明する。
まずＳＯＩ構造を有する基板の構造について、図９（Ａ）〜図９（Ｂ）、図１０（Ａ）〜図１０（Ｃ）を用いて説明する。
図９（Ａ）において支持基板３００は絶縁性を有するものまたは絶縁表面を有するものであり、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基板（「無アルカリガラス基板」とも呼ばれる）が適用される。
すなわち、支持基板３００として、熱膨張係数が２５×１０−７／℃から５０×１０−７／℃（好ましくは、３０×１０−７／℃から４０×１０−７／℃）であって歪み点が５８０℃から６８０℃（好ましくは、６００℃から６８０℃）のガラス基板を適用することができる。その他に石英基板、セラミック基板、表面が絶縁膜で被覆された金属基板などのも適用可能である。
ＬＴＳＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｉｎｇｌｅ ｃｒｙｓｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）層３０１は単結晶半導体層であり、代表的には単結晶シリコン（単結晶珪素）が適用される。
その他に、ＬＴＳＳ層３０１として、水素イオン注入剥離法のようにして単結晶半導体基板もしくは多結晶半導体基板から剥離可能であるシリコン、ゲルマニウム、その他、ガリウムヒ素、インジウムリンなどの化合物半導体による結晶性半導体層を適用することもできる。
支持基板３００とＬＴＳＳ層３０１の間には、平滑面を有し親水性表面を形成する接合層３０２を設ける。この接合層３０２は平滑面を有し親水性表面を有する層とする。このような表面を形成可能なものとして、化学的な反応により形成される絶縁層が好ましい。例えば、熱的または化学的な反応により形成される酸化半導体膜が適している。主として化学的な反応により形成される膜であれば表面の平滑性を確保できるからである。
また、平滑面を有し親水性表面を形成する接合層３０２は０．２ｎｍ乃至５００ｎｍの厚さで設けられる。この厚さであれば、被成膜表面の表面荒れを平滑化すると共に、当該膜の成長表面の平滑性を確保することが可能である。
ＬＴＳＳ層３０１がシリコンによるものであれば、酸化性雰囲気下において熱処理により形成される酸化シリコン、酸素ラジカルの反応により成長する酸化シリコン、酸化性の薬液により形成されるケミカルオキサイドなどを接合層３０２とすることができる。
接合層３０２としてケミカルオキサイドを用いる場合には０．１ｎｍから１ｎｍの厚さであれば良い。また、好適には化学気相成長法により堆積される酸化シリコンを接合層３０２とすることができる。この場合、有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。
有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
接合層３０２はＬＴＳＳ層３０１側に設けられ、支持基板３００の表面と密接することで、室温であっても接合をすることが可能である。より強固に接合を形成するには、支持基板３００とＬＴＳＳ層３０１を押圧すれば良い。異種材料である支持基板３００と接合層３０２を接合するには表面を清浄化する。支持基板３００と接合層３０２の互いに清浄化された表面を密接させると表面間引力により接合が形成される。
さらに、支持基板３００の表面に複数の親水基を付着させる処理を加えると、接合を形成するのにより好ましい態様となる。例えば、支持基板３００の表面を酸素プラズマ処理もしくはオゾン処理して親水性にすることが好ましい。
このように支持基板３００の表面を親水性にする処理を加えた場合には、表面の水酸基が作用して水素結合により接合が形成される。さらに清浄化された表面同士を密接させて接合を形成したものに対して、室温以上の温度で加熱すると接合強度高めることができる。
異種材料である支持基板３００と接合層３０２を接合するための処理として、接合を形成する表面にアルゴンなどの不活性ガスによるイオンビームを照射して清浄化しても良い。イオンビームの照射により、支持基板３００もしくは接合層３０２の表面に未結合種が露呈して非常に活性な表面が形成される。
このように活性化された表面同士を密接させると、支持基板３００と接合層３０２の接合を低温でも形成することが可能である。表面を活性化して接合を形成する方法は、当該表面を高度に清浄化しておくことが要求されるので、真空中で行うことが好ましい。
ＬＴＳＳ層３０１は結晶半導体基板を薄片化して形成されるものである。例えば、単結晶半導体基板として単結晶シリコン基板を用いて場合、単結晶シリコン基板の所定の深さに水素またはフッ素をイオン注入し、その後熱処理を行って表層の単結晶シリコン層を剥離するイオン注入剥離法で形成することができる。また、ポーラスシリコン（多孔性シリコン）上に単結晶シリコンをエピタキシャル成長させた後、ポーラスシリコン層をウォータージェットで劈開して剥離する方法を適用しても良い。ＬＴＳＳ層３０１の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さである。
図９（Ｂ）は支持基板３００にバリア層３０３と接合層３０２を設けた構成を示す。バリア層３０３を設けることで、支持基板３００として用いられるガラス基板からアルカリ金属もしくはアルカリ土類金属のような可動イオン不純物が拡散してＬＴＳＳ層３０１が汚染されることを防ぐことができる。バリア層３０３上には接合層３０２を設けることが好ましい。
支持基板３００において、不純物の拡散を防止するバリア層３０３と接合強度を確保する接合層３０２とによる機能が異なる複数の層を設けることにより、支持基板の選択範囲を広げることができる。ＬＴＳＳ層３０１側にも接合層３０２を設けておくことが好ましい。すなわち、支持基板３００にＬＴＳＳ層３０１を接合するに際し、接合を形成する面の一方もしくは双方に接合層３０２を設けることが好ましく、それにより接合強度を高めることができる。
図１０（Ａ）はＬＴＳＳ層３０１と接合層３０２の間に絶縁層３０４を設けた構成を示す。絶縁層３０４は窒素を含有する絶縁層であることが好ましい。例えば、窒化シリコン膜、酸素を含む窒化シリコン膜もしくは窒素を含む酸化シリコン膜から選ばれた１つまたは複数の膜を積層して形成することができる。
例えば、絶縁層３０４として、ＬＴＳＳ層３０１側から窒素を含む酸化シリコン膜、酸素を含む窒化シリコン膜を積層した積層膜を用いることができる。接合層３０２が支持基板３００と接合を形成する機能を有するのに対し、絶縁層３０４は不純物によりＬＴＳＳ層３０１が汚染されることを防止する。
なお、ここで窒素を含む酸化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものであって、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、Ｓｉが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、酸素を含む窒化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲で含まれるものをいう。
図１０（Ｂ）は、支持基板３００に接合層３０２を設けた構成である。支持基板３００と接合層３０２との間にはバリア層３０３が設けられていることが好ましい。支持基板３００として用いられるガラス基板からアルカリ金属もしくはアルカリ土類金属のような可動イオン不純物が拡散してＬＴＳＳ層３０１が汚染されることを防ぐためである。ＬＴＳＳ層３０１には直接酸化で形成された酸化シリコン層３０５が形成されている。この酸化シリコン層３０５が接合層３０２と接合を形成し、支持基板３００上にＬＴＳＳ層を固定する。酸化シリコン層３０５は熱酸化により形成されたものが好ましい。
図１０（Ｃ）は、支持基板３００に接合層３０２を設けた別の構成である。支持基板３００と接合層３０２との間にはバリア層３０３が設けられている。
図１０（Ｃ）では、バリア層３０３は一層または複数の層をもって構成する。例えば、ナトリウムなどのイオンをブロッキングする効果の高い窒化シリコン膜または酸素を含む窒化シリコン膜を第１層目として用い、その上層に第２層目として酸化シリコン膜または窒素を含む酸化シリコン膜を設ける。
バリア層３０３の第１層目は不純部の拡散を防止する目的を持った絶縁膜であり緻密な膜であるのに対し、第２層目は第１層目の膜の内部応力が上層に作用しないように、応力を緩和することを一つの目的としている。このように支持基板３００にバリア層３０３を設けることで、ＬＴＳＳ層を接合する際の基板の選択範囲を広げることができる。
バリア層３０３には接合層３０２が形成されており、支持基板３００とＬＴＳＳ層３０１を固定する。
図９（Ａ）〜図９（Ｂ）、図１０（Ａ）〜図１０（Ｃ）に示すＳＯＩ構造を有する基板の作製方法について、図１１（Ａ）〜図１１（Ｃ）、図１２（Ａ）〜図１２（Ｂ）、図１３（Ａ）〜図１３（Ｃ）、図１４（Ａ）〜図１４（Ｃ）、図１５（Ａ）〜図１５（Ｂ）、図１６（Ａ）〜図１６（Ｃ）を用いて説明する。
清浄化された半導体基板３０６の表面から電界で加速されたイオンを所定の深さに注入して分離層３０７を形成する（図１１（Ａ）参照）。半導体基板３０６に形成される分離層３０７の深さは、イオンの加速エネルギーとイオンの入射角によって制御する。半導体基板３０６の表面からイオンの平均進入深さに近い深さ領域に分離層３０７が形成される。例えば、ＬＴＳＳ層の厚さは５ｎｍ乃至５００ｎｍ、好ましくは１０ｎｍ乃至２００ｎｍの厚さであり、イオンを注入する際の加速電圧はこのような厚さを考慮して行われる。イオンの注入はイオンドーピング装置を用いて行うことが好ましい。すなわち、ソースガスをプラズマ化して生成された複数のイオン種を質量分離しないで注入するドーピング方式を用いる。
本実施の形態の場合、一または複数の同一の原子から成る質量数の異なるイオンを注入することが好ましい。イオンドーピングは、加速電圧１０ｋｅＶから１００ｋｅＶ、好ましくは３０ｋｅＶから８０ｋｅＶ、ドーズ量は１×１０１６／ｃｍ２から４×１０１６／ｃｍ２、ビーム電流密度が２μＡ／ｃｍ２以上、好ましくは５μＡ／ｃｍ２以上、より好ましくは１０μＡ／ｃｍ２以上とすれば良い。
水素イオンを注入する場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋イオンの割合を高めておくことが好ましい。水素イオンを注入する場合には、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋イオンを含ませると共に、Ｈ３ ＋イオンの割合を高めておくと注入効率を高めることができ、注入時間を短縮することができる。それにより、半導体基板３０６に形成される分離層３０７の領域には１×１０２０／ｃｍ３（好ましくは５×１０２０／ｃｍ３）以上の水素を含ませることが可能である。
半導体基板３０６中において、局所的に高濃度の水素注入領域を形成すると、結晶構造が乱されて微小な空孔が形成され、分離層３０７を多孔質構造とすることができる。この場合、比較的低温の熱処理によって分離層３０７に形成された微小な空洞の体積変化が起こり、分離層３０７に沿って劈開することにより薄いＬＴＳＳ層を形成することができる。
イオンを質量分離して半導体基板３０６に注入しても、上記と同様に分離層３０７を形成することができる。この場合にも、質量数の大きいイオン（例えばＨ３ ＋イオン）を選択的に注入することは上記と同様な効果を奏することとなり好ましい。
イオンを生成するイオン種を生成するガスとしては水素の他に重水素、ヘリウムのような不活性ガスを選択することも可能である。原料ガスにヘリウムを用い、質量分離機能を有さないイオンドーピング装置を用いることにより、Ｈｅ＋イオンの割合が高いイオンビームが得ることができる。このようなイオンを半導体基板３０６に注入することで、微小な空孔を形成することができ上記と同様な分離層３０７を半導体基板３０６中に設けることができる。
分離層３０７の形成に当たってはイオンを高ドーズ条件で注入する必要があり、半導体基板３０６の表面が粗くなってしまう場合がある。そのためイオンが注入される表面に緻密な膜を設けておいても良い。例えば、窒化シリコン膜もしく酸素を含むは窒化シリコン膜などによりイオン注入に対する保護膜を５０ｎｍ乃至２００ｎｍの厚さで設けておいても良い。
次に、支持基板３００と接合を形成する面に接合層３０２として酸化シリコン膜を形成する（図１１（Ｂ）参照）。酸化シリコン膜の厚さは１０ｎｍ乃至２００ｎｍ、好ましくは１０ｎｍ乃至１００ｎｍ、より好ましくは２０ｎｍ乃至５０ｎｍとすれば良い。
酸化シリコン膜としては上述のように有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。化学気相成長法による成膜では、単結晶半導体基板に形成した分離層３０７から脱ガスが起こらない温度として、例えば３５０℃以下の成膜温度が適用される。また、単結晶もしくは多結晶半導体基板からＬＴＳＳ層を剥離する熱処理は、成膜温度よりも高い熱処理温度が適用される。
支持基板３００と、半導体基板３０６の接合層３０２が形成された面を対向させ、密接させることで接合を形成する（図１１（Ｃ））。接合を形成する面は十分に清浄化しておく。そして、支持基板３００と接合層３０２を密接させることにより接合が形成される。接合は初期の段階においてファンデルワールス力が作用するものと考えられ、支持基板３００と半導体基板３０６とを圧接することで水素結合により強固な接合を形成することが可能である。
良好な接合を形成するために、表面を活性化しておいても良い。例えば、接合を形成する面に原子ビームもしくはイオンビームを照射する。原子ビームもしくはイオンビームを利用する場合には、アルゴン等の不活性ガス中性原子ビームもしくは不活性ガスイオンビームを用いることができる。その他に、プラズマ照射もしくはラジカル処理を行う。このような表面処理により２００℃乃至４００℃の温度であっても異種材料間の接合強度を高めることが可能となる。
半導体基板３０６と支持基板３００を重ね合わせた状態で第１の熱処理を行う。第１の熱処理により支持基板３００上に薄い半導体層（ＬＴＳＳ層）を残して半導体基板３０６を分離を行う（図１２（Ａ））。第１の熱処理は接合層３０２の成膜温度以上で行うことが好ましく、４００℃以上６００℃未満の温度で行うことが好ましい。この温度範囲で熱処理を行うことで分離層３０７に形成された微小な空孔に体積変化が起こり、分離層３０７に沿って半導体層を劈開することができる。接合層３０２は支持基板３００と接合しているので、支持基板３００上には半導体基板３０６と同じ結晶性のＬＴＳＳ層３０１が固定された形態となる。
次に支持基板３００にＬＴＳＳ層３０１が接合された状態で第２の熱処理を行う（図１２（Ｂ））。第２の熱処理は、第１の熱処理温度よりも高い温度であって支持基板３００の歪み点を超えない温度で行うことが好ましい。或いは、第１の熱処理と第２の熱処理は同じ温度であっても、第２の熱処理の処理時間を長くすることが好ましい。熱処理は、熱伝導加熱、対流加熱または輻射加熱などにより支持基板３００及び／またはＬＴＳＳ層３０１が加熱されるようにすれば良い。熱処理装置としては電熱炉、ランプアニール炉などを適用することができる。第２の熱処理は多段階に温度を変化させて行っても良い。また瞬間熱アニール（ＲＴＡ）装置を用いても良い。ＲＴＡ装置によって熱処理を行う場合には、基板の歪み点近傍またはそれよりも若干高い温度に加熱することもできる。
第２の熱処理を行うことでＬＴＳＳ層３０１に残留する応力を緩和することができる。すなわち、第２の熱処理は、支持基板３００とＬＴＳＳ層３０１の膨張係数の違いにより生じる熱歪みを緩和する。また、第２の熱処理は、イオンを注入することによって結晶性が損なわれたＬＴＳＳ層３０１の結晶性を回復させるためにも有効である。さらに、第２の熱処理は、半導体基板３０６を支持基板３００と接合させた後、第１の熱処理によって分割する際に生じるＬＴＳＳ層３０１のダメージを回復させることにも有効である。また、第１の熱処理と第２の熱処理を行うことで水素結合を、より強固な共有結合に変化させることができる。
ＬＴＳＳ層３０１の表面をより平坦化する目的で化学的機械研磨（ＣＭＰ）処理を行っても良い。ＣＭＰ処理は第１の熱処理後もしくは第２の熱処理後に行うことができる。尤も、第２の熱処理前に行えば、ＬＴＳＳ層３０１の表面を平坦化すると共にＣＭＰ処理によって生じる表面の損傷層を第２の熱処理で修復することができる。
いずれにしても、第１の熱処理と第２の熱処理を本形態のように組み合わせて行うことで、ガラス基板のような熱的に脆弱な支持基板の上に、結晶性に優れた結晶半導体層を設けることが可能となる。
図１１（Ａ）〜図１１（Ｃ）及び図１２（Ａ）〜図１２（Ｂ）の工程を経て、図９（Ａ）に示すＳＯＩ基板が形成される。
図９（Ｂ）に示すＳＯＩ構造の基板を作成する方法について、図１５（Ａ）〜図１５（Ｂ）を用いて説明する。
図１１（Ａ）〜図１１（Ｂ）に示す作製工程に基づいて、半導体基板３０６中に分離層３０７を形成し、さらに、半導体基板３０６の、支持基板３００と接合を形成する面に、接合層３０２を形成する。
次いで、バリア層３０３及び接合層３０２が形成された支持基板３００と、半導体基板３０６の接合層３０２を密着させて接合を形成する（図１５（Ａ））。
この状態で第１の熱処理を行う。第１の熱処理は接合層３０２の成膜温度以上で行うことが好ましく、４００℃以上６００℃未満の温度で行うことが好ましい。それにより分離層３０７に形成された微小な空孔に体積変化が起こり、半導体基板３０６を劈開することができる。支持基板３００上には半導体基板３０６と同じ結晶性を有するＬＴＳＳ層３０１が形成される（図１５（Ｂ））。
次に支持基板３００にＬＴＳＳ層３０１が接合された状態で第２の熱処理を行う。第２の熱処理は、第１の熱処理温度よりも高い温度であって支持基板３００の歪み点を超えない温度で行うことが好ましい。或いは、第１の熱処理と第２の熱処理は同じ温度であっても、第２の熱処理の処理時間を長くすることが好ましい。熱処理は、熱伝導加熱、対流加熱または輻射加熱などにより支持基板３００及び／またはＬＴＳＳ層３０１が加熱されるようにすれば良い。第２の熱処理を行うことでＬＴＳＳ層３０１に残留する応力を緩和することができ、第１の熱処理によって分割する際に生じるＬＴＳＳ層３０１のダメージを回復させることにも有効である。
以上のようにして、図９（Ｂ）に示すＳＯＩ基板が形成される。
次いで図１０（Ａ）に示すＳＯＩ構造の基板の作製方法について、図１６（Ａ）〜図１６（Ｃ）を用いて説明する。
まず図１１（Ａ）に示す作製工程に基づいて、半導体基板３０６中に分離層３０７を形成する。
次に、半導体基板３０６の表面に絶縁層３０４を形成する。絶縁層３０４は窒素を含有する絶縁層であることが好ましい。例えば、窒化シリコン膜、酸素を含む窒化シリコン膜もしくは窒素を含む酸化シリコン膜から選ばれた１つまたは複数の膜を積層して形成することができる。
さらに、絶縁層３０４上に接合層３０２として酸化シリコン膜を形成する（図１６（Ａ））。
支持基板３００と、半導体基板３０６の接合層３０２が形成された面を対向させ、密接させることで接合を形成する（図１６（Ｂ））。
この状態で第１の熱処理を行う。第１の熱処理は接合層３０２の成膜温度以上で行うことが好ましく、４００℃以上６００℃未満の温度で行うことが好ましい。それにより分離層３０７に形成された微小な空孔に体積変化が起こり、半導体基板３０６を劈開することができる。支持基板３００上には半導体基板３０６と同じ結晶性を有するＬＴＳＳ層３０１が形成される（図１６（Ｃ））。
次に支持基板３００にＬＴＳＳ層３０１が接合された状態で第２の熱処理を行う。第２の熱処理は、第１の熱処理温度よりも高い温度であって支持基板３００の歪み点を超えない温度で行うことが好ましい。或いは、第１の熱処理と第２の熱処理は同じ温度であっても、第２の熱処理の処理時間を長くすることが好ましい。熱処理は、熱伝導加熱、対流加熱または輻射加熱などにより支持基板３００及び／またはＬＴＳＳ層３０１が加熱されるようにすれば良い。第２の熱処理を行うことでＬＴＳＳ層３０１に残留する応力を緩和することができ、第１の熱処理によって分割する際に生じるＬＴＳＳ層３０１のダメージを回復させることにも有効である。
図１６（Ａ）〜図１６（Ｃ）に示すように、絶縁層３０４を半導体基板３０６上に形成すると、絶縁層３０４によって不純物がＬＴＳＳ層３０１に混入するのを防ぐので、ＬＴＳＳ層３０１が汚染されるのを防止することが可能となる。
図１３（Ａ）〜図１３（Ｃ）は、支持基板側に接合層を設けてＬＴＳＳ層を有するＳＯＩ構造の基板を製造する工程を示す。
まず、酸化シリコン層３０５が形成された半導体基板３０６に電界で加速されたイオンを所定の深さに注入し、分離層３０７を形成する（図１３（Ａ））。酸化シリコン層３０５は、半導体基板３０６上に酸化シリコン層をスパッタ法やＣＶＤ法で成膜してもよいし、半導体基板３０６が単結晶シリコン基板の場合、半導体基板３０６を熱酸化して形成してもよい。本実施の形態では、半導体基板３０６が単結晶シリコン基板として、酸化シリコン層３０５は単結晶シリコン基板を熱酸化して形成する。
半導体基板３０６へのイオンの注入は図１１（Ａ）の場合と同様である。半導体基板３０６の表面に酸化シリコン層３０５を形成しておくことでイオン注入によって表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。
バリア層３０３及び接合層３０２が形成された支持基板３００と半導体基板３０６の酸化シリコン層３０５が形成された面を密着させて接合を形成する（図１３（Ｂ））。
この状態で第１の熱処理を行う。第１の熱処理は接合層３０２の成膜温度以上で行うことが好ましく、４００℃以上６００℃未満の温度で行うことが好ましい。それにより分離層３０７に形成された微小な空孔に体積変化が起こり、半導体基板３０６を劈開することができる。支持基板３００上には半導体基板３０６と同じ結晶性を有するＬＴＳＳ層３０１が形成される（図１３（Ｃ））。
次に支持基板３００にＬＴＳＳ層３０１が接合された状態で第２の熱処理を行う。第２の熱処理は、第１の熱処理温度よりも高い温度であって支持基板３００の歪み点を超えない温度で行うことが好ましい。或いは、第１の熱処理と第２の熱処理は同じ温度であっても、第２の熱処理の処理時間を長くすることが好ましい。熱処理は、熱伝導加熱、対流加熱または輻射加熱などにより支持基板３００及び／またはＬＴＳＳ層３０１が加熱されるようにすれば良い。第２の熱処理を行うことでＬＴＳＳ層３０１に残留する応力を緩和することができ、第１の熱処理によって分割する際に生じるＬＴＳＳ層３０１のダメージを回復させることにも有効である。
以上のようにして、図１０（Ｂ）に示すＳＯＩ基板が形成される。
図１４（Ａ）〜図１４（Ｃ）は支持基板側に接合層を設けてＬＴＳＳ層を接合する場合における他の例を示す。
最初に半導体基板３０６に分離層３０７を形成する（図１４（Ａ））。分離層３０７を形成するためのイオンの注入はイオンドーピング装置を用いて行う。この工程では電界で加速された質量数の異なるイオンが高電界で加速されて半導体基板３０６に照射される。
このとき、半導体基板３０６の表面はイオンの照射により平坦性が損なわれるおそれがあるので、保護膜として酸化シリコン層３０５を設けておくことが好ましい。酸化シリコン層３０５は熱酸化により形成しても良いし、ケミカルオキサイドを適用しても良い。ケミカルオキサイドは酸化性の薬液に半導体基板３０６を浸すことで形成可能である。例えば、オゾン含有水溶液で半導体基板３０６を処理すれば表面にケミカルオキサイドが形成される。
また保護膜として、プラズマＣＶＤ法で形成した窒素を含む酸化シリコン膜、酸素を含む窒化シリコン膜、またはＴＥＯＳを用いて成膜した酸化シリコン膜を用いてもよい。
支持基板３００にはバリア層３０３を設けることが好ましい。バリア層３０３を設けることで、支持基板３００として用いられるガラス基板からアルカリ金属もしくはアルカリ土類金属のような可動イオン不純物が拡散してＬＴＳＳ層３０１が汚染されることを防ぐことができる。
バリア層３０３は一層または複数の層をもって構成する。例えば、ナトリウムなどのイオンをブロッキングする効果の高い窒化シリコン膜または酸素を含む窒化シリコン膜を第１層目として用い、その上層に第２層目として酸化シリコン膜または窒素を含む酸化シリコン膜を設ける。
バリア層３０３の第１層目は不純物の拡散を防止する目的を持った絶縁膜であり緻密な膜であるのに対し、第２層目は第１層目の膜の内部応力が上層に作用しないように、応力を緩和することを一つの目的としている。このように支持基板３００にバリア層３０３を設けることで、ＬＴＳＳ層を接合する際の基板の選択範囲を広げることができる。
バリア層３０３の上層に接合層３０２を設けた支持基板３００と半導体基板３０６を接合させる（図１４（Ｂ））。半導体基板３０６の表面は保護膜として設けた酸化シリコン層３０５をフッ酸で除去しておき、半導体表面が露出する状態となっている。半導体基板３０６の最表面はフッ酸溶液の処理により水素で終端されている状態であれば良い。接合形成に際して表面終端水素により水素結合が形成され、良好な接合を形成することができる。
また、不活性ガスのイオンを照射して半導体基板３０６の最表面に未結合手が露出するようにして、真空中で接合を形成しても良い。
この状態で第１の熱処理を行う。第１の熱処理は接合層３０２の成膜温度以上で行うことが好ましく、４００℃以上６００℃未満の温度で行うことが好ましい。それにより分離層３０７に形成された微小な空孔に体積変化が起こり、半導体基板３０６を劈開することができる。支持基板３００上には半導体基板３０６と同じ結晶性を有するＬＴＳＳ層３０１が形成される（図１４（Ｃ））。
次に支持基板３００にＬＴＳＳ層３０１が接合された状態で第２の熱処理を行う。第２の熱処理は、第１の熱処理温度よりも高い温度であって支持基板３００の歪み点を超えない温度で行うことが好ましい。或いは、第１の熱処理と第２の熱処理は同じ温度であっても、第２の熱処理の処理時間を長くすることが好ましい。
熱処理は、熱伝導加熱、対流加熱または輻射加熱などにより支持基板３００及び／またはＬＴＳＳ層３０１が加熱されるようにすれば良い。第２の熱処理を行うことでＬＴＳＳ層３０１に残留する応力を緩和することができ、第１の熱処理によって分割する際に生じるＬＴＳＳ層３０１のダメージを回復させることにも有効である。
以上のようにして図１０（Ｃ）に示すＳＯＩ基板を形成する。
本実施の形態によれば、ガラス基板等の耐熱温度が７００℃以下の支持基板３００であっても接合部の接着力が強固なＬＴＳＳ層３０１を得ることができる。支持基板３００として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することが可能となる。
実施の形態１に示す島状半導体膜１０２は、ＬＴＳＳ層３０１を島状に加工することで得ることが可能である。本実施の形態で得られるＬＴＳＳ層３０１は、単結晶半導体層なので、応答速度の速い半導体装置を作製することができる。
本発明の記憶素子の断面図。 本発明の記憶素子の作製工程を示す断面図。 本発明の記憶素子の作製工程を示す断面図。 本発明の記憶素子の作製工程を示す断面図。 本発明の記憶素子の断面図。 本発明の記憶素子を用いた無線交信可能な半導体装置のブロック図。 本発明の記憶素子を用いた無線交信可能な半導体装置の回路図 本発明の半導体装置を利用した一形態を示す図。 ＳＯＩ構造を有する基板の構成を示す断面図。 ＳＯＩ構造を有する基板の構成を示す断面図。 ＳＯＩ構造を有する基板の作製方法を説明する断面図。 ＳＯＩ構造を有する基板の作製方法を説明する断面図。 ＳＯＩ構造を有する基板の作製方法を説明する断面図。 ＳＯＩ構造を有する基板の作製方法を説明する断面図。 ＳＯＩ構造を有する基板の作製方法を説明する断面図。 ＳＯＩ構造を有する基板の作製方法を説明する断面図。
符号の説明
１０１ 絶縁表面
１０２ 島状半導体膜
１０３ チャネル形成領域
１０４ 高濃度不純物領域
１０５ 低濃度不純物領域
１０６ トンネル絶縁膜
１０７ フローティングゲート
１０８ ゲート絶縁膜
１０９ コントロールゲート
１１１ 基板
１１２ 下地膜
１１３ 非晶質半導体膜
１１４ 結晶性半導体膜
１１５ レーザ光
１１８ 層間絶縁膜
１１９ 配線
１２１ 低濃度不純物領域
１３１ 絶縁膜
１３２ 絶縁膜
２００ 半導体装置
２０１ 演算処理回路
２０２ 記憶回路
２０３ アンテナ
２０４ 電源回路
２０５ 復調回路
２０６ 変調回路
２０７ リーダ／ライタ
３００ 支持基板
３０１ ＬＴＳＳ層
３０２ 接合層
３０３ バリア層
３０４ 絶縁層
３０５ 酸化シリコン層
３０６ 半導体基板
３０７ 分離層
５０２ ＴＦＴ
５０３ ＴＦＴ
５０４ ＴＦＴ
５０６ 記憶素子
５０７ 記憶素子
５０８ 記憶素子
１０２１ メモリセル
１０２３ メモリセルアレイ
１０２４ ビット線駆動回路
１０２５ カラムデコーダ
１０２６ 読み出し回路
１０２７ セレクタ
１０２８ インターフェース
１０２９ ワード線駆動回路
１０３０ ロウデコーダ
１０３１ レベルシフタ
１０３２ ＴＦＴ
１０３３ 記憶素子

Claims (5)

  1. 絶縁表面上に、
    チャネル形成領域と高濃度不純物領域を有する島状半導体膜と、
    前記島状半導体膜上に、トンネル絶縁膜と、
    前記トンネル絶縁膜上に、フローティングゲートと、
    前記フローティングゲート上に、ゲート絶縁膜と、
    前記ゲート絶縁膜上に、コントロールゲートと、
    前記トンネル絶縁膜と前記フローティングゲートとの間に、第１の絶縁膜と、
    を有し、
    前記フローティングゲートの材料は、チタン、タンタル、タングステンのいずれか１つであり、
    前記第１の絶縁膜は、前記フローティングゲートの材料の酸化膜で形成されており、前記フローティングゲートの材料が、前記トンネル絶縁膜に拡散するのを防ぐことを特徴とする半導体装置。
  2. 請求項１において、
    前記フローティングゲートと前記ゲート絶縁膜との間に、第２の絶縁膜と、
    を有し、
    前記第２の絶縁膜は、前記フローティングゲートの材料の酸化膜で形成されており、前記フローティングゲートの材料が、前記ゲート絶縁膜に拡散するのを防ぐことを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記第１の絶縁膜は、酸化チタン、酸化タンタル、酸化タングステンのいずれか１つであることを特徴とする半導体装置。
  4. 請求項２において、
    前記第２の絶縁膜は、酸化チタン、酸化タンタル、酸化タングステンのいずれか１つであることを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか１項において、
    前記島状半導体膜は、単結晶半導体層により形成されていることを特徴とする半導体装置。
JP2008156353A 2007-06-25 2008-06-16 半導体装置 Active JP5384038B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008156353A JP5384038B2 (ja) 2007-06-25 2008-06-16 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007166495 2007-06-25
JP2007166495 2007-06-25
JP2008156353A JP5384038B2 (ja) 2007-06-25 2008-06-16 半導体装置

Publications (3)

Publication Number Publication Date
JP2009033118A JP2009033118A (ja) 2009-02-12
JP2009033118A5 JP2009033118A5 (ja) 2011-07-07
JP5384038B2 true JP5384038B2 (ja) 2014-01-08

Family

ID=40135566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008156353A Active JP5384038B2 (ja) 2007-06-25 2008-06-16 半導体装置

Country Status (5)

Country Link
US (1) US8319269B2 (ja)
JP (1) JP5384038B2 (ja)
KR (1) KR101520284B1 (ja)
CN (1) CN101681885B (ja)
WO (1) WO2009001733A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009001733A1 (en) * 2007-06-25 2008-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5576400B2 (ja) * 2009-01-29 2014-08-20 インターナショナル・ビジネス・マシーンズ・コーポレーション フラッシュ・メモリ・デバイスおよびその製造方法
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103597545B (zh) 2011-06-09 2016-10-19 株式会社半导体能源研究所 高速缓冲存储器及其驱动方法
JP6012263B2 (ja) 2011-06-09 2016-10-25 株式会社半導体エネルギー研究所 半導体記憶装置
JP6013685B2 (ja) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
US8994019B2 (en) * 2011-08-05 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9135182B2 (en) 2012-06-01 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Central processing unit and driving method thereof
CN105140299B (zh) * 2015-10-14 2017-12-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法
TWI686929B (zh) 2016-05-20 2020-03-01 聯華電子股份有限公司 半導體元件
CN105932032A (zh) * 2016-06-16 2016-09-07 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
KR102684115B1 (ko) * 2019-07-19 2024-07-12 에스케이하이닉스 주식회사 반도체 메모리 소자
WO2021046734A1 (zh) * 2019-09-11 2021-03-18 咸阳彩虹光电科技有限公司 开关元件和显示面板
US11335775B2 (en) * 2020-08-27 2022-05-17 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3996657A (en) 1974-12-30 1976-12-14 Intel Corporation Double polycrystalline silicon gate memory device
JPH0758225A (ja) * 1993-08-10 1995-03-03 Oki Electric Ind Co Ltd 不揮発性半導体記憶装置及びその形成方法
JPH10233505A (ja) * 1997-02-21 1998-09-02 Hitachi Ltd 半導体装置の製造方法
JP3943245B2 (ja) * 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
TW518650B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
EP1220318A4 (en) * 1999-09-30 2007-06-06 Rohm Co Ltd NON-VOLATILE MEMORY
JP2001326289A (ja) 2000-03-08 2001-11-22 Semiconductor Energy Lab Co Ltd 不揮発性メモリおよび半導体装置
JP2002198446A (ja) * 2000-12-27 2002-07-12 Fujitsu Ltd 半導体記憶装置とその製造方法
US6784480B2 (en) * 2002-02-12 2004-08-31 Micron Technology, Inc. Asymmetric band-gap engineered nonvolatile memory device
US6586349B1 (en) * 2002-02-21 2003-07-01 Advanced Micro Devices, Inc. Integrated process for fabrication of graded composite dielectric material layers for semiconductor devices
JP5046464B2 (ja) * 2002-12-18 2012-10-10 株式会社半導体エネルギー研究所 半導体記憶素子の作製方法
JP4860160B2 (ja) * 2004-02-10 2012-01-25 株式会社半導体エネルギー研究所 半導体装置
US7102191B2 (en) * 2004-03-24 2006-09-05 Micron Technologies, Inc. Memory device with high dielectric constant gate dielectrics and metal floating gates
JP4942950B2 (ja) 2004-05-28 2012-05-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7504663B2 (en) * 2004-05-28 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with a floating gate electrode that includes a plurality of particles
US7335556B2 (en) * 2004-06-14 2008-02-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20070063147A1 (en) * 2004-06-14 2007-03-22 Semiconductor Energy Laboratory Co., Ltd. Doping device
KR100688575B1 (ko) * 2004-10-08 2007-03-02 삼성전자주식회사 비휘발성 반도체 메모리 소자
US20090189215A1 (en) * 2005-04-20 2009-07-30 National University Of Singapore Nonvolatile flash memory device and method for producing the same
JP4851740B2 (ja) * 2005-06-30 2012-01-11 株式会社東芝 半導体装置およびその製造方法
JP2007053171A (ja) * 2005-08-16 2007-03-01 Toshiba Corp 不揮発性半導体メモリ装置
JP4909552B2 (ja) * 2005-09-12 2012-04-04 旭硝子株式会社 電荷保持特性に優れた不揮発性半導体記憶素子の製造方法
JP4928890B2 (ja) * 2005-10-14 2012-05-09 株式会社東芝 不揮発性半導体記憶装置
JP4575320B2 (ja) * 2006-03-15 2010-11-04 株式会社東芝 不揮発性半導体記憶装置
TWI416738B (zh) * 2006-03-21 2013-11-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
EP1837917A1 (en) * 2006-03-21 2007-09-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
EP1837900A3 (en) * 2006-03-21 2008-10-15 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
JP2007294911A (ja) 2006-03-31 2007-11-08 Semiconductor Energy Lab Co Ltd 不揮発性半導体記憶装置
EP1840947A3 (en) * 2006-03-31 2008-08-13 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US8022460B2 (en) 2006-03-31 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
WO2007138937A1 (en) * 2006-05-26 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7994000B2 (en) * 2007-02-27 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7791172B2 (en) * 2007-03-19 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
WO2009001733A1 (en) * 2007-06-25 2008-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2009033118A (ja) 2009-02-12
WO2009001733A1 (en) 2008-12-31
US8319269B2 (en) 2012-11-27
CN101681885A (zh) 2010-03-24
US20080315286A1 (en) 2008-12-25
KR20100033521A (ko) 2010-03-30
KR101520284B1 (ko) 2015-05-14
CN101681885B (zh) 2013-09-25

Similar Documents

Publication Publication Date Title
JP5384038B2 (ja) 半導体装置
CN101669193B (zh) Soi衬底及其制造方法和半导体器件
US8093135B2 (en) Method of manufacturing semiconductor device
US7528463B2 (en) Semiconductor on insulator structure
CN101393859B (zh) 设置有半导体膜的衬底及其制造方法
US8765535B2 (en) Method for manufacturing a capacitor having a yttrium oxide layer
CN102593153A (zh) 半导体衬底、半导体装置、以及其制造方法
KR20090037363A (ko) Ｓｏｉ기판의 제작방법
KR20000011051A (ko) 고체 물질의 박막을 얻는 방법 및 이 방법의 적용
JP2009076886A (ja) 半導体装置の作製方法
TW200903709A (en) Method for manufacturing semiconductor device
US8072017B2 (en) Nonvolatile semiconductor memory device
US8198165B2 (en) Method for manufacturing semiconductor device
JP2009076729A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110519

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131002

R150 Certificate of patent or registration of utility model

Ref document number: 5384038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250