(1)予備的事項について
実施の形態の説明に先立ち、予備的事項について説明する。
図1〜図5は、予備的事項に係る強誘電体メモリの製造途中の断面図である。この強誘電体メモリはスタック型のFeRAMであり、以下のようにして作製される。
まず、図1(a)に示すように、p型のシリコン基板1の表面を熱酸化することにより素子分離絶縁膜2を形成し、この素子分離絶縁膜2でトランジスタの活性領域を画定する。このような素子分離構造はLOCOS(Local Oxidation of Silicon)と呼ばれる
次いで、シリコン基板1の活性領域にボロンを導入してpウェル3を形成した後、活性領域にMOSトランジスタTRを形成する。そのMOSトランジスタTRは、ゲート絶縁膜4、n型ソース/ドレイン領域5、高融点金属シリサイド層6、及びゲート電極8を備える。
次に、図1(b)に示すように、シリコン基板1の上側全面にカバー絶縁膜10としてCVD法により酸窒化シリコン(SiON)膜を厚さ約200nmに形成する。
更に、このカバー絶縁膜10の上に、第1の層間絶縁膜11としてCVD法により酸化シリコン(SiO2)膜を約600nmの厚さに形成した後、その上面をCMP法により研磨して平坦化する。
次いで、図2(a)に示すように、第1の層間絶縁膜11の上にフォトレジストを塗布し、それを露光、現像してレジストパターン12を形成する。
そして、このレジストパターン12をマスクにしながら、第1の層間絶縁膜11とカバー絶縁膜10とをドライエッチングすることにより、n型ソース/ドレイン領域5の上のこれらの絶縁膜にコンタクトホール11aを形成する。
このドライエッチングを終了後、レジストパターン12は除去される。
次に、図2(b)に示すように、第1の層間絶縁膜11の上面とコンタクトホール11aの内面とに、スパッタ法によりグルー膜13としてチタン膜と窒化チタン膜とをこの順に形成する。グルー膜13の厚さは、チタン膜が約20nmであり、窒化チタン膜が約50nmである。
グルー膜13は、後で形成されるタングステン膜の成長の核として機能すると共に、そのタングステン膜と第1の層間絶縁膜11との密着性を向上させる機能をも有する。
次いで、図3(a)に示すように、反応ガスとして六フッ化タングステンガスを使用するCVD法により、グルー膜13の上にタングステン膜14を厚さ約500nmに形成する。
このCVD法では、コンタクトホール11a内に反応ガスが供給されてタングステン膜14が形成されるが、コンタクトホール11aの深部では反応ガスが十分に行き渡らず、他の部分よりも成長が遅くなる。
その結果、コンタクトホール11aの深部のタングステン膜14に空洞14aが形成され、この空洞14aの上にはタングステン膜14の繋ぎ目であるシーム14bが形成されることがある。
この後に、図3(b)に示すように、第1の層間絶縁膜11上の余分なタングステン膜14とグルー膜13とをCMP法により研磨し、これらの膜をコンタクトホール11a内にのみ第1のコンタクトプラグ15として残す。
このように研磨すると、タングステン膜14の研磨面にシーム14bが現れるため、コンタクトプラグ15の上面15aにはシーム14bに起因した段差部15bが形成される。
また、この研磨では、第1の層間絶縁膜11上に研磨残渣を残さないようにするためにオーバー研磨が行われるため、第1のコンタクトプラグ15の上面15aは第1の層間絶縁膜11の上面11bよりも低くなる。
図6は、このようにして形成された第1のコンタクトプラグ15の上面図である。これに示されるように、第1のコンタクトプラグ15の上面にはシーム14bが現れる。
次いで、図4(a)に示すように、下部電極17a、キャパシタ誘電体膜18a、及び上部電極19aをこの順に積層してなる強誘電体キャパシタQを第1のコンタクトプラグ15の上に形成する。
このうち、下部電極17aとしては厚さ約100nmのイリジウム膜が形成され、上部電極19aとしては厚さ約150nmの酸化イリジウム膜が形成される。また、キャパシタ誘電体膜18aとしては、例えば厚さが約120nmのPZT膜が形成される。
キャパシタ誘電体膜18a中のPZT等の酸化物強誘電体は、外部雰囲気中の水素等の還元性物質に触れると還元し、その強誘電体特性が劣化する。
そこで、次の工程では、図4(b)に示すように、水素等の還元性物質からキャパシタ誘電体膜18aを保護するために、水素バリア絶縁膜21としてアルミナ膜を例えば、ALD(Atomic Layer Deposition)法で厚さ約50nmに形成する。
そして、この水素バリア絶縁膜21の上にCVD法により第2の層間絶縁膜22として酸化シリコン膜を約1500nmの厚さに形成した後、その上面をCMP法により平坦化する。
その後に、図5に示すように、フォトリソグラフィとエッチングによって強誘電体キャパシタQの各絶縁膜21、22にホールを形成し、そのホール内に第2のコンタクトプラグ23を形成する。この第2のコンタクトプラグ23の形成方法は第1のコンタクトプラグ15のそれと同様なので、ここでは省略する。
ここまでの工程により、スタック型のFeRAMの基本構造が完成した。
そのFeRAMにおけるキャパシタ誘電体膜18aの配向は、下部電極17aの配向を引き継ぐことにより一方向に揃えられ、それにより残留分極電荷量等のキャパシタ誘電体膜18aの強誘電体特性が高められることになる。
ところが、第1のコンタクトプラグ15にはシーム14bに起因した段差部15bが形成されているため、下部電極17aの配向が段差部15bによって乱され、それによりキャパシタ誘電体膜18aの配向も乱されてしまう。
しかも、第1のコンタクトプラグ15の上面は、オーバー研磨によって第1の層間絶縁膜11の上面よりも低くなっており、第1のコンタクトプラグ14と第1の層間絶縁膜11との間にも段差が形成されている。その段差によってもキャパシタ誘電体膜18aの配向が乱されることになる。
また、コンタクトホール11aの側壁上のタングステン膜14は、基板横方向に成長するので、タングステン膜14中の結晶粒の配向の向きGは基板横方向になるので、その配向を引き継いで下部電極17aの配向も基板横方向になり易くなる。キャパシタ誘電体膜18a中のPZTは、その配向が基板垂直方向である(111)方向のときに強誘電体特性が高められる。そのため、下部電極17aの配向の向きGがこのように基板横方向を向いてしまうと、キャパシタ誘電体膜18aの強誘電体特性を高めるのが難しくなる。
更に、第1のコンタクトプラグ15内に空洞15aが形成されていると、アニール時に空洞15aから脱ガスが発生し、強誘電体キャパシタQが第1の層間絶縁膜11から浮き上がることがある。また、その脱ガス中に水素等の還元性物質が含まれている場合には、キャパシタ誘電体膜18aが還元されてその強誘電体特性が劣化してしまう。このように脱ガスが発生するアニールとしては、例えば、製造途中にキャパシタ誘電体膜18aが受けたダメージを回復させるための回復アニールや、キャパシタ誘電体膜18aを結晶化させるための結晶化アニールがある。
本願発明者は、このような知見に基づき、以下に説明するような実施形態に想到した。
(2)第1実施形態
図7〜図28は、第1実施形態に係る強誘電体メモリの製造途中の断面図である。
この強誘電体メモリはスタック型のFeRAMであって、以下のようにして製造される。
最初に、図7(a)に示す断面構造を得るまでの工程について説明する。
まず、n型又はp型のシリコン(半導体)基板30の表面を熱酸化してLOCOS法により素子分離絶縁膜31を形成し、この素子分離絶縁膜31でトランジスタの活性領域を画定する。素子分離絶縁膜31の膜厚は、例えば、シリコン基板30の上面から測って約200nm程度である。
なお、LOCOS法に代えてSTI(Shallow Trench Isolation)により素子分離を行ってもよい。
次いで、シリコン基板30の活性領域にp型不純物、例えばボロンを導入して第1、第2pウェル32、33を形成した後、その活性領域の表面を熱酸化することにより、ゲート絶縁膜34となる熱酸化膜を約6〜7nmの厚さに形成する。
続いて、シリコン基板30の上側全面に、厚さ約50nmの非晶質シリコン膜と厚さ約150nmのタングステンシリサイド膜を順に形成する。なお、非晶質シリコン膜に代えて多結晶シリコン膜を形成してもよい。その後に、フォトリソグラフィによりこれらの膜をパターニングして、シリコン基板30の活性領域上にゲート電極35を形成すると共に、素子分離絶縁膜31上に配線36を形成する。
ゲート電極35のゲート長は、例えば360μm程度である。
更に、ゲート電極35をマスクにするイオン注入により、ゲート電極35の横のシリコン基板30にn型不純物としてリンを導入し、第1〜第3のn型ソース/ドレインエクステンション37a〜37cを形成する。
その後に、シリコン基板30の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極35と配線36の横に絶縁性サイドウォール38として残す。その絶縁膜として、例えばCVD法により酸化シリコン膜を約45nmの厚さに形成する。
続いて、この絶縁性サイドウォール38とゲート電極35をマスクにしながら、シリコン基板30に砒素等のn型不純物を再びイオン注入することにより、ゲート電極35の側方のシリコン基板30に第1〜第3のn型ソース/ドレイン領域39a〜39cを形成する。
更に、シリコン基板30の上側全面に、スパッタ法によりコバルト膜等の高融点金属膜を形成する。そして、その高融点金属膜を加熱させてシリコンと反応させることにより、各ソース/ドレイン領域39a〜39cにおけるシリコン基板30上にコバルトシリサイド層等の高融点シリサイド層41を形成し、各ソース/ドレイン領域39a〜39cを低抵抗化する。なお、このような高融点金属シリサイド層は、ゲート電極35や配線36の表層にも形成される。
その後に、素子分離絶縁膜31の上等で未反応となっている高融点金属層をウエットエッチングして除去する。
ここまでの工程により、シリコン基板30には、ゲート絶縁膜34、ゲート電極35、及び第1〜第3のn型ソース/ドレイン領域39a〜39cを有する第1〜第3のMOSトランジスタTR1〜TR3が形成されたことになる。
次に、図7(b)に示すように、シリコン基板30の上側全面に、プラズマCVD法で酸窒化シリコン(SiON)膜を厚さ約200nmに形成し、それをカバー絶縁膜44とする。
更に、TEOSガスと酸素ガスとの混合ガスを使用するプラズマCVD法により、このカバー絶縁膜44の上に第1の層間絶縁膜45として酸化シリコン膜を厚さ約600nmに形成する。
その後に、第1の層間絶縁膜45の上面を平坦化するために、CMP法によりその上面を研磨する。その研磨量は、例えば200nm程度である。
そして、窒素雰囲気中において基板温度を650℃、処理時間を30分とするアニールにより第1の層間絶縁膜45を脱水した後、第1の層間絶縁膜45の上にキャップ絶縁膜46としてプラズマCVD法により酸窒化シリコン膜を100nm程度の厚さに形成する。
次いで、図8に示すように、キャップ絶縁膜46の上にフォトレジストを塗布し、それを露光、現像して第1のレジストパターン49を形成する。
そして、第1のレジストパターン49が備える窓49aを通じて各絶縁膜44〜46をドライエッチングして、ソース/ドレイン領域39a〜39cと配線36の上のこれらの絶縁膜44〜46にコンタクトホール45aを形成する。
ドライエッチングの条件は特に限定されないが、本実施形態ではエッチングガスとしてC4F8ガス、Arガス、及びO2ガスの混合ガスを使用するRIEによりこのドライエッチングを行う。その場合、各ガスの流量は、例えばC4F8ガスを20sccm、Arガスを500sccm、O2ガスを12sccmとする。
コンタクトホール45aの大きさは特に限定されない。本実施形態では、各ソース/ドレイン領域39a〜39cの上において、コンタクトホール45aの直径を300nm、深さを1000nmとする。
コンタクトホール45aの深さと直径との比(深さ/直径)はアスペクト比と呼ばれ、この例ではアスペクト比が3となる。アスペクト比が2以上のコンタクトホールにおいては、その中に後で形成されるコンタクトプラグに既述のような空洞が形成され易い。
この後に、第1のレジストパターン49は除去される。
続いて、図9に示すように、キャップ絶縁膜46の上面とコンタクトホール45aの内面に、第1のグルー膜42としてスパッタ法によりチタン膜と窒化チタン膜とをこの順に形成する。第1のグルー膜42の膜厚は特に限定されないが、チタン膜の膜厚は例えば20nm、窒化チタンの膜厚は例えば50nmである。なお、コンタクトホール45aの側壁での厚さはこれよりも薄くなり、チタン膜は10nm前後、窒化チタン膜は25nmとなる。
更に、第1のグルー膜42の材料も上記に限定されず、チタン膜、タンタル膜、窒化チタン膜、及び窒化タンタル膜のいずれかの単層膜、或いはこれらの積層膜を第1のグルー膜42として形成し得る。
次に、図10に示すように、六フッ化タングステンガスを使用するCVD法を用いて、第1のグルー膜42の上に第1のメタル膜43としてタングステン膜を形成する。このとき、第1のグルー膜42は、タングステンの成長核としての機能の他に、第1のメタル膜43と第1の層間絶縁膜45との密着性を向上させる機能も有する。
既述のように、コンタクトホール45aのアスペクト比は3と高いので、第1のメタル膜43によりコンタクトホール45aを完全に埋め込んでしまうと第1のメタル膜43に空洞が形成されるおそれがある。
したがって、本実施形態ではコンタクトホール45aが完全に埋め込まれる前に第1のメタル膜43の成長を停止するようにする。このようにコンタクトホール45aの埋め込みを防止するには、第1のメタル膜43の厚さをコンタクトホール45aの半径よりも薄くするのが好ましい。
なお、第1のメタル膜43の厚さは特に限定されないが、本実施形態ではキャップ膜46の平坦面上での厚さを約150nmとする。
その第1のメタル膜43は、コンタクトホール45aの上部での成長が下部におけるよりも速いため、コンタクトホール45aの開口部Aにおいて張り出した形状となる。但し、このように張り出していると、後の工程においてコンタクトホール45a内にコンタクトプラグを埋め込むのが困難となり、コンタクトプラグに空洞が形成されるおそれがある。
そこで、次の工程では、図11に示すように、第1のメタル膜43に対してスパッタエッチングを行い、コンタクトホール45aの開口部Aにおける第1のメタル膜43を面取りすることにより、開口部Aにおける第1のメタル膜43の開口径Dを拡大する。
このスパッタエッチングは、異方性エッチングであって、スパッタ装置内においてアルゴン雰囲気中で行われる。エッチング条件は特に限定されないが、例えば、エッチング雰囲気の圧力を約2.0×10-5Pa、アルゴンガスの流量を約35sccmとする。また、アルゴンガスをプラズマ化するためのソースパワーとして周波数が12.5MHzでパワーが450Wの高周波電力を用い、アルゴンプラズマを基板側に引き付けるバイアスパワーとして周波数が13.56MHzでパワーが350Wの高周波電力を用いる。
更に、エッチング後の第1のメタル膜43の厚さも特に限定されず、例えば元の厚さの1/2〜2/3程度の厚さに第1のメタル膜43を残してよい。
ここで、アルゴン雰囲気中におけるスパッタエッチングに代えて、フッ素や塩素等のハロゲン化合物を含むエッチングガスを用いたドライエッチングにより本工程を行うことも考えられる。
しかし、ハロゲン化合物は第1のメタル膜43やその下の第1のグルー膜42を化学的にエッチングするため、エッチングが基板横方向に進んでコンタクトホール45aの側壁に第1の層間絶縁膜45が露出するおそれがある。コンタクトホール45aの側壁に第1の層間絶縁膜45が露出すると、該側壁に後述のタングステン膜が成長しなくなり、コンタクトホール45a内においてコンタクト不良が発生してしまう。
そのため、本工程では、アルゴンガスのような不活性ガスからなる雰囲気中において、第1のメタル膜43をスパッタエッチングし、コンタクトホールの側壁に第1の層間絶縁膜45が露出しないようにするのが好ましい。
なお、本工程のように第1のメタル膜43をスパッタエッチングするのではなく、第1のメタル膜43の形成前に第1のグルー膜42に対してスパッタエッチングを行い、開口部Aにおける第1のグルー膜42を予め面取りしておくことも考えられる。
しかし、過剰なスパッタエッチングによって第1のグルー膜42が除去されると、コンタクトホール45aの側壁に第1の層間絶縁膜45が露出するので、第1のメタル膜43や後で形成されるタングステン膜の成長不良を起こしてしまう。したがって、第1のメタル膜43等の成長不良を防止するという観点からすると、本実施形態のように第1のメタル膜43に対してスパッタエッチングを行うのが好ましい。
次いで、図12に示すように、第1のメタル膜43の上に第2のグルー膜47としてスパッタ法により窒化チタン膜を形成する。
第2のグルー膜47は、上記のスパッタエッチングによって開口部Aの第1のグルー膜42が除去された場合に備え、開口部Aを覆ってキャップ絶縁膜46や第1の層間絶縁膜45が露出しないようにするための役割を担う。
このように、第2のグルー膜47は、開口部Aの近傍を覆うようにさえ形成されればよいので良好なカバレッジは要求されず、ホール底面での厚さがホール側壁での厚さよりも厚くなるようなロングスロースパッタ法で形成し得る。この場合、ホール底面に厚く形成された第2のグルー膜47により、コンタクトホール45aのアスペクト比を緩和することができる。また、このようにして形成された第2のグルー膜47の断面形状は、コンタクトホール45aを覆うテーパー形状となる。
第2のグルー膜47の成膜条件は特に限定されない。本実施形態では、アルゴンガスと窒素ガスとの混合ガスの雰囲気中においてチタンターゲットをスパッタする反応性のロングスロースパッタにより第2のグルー膜47となる窒化チタン膜を形成する。アルゴンガスの流量は例えば8sccmであり、窒素ガスの流量は例えば35sccmである。また、スパッタ雰囲気の圧力は約8×10-6Paとする。このスパッタはDCスパッタであり、そのスパッタ雰囲気には、パワーが12000Wとなるように調節された電流値と電圧値の直流電力が印加される。
そして、第2のグルー膜47の厚さは、キャップ絶縁膜46の平坦面上で約50nmとする。この場合、コンタクトホール45aの側壁でのグルー膜47の厚さは15nm程度となる。
なお、第2のグルー膜47は窒化チタン膜に限定されず、窒化チタンアルミニウム(TiAlN)膜であってもよい。
次に、図13に示すように、第2のグルー膜47の上に第2のメタル膜48としてタングステン膜を形成し、この第2のメタル膜47によりコンタクトホール45aを完全に埋め込む。このように完全に埋め込むには、第2のメタル膜48の厚さをコンタクトホール45aの半径よりも厚くするのが好ましい。本実施形態では、反応ガスとして六フッ化タングステンガスを使用するCVD法によりそのタングステン膜を形成し、キャップ絶縁膜46の平坦面上でのタングステン膜の厚さを約300nmとする。
上記のように、図11の工程において開口部Aにおける第1のメタル膜43の開口径Dを拡大したので、反応ガスがコンタクトホール45a内に十分に行き渡り、第2のメタル膜48に空洞やシームが形成されるおそれはない。
ここで、図11のスパッタエッチングによって仮にコンタクトホール45aの側壁に第1の層間絶縁膜45が露出したとしても、露出した第1の層間絶縁膜45は第2のグルー膜47により覆われる。そのため、第2のメタル膜48は、その成長の核となる第2のグルー膜47上から確実に成長することになるので、ホール内に露出した第1の層間絶縁膜45の表面上で第2のメタル膜48が成長不良となるのを防止できる。
次いで、図14に示すように、キャップ絶縁膜46の上の余分な各膜42、43、47、48をCMPにより研磨して除去し、これらの膜を第1のコンタクトプラグ50としてコンタクトホール45a内に残す。このCMPで使用されるスラリは特に限定されず、タングステン膜用のスラリを使用し得る。
そして、基板温度を350℃に維持しながら、N2Oプラズマ雰囲気中でキャップ絶縁膜46を2分間アニールすることにより、キャップ絶縁膜46を脱水すると共にその表面を窒化して水分の再吸着を防止する。
このようにして形成された第1のコンタクトプラグ50は、酸化し易いタングステンを含む第1のメタル膜43が、第1のグルー膜42と第2のグルー膜47によって囲まれた構造となる。各グルー膜42、47は酸素をブロックするようにも機能するので、第1のメタル膜43が酸素含有雰囲気に曝される機会が減り、酸化によって第1のコンタクトプラグ50がコンタクト不良を起こすのを防止できる。
また、第1のコンタクトプラグ50は、高融点金属シリサイド層41を介して第1〜第3のn型ソース/ドレイン領域39a〜39cと電気的に接続される。
図29は、この第1のコンタクトプラグ50の上面図である。
既述のように、第2のメタル膜48にはシームや空洞が形成されていないので、第1のコンタクトプラグ50の上面にはシーム等に起因した段差はない。
次に、図15に示す断面構造を得るまでの工程について説明する。
まず、第1のコンタクトプラグ50とキャップ絶縁膜46の上に、スパッタ法により第1の導電膜51を形成する。その第1の導電膜51は、厚さ約20nmのチタン膜と、厚さ約100nmの窒化チタンアルミニウム膜と、厚さ約100nmのイリジウム膜とをこの順に形成してなる。
なお、最下層のチタン膜は第1の導電膜51の配向を揃える役割を担い、その上の窒化チタンアルミニウムは酸素をブロックして第1のコンタクトプラグ50が酸化するのを防ぐ酸素バリア膜としての役割を担う。
次いで、第1の導電膜51の上に、MOCVD (Metal Organic CVD)法によりPZT膜を厚さ約120nmに形成し、このPZT膜を強誘電体膜52とする。
なお、強誘電体膜52の成膜方法としては、MOCVD法の他にゾル・ゲル法やスパッタ法もある。スパッタ法の場合は、強誘電体膜52を形成した後にそれを結晶化させるための結晶化アニールが酸素含有雰囲気中で行われる。このように結晶化アニールを行っても、第1のコンタクトプラグ50には脱ガスの発生源となる空洞がないので、脱ガスが原因で第1の導電膜51や強誘電体膜52が剥離することはない。
更に、強誘電体膜52の材料はPZTに限定されない。SBT(SrBi2Ta2O9)、SrBi2(TaxNb1-x)2O9、Bi4Ti2O12等のBi層状構造化合物や、PZTにランタンをドープしたPLZT(Pb1-xLaxZr1-yTiyO3)、或いはその他の金属酸化物強誘電体の膜を強誘電体膜52として形成してもよい。
その後に、強誘電体膜52の上に厚さが約50nmの第1の酸化イリジウム膜と厚さが約100nmの第2の酸化イリジウム膜をこの順に形成し、これらの酸化イリジウム膜を第2の導電膜53とする。
なお、第2の酸化イリジウム膜の形成前に、酸素含有雰囲気中で第1の酸化イリジウム膜を通じて強誘電体膜52をアニールし、強誘電体膜52の酸素欠損を補うようにしてもよい。そのアニールは、例えば、基板温度725℃、酸素流量0.025リットル/分、処理時間60秒の条件で行われる。また、そのアニールを第2の酸化イリジウム膜の形成後に行ってもよい。
次いで、図16に示すように、第2の導電膜53の上に貴金属膜58としてプラチナ膜をスパッタ法で厚さ約100nmに形成し、更にその上に第1のマスク材料層59としてスパッタ法により窒化チタン膜を厚さ約200nmに形成する。なお、貴金属膜58についてはプラチナ膜に限定されず、イリジウム膜であってもよい。
そして、TEOSガスを用いるCVD法により、この第1のマスク材料層59の上に酸化シリコン膜を厚さ約700nmに形成し、この酸化シリコン膜を第2のマスク材料層60とする。
その後、第2のマスク材料層60の上に、キャパシタ平面形状の第2のレジストパターン61を形成する。
次に、図17に示すように、第2のレジストパターン61をマスクにして第2のマスク材料層60をエッチングし、第2のハードマスク60aを形成する。
更に、図18に示すように、第2のレジストパターン61をマスクにしながら第1のマスク材料層59をエッチングすることにより、第1のハードマスク59aを形成する。第2のレジストパターン61は、このエッチングの雰囲気に曝されることで膜減りし、エッチングの終了時には殆ど消失する。
次いで、図19に示すように、第1及び第2のハードマスク59a、60aをマスクにしながら、ドライエッチングにより第1の導電膜51、強誘電体膜52、第2の導電膜53、及び貴金属膜58を一括してパターニングする。これにより、下部電極51a、キャパシタ誘電体膜52a、上部電極53a、及び貴金属膜58をこの順に積層してなるキャパシタQが図示のように形成される。
このキャパシタQが備える下部電極51aは、その直下の第1のコンタクトプラグ50と直接接続され、この第1のコンタクトプラグ50を介して第1のn型ソース/ドレイン領域39aと電気的に接続される。
続いて、図20に示すように、第1及び第2のハードマスク59a、60aをドライエッチングとウエットエッチングによって除去する。
次に、図21に示す断面構造を得るまでの工程について説明する。
まず、シリコン基板30の上側全面に、水素等の還元性物質からキャパシタ誘電体膜52aを保護するために、第1の水素バリア絶縁膜60としてアルミナ膜をスパッタで厚さ約50nmに形成する。なお、スパッタ法に代えてALD(Atomic Layer Deposition)法により第1の水素バリア絶縁膜60を形成してもよい。
そして、ここまでの工程においてキャパシタ誘電体膜96aが受けたダメージを回復するため、酸素含有雰囲気となっている縦型炉においてキャパシタ誘電体膜52aに対してアニールを行う。
そのようなアニールは回復アニールと呼ばれる。アニールの条件は特に限定されないが、本実施形態では、基板温度を600℃、酸素流量を20リットル/分、処理時間を40分とする。
ここで、回復アニールによる熱は第1のコンタクトプラグ50にも加わるが、既述のように第1のコンタクトプラグ50には空洞が無いので、空洞に起因した脱ガスはこの回復アニール時には発生しない。したがって、脱ガスによって強誘電体キャパシタQがキャップ絶縁膜46から浮き上がったり、脱ガス中に含まれる水素等の還元性物質によってキャパシタ誘電体膜52aが還元されてその強誘電体特性が劣化したりするのを防止できる。
次いで、この第1の水素バリア絶縁膜60の上に、第2の層間絶縁膜61として酸化シリコン膜を約1500nmの厚さに形成する。この酸化シリコン膜は、隣接するキャパシタQ間の狭い空間を埋め込むため、埋め込み特性に優れたHDPCVD(High Density Plasma CVD)法で形成するのが好ましい。
その後に、第2の層間絶縁膜60の上面をCMP法により研磨して平坦化する。
次いで、図22に示すように、第2の層間絶縁膜61の上にフォトレジストを塗布し、それを露光、現像して第3のレジストパターン62を形成する。
そして、この第3のレジストパターン62の窓62aを通じて第2の層間絶縁膜61と第1の水素バリア絶縁膜60とをエッチングすることにより、第1のコンタクトプラグ50の上のこれらの絶縁膜に第1のホール61aを形成する。
その後に、第3のレジストパターン62は除去される。
そして、図23に示すように、第1のホール61a内に第1のコンタクトプラグ50と接続された第2のコンタクトプラグ68を形成する。
その第2のコンタクトプラグ68の形成にあたっては、第1のホール61aの内面と第2の層間絶縁膜61の上面にグルー膜として厚さ約20nmのチタン膜と厚さ約50nmの窒化チタン膜とをこの順にスパッタ法により形成する。そして、このグルー膜の上にCVD法によりタングステン膜を形成し、このタングステン膜により第1のホール61aを完全に埋め込む。その後に、第2の層間絶縁膜61の上の余分なタングステン膜とグルー膜とをCMP法により研磨して除去し、これらの膜を第1のホール61a内に第2のコンタクトプラグ68として残す。
このようにして形成された第2のコンタクトプラグ68は、酸化され易いタングステンを主にしてなるため、酸素含有雰囲気中で容易に酸化してコンタクト不良を起こすおそれがある。
そこで、次の工程では、図24に示すように、第2のコンタクトプラグ68の酸化を防止する酸化防止絶縁膜70として、シリコン基板30の上側前面にプラズマCVD法により酸窒化シリコン膜を約100nmの厚さに形成する。
続いて、図25に示すように、酸化防止絶縁膜70の上にフォトレジストを塗布し、それを露光、現像して第4のレジストパターン71を形成する。
図示のように、この第4のレジストパターン71は、キャパシタQの上方に窓71aを有する。
そして、その窓71aを通じて酸化防止絶縁膜70、第2の層間絶縁膜61、及び第1の水素バリア絶縁膜60をエッチングし、上部電極53aの上のこれらの絶縁膜に第2のホール61bを形成する。
このエッチングを終了後、第4のレジストパターン71は除去される。
次に、図26に示すように、ここまでの工程でキャパシタ誘電体膜52aが受けたダメージを回復させるために、縦型炉を用いて酸素含有雰囲気中においてキャパシタ誘電体膜52aに対して回復アニールを行う。
その回復アニールの条件は、例えば、基板温度500℃、酸素ガス流量20リットル/分、及び処理時間60分である。
このように酸素含有雰囲気でアニールを行っても、第2のコンタクトプラグ68は酸化防止絶縁膜70で保護されているため、タングステンを含む第2のコンタクトプラグ68が酸化してコンタクト不良が発生することはない。
更に、既述のように第1のコンタクトプラグ50には空洞が形成されていないので、回復アニール時に空洞から発生する脱ガスが原因で強誘電体キャパシタQが剥離することもない。
続いて、図27に示すように、酸化防止絶縁膜110をRIE(Reactive Ion Etching)によりエッチバックして除去する。
そして、第2のホール61bの内面と第2の層間絶縁膜61の上面にグルー膜とタングステン膜とをこの順に形成した後、これらの膜をCMPにより研磨して第2のホール61b内に第3のコンタクトプラグ73として残す。そのグルー膜として、例えば、スパッタ法により厚さ約20nmのチタン膜と厚さ約50nmの窒化チタン膜とをこの順に形成する。また、タングステン膜の厚さは、第2のホール61bを完全に埋め込む程度の厚さ、例えば500nm程度である。
次に、図28に示す断面構造を得るまでの工程について説明する。
まず、第2及び第3のコンタクトプラグ68、73と、第2の層間絶縁膜61のそれぞれの上にスパッタ法で金属積層膜を形成し、その金属積層膜をパターニングして一層目金属配線75を形成する。その金属積層膜は、下から順に約150nmの窒化チタン膜、約550nmの厚さの銅含有アルミニウム膜、約5nmの厚さのチタン膜、及び約150nmの厚さの窒化チタン膜である。
その後、第2の層間絶縁膜61と一層目金属配線75のそれぞれの上に第2の水素バリア絶縁膜76としてALD法によりアルミナ膜を厚さ約20nmに形成する。
第2の水素バリア絶縁膜76は、第1の水素バリア絶縁膜60と同様に、水素等の還元性物質からキャパシタ誘電体膜52aを保護するものである。
この後は、層間絶縁膜と金属配線とを交互に積層して多層配線構造を形成する工程が行われるが、その詳細については省略する。
以上により、本実施形態に係る強誘電体メモリの基本構造が完成した。
上記した本実施形態によれば、図11に示したように、コンタクトホール45aの開口部Aの第1のメタル膜43をスパッタエッチングにより面取りしたので、コンタクトホール45a内の第2のメタル膜48(図13参照)に空洞やシームが発生し難くなる。
したがって、空洞やシーム等に起因した段差が第1のコンタクトプラグ50の上面に形成されず、その段差が原因の配向の乱れが下部電極51aやキャパシタ誘電体膜52aに発生しない。これにより、キャパシタ誘電体膜52aの強誘電体特性の劣化が防止され、高品位な強誘電体キャパシタQを備えた強誘電体メモリを提供することが可能となる。
しかも、強誘電体メモリの製造工程に特有の回復アニールや結晶化アニール等を行っても、第1のコンタクトプラグ50の空洞に起因した脱ガスが発生しない。そのため、脱ガスによって強誘電体キャパシタQが浮き上がったり、脱ガス中の水素等によってキャパシタ誘電体膜52aが還元して劣化したりするのを防止でき、強誘電体メモリの信頼性を向上させることが可能となる。
なお、この例では、第1のコンタクトプラグ50を第1及び第2のグルー膜42、47と第1及び第2のメタル膜43、48の四層構造としたが、本実施形態はこれに限定されない。グルー膜やメタル膜の積層数を増やすことにより、第1のコンタクトプラグ50を五層以上の積層構造としてもよい。
(3)第2実施形態
第1実施形態では、第1のメタル膜43のスパッタエッチング(図11参照)が過剰となってコンタクトホール45a内に第1の層間絶縁膜45が露出する場合に備え、スパッタエッチングの終了後に第1のメタル膜43上に第2のグルー膜47(図12参照)を形成した。
また、その第2のグルー膜47は、ホール底面での厚さがホール側壁での厚さよりも厚くなるロングスロースパッタ法で成膜することにより、コンタクトホール45aのアスペクト比を緩和する役割も担う。
但し、スパッタエッチングによって第1の層間絶縁膜45が露出するおそれがない場合や、コンタクトホール45aのアスペクト比が2以下の小さな値の場合には、以下のようにして第2のグルー膜47を形成しなくてもよい。
図30〜図32は、本実施形態に係る強誘電体メモリの製造途中の断面図である。これらの図において第1実施形態で説明した要素には第1実施形態と同じ符号を付し、以下ではその説明を省略する。
この強誘電体キャパシタを製造するには、まず、第1実施形態の図7〜図11の工程行う。
そして、図30に示すように、スパッタエッチング(図11参照)を終えた第1のメタル膜43の上に第2のメタル膜48を直接形成し、第2のメタル膜48でコンタクトホール45aを完全に埋め込む。この第2のメタル膜48としては、例えば、六フッ化タングステンガスを反応ガスとするCVD法により形成された300nm程度の厚さのタングステン膜を形成し得る。
このとき、第1実施形態と同様に、スパッタエッチングによりコンタクトホール45aの開口部Aにおける第1のメタル膜43を面取りしてあるので、第2のメタル膜48に空洞やシームが形成されるおそれはない。
次いで、図31に示すように、キャップ絶縁膜46の上の余分な第1のグルー膜42、第1のメタル膜43、及び第2のメタル膜48をCMP法により研磨して除去し、これらの膜をコンタクトホール45a内に第1のコンタクトプラグ50として残す。
図33は、このようにして形成された第1のコンタクトプラグ50の上面図である。
上記のように第2のメタル膜48にシームが形成されていないので、第1のコンタクトプラグ50の上面にはシームに起因した段差が形成されず、該上面の平坦性を向上させることができる。
この後は、第1実施形態で説明した図15〜図28の工程を行うことにより、図32に示すような強誘電体メモリの基本構造を完成させる。
以上説明した本実施形態によれば、第1実施形態で形成した第2のグルー膜47を形成しないので、第1実施形態よりも第2のグルー膜47の形成工程の分だけ強誘電体メモリの製造工程を簡略化することが可能となる。
(4)第3実施形態
図34〜図37は、本実施形態に係る強誘電体メモリの製造途中の断面図である。これらの図において、第1実施形態で説明した要素には第1実施形態と同じ符号を付し、以下ではその説明を省略する。
この強誘電体メモリを製造するには、まず、第1実施形態で説明した図7〜図14の工程を行う。
その後、図34に示すように、CMPにより第1のコンタクトプラグ50の上面を研磨してその高さをキャップ絶縁膜46の上面よりも5nm〜20nm程度低くし、第1のコンタクトプラグ50の周囲のキャップ絶縁膜46にリセス46aを形成する。
本工程は、第1のコンタクトプラグ50を形成するためのCMP(図14参照)を行った後、スラリを変更せずにそのCMPを引き続き行うことにより実施される。
ここで、第1のコンタクトプラグ50を形成した時点(図14)では、CMPの研磨ばらつきによって第1のコンタクトプラグ50の上面の高さが基板面内でばらついている場合がある。そのような場合であっても、本工程のようにCMPを引き続いて行うことにより、第1のコンタクトプラグ50の上面をキャップ絶縁膜46のそれよりも確実に低くすることができる。
また、このCMPで使用されるスラリは特に限定されず、第1実施形態で説明したタングステン膜用のスラリを使用し得る。そのスラリに対して第1のコンタクトプラグ50の研磨速度はキャップ絶縁膜46のそれよりも速くなるので、研磨により第1のコンタクトプラグ50を低下させ易くすることができる。
なお、CMPに代えて、第1のコンタクトプラグ50を形成した後に、その上面をエッチバックすることによりリセス46aを形成してもよい。そのエッチバックは、例えば、流量が525sccmのSF6ガスと流量が96sccmのO2ガスの混合ガスをエッチングガスとして使用するRIEにより行われる。
次いで、図35に示すように、キャップ絶縁膜46上に保護メタル膜80として窒化チタンアルミニウム膜をスパッタ法により形成し、この保護メタル膜80によりリセス46aを埋め込む。
その保護メタル膜80の膜厚はなるべく薄く、例えばリセス46aを埋め込むのに最低限の膜厚とするのが好ましく、本実施形態ではキャップ絶縁膜46上で50nm程度とする。
また、保護メタル膜80は、その上に後で形成されるキャパシタの下部電極の配向を揃える役割も担うので、基板垂直方向に配向する結晶性メタル膜であるのが好ましい。そのような結晶性メタル膜としては、窒化チタン膜、イリジウム膜、酸化イリジウム膜、及び窒化チタンアルミニウム膜があり、これらのいずれかの単層膜又は積層膜を保護メタル膜80として形成し得る。
次に、図36に示すように、CMP法により保護メタル膜80を研磨することにより、キャップ絶縁膜46の上面から保護メタル膜80を除去し、リセス46a内にのみ保護メタル膜80を残す。
ここで、上記したように、保護メタル膜80の膜厚は、リセス46aを埋め込むのに最低限の膜厚である。また、CMP後の残膜の膜厚のコントロールは、CMP前の膜厚が薄いほど容易である。したがって、このCMPでは、最小限のオーバー研磨で研磨残渣の発生を防止できるので、オーバー研磨によって保護メタル膜80の上面が大きく下がることはなく、保護メタル膜80とキャップ絶縁膜46のそれぞれの上面は連続した平坦面となる。
但し、リセス46aが深すぎると、リセス46aを埋め込むために必要な保護メタル膜80の膜厚が増えるので、CMPによる残膜の膜厚のコントロールが困難となり、保護メタル膜80の上面がキャップ絶縁膜46の上面よりも下がるおそれがある。このような不都合を防止するには、リセス46aの深さを50nm以下とするのが好ましい。
一方、リセス46aが浅すぎると、リセス46a内に保護メタル膜80を埋め込むのが困難となるので、5nm以上の深さにリセス46aを形成するのが好ましい。
この後は、第1実施形態で説明した図15〜図28の工程を行うことにより、図37に示すような本実施形態に係る強誘電体メモリの基本構造を完成させる。
以上説明した本実施形態によれば、第1のコンタクトプラグ50の上に形成したリセス46aを保護メタル膜80によって埋め込むので、下部電極51aが形成される下地が平坦面となる。これにより、下地の凹凸が原因で下部電極51aの配向が乱れるのが防止され、下部電極51aの配向によってキャパシタ誘電体膜52aの配向を一方向に揃え易くなる。これにより、残留分極電荷量等のキャパシタ誘電体膜52aの強誘電体特性の劣化が抑えられた高品位な強誘電体メモリを提供することができるようになる。
また、第1の導電プラグ50に対してCMPやエッチバックを行うことによりリセス46aを形成するので、保護メタル膜80が埋め込まれるのに十分な深さのリセス46aを得ることができる。
更に、保護メタル膜80は、基板垂直方向に結晶粒が配向した結晶性メタル膜であるので、その配向を引き継いで下部電極51aの配向も基板垂直方向となる。そのため、下部電極51a上のキャパシタ誘電体膜52aが、強誘電体特性の向上に好ましい方向である(111)方向に揃えることが可能となる。
なお、この例では、第1実施形態のように第1のコンタクトプラグ50が第1及び第2のグルー膜42、47と第1及び第2のメタル膜43、48の四層構造を有するが、第2実施形態のように三層構造としてもよい。
図38は、そのような第1のコンタクトプラグ50上に保護メタル膜80を上記と同様にして形成した場合の断面図である。この第1のコンタクトプラグ50は、第2実施形態のように第2のグルー膜47が省かれており、第1のグルー膜42と第1及び第2のメタル膜43、48の三層構造を有する。このような構造であっても、上記と同様の理由によって、保護メタル膜80とキャップ絶縁膜46のそれぞれの上面が連続した平坦面を得ることができる。
以上説明した各実施形態に関し、更に以下の付記を開示する。
(付記1) 半導体基板と、
前記半導体基板に形成されたトランジスタと、
前記トランジスタを覆い、コンタクトホールが形成された絶縁膜と、
前記コンタクトホール内に形成され、前記トランジスタと電気的に接続されたコンタクトプラグと、
前記コンタクトプラグの上に形成された強誘電体キャパシタとを有し、
前記コンタクトプラグは、第1のグルー膜、第1のメタル膜、及び第2のメタル膜をこの順に形成してなることを特徴とする強誘電体メモリ。
(付記2) 前記第1のメタル膜は、前記コンタクトホールの開口部において面取りされていることを特徴とする付記1に記載の強誘電体メモリ。
(付記3) 前記第1のメタル膜と前記第2のメタル膜との間に第2のグルー膜が形成されたことを特徴とする付記1又は付記2に記載の強誘電体メモリ。
(付記4) 前記第2のグルー膜は、前記コンタクトホールを覆うテーパー形状を有することを特徴とする付記3に記載の強誘電体メモリ。
(付記5) 前記コンタクトホールの底面での前記第2のグルー膜の膜厚は、前記コンタクトホールの側壁での前記第2のグルー膜の膜厚よりも厚いことを特徴とする付記3又は付記4に記載の強誘電体メモリ。
(付記6) 前記第2のグルー膜は、窒化チタン又は窒化チタンアルミニウムを含むことを特徴とする付記3〜5のいずれかに記載の強誘電体メモリ。
(付記7) 前記第1のグルー膜は、チタン、タンタル、窒化チタン、及び窒化タンタルのいずれかを含み、
前記第1のメタル膜と前記第2のメタル膜はタングステンを含むことを特徴とする付記1〜6のいずれかに記載の強誘電体メモリ。
(付記8) 前記コンタクトプラグの上面の高さが前記絶縁膜の上面の高さよりも低く、前記コンタクトプラグの上面に保護メタル膜が形成され、該保護メタル膜の上面と前記絶縁膜の上面とが連続した平坦面をなすことを特徴とする付記1〜付記7のいずれかに記載の強誘電体メモリ。
(付記9) 前記保護メタル膜は、基板垂直方向に結晶粒が配向した結晶性メタル膜であることを特徴とする付記8に記載の強誘電体メモリ。
(付記10) 半導体基板にトランジスタを形成する工程と、
前記トランジスタを覆う絶縁膜を形成する工程と、
前記絶縁膜にコンタクトホールを形成する工程と、
前記コンタクトホール内に第1のグルー膜、第1のメタル膜、及び第2のメタル膜をこの順に形成してコンタクトプラグを形成する工程と、
前記コンタクトプラグの上に強誘電体キャパシタを形成する工程と、
を有することを特徴とする強誘電体メモリの製造方法。
(付記11) 前記第1のメタル膜を形成した後に、前記コンタクトホールの開口部における前記第1のメタル膜の開口径を拡大する工程を更に有することを特徴とする付記10に記載の強誘電体メモリの製造方法。
(付記12) 前記第1のメタル膜の開口径の拡大は、該第1のメタル膜をエッチングすることにより行われることを特徴とする付記10に記載の強誘電体メモリの製造方法。
(付記13) 前記第2のメタル膜を形成した後に、前記コンタクトプラグの上面を前記絶縁膜の上面よりも低くする工程と、
前記コンタクトプラグの上面を低くした後に、該コンタクトプラグと前記絶縁膜のそれぞれの上面に保護メタル膜を形成する工程と、
前記保護メタル膜を研磨して前記絶縁膜の上面から除去する工程とを更に有し、
前記保護メタル膜の上に前記強誘電体キャパシタを形成することを特徴とする付記11又は付記12に記載の強誘電体メモリの製造方法。
(付記14) 前記第1のメタル膜の厚さは、前記コンタクトホールの半径よりも薄いことを特徴とする付記1に記載の強誘電体メモリの製造方法。
(付記15) 前記第2のメタル膜の厚さは、前記コンタクトホールの半径よりも厚いことを特徴とする付記1に記載の強誘電体メモリの製造方法。
1、30…シリコン基板、2、31…素子分離絶縁膜、3…pウエル、4…ゲート絶縁膜、5…n型ソース/ドレイン領域、6…高融点金属シリサイド層、8…ゲート電極、10…カバー絶縁膜、11…第1の層間絶縁膜、11a…コンタクトホール、12…レジストパターン、13…グルー膜、14…タングステン膜、14a…空洞、14b…シーム、15…第1のコンタクトプラグ、15a…上面、15b…段差部、17a…下部電極、18a…キャパシタ誘電体膜、19a…上部電極、21…水素バリア絶縁膜、22…第2の層間絶縁膜、23…第2のコンタクトプラグ、32、33…第1、第2pウェル、34…ゲート絶縁膜、35…ゲート電極、36…配線、37a〜37c…第1〜第3のn型ソース/ドレインエクステンション、38…絶縁性サイドウォール、39a〜39c…第1〜第3のn型ソース/ドレイン領域、41…高融点シリサイド層、42…第1のグルー膜、43…第1のメタル膜、44…カバー絶縁膜、45…第1の層間絶縁膜、45a…コンタクトホール、46…キャップ絶縁膜、46a…リセス、47…第2のグルー膜、48…第2のメタル膜、49…第1のレジストパターン、49a…窓、50…第1のコンタクトプラグ、51…第1の導電膜、51a…下部電極、52…強誘電体膜、52a…キャパシタ誘電体膜、53…第2の導電膜、53a…上部電極、58…貴金属膜、59…第1のマスク材料層、59a…第1のハードマスク、60…第2のマスク材料層、60a…第2のハードマスク、61…第2のレジストパターン、62…第3のレジストパターン、62a…窓、68…第2のコンタクトプラグ、70…酸化防止絶縁膜、71…第4のレジストパターン、71a…窓、73…第3のコンタクトプラグ、75…一層目金属配線、76…第2の水素バリア絶縁膜、80…保護メタル膜、TR…MOSトランジスタ、TR1〜TR3…第1〜第3のMOSトランジスタ、Q…強誘電体キャパシタ。