JP5363168B2 - ステッピングモータ制御回路及びアナログ電子時計 - Google Patents

Description

本発明は、ステッピングモータ制御回路及び前記ステッピングモータ制御回路を用いたアナログ電子時計に関する。

従来から、ロータ収容孔及びロータの停止位置を決める位置決め部を有するステータと、前記ロータ収容孔内に配設されたロータと、コイルとを有し、前記コイルに交番信号を供給して前記ステータに磁束を発生させることによって前記ロータを回転させると共に、前記位置決め部に対応する位置に前記ロータを停止するようにしたステッピングモータがアナログ電子時計等に使用されている。

特許文献１〜３に記載された発明のように、従来の最小エネルギで駆動させるステッピングモータ制御回路を搭載した電子時計は複数種類の駆動パルスによりステッピングモータを駆動するよう構成されている。ステッピングモータの回転状況を検出する回転検出回路の検出結果を受け、ステッピングモータが回転していない場合には、主駆動パルスをエネルギの大きい主駆動パルスに変更（パルスアップ又はランクアップと称す。）し、前記動作を駆動出来る主駆動パルスに到達するまで繰り返す。また一定時間毎に主駆動パルスをエネルギの小さい主駆動パルスに変更（パルスダウン又はランクダウンと称す。）し、過剰にパルスアップしていないかを確認する。所定の基準しきい電圧を超える誘起電圧（検出信号）を検出した時刻でステッピングモータの駆動余裕が判断出来るため、駆動余裕がないと判断した場合は、パルスダウンを禁止する。
前記駆動動作を、２つの極性の駆動パルスを用いて交互に行うことにより、低消費電力化を図りつつ安定した駆動を実現するようにしている。

しかしながら、ステッピングモータのバラツキにより、一方の極性側では駆動余裕があるが他方の極性側では駆動余裕がない場合、パルスダウンの周期が駆動余裕のある極性に合ってしまうと、駆動余裕のある極性に合わせてパルスダウンを実行してしまう。この場合、次の駆動は駆動余裕がない極性とパルスダウン後の主駆動パルスの組合せとなるため非回転となってしまうという問題がある。
また、輪列負荷のバラツキにより駆動余裕がない状態が続き、まれに駆動余裕があると判断されたタイミングとパルスダウンの周期が重なった場合、次の駆動は非回転となってしまうという問題がある。

特公昭６３−０１８１４８号公報 特公昭６３−０１８１４９号公報 特公昭５７−０１８４４０号公報

本発明は、前記問題点に鑑み成されたもので、ステッピングモータのバラツキ等によって駆動余裕が変化した場合でも非回転状態になることを防ぐことを課題としている。

本発明によれば、ステッピングモータの回転によって発生する検出信号を検出し、前記検出信号が所定の回転検出期間において所定の基準しきい電圧を超えたか否かによって、前記ステッピングモータの回転状況を検出する回転検出手段と、前記回転検出手段による検出結果に応じて、相互にエネルギの相違する複数の主駆動パルスのいずれか又は、前記各主駆動パルスよりもエネルギの大きい補正駆動パルスによって前記ステッピングモータを駆動制御する駆動制御手段とを備えて成り、前記主駆動パルスによる駆動直後からはじまる前記回転検出期間を複数の検出区間に区分し、前記駆動制御手段は、前記回転検出手段が所定検出区間において前記基準しきい電圧を超える検出信号を検出した場合に前記主駆動パルスのパルスダウンを禁止することを特徴とするステッピングモータ制御回路が提供される。
主駆動パルスによる駆動直後からはじまる回転検出期間を複数の検出区間に区分し、駆動制御手段は、回転検出手段が所定検出区間において基準しきい電圧を超える検出信号を検出した場合に主駆動パルスのパルスダウンを禁止する。

前記駆動制御手段は、所定時間計時したとき主駆動パルスをパルスダウン制御するためのパルスダウン制御信号を出力するパルスダウンカウンタ回路と、パルス制御信号に対応する主駆動パルス又は補正駆動パルスを出力すると共に、前記パルスダウン制御信号に応答して主駆動パルスをパルスダウンして出力する駆動パルス発生手段と、前記駆動パルス発生手段からの駆動パルスに応答してステッピングモータを駆動するモータ駆動手段と、前記回転検出手段による検出結果に基づいて、相互にエネルギの相違する複数の主駆動パルスの中のいずれかの主駆動パルス又は、前記各主駆動パルスよりもエネルギの大きい補正駆動パルスによって前記ステッピングモータを駆動するように前記モータ駆動手段を制御するための前記パルス制御信号を出力する制御手段とを備えて成り、前記回転検出期間を、主駆動パルスによる駆動直後の第１検出区間、前記第１検出区間よりも後の第２検出区間及び前記第２検出区間よりも後の第３検出区間に区分し、前記制御手段は、前記回転検出手段が前記基準しきい電圧を超える検出信号を前記第１検出区間において検出したときは、前記パルスダウンカウンタ回路をリセットして主駆動パルスをパルスダウンしないように制御するよう構成してもよい。

また、前記駆動制御手段は、所定周期で主駆動パルスをパルスダウン制御するためのパルスダウン信号を出力するパルスダウン信号発生回路と、パルス制御信号に対応する主駆動パルス又は補正駆動パルスを出力すると共に、前記パルスダウン信号に応答して主駆動パルスをパルスダウンして出力する駆動パルス発生手段と、前記駆動パルス発生手段からの駆動パルスに応答して、第１、第２の駆動端子から、第１極性の駆動パルス、前記第１極性と異なる第２極性の駆動パルスを交互に供給してステッピングモータを回転駆動するモータ駆動手段と、前記回転検出手段による検出結果に基づいて、相互にエネルギの相違する複数の主駆動パルスの中のいずれかの主駆動パルス又は、前記各主駆動パルスよりもエネルギの大きい補正駆動パルスによって前記ステッピングモータを駆動するように前記駆動パルス発生手段を制御するための前記パルス制御信号を出力する制御手段とを備えて成り、前記回転検出期間を、主駆動パルスによる駆動直後の第１検出区間、前記第１検出区間よりも後の第２検出区間及び前記第２検出区間よりも後の第３検出区間に区分し、前記制御手段は、所定の第１極性の主駆動パルス及び第２極性の主駆動パルスによって駆動した場合に、前記第１極性の主駆動パルスによって回転駆動した際の検出結果と前記第２極性の主駆動パルスによって回転駆動した際の検出結果のうち、駆動余裕の小さい方の検出結果に基づいてパルスダウンするか否かを決定し、パルスダウンしない場合には、前記パルスダウン信号発生回路が前記駆動パルス発生手段に前記パルスダウン信号を出力しないように制御するよう構成してもよい。

また、前記駆動制御手段は、所定時間計時したとき主駆動パルスをパルスダウン制御するためのパルスダウン制御信号を出力するパルスダウンカウンタ回路と、パルス制御信号に対応する主駆動パルス又は補正駆動パルスを出力すると共に、前記パルスダウン制御信号に応答して主駆動パルスをパルスダウンして出力する駆動パルス発生手段と、前記駆動パルス発生手段からの駆動パルスに応答して、第１、第２の駆動端子から、第１極性の駆動パルス、前記第１極性と異なる第２極性の駆動パルスを交互に供給してステッピングモータを回転駆動するモータ駆動手段と、前記回転検出手段による検出結果に基づいて、相互にエネルギの相違する複数の主駆動パルスの中のいずれかの主駆動パルス又は、前記各主駆動パルスよりもエネルギの大きい補正駆動パルスによって前記ステッピングモータを駆動するように前記駆動パルス発生手段を制御するための前記パルス制御信号を出力する制御手段とを備えて成り、前記回転検出期間を、主駆動パルスによる駆動直後の第１検出区間、前記第１検出区間よりも後の第２検出区間及び前記第２検出区間よりも後の第３検出区間に区分し、前記制御手段は、前記第１、第２極性の駆動パルスによる駆動時の検出結果を交互に参照して、前記検出結果が前記基準しきい電圧を超える検出信号を少なくとも前記第１検出区間において検出したものであると判定したときは、前記パルスダウンカウンタ回路が前記パルスダウン制御信号を出力しないように制御するよう構成してもよい。

また、本発明によれば、時刻針を回転駆動するステッピングモータと、前記ステッピングモータを制御するステッピングモータ制御回路とを有するアナログ電子時計において、前記ステッピングモータ制御回路として、前記いずれか一に記載のステッピングモータ制御回路を用いたことを特徴とするアナログ電子時計が提供される。

本発明に係るステッピングモータ制御回路によれば、ステッピングモータのバラツキ等によって駆動余裕が変化した場合でも非回転状態になることを防ぐことが可能になる。
また、本発明に係るアナログ電子時計によれば、ステッピングモータのバラツキ等によって駆動余裕が変化した場合でも非回転状態になることを防ぐことが可能になり、正確な計時動作を行うことが可能になる。

本発明の実施の形態に係るアナログ電子時計のブロック図である。 本発明の各実施の形態に係るアナログ電子時計に使用するステッピングモータの構成図である。 本発明の各実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。 本発明の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。 本発明の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。 本発明の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。 本発明の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。 本発明の各実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明する判定チャートである。 本発明の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。 本発明の他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。

本発明の更に他の実施の形態に係るアナログ電子時計のブロック図である。 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。

本発明の更に他の実施の形態に係るアナログ電子時計のブロック図である。 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。

図１は、本発明の実施の形態に係るステッピングモータ制御回路を用いたアナログ電子時計のブロック図で、アナログ電子腕時計の例を示している。
図１において、アナログ電子時計は、所定周波数の信号を発生する発振回路１０１、発振回路１０１で発生した信号を分周して計時の基準となる時計信号を発生する分周回路１０２、電子時計を構成する各電子回路要素の制御や駆動パルスの変更制御等の制御を行う制御回路１０４、分周回路１０２からの時計信号を所定時間計時すると主駆動パルスをパルスダウンするためのパルスダウン制御信号を出力すると共に制御回路１０４からのリセット信号及び補正駆動パルス発生回路１０６からの補正駆動パルスに応答して計数値をリセットした後に再び計時動作を開始するパルスダウンカウンタ回路１０３、制御回路１０４からの制御信号に基づいてモータ回転駆動用の主駆動パルスＰ１を選択し出力する主駆動パルス発生回路１０５、制御回路１０４からの制御信号に基づいてモータ回転駆動用の補正駆動パルスＰ２を出力する補正駆動パルス発生回路１０６、主駆動パルス発生回路１０５からの主駆動パルス及び補正駆動パルス発生回路１０６からの補正駆動パルスに応答してステッピングモータ１０８を回転駆動するモータドライバ回路１０７、ステッピングモータ１０８、ステッピングモータ１０８によって回転駆動されると共に時刻表示用の時刻針を有するアナログ表示部１１０、ステッピングモータ１０８の回転に応じた誘起電圧に対応する検出信号を所定の回転検出期間において検出する回転検出回路１０９を備えている。

また、制御回路１０４は、一定条件の下でパルスダウンカウンタ回路１０３をリセットしてカウント動作を初期値から再スタートさせるリセット機能や、ステッピングモータ１０８が回転したことを示す検出信号を回転検出回路１０９が検出する時刻と当該検出信号を検出した検出区間とを比較して、前記検出信号がどの検出区間において検出されたのかを判別する検出区間判別回路としての機能をも有している。尚、後述するように、ステッピングモータ１０８が回転したか否かを検出する回転検出期間は３つの検出区間に区分している。
回転検出回路１０９は、前記特許文献１に記載された回転検出回路と同様の構成のものであり、ステッピングモータ１０８が回転した場合等のようにステッピングモータ１０８のロータが一定速度以上の動きをする場合には所定の基準しきい電圧Ｖｃｏｍｐを越える誘起電圧に対応する検出信号を検出し、ステッピングモータ１０８が回転しなかった場合等のようにステッピングモータ１０８のロータが一定速度以上の動きをしない場合には基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出しない。

尚、発振回路１０１及び分周回路１０２は信号発生手段を構成し、アナログ表示部１１０は時刻表示手段を構成している。回転検出回路１０９は回転検出手段を構成し、制御回路１０４は制御手段を構成している。主駆動パルス発生回路１０５及び補正駆動パルス発生回路１０６は駆動パルス発生手段を構成している。モータドライバ回路１０７はモータ駆動手段を構成している。また、発振回路１０１、分周回路１０２、パルスダウンカウンタ回路１０３、制御回路１０４、主駆動パルス発生回路１０５、補正駆動パルス発生回路１０６、モータドライバ回路１０７は駆動制御手段を構成している。

図２は、本発明の各実施の形態に使用するステッピングモータの構成図であり、後述する全実施の形態に共通するステッピングモータの構成図で、アナログ電子時計で一般に用いられている時計用ステッピングモータの例を示している。
図２において、ステッピングモータ１０８は、ロータ収容用貫通孔２０３を有するステータ２０１、ロータ収容用貫通孔２０３に回転可能に配設されたロータ２０２、ステータ２０１と接合された磁心２０８、磁心２０８に巻回されたコイル２０９を備えている。ステッピングモータ１０８をアナログ電子時計に用いる場合には、ステータ２０１及び磁心２０８はネジ（図示せず）によって地板（図示せず）に固定され、互いに接合される。コイル２０９は、第１端子ＯＵＴ１、第２端子ＯＵＴ２を有している。
ロータ２０２は、２極（Ｓ極及びＮ極）に着磁されている。磁性材料によって形成されたステータ２０１の外端部には、ロータ収容用貫通孔２０３を挟んで対向する位置に複数（本実施の形態では２個）の切り欠き部（外ノッチ）２０６、２０７が設けられている。各外ノッチ２０６、２０７とロータ収容用貫通孔２０３間には可飽和部２１０、２１１が設けられている。

可飽和部２１０、２１１は、ロータ２０２の磁束によっては磁気飽和せず、コイル２０９が励磁されたときに磁気飽和して磁気抵抗が大きくなるように構成されている。ロータ収容用貫通孔２０３は、輪郭が円形の貫通孔の対向部分に複数（本実施の形態では２つ）の半月状の切り欠き部（内ノッチ）２０４、２０５を一体形成した円孔形状に構成されている。
切り欠き部２０４、２０５は、ロータ２０２の停止位置を決めるための位置決め部を構成している。コイル２０９が励磁されていない状態では、ロータ２０２は、図２に示すように前記位置決め部に対応する位置、換言すれば、ロータ２０２の磁極軸Ａが、切り欠き部２０４、２０５を結ぶ線分と直交するような位置（角度θ0位置）に安定して停止している。ロータ２０２の回転軸（回転中心）を中心とするＸＹ座標空間を４つの象限（第１象限Ｉ〜第４象限ＩＶに区分している。

いま、モータドライバ回路１０７から一方の極性の矩形波の駆動パルスをコイル２０９の端子ＯＵＴ１、ＯＵＴ２間に供給して（例えば、第１端子ＯＵＴ１側を正極、第２端子ＯＵＴ２側を負極）、図２の矢印方向に電流ｉを流すと、ステータ２０１には破線矢印方向に磁束が発生する。これにより、可飽和部２１０、２１１が飽和して磁気抵抗が大きくなり、その後、ステータ２０１に生じた磁極とロータ２０２の磁極との相互作用によって、ロータ２０２は図２の矢印方向に１８０度回転し、磁極軸Ａが角度θ1位置で安定的に停止する。尚、ステッピングモータ１０８を回転駆動することによって通常動作（本実施の形態ではアナログ電子時計であるため運針動作）を行わせるための回転方向（図２では反時計回り方向）を正方向とし、その逆（時計回り方向）を逆方向としている。

次に、モータドライバ回路１０７から、逆極性の駆動パルスをコイル２０９の端子ＯＵＴ１、ＯＵＴ２に供給して（前記駆動とは逆極性となるように、第１端子ＯＵＴ１側を負極、第２端子ＯＵＴ２側を正極）、図２の反矢印方向に電流を流すと、ステータ２０１には反破線矢印方向に磁束が発生する。これにより、可飽和部２１０、２１１が先ず飽和し、その後、ステータ２０１に生じた磁極とロータ２０２の磁極との相互作用によって、ロータ２０２は前記と同一方向に１８０度回転し、磁極軸Ａが角度θ0位置で安定的に停止する。

以後、このように、コイル２０９に対して極性の異なる信号（交番信号）を供給することによって、前記動作が繰り返し行われて、ロータ２０２を１８０度ずつ矢印方向に連続的に回転させることができるように構成されている。
尚、本実施の形態では、駆動パルスとして、後述するように、相互にエネルギの異なる複数の主駆動パルスＰ１０〜Ｐ１ｍ及び補正駆動パルスＰ２を用いている。主駆動パルスＰ１ｎのランクｎは最小値０から最大値ｍまで複数のランクを持ち、ｎの値が大きいほどパルスのエネルギが大きくなるように構成されている。補正駆動パルスＰ２は過大負荷を回転駆動できるような大エネルギパルスであり、そのエネルギは主駆動パルスＰ１よりも１０倍程度大きく構成されている。即ち、各駆動パルスＰ１０、Ｐ１ｎ、Ｐ１ｍ、Ｐ２は、各パルス幅がＰ１０＜Ｐ１ｎ＜Ｐ１ｍ＜Ｐ２となるように構成されている。主駆動パルスＰ１は、櫛歯状の主駆動パルスを使用しており、パルス幅は一定にしてデューティ比を変えることにより駆動エネルギを変えるようにしている。

図３は、本発明の実施の形態において、ステッピングモータ１０８の駆動タイミング、回転検出タイミング及び使用する駆動パルスの種類を示すタイミング図であり、後述する全実施の形態に共通するタイミング図で、主駆動パルスＰ１及び補正駆動パルスＰ２によってステッピングモータ１０８を駆動した場合のタイミング図である。
主駆動パルスＰ１によって駆動する駆動期間Ｐ１の直後にステッピングモータ１０８が回転したか否かを検出する回転検出期間が設けられている。回転検出期間は、主駆動パルスＰ１による駆動直後の所定時間を第１検出区間Ｔ１、第１検出区間Ｔ１よりも後の所定時間を第２検出区間Ｔ２、第２検出区間よりも後の所定時間を第３検出区間Ｔ３としている。

このように、主駆動パルスＰ１による駆動直後から始まる回転検出期間全体を複数の検出区間（本実施の形態では３つの検出区間Ｔ１〜Ｔ３）に区分している。Ｐ１は主駆動パルスを表すと共に、主駆動パルスＰ１によって駆動する駆動期間を表している。前記各検出区間Ｔ１〜Ｔ３は同一極性の１つの主駆動パルスＰ１によって駆動したときの検出区間である。また、各検出区間Ｔ１〜Ｔ３の長さは、例えば、第２検出区間Ｔ２＜第１検出区間Ｔ１≦第３検出区間Ｔ３の関係が成立するように設定してもよい。本実施の形態では、検出信号ＶＲｓを検出しない期間であるマスク区間は設けていない。
尚、「主駆動パルスＰ１による駆動直後」とは、実質的に回転検出することが可能になった時点で直ちにという意味であり、主駆動パルスＰ１による駆動終了後に回転検出を行うためのサンプリング処理が不可能なサンプリング周期（例えば約０．９ｍｓｅｃ）内の所定時間を経過して回転検出が可能になった時点や、主駆動パルスＰ１の駆動終了自体によって生じる誘起電圧が回転検出に影響する所定時間を経過した時点を意味している。

図２に示したようにロータ２０２を中心として、その回転によってロータ２０２の主磁極Ａが位置するＸＹ座標空間を第１象限Ｉ〜第４象限ＩＶに区分した場合、第１検出区間Ｔ１〜第３検出区間Ｔ３は次のように表すことができる。
即ち、通常負荷の状態において、第１検出区間Ｔ１はロータ２０２を中心とする空間の第３象限ＩＩＩにおいてロータ２０２の最初の正方向回転状況を判定する検出区間及び最初の逆方向回転状況を判定する検出区間、第２検出区間Ｔ２は第３象限ＩＩＩにおいてロータ２０２の最初の逆方向回転状況を判定する検出区間、第３検出区間Ｔ３は第３象限ＩＩＩにおいてロータ２０２の最初の逆方向回転後の回転状況を判定する検出区間である。ここで、通常負荷とは通常時に駆動される負荷を意味しており、本実施の形態では、時刻針を駆動する場合の負荷を通常負荷としている。

制御回路１０４の制御によって主駆動パルス発生回路１０５から主駆動パルスＰ１を出力し、モータドライバ回路１０７によりステッピングモータ１０８を回転駆動する。この場合、いずれの検出区間Ｔ１〜Ｔ３においても所定の基準しきい電圧Ｖｃｏｍｐを超える誘起電圧の検出信号が回転検出回路１０９によって検出されないときには、制御回路１０４の制御によって補正駆動パルス発生回路１０６から補正駆動パルスＰ２を出力し、モータドライバ回路１０７によりステッピングモータ１０８を強制的に回転駆動した後、制動パルスＰＲによって制動する。

図４は、本実施の形態において、主駆動パルスＰ１によってステッピングモータ１０８を駆動した場合、第２検出区間Ｔ２において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出された場合の例である。この場合、制御回路１０４の第１検出区間Ｔ１〜第３検出区間Ｔ３に対応する第１検出区間フラグＫＫＴ１〜第３検出区間フラグＫＫＴ３のうち、第２検出区間フラグＫＫＴ２が検出信号に同期するタイミングで制御回路１０４にセットされ、パルスダウンカウンタ回路１０３から回転検出期間経過後にパルスダウン制御信号ＤＯＷＮが主駆動パルス発生回路１０５に出力される。主駆動パルス発生回路１０５は、パルスダウン制御信号ＤＯＷＮに応答して主駆動パルスＰ１を１ランク少ない駆動エネルギの主駆動パルスに変更（パルスダウン又はランクダウンと称す。）する。

図５は、本実施の形態において、主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、第１検出区間Ｔ１及び第２検出区間Ｔ２において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出された場合の例である。
この場合、制御回路１０４の第１検出区間フラグＫＫＴ１、第２検出区間フラグＫＫＴ２が、各々、第１検出区間Ｔ１、第２検出区間Ｔ２における検出信号に同期するタイミングでセットされる。制御回路１０４は、回転したことを示す検出信号を第１検出区間Ｔ１において検出した場合には他の検出区間Ｔ２、Ｔ３における状況に関係なくパルスダウンカウンタ回路１０３をリセットするため、第１検出区間フラグＫＫＴ１をセットすると同時にパルスダウンカウンタ回路１０３をリセットする。このように、第１検出区間フラグＫＫＴ１を用いてパルスダウンカウンタ回路１０３をリセットする。即ち、制御回路１０４は、第１検出区間フラグＫＫＴ１に同期するタイミングでパルスダウンカウンタ回路１０３をリセットする。本実施の形態では、パルスダウンカウンタ１０３は、第１検出区間フラグＫＫＴ１が高レベルの間リセット動作を継続し、第１検出区間フラグＫＫＴ１が低レベルになるとリセット動作を停止して、再び初期値から計数動作を開始する。これにより、パルスダウンカウンタ回路１０３からは、パルスダウン制御信号ＤＯＷＮが出力されないため、主駆動パルスＰ１はパルスダウンしない。

図６は、本実施の形態において、主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、第３検出区間Ｔ３において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出された場合の例である。
この場合、制御回路１０４の第３検出区間フラグＫＫＴ３が第３検出区間Ｔ３における検出信号に同期するタイミングでセットされる。制御回路１０４は、第１検出区間Ｔ１から第３検出区間Ｔ３に全ての状況が判定できるため、第３検出区間フラグＫＫＴ３を用いてパルスダウンカウンタ回路１０３をリセットする。即ち、制御回路１０４は、第３検出区間フラグＫＫＴ３に同期するタイミングでパルスダウンカウンタ回路１０３をリセットする。本実施の形態では、パルスダウンカウンタ１０３は、第３検出区間フラグＫＫＴ３が高レベルの間リセット動作を継続し、第３検出区間フラグＫＫＴ３が低レベルになるとリセット動作を停止して、再び初期値から計数動作を開始する。これにより、パルスダウンカウンタ１０３からは、パルスダウン制御信号ＤＯＷＮが出力されないため、主駆動パルスＰ１はパルスダウンしない。

図７は、本実施の形態において、主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、回転検出期間の第１検出区間Ｔ１〜第３検出区間Ｔ３のいずれにおいても、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出されない場合の例である。
この場合、制御回路１０４では第１検出区間フラグＫＫＴ１〜第３検出区間ＫＫＴ３はセットされない。
制御回路１０４は、回転検出期間の第１検出区間Ｔ１〜第３検出区間Ｔ３のいずれにおいも基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出されない場合には非回転と判定して、回転検出期間経過後に、補正駆動パルス発生回路１０６から補正駆動パルスＰ２を出力するように制御する。これにより、補正駆動パルス発生回路１０６は補正駆動パルスＰ２を出力し、モータドライバ回路１０７が補正駆動パルスＰ２によってステッピングモータ１０８を回転駆動する。

同時に、補正駆動パルス発生回路１０６は、補正駆動パルスＰ２によってパルスダウンカウンタ回路１０３をリセットする。即ち、補正駆動パルス発生回路１０６は補正駆動パルスＰ２に同期するタイミングでパルスダウンカウンタ回路１０３をリセットする。本実施の形態では、パルスダウンカウンタ回路１０３は、補正駆動パルスＰ２が低レベルの間リセット動作を継続し、補正駆動パルスＰ２が高レベルになるとリセット動作を停止して、再び初期値から計数動作を開始する。これにより、パルスダウンカウンタ１０３からは、破線で示すように回転検出期間経過後に続く補正駆動パルスＰ２駆動期間経過後に出力されるはずのパルスダウン制御信号ＤＯＷＮが出力されないため、主駆動パルス発生回路１０５は主駆動パルスＰ１をパルスダウンしない。
また、制御回路１０４は、補正駆動パルスＰ２による駆動に同期して主駆動パルスＰ１を１ランクパルスアップするようにパルスアップ制御信号ＵＰを主駆動パルス発生回路１０５に出力する。これにより、主駆動パルス発生回路１０５は主駆動パルスＰ１を駆動エネルギが１ランク大きい主駆動パルスＰ１に変更（パルスアップ又はランクアップと称す。）し、次回の駆動はパルスアップした主駆動パルスＰ１によって行う。

回転駆動期間や回転検出期間とステッピングモータ１０８の回転動作との関係を図２に沿って説明すると、主駆動パルスＰ１によって駆動する領域をＰ１とすると、領域ａで生じた誘起電圧に対応する検出信号は第１検出区間Ｔ１において検出され、領域ｃで発生した検出信号は検出区間Ｔ２、Ｔ３において検出され（第３検出区間Ｔ３よりも第２検出区間Ｔ２において検出された方が駆動エネルギの余裕が大きい。）、領域ｂで発生した検出信号は検出区間Ｔ１、Ｔ２にまたがって逆極性で検出される。
即ち、検出信号は、駆動パルスが切れた後のロータ２０２の自由振動によって発生するため、第１検出区間Ｔ１に誘起される検出信号の発生するタイミングは、余力のない回転駆動（ほとんど停止）からある程度の駆動余裕のある領域に限られ、十分に回転力がある場合には発生しない特徴がある（図２の領域ａがそれにあたる）。

駆動余力の十分ある場合は、領域ｂで駆動パルスが切れるため誘起電圧は逆位相に出力される。また、ロータの運動により第１検出区間Ｔ１における検出信号の高さは駆動余力の減少に反比例する。駆動余裕の程度を判別することができる。
本実施の形態ではこのような特徴を捉え、第１検出区間Ｔ１に基準電圧を超えた検出信号が発生した場合、回転余力が減少してきたと判別し、パルスダウンカウンタ回路１０３をパルスダウンせずに維持することで、エネルギの小さな駆動パルスに変更しないようにしている。

図８は、本発明の実施の形態におけるパルス制御動作をまとめて示した判定チャートで、後述する各実施の形態に共通する判定チャートである。
図８において、回転検出回路１０９が基準しきい電圧Ｖｃｏｍｐを超える検出信号（誘起信号）ＶＲｓを検出した場合を判定値「１」、回転検出回路１０９が基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出できなかった場合を判定値「０」、判定値が「１」でも「０」でもよい場合を判定値「１／０」と表し、回転状況を表すパターンを（第１検出区間Ｔ１の判定値，第２検出区間の判定値，第３検出区間の判定値）として表している。

本実施の形態では前記動作に加えて、図８の判定チャートに示すように基準しきい電圧Ｖｃｏｍｐを超える検出信号が第２検出区間Ｔ２のみ、又は、第２検出区間Ｔ２及び第３検出区間Ｔ３のみにおいて検出された場合、駆動エネルギに余裕がある回転と判定し、主駆動パルスＰ１を１ランクダウンする。
また、基準しきい電圧Ｖｃｏｍｐを超える検出信号が検出区間Ｔ１〜Ｔ３の全て、又は、第１検出区間Ｔ１及び第２検出区間Ｔ２のみ（即ち、少なくとも検出区間Ｔ１及びＴ２）において検出された場合、駆動エネルギをランクダウンする余裕がない回転と判定し、主駆動パルスＰ１を変更せずに現状を維持する。

また、基準しきい電圧Ｖｃｏｍｐを超える検出信号が第１検出区間Ｔ１及び第３検出区間Ｔ３のみ、又は、第３検出区間Ｔ３のみにおいて検出された場合、駆動エネルギがぎりぎりの回転と判定し、主駆動パルスＰ１を１ランクアップする。
更にまた、基準しきい電圧Ｖｃｏｍｐを超える検出信号が第１検出区間Ｔ１のみにおいて検出された場合、又は、いずれの検出区間Ｔ１〜Ｔ３においても検出されなかった場合、非回転と判定し、補正駆動パルスＰ２によって駆動した後、主駆動パルスＰ１を１ランクアップするようにしている。
以上のように、少なくとも第１検出区間Ｔ１において、基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出した場合にはランクダウンしないように、制御回路１０４又は補正駆動パルス発生回路１０６がパルスダウンカウンタ回路１０３をリセットする。

前記動作をステッピングモータ１０８の負荷の状態との関係で説明すると、通常負荷の場合には、回転状況を表すパターン（０，１，０）が得られる。制御回路１０４は通常負荷の場合には駆動エネルギが過大（余裕回転）と判定して、主駆動パルスＰ１の駆動エネルギをランクダウンするようにパルス制御を行う。
また、通常負荷の状態から極小の負荷が増加した状態（負荷増分極小の状態）においては、図２の領域ａで生じた検出信号は第１区間Ｔ１において検出され、領域ｂで生じた検出信号は第１区間Ｔ１及び第２区間Ｔ２において検出され、領域ｃで生じた検出信号は第２区間Ｔ２及び第３区間Ｔ３において検出される。この場合、パターン（０，１，１）が検出され、制御回路１０４は前記同様に余裕回転と判定して、主駆動パルスＰ１の駆動エネルギをランクダウンするようにパルス制御を行う。

また、パターン（１，１，１／０）は主駆動パルスのランクを維持する負荷増分中（通常負荷の状態から所定範囲の中程度の負荷が増加した状態；余裕ない回転）の状態、パターン（１／０，０，１）は補正駆動パルスＰ２による回転を行うことなく主駆動パルスＰ１の駆動エネルギをランクアップする負荷増分大（通常負荷の状態から所定値以上の大きな負荷が増加した状態；ぎりぎり回転）の状態、パターン（１／０，０，０）は主駆動パルスＰ１による駆動では回転せずに補正駆動パルスＰ２による駆動及び主駆動パルスＰ１のランクアップを行う非回転の状態を示している。
図９は、本発明の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。

以下、図１〜図９を参照して、本発明の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を詳細に説明する。
図１において、発振回路１０１は所定周波数の信号を発生し、分周回路１０２は発振回路１０１で発生した前記信号を分周して計時の基準となる時計信号を発生し、パルスダウンカウンタ回路１０３及び制御回路１０４に出力する。
パルスダウンカウンタ回路１０３は分周回路１０３からの時計信号を計数して計時動作を行う。
制御回路１０４は、前記時間信号を計数して計時動作を行い、ステッピングモータ１０８を回転駆動するように主駆動パルス発生回路１０５に主駆動パルス制御信号を出力する。

主駆動パルス発生回路１０５は、制御回路１０４からの制御信号に応答して、主駆動パルスＰ１をモータドライバ回路１０７に出力する（ステップＳ９０１）。モータドライバ回路１０７は主駆動パルスＰ１によってステッピングモータ１０８を回転駆動する。ステッピングモータ１０８は主駆動パルスＰ１によって回転駆動されて、アナログ表示部１１０を駆動する。これにより、ステッピングモータ１０８が正常に回転した場合には、アナログ表示部１１０では、時刻針による現在時刻表示等が行われる。
回転検出回路１０９は基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出した時点で制御回路１０４に該検出信号を出力する。

制御回路１０４は、回転検出回路１０９から基準しきい電圧Ｖｃｏｍｐを超える検出信号が第１検出区間Ｔ１、第２検出区間Ｔ２、第３検出区間Ｔ３のいずれの検出区間でも検出されていないと判定、即ち回転していないと判定すると（ステップＳ９０２〜Ｓ９０４）、補正駆動パルスＰ２を出力するように補正駆動パルス発生回路１０６に補正駆動パルス制御信号を出力して制御する。補正駆動パルス発生回路１０６は前記制御信号に応答して補正駆動パルスＰ２をモータドライバ回路１０７及びパルスダウンカウンタ回路１０３に出力する（ステップＳ９０５）。

モータドライバ回路１０７は補正駆動パルスＰ２によってステッピングモータ１０８を回転駆動する。ステッピングモータ１０８は補正駆動パルスＰ２によって回転駆動されて、アナログ表示部１１０を駆動する。これにより、ステッピングモータ１０８が回転し、アナログ表示部１１０では、時刻針による現在時刻表示等が行われる。
同時に制御回路１０４は、主駆動パルス発生回路１０５にパルスアップ制御信号ＵＰを出力して１ランクアップする（ステップＳ９０６）。
パルスダウンカウンタ回路１０３は、所定時間計時すると主駆動パルス発生回路１０５にパルスダウン制御信号を出力して、主駆動パルス発生回路１０５は１ランクダウンした主駆動パルスによって駆動するが、パルスダウンカウンタ回路１０３は、処理ステップＳ９０７で、所定時間計数していない場合にはパルスダウン制御信号は出力しないため、主駆動パルスのパルスダウンは行われない（ステップＳ９０７、Ｓ９０８）。

処理ステップＳ９０４において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第３検出区間Ｔ３において検出した（第３検出区間Ｔ３内で回転した）と判定した場合には、第３検出区間Ｔ３において発生した検出信号に同期して第３検出区間フラグＫＫＴ３をセットし又、パルスアップ制御信号ＵＰを主駆動パルス発生回路１０５に出力する。これにより、主駆動パルス発生回路１０５は主駆動パルスを１ランクアップする（ステップＳ９１１）。
処理ステップＳ９０３において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２において検出した（第２検出区間Ｔ２内で回転した）と判定した場合には、処理ステップＳ９０７に移行する。

処理ステップＳ９０２において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第１検出区間Ｔ１において検出した（第１検出区間Ｔ１内で回転した）と判定した後、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２においては検出していない（第２検出区間Ｔ２内で回転していない）と判定した場合には（ステップＳ９０９）、処理ステップＳ９０４に移行する。尚、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第１検出区間Ｔ１において検出した時点で第１検出区間フラグＫＫＴ１をセットする。
処理ステップＳ９０９において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２において検出したと判定した場合、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２において検出した時点で第２検出区間フラグＫＫＴ２をセットする。
制御回路１０４は、第１検出区間フラグＫＫＴ１によってパルスダウンカウンタ回路１０３の計数値をリセットした後、処理ステップＳ９０７に移行する（ステップＳ９１０）。

図１０は、本発明の他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。本他の実施の形態のブロック図は図１と同一であり又、図９と同一の処理には同一符号を付している。
本他の実施の形態では、処理ステップＳ９０４において、制御回路１０４は、回転したことを表す検出信号を第３検出区間Ｔ３において検出したと判定した場合には、パルスダウンカウンタ回路１０３にリセット信号を出力してパルスダウンカウンタ回路１０３の計数値をリセットする（ステップＳ１００１）。このとき、制御回路１０４は、回転したことを表す検出信号を第３検出区間Ｔ３において検出した時点で、第３検出区間フラグをセットし、該フラグを用いてこれに同期するタイミングでパルスカウントダウン回路１０３をリセットする。
その後、制御回路１０４は処理ステップＳ９１１に移行するように構成している。その他の構成や処理は前記実施の形態と同様である。

図１１は、更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。本他の実施の形態のブロック図は図１と同一であり又、図９、図１０と同一の処理には同一符号を付している。
本他の実施の形態では、処理ステップＳ９０５において補正駆動パルス発生回路が補正駆動パルスＰ２によって駆動すると共に、補正駆動パルスＰ２によってパルスダウンカウンタ回路１０３をリセットし（ステップＳ１１０１）、その後、処理ステップＳ９０６に移行するように構成している。その他の構成や処理は前記実施の形態と同様である。

以上述べたように、図１〜図１１に示した実施の形態に係るステッピングモータ制御回路によれば、不必要にランクダウンしないようにしているため、ステッピングモータ等のバラツキにより、駆動余裕が変化した場合でも非回転状態になることを防ぐことが可能になる。
また、ステッピングモータや輪列負荷のバラツキにより、駆動余裕がイレギュラに変化した場合でも確実なパルスダウン禁止制御が行われ、非回転状態になることを防ぐことが可能になる。

図１２は、本発明の他の実施の形態に係るステッピングモータ制御回路を用いたアナログ電子時計のブロック図で、アナログ電子腕時計の例を示している。
図１２において、アナログ電子時計は、所定周波数の信号を発生する発振回路１０１、発振回路１０１で発生した信号を分周して計時の基準となる時計信号を発生する分周回路１０２、電子時計を構成する各電子回路要素の制御や駆動パルスの変更制御等の制御を行う制御回路１０４、分周回路１０２からの時計信号を所定時間計時する毎に所定周期で主駆動パルスをパルスダウンするためのパルスダウン信号を出力すると共に制御回路１０４からのパルスダウン禁止信号に応答してパルスダウン信号を出力しないようにするパルスダウン信号発生回路１１２、制御回路１０４からの制御信号に基づいてのモータ回転駆動用の複数の主駆動パルスの中から主駆動パルスＰ１を選択し出力する主駆動パルス発生回路１０５、制御回路１０４からの制御信号に基づいてモータ回転駆動用の補正駆動パルスＰ２を出力する補正駆動パルス発生回路１０６、主駆動パルス発生回路１０５からの主駆動パルスＰ１及び補正駆動パルス発生回路１０６からの補正駆動パルスＰ２に応答してステッピングモータ１０８を回転駆動するモータドライバ回路１０７、ステッピングモータ１０８、ステッピングモータ１０８によって回転駆動されると共に時刻表示用の時刻針を有するアナログ表示部１１０、ステッピングモータ１０８の回転に応じた誘起電圧に対応する検出信号を所定の回転検出期間において検出する回転検出回路１０９を備えている。

また、制御回路１０４は、ステッピングモータ１０８が回転したことを示す検出信号を回転検出回路１０９が検出する時刻と回転検出期間の検出区間とを比較して、前記検出信号がどの検出区間において検出されたのかを判別する検出区間判別回路としての機能をも有している。ステッピングモータ１０８が回転したか否かを検出する回転検出期間は、図２及び図３に関して説明したように、３つの検出区間Ｔ１〜Ｔ３に区分けしている。
回転検出回路１０９は、前記特許文献１に記載された回転検出回路と同様の構成のものであり、ステッピングモータ１０８が回転した場合等のようにステッピングモータ１０８のロータが一定速度以上の動きをする場合には所定の基準しきい電圧Ｖｃｏｍｐを越える誘起電圧に対応する検出信号を検出し、ステッピングモータ１０８が回転しなかった場合等のようにステッピングモータ１０８のロータが一定速度以上の動きをしない場合には基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出しないように構成されている。
尚、発振回路１０１及び分周回路１０２は信号発生手段を構成し、アナログ表示部１１０は時刻表示手段を構成している。回転検出回路１０９は回転検出手段を構成し、制御回路１０４は制御手段を構成している。主駆動パルス発生回路１０５及び補正駆動パルス発生回路１０６は駆動パルス発生手段を構成している。モータドライバ回路１０７はモータ駆動手段を構成している。また、発振回路１０１、分周回路１０２、パルスダウン信号発生回路１１２、制御回路１０４、主駆動パルス発生回路１０５、補正駆動パルス発生回路１０６、モータドライバ回路１０７は駆動制御手段を構成している。

図１３は、本他の実施の形態において、主駆動パルス発生回路１０５が発生する主駆動パルスＰ１に対応する第１極性の主駆動パルスＰ１を第１駆動端子ＯＵＴ１、第２駆動端子ＯＵＴ２間に供給してステッピングモータ１０８を回転駆動した場合のタイミング図、及び、主駆動パルス発生回路１０５が発生する主駆動パルスＰ１に対応する第２極性の主駆動パルスを第１駆動端子ＯＵＴ１、第２駆動端子ＯＵＴ２間に供給してステッピングモータ１０８を回転駆動した場合のタイミング図である。
図１３では、主駆動パルスＰ１に対応する第１極性の主駆動パルスＰ１によってステッピングモータ１０８を回転駆動した場合、第２検出区間Ｔ２において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出され、次に、主駆動パルスＰ１に対応する第２極性の主駆動パルスＰ１によってステッピングモータ１０８を回転駆動した場合にも、第２検出区間Ｔ２において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出された場合の例である。

第１極性の主駆動パルスによって駆動した場合、制御回路１０４の第１検出区間Ｔ１〜第３検出区間Ｔ３に対応する第１検出区間フラグ０１ＫＫＴ１〜第３検出区間フラグ０１ＫＫＴ３のうち、第２検出区間フラグ０１ＫＫＴ２が検出信号に同期するタイミングで制御回路１０４にセットされる。また、第２極性の主駆動パルスＰ１によって駆動した場合には、制御回路１０４の第１検出区間Ｔ１〜第３検出区間Ｔ３に対応する第１検出区間フラグ０２ＫＫＴ１〜第３検出区間フラグ０２ＫＫＴ３のうち、第２検出区間フラグ０２ＫＫＴ２が検出信号に同期するタイミングで制御回路１０４にセットされる。
制御回路１０４は、第１極性の主駆動パルスＰ１によって駆動した場合の検出結果と、所定時間駆動した後の第２極性の主駆動パルスによって駆動した場合の検出結果とを得て、これらの隣接する２つの検出結果（これら２つの回転駆動は所定時間離れて行われるが、検出結果は隣接している。）のうちの駆動余裕の少ない方の検出結果に基づいて、回転検出期間経過後にパルスダウン信号発生回路１１２がパルスダウン信号ＤＯＷＮを主駆動パルス発生回路１０５に出力することを禁止するか否かを決定してパルスダウン信号発生回路１１２を制御する。

図１３の例では、第１、第２極性の主駆動パルスＰ１による駆動では、隣接する２つの検出結果において、双方とも検出区間Ｔ２で基準しきい電圧Ｖｃｏｍｐを超える検出信号が検出されている。検出区間Ｔ２において基準しきい電圧Ｖｃｏｍｐを超える検出信号が検出された場合には駆動余裕が大きいため、主駆動パルスＰ１を１ランクパルスダウンするように制御する。この場合、制御回路１０４はパルスダウン信号発生回路１１２が主駆動パルス発生回路１０５にパルスダウン信号を出力することを許容して禁止しない。これにより、パルスダウン信号発生回路１１２は所定時間計時後（回転検出期間経過後）にパルスダウン信号ＤＯＷＮを主駆動パルス発生回路１０５に出力して、主駆動パルス発生回路１０５が次回以降出力する主駆動パルスＰ１を１ランクパルスダウンするように制御する。主駆動パルス発生回路１０５は、パルスダウン信号ＤＯＷＮに応答して主駆動パルスＰ１を次回から１ランクパルスダウンする。

図１４は、本他の実施の形態において、第１極性の主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、第１検出区間Ｔ１及び第２検出区間Ｔ２において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出され、第２極性の主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、第２検出区間Ｔ２において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出された場合の例である。
この場合、第１極性の主駆動パルスＰ１による駆動後に制御回路１０４の第１検出区間フラグ０１ＫＫＴ１、第２検出区間フラグ０１ＫＫＴ２が、各々、第１検出区間Ｔ１、第２検出区間Ｔ２における検出信号に同期するタイミングでセットされる。また、第２極性の主駆動パルスＰ１による駆動後に制御回路１０４の第２検出区間フラグ０２ＫＫＴ２が第２検出区間Ｔ２における検出信号に同期するタイミングでセットされる。

制御回路１０４は、第１極性の主駆動パルスＰ１による駆動後に検出した検出結果の方が回転余裕が小さいため、当該検出結果に基づいて駆動パルスの制御内容を決定する。制御回路１０４は、第１極性の主駆動パルスＰ１による駆動後に、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第１検出区間Ｔ１において検出しているため（即ち少なくとも第１検出区間Ｔ１において基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出しているため）、回転検出期間経過後に他の検出区間Ｔ２、Ｔ３における状況に関係なく、パルスダウン信号発生回路１１２がパルスダウン信号ＤＯＷＮを出力するタイミングで、パルスダウン信号発生回路１１２がパルスダウン信号ＤＯＷＮを出力するのを禁止するように制御する。これにより、従来であれば第２極性の駆動時にパルスダウン信号発生回路１１２から出力されるパルスダウン信号が、破線で示すように、制御回路１０４によるパルスダウン信号ＤＯＷＮの禁止制御によって出力されない。パルスダウン信号発生回路１１２は、今回パルスダウン信号を発生しないで、再び所定時間の計時動作を開始する。これにより、パルスダウン信号発生回路１１２からは、パルスダウン信号ＤＯＷＮが出力されないため、主駆動パルスＰ１はパルスダウンしないことになる。

図１５は、本他の実施の形態において、第１極性の主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、第３検出区間Ｔ３において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出され、第２極性の主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、第２検出区間Ｔ２において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出された場合の例である。
この場合、先ず、第１極性の主駆動パルスＰ１による駆動後に制御回路１０４の第３検出区間フラグ０１ＫＫＴ３が、第３検出区間Ｔ３における検出信号に同期するタイミングでセットされる。制御回路１０４は、第１極性の主駆動パルスＰ１による駆動後に、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第３検出区間Ｔ３において検出しているため駆動余裕が小さくパルスアップする必要があると判定して、第１極性の主駆動パルスＰ１による駆動時の回転検出期間経過後に、主駆動パルス発生回路１０５にパルスアップ信号ＵＰを出力して主駆動パルスＰ１を１ランクパルスアップするように制御する。

前記第１極性の主駆動パルスＰ１による駆動から所定時間駆動後に、第２極性の主駆動パルスによる駆動によって、制御回路１０４の第２検出区間フラグ０２ＫＫＴ２が第２検出区間Ｔ２における検出信号に同期するタイミングでセットされる。
制御回路１０４は、前記第１極性の主駆動パルスＰ１による駆動時の検出結果と、その後の隣接する第２極性の主駆動パルスＰ１によって駆動した時の検出結果の双方に基づいて、パルスダウン制御を行うか否かを決定する。

制御回路１０４は、第１極性の主駆動パルスＰ１による駆動後に、回転したことを示す検出信号を第３検出区間Ｔ３において検出しているため駆動余裕が小さくパルスダウンは不要と判定して、第２極性の主駆動パルスＰ１による駆動時の回転検出期間経過後に、パルスダウン信号を出力しないようにパルスダウン信号発生回路１１２を制御する。
これにより、通常はパルスダウン信号発生回路１１２から出力されるパルスダウン信号が、破線で示すように、パルスダウン信号発生回路１１２がパルスダウン信号ＤＯＷＮを出力するタイミングで、制御回路１０４によるパルスダウン信号ＤＯＷＮの禁止制御によって出力されない。パルスダウン信号発生回路１１２は、今回パルスダウン信号を発生しないで、再び所定時間の計時動作を開始する。これにより、主駆動パルスＰ１は今回のパルスダウンが禁止される。

図１６は、本他の実施の形態において、第１極性の主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、回転検出期間の第１検出区間Ｔ〜第３検出区間Ｔ３のいずれにおいても、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出されず、第２極性の主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、第２検出区間Ｔ２において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出された場合の例である。
この場合、先ず、第１極性の主駆動パルスＰ１による駆動では、制御回路１０４には第１検出区間フラグ０１ＫＫＴ１〜第３検出区間０３ＫＫＴ３はセットされない。

制御回路１０４は、第１極性の主駆動パルスＰ１による駆動では非回転であるため補正駆動パルスＰ２によって駆動するように補正駆動パルス発生回路１０６を制御すると共に、パルスアップする必要があると判定して、第１極性の主駆動パルスＰ１による駆動時の回転検出期間経過後に、主駆動パルス発生回路１０５にパルスアップ信号ＵＰを出力して主駆動パルスＰ１を１ランクパルスアップするように制御する。
前記第１極性の主駆動パルスＰ１による駆動から所定時間駆動した後、第２極性の主駆動パルスＰ１による駆動後に制御回路１０４の第２検出区間フラグ０２ＫＫＴ２が第２検出区間Ｔ２における検出信号に同期するタイミングでセットされる。
制御回路１０４は、前記第１極性の主駆動パルスＰ１による駆動時の検出結果と、その後の第２極性の主駆動パルスＰ１によって駆動した時の隣接する検出結果の双方に基づいて、パルスダウン制御を行うか否かを決定する。

制御回路１０４は、第２極性の主駆動パルスＰ１によって回転駆動した場合は第２検出区間Ｔ２において基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出しているが、第１極性の主駆動パルスＰ１による駆動では非回転であるため、駆動エネルギが小さくパルスダウンは不要と判定して、第２極性の主駆動パルスＰ１による駆動時の回転検出期間経過後に、パルスダウン信号発生回路１１２がパルスダウン信号ＤＯＷＮを出力するタイミングにあわせて、パルスダウン信号ＤＯＷＮを出力しないようにパルスダウン信号発生回路１１２を制御する。

これにより、従来であればパルスダウン信号発生回路１１２から出力されるパルスダウン信号ＤＯＷＮが、破線で示すように、制御回路１０４によるパルスダウン信号ＤＯＷＮの禁止制御によって出力されない。パルスダウン信号発生回路１１２は、今回パルスダウン信号を発生しないで、再び所定時間の計時動作を開始する。これにより、パルスダウン信号発生回路１１２からは、破線で示すように回転検出期間経過後であって補正駆動パルスＰ２駆動期間経過後に出力されるはずのパルスダウン信号ＤＯＷＮが出力されないため、主駆動パルスＰ１はパルスダウンしない。

本他の実施の形態では、第１極性の主駆動パルスＰ１による回転駆動により正常に回転した場合でも、第２極性の主駆動パルスＰ１による回転駆動では回転しない場合には、制御回路１０４は補正駆動パルスＰ２による駆動後にパルスダウンを禁止するように制御する。また、隣接する回転検出動作のうちの駆動余裕が少ない方の検出結果において、第１検出区間Ｔ１に基準電圧を超えた検出信号が発生した場合等、回転余力が小さい場合には、パルスダウンせずに維持することでエネルギの小さな駆動パルスに変更しないようにしている。即ち、制御回路１０４は、前記駆動余裕が少ない方の検出結果においてランクダウンが必要な場合以外は、パルスダウン信号発生回路１１２がパルスダウン信号を出力しないように制御する。

例えば、図８の判定チャートに沿って説明すると、隣接する回転検出動作のうちの駆動余裕が少ない方の検出結果において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が第２検出区間Ｔ２のみ、又は、第２検出区間Ｔ２及び第３検出区間Ｔ３のみにおいて検出された場合、駆動エネルギに余裕がある回転と判定し、主駆動パルスＰ１を１ランクパルスダウンする。
それ以外の場合にはパルスダウンしないようにする。例えば、前記駆動余裕が少ない方の検出結果において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が検出区間Ｔ１〜Ｔ３の全て、又は、第１検出区間Ｔ１及び第２検出区間Ｔ２のみ（即ち、少なくとも検出区間Ｔ１及びＴ２）において検出された場合、駆動エネルギをランクダウンする余裕がない回転と判定し、主駆動パルスＰ１を変更せずに現状を維持する。
また前記駆動余裕が少ない方の検出結果において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が第１検出区間Ｔ１及び第３検出区間Ｔ３のみ、又は、第３検出区間Ｔ３のみにおいて検出された場合、駆動エネルギがぎりぎりの回転と判定し、パルスダウンを禁止して、主駆動パルスＰ１を１ランクアップする。

また前記駆動余裕が少ない方の検出結果において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が第１検出区間Ｔ１のみにおいて検出された場合、又は、いずれの検出区間Ｔ１〜Ｔ３においても検出されなかった場合、非回転と判定してパルスダウンを禁止し、補正駆動パルスＰ２によって駆動した後、主駆動パルスＰ１を１ランクアップするようにしている。
以上のように、隣接する回転検出動作のうちの駆動余裕が少ない方の検出結果において、制御回路１０４は、少なくとも第１検出区間Ｔ１において基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出した場合にはランクダウンしないように、パルスダウン信号発生回路１１２がパルスダウン信号を出力するのを禁止制御する。
尚、補正駆動パルスＰ２による駆動や、ランクアップ制御は、各極性毎の検出結果に基づいて、前記判定チャートに従って行う。
図１７は、本他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。

以下、図２、図３、図８、図１２〜図１７を参照して、本他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を詳細に説明する。
図１２において、発振回路１０１は所定周波数の信号を発生し、分周回路１０２は発振回路１０１で発生した前記信号を分周して計時の基準となる時計信号を発生し、パルスダウン信号発生回路１１２及び制御回路１０４に出力する。
パルスダウン信号発生回路１１２は分周回路１０２からの時計信号を計数して計時動作を行う。
制御回路１０４は、前記時間信号を計数して計時動作を行い、主駆動パルスＰ１でステッピングモータ１０８を回転駆動するように主駆動パルス発生回路１０５に主駆動パルス制御信号を出力する。

主駆動パルス発生回路１０５は、制御回路１０４からの制御信号に応答して、第１極性の主駆動パルスＰ１をモータドライバ回路１０７に出力する（ステップＳ９０１）。モータドライバ回路１０７は第１極性の主駆動パルスＰ１によってステッピングモータ１０８を回転駆動する。ステッピングモータ１０８は第１極性の主駆動パルスＰ１によって回転駆動されて、アナログ表示部１１０を駆動する。これにより、ステッピングモータ１０８が正常に回転した場合には、アナログ表示部１１０では、時刻針による現在時刻表示等が行われる。
回転検出回路１０９は基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出した時点で制御回路１０４に該検出信号を出力する。

制御回路１０４は、第１極性の主駆動パルスＰ１によって回転駆動して得られた今回の回転検出結果と、第２極性の主駆動パルスＰ１によって回転駆動して得られた前回の（隣接する）回転検出結果とに基づいて以下の処理を行う。
即ち、制御回路１０４は、第１極性の主駆動パルスＰ１による回転駆動時に、回転検出回路１０９から基準しきい電圧Ｖｃｏｍｐを超える検出信号が第１検出区間Ｔ１、第２検出区間Ｔ２、第３検出区間Ｔ３のいずれの検出区間でも検出されていないと判定、即ち回転していないと判定すると（ステップＳ９０２〜Ｓ９０４）、補正駆動パルスＰ２を出力するように補正駆動パルス発生回路１０６に補正駆動パルス制御信号を出力して制御する。補正駆動パルス発生回路１０６は前記制御信号に応答して補正駆動パルスＰ２をモータドライバ回路１０７に出力する（ステップＳ９０５）。

モータドライバ回路１０７は補正駆動パルスＰ２によってステッピングモータ１０８を回転駆動する。ステッピングモータ１０８は補正駆動パルスＰ２によって回転駆動されて、アナログ表示部１１０を駆動する。これにより、ステッピングモータ１０８が回転し、アナログ表示部１１０では、時刻針による現在時刻表示等が行われる。
同時に制御回路１０４は、主駆動パルス発生回路１０５にパルスアップ制御信号ＵＰを出力して１ランクアップする（ステップＳ９０６）。
パルスダウン信号発生回路１１２は、所定時間計時すると主駆動パルス発生回路１０５にパルスダウン信号を出力して、主駆動パルス発生回路１０５は１ランクダウンした主駆動パルスによって駆動するが、パルスダウン信号発生回路１１２は、処理ステップＳ９０７で、所定時間（本実施の形態では８０秒）計時していない場合にはパルスダウン信号は出力しないため、主駆動パルスのパルスダウンは行われない（ステップＳ９０７、Ｓ９０８）。

処理ステップＳ９０４において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第３検出区間Ｔ３において検出した（第３検出区間Ｔ３内で回転した）と判定した場合には、第３検出区間Ｔ３において発生した検出信号に同期して第３検出区間フラグＫＫＴ３をセットし又、パルスアップ制御信号ＵＰを主駆動パルス発生回路１０５に出力する。これにより、主駆動パルス発生回路１０５は主駆動パルスを１ランクアップする（ステップＳ９１１）。
処理ステップＳ９０３において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２において検出したと判定した場合には、処理ステップＳ９１２に移行する。

処理ステップＳ９１２において、制御回路１０４は、前回（第２極性の主駆動パルスによる駆動時）の検出結果において第１検出区間Ｔ１内で基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出したか否か（第１検出区間Ｔ１内で回転したか否か）を判定し、検出区間Ｔ１内で基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出していない（第１検出区間Ｔ１内で回転していない）と判定した場合には処理ステップＳ９０７に移行し、第１検出区間Ｔ１内で基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出した（第１検出区間Ｔ１内で回転した）と判定した場合にはパルスダウン信号発生回路１１２がパルスダウン信号を出力するのを禁止する（ステップＳ９１３）。
処理ステップＳ９０２において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第１検出区間Ｔ１において検出した（第１検出区間Ｔ１内で回転した）と判定した後、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２においては検出していない（第２検出区間Ｔ２内では回転していない）と判定した場合には、処理ステップＳ９０４に移行する（ステップＳ９０９）。尚、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第１検出区間Ｔ１において検出した時点で第１検出区間フラグＫＫＴ１をセットする。

処理ステップＳ９０９において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２において検出した（第２検出区間Ｔ２内で回転した）と判定した場合、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２において検出した時点で第２検出区間フラグＫＫＴ２をセットし、又、制御回路１０４は、パルスダウン信号発生回路１１２がパルスダウン信号を発生するのを禁止する（ステップＳ１９１０）。
以後、前記処理を所定時間（本実施の形態では８０秒）毎に繰り返すことにより、第１、第２極性の主駆動パルスＰ１による駆動結果に基づいて主駆動パルスＰ１のパルスダウン制御を行う。
このようにして、主駆動パルスＰ１で駆動して回転検出した結果、一方の極性側では駆動余裕があり、他方の極性側では駆動余裕がない場合にはパルスダウンを禁止するようにしている。即ち、隣接する回転検出結果において、双方の極性側に大きな駆動余裕があると判断した場合以外はパルスダウンを禁止するようにしているため、ステッピングモータのバラツキ等によって極性毎に駆動余裕が異なる場合や変化した場合でも適正なパルスダウン制御を行うことが可能になる。

図１８は、本発明の他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。本他の実施の形態のブロック図は図１２と同一であり又、図１７と同一の処理には同一符号を付している。
本他の実施の形態では、処理ステップＳ９０４において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第３検出区間Ｔ３において検出したと判定した場合には、パルスダウン信号発生回路１１２がパルスダウン信号を出力するのを禁止する（ステップＳ２００１）。その後、制御回路１０４は処理ステップＳ９１１に移行するように構成している。

また、処理ステップＳ９１２において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を前回の第１検出区間Ｔ１において検出していない（前回第１検出区間Ｔ１内で回転検出していない）と判定した場合、前回第３検出区間Ｔ３内で基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出したか否か（前回第３検出区間Ｔ３内で回転したか否か）を判定し、前回第３検出区間Ｔ３内で基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出した（前回第３検出区間Ｔ３内で回転した）と判定したときは処理ステップＳ９１３に移行してパルスダウンを禁止し、前回第３検出区間Ｔ３内で基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出していない（前回第３検出区間Ｔ３内で回転していない）と判定したときは処理ステップＳ９０７に移行するように構成している（ステップＳ１００２）。その他の構成や処理は図１７に示した実施の形態と同様である。

図１９は、更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。本他の実施の形態のブロック図は図１２と同一であり又、図１７、図１８と同一の処理には同一符号を付している。
本他の実施の形態では、処理ステップＳ９０５において補正駆動パルス発生回路１０６が補正駆動パルスＰ２によって駆動すると共に、パルスダウン信号発生回路１１２がパルスダウン信号を出力するのを制御回路１０４が禁止し（ステップＳ１１０１）、その後、処理ステップＳ９０６に移行するように構成している。
また、処理ステップＳ１００２において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を前回の第３検出区間Ｔ３内で検出していない（前回第３検出区間Ｔ３内で回転していない）と判定した場合、前回非回転か否かを判定し、前回非回転と判定したときは処理ステップＳ９１３に移行してパルスダウンを禁止し、前回非回転ではないと判定したときは処理ステップＳ９０７に移行するように構成している（ステップＳ１１０２）。その他の構成や処理は図１７、図１８に示した実施の形態と同様である。

図２０は、更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。本他の実施の形態のブロック図は図１２と同一であり又、図１７〜図１９と同一の処理には同一符号を付している。
本他の実施の形態では、図１９の実施の形態から、所定時間（８０秒）計時する処理（ステップＳ９０７）を削除した構成であり、所定時間毎に回転検出するのではなく、回転駆動する毎に回転検出するように構成している。必ずしも所定時間計時する必要はない場合もあるため、前記計時処理を無くして処理を簡略化している。

以上述べたように、図１２〜図２０に示した実施の形態に係るステッピングモータ制御回路によれば、所定の第１極性の主駆動パルス及び第２極性の主駆動パルスによって駆動した場合に、前記第１極性の主駆動パルスによって回転駆動した際の検出結果と前記第２極性の主駆動パルスによって回転駆動した際の検出結果のうち、駆動余裕の小さい方の検出結果に基づいてパルスダウンするか否かを決定し、パルスダウンしない場合には、パルスダウン信号発生回路１１２がパルスダウン信号を発生するのを禁止するように制御する。
例えば、パルスダウン信号発生回路１１２は所定時間計時したとき主駆動パルスＰ１をパルスダウン制御するためのパルスダウン信号を出力する。回転検出回路１０９が検出した基準しきい電圧Ｖｃｏｍｐを超える検出信号が、回転検出期間の最初の第１検出区間Ｔ１内で検出されず、第２検出区間Ｔ２内で検出された場合、前回の回転検出時に第１検出区間Ｔ１内で検出されていたときには、制御回路１０４はパルスダウン信号発生回路１１２がパルスダウン信号を出力するのを禁止する。

このように、今回の回転検出では駆動余裕が大きい場合でも、前回駆動時の駆動余裕が小さい場合には、主駆動パルス発生回路１０５はパルスダウン信号発生回路１１２によってパルスダウン制御されないため、ステッピングモータのバラツキ等によって極性毎に駆動余裕が変化した場合でも適正なパルスダウン制御を行うことが可能になる。
また、不必要に主駆動パルスＰ１をパルスダウンして回転駆動できなくなることが防止される。
また、不必要にランクダウンしないようにしているため、ステッピングモータ等のバラツキにより、駆動余裕が変化した場合でも非回転状態になることを防ぐことが可能になる。

また、ステッピングモータや輪列負荷のバラツキにより、駆動余裕がイレギュラに変化した場合でも確実なパルスダウン禁止制御が行われ、非回転状態になることを防ぐことが可能になる。
また、前述したアナログ電子時計によれば、ステッピングモータのバラツキ等によって極性毎に駆動余裕が変化した場合でも適正なパルスダウン制御を行うことが可能になり、正確な計時動作を行うことが可能になる。

図２１は、本発明の更に他実施の形態に係るステッピングモータ制御回路を用いたアナログ電子時計のブロック図で、アナログ電子腕時計の例を示している。
図２１において、アナログ電子時計は、所定周波数の信号を発生する発振回路１０１、発振回路１０１で発生した信号を分周して計時の基準となる時計信号を発生する分周回路１０２、電子時計を構成する各電子回路要素の制御や駆動パルスの変更制御等の制御を行う制御回路１０４、分周回路１０２からの時計信号を所定時間計時すると主駆動パルスをパルスダウンするためのパルスダウン制御信号を出力するパルスダウンカウンタ回路１０３、制御回路１０４からの制御信号に基づいてモータ回転駆動用の主駆動パルスＰ１を選択し出力する主駆動パルス発生回路１０５、制御回路１０４からの制御信号に基づいてモータ回転駆動用の補正駆動パルスＰ２を出力する補正駆動パルス発生回路１０６、主駆動パルス発生回路１０５からの主駆動パルス及び補正駆動パルス発生回路１０６からの補正駆動パルスに応答してステッピングモータ１０８を回転駆動するモータドライバ回路１０７、ステッピングモータ１０８、ステッピングモータ１０８によって回転駆動されると共に時刻表示用の時刻針を有するアナログ表示部１１０、ステッピングモータ１０８の回転に応じた誘起電圧に対応する検出信号を所定の回転検出期間において検出する回転検出回路１０９を備えている。

また、制御回路１０４は、一定条件の下でパルスダウンカウンタ回路１０３が主駆動パルス発生回路１０５に前記パルスダウン制御信号を出力しないように制御する機能や、ステッピングモータ１０８が回転したことを示す検出信号を回転検出回路１０９が検出する時刻と当該検出信号を検出した検出区間とを比較して、前記検出信号がどの検出区間において検出されたのかを判別する検出区間判別回路としての機能をも有している。ステッピングモータ１０８が回転したか否かを検出する回転検出期間は、図２及び図３に関して説明したように、３つの検出区間Ｔ１〜Ｔ３に区分けしている。
回転検出回路１０９は、前記特許文献１に記載された回転検出回路と同様の構成のものであり、ステッピングモータ１０８が回転した場合等のようにステッピングモータ１０８のロータが一定速度以上の動きをする場合には所定の基準しきい電圧Ｖｃｏｍｐを越える誘起電圧に対応する検出信号を検出し、ステッピングモータ１０８が回転しなかった場合等のようにステッピングモータ１０８のロータが一定速度以上の動きをしない場合には基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出しないように構成されている。

尚、発振回路１０１及び分周回路１０２は信号発生手段を構成し、アナログ表示部１１０は時刻表示手段を構成している。回転検出回路１０９は回転検出手段を構成し、制御回路１０４は制御手段を構成している。主駆動パルス発生回路１０５及び補正駆動パルス発生回路１０６は駆動パルス発生手段を構成している。また、モータドライバ回路１０７はモータ駆動手段を構成している。また、発振回路１０１、分周回路１０２、パルスダウンカウンタ回路１０３、制御回路１０４、主駆動パルス発生回路１０５、補正駆動パルス発生回路１０６、モータドライバ回路１０７は駆動制御手段を構成している。

図２２は、本他の実施の形態において、主駆動パルスＰ１によってステッピングモータ１０８を駆動した場合、第２検出区間Ｔ２において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出された場合の例である。この場合、制御回路１０４の第１検出区間Ｔ１〜第３検出区間Ｔ３に対応する第１検出区間フラグＫＫＴ１〜第３検出区間フラグＫＫＴ３のうち、第２検出区間フラグＫＫＴ２が検出信号に同期するタイミングで制御回路１０４にセットされ、パルスダウンカウンタ回路１０３から回転検出期間経過後にパルスダウン制御信号ＤＯＷＮが主駆動パルス発生回路１０５に出力される。主駆動パルス発生回路１０５は、パルスダウン制御信号ＤＯＷＮに応答して主駆動パルスＰ１を１ランクパルスダウンする。

図２３は、本他の実施の形態において、主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、第１検出区間Ｔ１及び第２検出区間Ｔ２において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出された場合の例である。
この場合、制御回路１０４の第１検出区間フラグＫＫＴ１、第２検出区間フラグＫＫＴ２が、各々、第１検出区間Ｔ１、第２検出区間Ｔ２における検出信号に同期するタイミングでセットされる。
制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第１検出区間Ｔ１において検出した場合には他の検出区間Ｔ２、Ｔ３における状況に関係なくパルスダウンカウンタ回路１０３がパルスダウン制御信号ＤＯＷＮを出力しないように制御するため、第１検出区間フラグＫＫＴ１をセットすると同時にパルスダウンカウンタ回路１０３がパルスダウン制御信号ＤＯＷＮを出力するのを禁止する。

このように、第１検出区間フラグＫＫＴ１を用いてパルスダウンカウンタ回路１０３がパルスダウン制御信号ＤＯＷＮを出力しないように制御する。即ち、制御回路１０４は、第１検出区間フラグＫＫＴ１に同期するタイミングでパルスダウンカウンタ回路１０３がパルスダウン制御信号ＤＯＷＮを出力しないように制御する。本他の実施の形態では、パルスダウンカウンタ回路１０３は、第１検出区間フラグＫＫＴ１が高レベルの間パルスダウ制御信号を出力しないで、第１検出区間フラグＫＫＴ１が低レベルになると、再び初期値から計数動作を開始する。これにより、パルスダウンカウンタ回路１０３からは、パルスダウン制御信号ＤＯＷＮが出力されないため、主駆動パルスＰ１はパルスダウンしない。

図２４は、本実施の形態において、主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、第３検出区間Ｔ３において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出された場合の例である。
この場合、制御回路１０４の第３検出区間フラグＫＫＴ３が第３検出区間Ｔ３における検出信号に同期するタイミングでセットされる。制御回路１０４は、第１検出区間Ｔ１から第３検出区間Ｔ３に全ての状況が判定できるため、第３検出区間フラグＫＫＴ３を用いて即ち、第３検出区間フラグＫＫＴ３に同期するタイミングで、パルスダウンカウンタ回路１０３がパルスダウン制御信号ＤＯＷＮを出力しないように制御する。本実施の形態では、パルスダウンカウンタ１０３は、第３検出区間フラグＫＫＴ３が高レベルの間パルスダウン制御信号ＤＯＷＮの出力禁止動作を継続し、第３検出区間フラグＫＫＴ３が低レベルになると、再び初期値から計数動作を開始する。これにより、パルスダウンカウンタ回路１０３からは、パルスダウン制御信号ＤＯＷＮが出力されないため、主駆動パルスＰ１はパルスダウンしない。

図２５は、本他の実施の形態において、主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、回転検出期間の第１検出区間Ｔ〜第３検出区間Ｔ３のいずれにおいても、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出されない場合の例である。
この場合、制御回路１０４では第１検出区間フラグＫＫＴ１〜第３検出区間ＫＫＴ３はセットされない。
制御回路１０４は、回転検出期間の第１検出区間Ｔ〜第３検出区間Ｔ３のいずれにおいも、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出されない場合には非回転と判定して、回転検出期間経過後に、補正駆動パルス発生回路１０６から補正駆動パルスＰ２を出力するように制御する。これにより、補正駆動パルス発生回路１０６は補正駆動パルスＰ２を出力し、モータドライバ回路１０７が補正駆動パルスＰ２によってモータ１０８を回転駆動する。

制御回路１０４は、補正駆動パルスＰ２による駆動に同期して主駆動パルスＰ１を１ランクパルスアップするようにパルスアップ制御信号ＵＰを主駆動パルス発生回路１０５に出力する。これにより、主駆動パルス発生回路１０５は主駆動パルスＰ１をパルスアップし、次回の駆動はパルスアップした主駆動パルスＰ１によって行う。
また、制御回路１０４は、補正駆動パルスＰ２による駆動後に、パルスダウンカウンタ回路１０３がパルスダウン制御信号ＤＯＷＮを出力しないように制御する。パルスダウンカウンタ１０３は、制御回路１０４の制御に応答してパルスダウン制御信号ＤＯＷＮを出力いないように動作した後、再び初期値から計数動作を開始する。これにより、パルスダウンカウンタ１０３からは、破線で示すように回転検出期間経過後であって補正駆動パルスＰ２駆動期間経過後に出力されるはずのパルスダウン制御信号ＤＯＷＮが出力されないため、主駆動パルス発生回路１０５は主駆動パルスＰ１をパルスダウンしない。

また本他の実施の形態では、図８の判定チャートに示すように、基準しきい電圧Ｖｃｏｍｐを超える検出信号が第２検出区間Ｔ２のみ、又は、第２検出区間Ｔ２及び第３検出区間Ｔ３のみにおいて検出された場合、駆動エネルギに余裕がある回転と判定し、主駆動パルスＰ１を１ランクダウンする。
基準しきい電圧Ｖｃｏｍｐを超える検出信号が検出区間Ｔ１〜Ｔ３の全て、又は、第１検出区間Ｔ１及び第２検出区間Ｔ２のみ（少なくとも検出区間Ｔ１及びＴ２）において検出された場合、駆動エネルギをランクダウンする余裕がない回転と判定し、主駆動パルスＰ１を変更せずに現状を維持する。

基準しきい電圧Ｖｃｏｍｐを超える検出信号が第１検出区間Ｔ１及び第３検出区間Ｔ３のみ、又は、第３検出区間Ｔ３のみにおいて検出された場合、駆動エネルギがぎりぎりの回転と判定し、主駆動パルスＰ１を１ランクアップする。
また、基準しきい電圧Ｖｃｏｍｐを超える検出信号が第１検出区間Ｔ１のみにおいて検出された場合、又は、いずれの検出区間Ｔ１〜Ｔ３においても検出されなかった場合、非回転と判定し、補正駆動パルスＰ２によって駆動した後、主駆動パルスＰ１を１ランクアップするようにしている。
以上のように、少なくとも第１検出区間Ｔ１において基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出した場合にはランクダウンしないように、制御回路１０４がパルスダウンカウンタ回路１０３を制御する。

上述したような駆動パルスの選択駆動動作及びパルスダウン制御動作を、第１極性の駆動パルスによる駆動時と第２極性の駆動パルスによる駆動時とに交互に行うように、パルスダウンカウンタ回路１０３の計数値を設定している。例えば、第１極性の駆動パルスによる駆動と第２極性の駆動パルスによる駆動を交互に１秒周期で行う場合、パルスダウンカウンタ回路１０３は所定の奇数秒（本実施の形態では８５秒）計時する毎にパルスダウン制御信号ＤＯＷＮを出力するように設定しておき、制御回路１０４は前記奇数秒（本例では８５秒）周期で、回転検出回路１０９からの検出信号に基づいてパルスダウン信号の出力禁止制御等の前記制御動作を行う。
図２６は、本他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。

以下、図２、図３、図８、図２１〜図２６を参照して、本他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を詳細に説明する。
図２１において、発振回路１０１は所定周波数の信号を発生し、分周回路１０２は発振回路１０１で発生した前記信号を分周して計時の基準となる時計信号を発生し、パルスダウンカウンタ回路１０３及び制御回路１０４に出力する。
パルスダウンカウンタ回路１０３は分周回路１０２からの時計信号を計数して計時動作を行う。

また、制御回路１０４は、前記時間信号を計数して計時動作を行い、主駆動パルスＰ１でステッピングモータ１０８を回転駆動するように主駆動パルス発生回路１０５に主駆動パルス制御信号を出力する。
主駆動パルス発生回路１０５は、制御回路１０４からの制御信号に応答して、主駆動パルスＰ１をモータドライバ回路１０７に出力する（図２６のステップＳ９０１）。モータドライバ回路１０７は主駆動パルスＰ１によってステッピングモータ１０８を回転駆動する。ステッピングモータ１０８は主駆動パルスＰ１によって回転駆動されて、表示部１１０を駆動する。これにより、ステッピングモータ１０８が正常に回転した場合には、アナログ表示部１１０では、時刻針による現在時刻表示等が行われる。

回転検出回路１０９は基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出した時点で制御回路１０４に該検出信号を出力する。
制御回路１０４は、回転検出回路１０９が基準しきい電圧Ｖｃｏｍｐを超える検出信号を第１検出区間Ｔ１、第２検出区間Ｔ２、第３検出区間Ｔ３のいずれの検出区間でも検出していないと判定、即ち回転していないと判定すると（ステップＳ９０２〜Ｓ９０４）、補正駆動パルスＰ２を出力するように補正駆動パルス発生回路１０６に補正駆動パルス制御信号を出力して制御する。補正駆動パルス発生回路１０６は前記制御信号に応答して補正駆動パルスＰ２をモータドライバ回路１０７に出力する（ステップＳ９０５）。

モータドライバ回路１０７は補正駆動パルスＰ２によってステッピングモータ１０８を回転駆動する。ステッピングモータ１０８は補正駆動パルスＰ２によって強制的に回転駆動されて、アナログ表示部１１０を駆動する。これにより、アナログ表示部１１０では、時刻針による現在時刻表示等が行われる。
同時に制御回路１０４は、主駆動パルス発生回路１０５にパルスアップ制御信号ＵＰを出力して１ランクアップする（ステップＳ９０６）。
パルスダウンカウンタ回路１０３は、所定時間（本実施の形態では奇数秒である８５秒）計時する毎に主駆動パルス発生回路１０５にパルスダウン制御信号ＤＯＷＮを出力し、主駆動パルス発生回路１０５が１ランクダウンした主駆動パルスによって駆動するが、パルスダウンカウンタ回路１０３は、処理ステップＳ１９０７で、前記所定時間計時していない場合にはパルスダウン制御信号ＤＯＷＮを出力しないため、主駆動パルスのパルスダウンは行われない（ステップＳ１９０７、Ｓ９０８）。

処理ステップＳ９０４において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第３検出区間Ｔ３において検出した（第３検出区間Ｔ３内で回転した）と判定した場合には、第３検出区間Ｔ３において検出した検出信号に同期して第３検出区間フラグＫＫＴ３をセットし又、パルスアップ制御信号ＵＰを主駆動パルス発生回路１０５に出力する。これにより、主駆動パルス発生回路１０５は主駆動パルスを１ランクアップする（ステップＳ９１１）。
処理ステップＳ９０３において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２において検出した（第２検出区間Ｔ２内で回転した）と判定した場合には、直ちに処理ステップＳ１９０７に移行する。

処理ステップＳ９０２において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第１検出区間Ｔ１において検出した（第１検出区間Ｔ１内で回転した）と判定した後、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２においては検出していない（第２検出区間Ｔ２内で回転していない）と判定した場合には（ステップＳ９０９）、処理ステップＳ９０４に移行する。尚、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第１検出区間Ｔ１において検出した時点で第１検出区間フラグＫＫＴ１をセットする。

処理ステップＳ９０９において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２において検出した（第２検出区間Ｔ２内で回転した）と判定した場合、前記検出信号を第２検出区間Ｔ２において検出した時点で第２検出区間フラグＫＫＴ２をセットする。
制御回路１０４は、第１検出区間フラグＫＫＴ１によってパルスダウンカウンタ回路１０３がパルスダウン制御信号ＤＯＷＮを出力しないように制御した後、処理ステップＳ１９０７に移行する（ステップＳ９１０）。
前記処理を所定時間（本実施の形態では奇数秒である８５秒）毎に繰り返す。これにより、第１、第２極性の駆動パルスによる駆動時の検出結果を交互に参照して、ステッピングモータ１０８の制御動作を行う。したがって、双方の極性の駆動結果を参照してステッピングモータ１０８を制御しているため、ステッピングモータ１０８のバラツキ等によって極性間で駆動余裕が異なったり、駆動余裕が変化した場合でも非回転状態になることを防ぐことが可能になる。

図２７は、更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。本他の実施の形態のブロック図は図２１と同一であり又、図２６と同一の処理には同一符号を付している。
本他の実施の形態では、処理ステップＳ９０４において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第３検出区間Ｔ３において検出したと判定した場合には、パルスダウンカウンタ回路１０３がパルスダウン制御信号を出力しないように制御して、パルスダウンを禁止する（ステップＳ１００１）。

この場合、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第３検出区間Ｔ３において検出した時点で、第３検出区間フラグＫＫＴ３をセットし、該フラグＫＫＴ３を用いてこれに同期するタイミングでパルスダウンカウンタ回路１０３がパルスダウン制御信号を出力しないように制御する。
その後、制御回路１０４は処理ステップＳ９１１に移行するように構成している。その他の構成や処理は図２６の実施の形態と同様である。

図２８は、更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。本他の実施の形態のブロック図は図２１と同一であり又、図２６、図２７と同一の処理には同一符号を付している。
本他の実施の形態では、処理ステップＳ９０５において補正駆動パルス発生回路１０６が補正駆動パルスＰ２によって駆動すると共に、補正駆動パルスＰ２によってパルスダウンカウンタ回路１０３がパルスダウン制御信号ＤＯＷＮを出力しないように制御し（ステップＳ１１０１）、その後、処理ステップＳ９０６に移行するように構成している。その他の構成や処理は図２６、図２７の実施の形態と同様である。

以上述べたように、図２１〜図２８に示した実施の形態に係るステッピングモータ制御回路によれば、第１、第２極性の駆動パルスによる駆動時の検出結果を交互に参照して、ステッピングモータ１０８の制御動作を行うようにしている。
このように、双方の極性の駆動結果を参照してステッピングモータ１０８を制御しているため、ステッピングモータ１０８のバラツキ等によって極性間の駆動余裕が異なったり、変化した場合でも非回転状態になることを防ぐことが可能になる。
また、不必要にランクダウンしないようにしているため、ステッピングモータ１０８等のバラツキにより、駆動余裕が変化した場合でも非回転状態になることを防ぐことが可能になる。
また、ステッピングモータ１０８や輪列負荷のバラツキにより、駆動余裕がイレギュラに変化した場合でも確実なパルスダウン禁止制御が行われ、非回転状態になることを防ぐことが可能になる。

尚、前記各実施の形態では、主駆動パルスＰ１として櫛歯状の主駆動パルスを使用し、パルス幅は一定にしてデューティ比を変えることにより駆動エネルギを変えるように構成したが、デューティ比は一定にして櫛歯数を変えることによって駆動エネルギを変える（この場合はパルス幅が変化する）、パルス電圧を変える等によって駆動エネルギを変えるようにしてもよい。また、矩形波の主駆動パルスを用いるようにしてもよい。
また、時刻針以外にも、カレンダ等を駆動するためのステッピングモータに適用可能である。
また、ステッピングモータの応用例として電子時計の例で説明したが、モータを使用する電子機器に適用可能である。

本発明に係るステッピングモータ制御回路は、ステッピングモータを使用する各種電子機器に適用可能である。
また、本発明に係る電子時計は、カレンダ機能付きアナログ電子腕時計、カレンダ機能付きアナログ電子置時計等の各種カレンダ機能付きアナログ電子時計をはじめ、各種のアナログ電子時計に適用可能である。

１０１・・・発振回路
１０２・・・分周回路
１０３・・・パルスダウンカウンタ回路
１１２・・・パルスダウン信号発生回路
１０４・・・制御回路
１０５・・・主駆動パルス発生回路
１０６・・・補正駆動パルス発生回路
１０７・・・モータドライバ回路
１０８・・・ステッピングモータ
１０９・・・回転検出回路
１１０・・・アナログ表示部
２０１・・・ステータ
２０２・・・ロータ
２０３・・・ロータ収容用貫通孔
２０４、２０５・・・切り欠き部（内ノッチ）
２０６、２０７・・・切り欠き部（外ノッチ）
２０８・・・磁心
２０９・・・コイル
２１０、２１１・・・可飽和部
ＯＵＴ１・・・第１端子
ＯＵＴ２・・・第２端子

Claims (22)

1. ステッピングモータの回転によって発生する検出信号を検出し、前記検出信号が所定の回転検出期間において所定の基準しきい電圧を超えたか否かによって、前記ステッピングモータの回転状況を検出する回転検出手段と、前記回転検出手段による検出結果に応じて、相互にエネルギの相違する複数の主駆動パルスのいずれか又は、前記各主駆動パルスよりもエネルギの大きい補正駆動パルスによって前記ステッピングモータを駆動制御する駆動制御手段とを備えて成り、
   前記主駆動パルスによる駆動直後からはじまる前記回転検出期間を複数の検出区間に区分し、前記駆動制御手段は、前記回転検出手段が所定検出区間において前記基準しきい電圧を超える検出信号を検出した場合に前記主駆動パルスのパルスダウンを禁止し、
   前記駆動制御手段は、所定時間計時したとき主駆動パルスをパルスダウン制御するためのパルスダウン制御信号を出力するパルスダウンカウンタ回路と、パルス制御信号に対応する主駆動パルス又は補正駆動パルスを出力すると共に、前記パルスダウン制御信号に応答して主駆動パルスをパルスダウンして出力する駆動パルス発生手段と、前記駆動パルス発生手段からの駆動パルスに応答してステッピングモータを駆動するモータ駆動手段と、前記回転検出手段による検出結果に基づいて、相互にエネルギの相違する複数の主駆動パルスの中のいずれかの主駆動パルス又は、前記各主駆動パルスよりもエネルギの大きい補正駆動パルスによって前記ステッピングモータを駆動するように前記モータ駆動手段を制御するための前記パルス制御信号を出力する制御手段とを備えて成り、
   前記回転検出期間を、主駆動パルスによる駆動直後の第１検出区間、前記第１検出区間よりも後の第２検出区間及び前記第２検出区間よりも後の第３検出区間に区分し、
   前記制御手段は、前記回転検出手段が前記基準しきい電圧を超える検出信号を前記第１検出区間において検出したときは、前記パルスダウンカウンタ回路をリセットして主駆動パルスをパルスダウンしないように制御することを特徴とするステッピングモータ制御回路。
2. 前記制御手段は、前記回転検出手段が前記基準しきい電圧を超える検出信号を検出した検出区間に対応するフラグをセットし、前記第１検出区間に対応してセットされたフラグに同期して前記パルスダウンカウンタ回路をリセットすることを特徴とする請求項１記載のステッピングモータ制御回路。
3. 前記制御手段は、前記回転検出手段が前記基準しきい電圧を超える検出信号を前記第１検出区間では検出せず第３検出区間において検出したときは、前記パルスダウンカウンタ回路をリセットして主駆動パルスをパルスダウンしないように制御することを特徴とする請求項１又は２記載のステッピングモータ制御回路。
4. 前記制御手段は、前記回転検出手段が前記基準しきい電圧を超える検出信号をいずれの検出区間においても検出しないときは、前記補正駆動パルスによって前記ステッピングモータを駆動するように前記モータ駆動手段に前記パルス制御信号を出力すると共に、前記補正駆動パルスに同期して前記パルスダウンカウンタ回路をリセットして主駆動パルスをパルスダウンしないように制御することを特徴とする請求項１乃至３のいずれか一に記載のステッピングモータ制御回路。
5. 前記制御手段は、ロジック回路によって構成されて成り、前記フラグに対応する信号を用いて前記パルスダウンカウンタ回路をリセットして主駆動パルスをパルスダウンしないように制御することを特徴とする請求項１乃至４のいずれか一に記載のステッピングモータ制御回路。
6. 前記駆動制御手段は、所定周期で主駆動パルスをパルスダウン制御するためのパルスダウン信号を出力するパルスダウン信号発生回路と、パルス制御信号に対応する主駆動パルス又は補正駆動パルスを出力すると共に、前記パルスダウン信号に応答して主駆動パルスをパルスダウンして出力する駆動パルス発生手段と、前記駆動パルス発生手段からの駆動パルスに応答して、第１、第２の駆動端子から、第１極性の駆動パルス、前記第１極性と異なる第２極性の駆動パルスを交互に供給してステッピングモータを回転駆動するモータ駆動手段と、前記回転検出手段による検出結果に基づいて、相互にエネルギの相違する複数の主駆動パルスの中のいずれかの主駆動パルス又は、前記各主駆動パルスよりもエネルギの大きい補正駆動パルスによって前記ステッピングモータを駆動するように前記駆動パルス発生手段を制御するための前記パルス制御信号を出力する制御手段とを備えて成り、
   前記回転検出期間を、主駆動パルスによる駆動直後の第１検出区間、前記第１検出区間よりも後の第２検出区間及び前記第２検出区間よりも後の第３検出区間に区分し、
   前記制御手段は、所定の第１極性の主駆動パルス及び第２極性の主駆動パルスによって駆動した場合に、前記第１極性の主駆動パルスによって回転駆動した際の検出結果と前記第２極性の主駆動パルスによって回転駆動した際の検出結果のうち、駆動余裕の小さい方の検出結果に基づいてパルスダウンするか否かを決定し、パルスダウンしない場合には、前記パルスダウン信号発生回路が前記駆動パルス発生手段に前記パルスダウン信号を出力しないように制御することを特徴とする請求項１記載のステッピングモータ制御回路。
7. 前記制御手段は、前記所定の第１極性の主駆動パルス及び第２極性の主駆動パルスによって駆動した場合、前記回転検出手段による少なくとも一方の検出結果が、前記基準しきい電圧を超える検出信号を前記第１検出区間において検出したものであるときは、前記パルスダウン信号発生回路が前記駆動パルス発生手段に前記パルスダウン信号を出力しないように制御することを特徴とする請求項６記載のステッピングモータ制御回路。
8. 前記制御手段は、前記所定の第１極性の主駆動パルス及び第２極性の主駆動パルスによって駆動した場合、前記回転検出手段による少なくとも一方の検出結果が、前記基準しきい電圧を超える検出信号を前記第３検出区間のみにおいて検出したものであるときは、前記パルスダウン信号発生回路が前記駆動パルス発生手段に前記パルスダウン信号を出力しないように制御することを特徴とする請求項６又は７記載のステッピングモータ制御回路。
9. 前記制御手段は、前記所定の第１極性の主駆動パルス及び第２極性の主駆動パルスによって駆動した場合、前記回転検出手段による少なくとも一方の検出結果が、前記基準しきい電圧を超える検出信号をいずれの検出区間においても検出しないものであるときは、前記パルスダウン信号発生回路が前記駆動パルス発生手段に前記パルスダウン信号を出力しないように制御することを特徴とする請求項６乃至８のいずれか一に記載のステッピングモータ制御回路。
10. 前記制御手段は、前記第１、第２極性の主駆動パルスによって回転駆動した際の隣接する検出結果に基づいて、前記パルスダウン信号発生回路が前記駆動パルス発生手段に前記パルスダウン信号を出力しないように制御することを特徴とする請求項６乃至９のいずれか一に記載のステッピングモータ制御回路。
11. 前記制御手段は、主駆動パルスのパルスダウンを禁止する場合、前記回転検出期間経過後に、前記パルスダウン信号発生回路が前記駆動パルス発生手段に前記パルスダウン信号を出力しないように制御することを特徴とする請求項６乃至１０のいずれか一に記載のステッピングモータ制御回路。
12. 前記制御手段は、主駆動パルスのパルスダウンを禁止する場合、前記補正駆動パルス駆動期間経過後に、前記パルスダウン信号発生回路が前記駆動パルス発生手段に前記パルスダウン信号を出力しないように制御することを特徴とする請求項６乃至１１のいずれか一に記載のステッピングモータ制御回路。
13. 前記パルスダウン信号発生回路は、所定時間計時する毎に前記パルスダウン信号を出力することを特徴とする請求項６乃至１２のいずれか一に記載のステッピングモータ制御回路。
14. 前記駆動制御手段は、所定時間計時したとき主駆動パルスをパルスダウン制御するためのパルスダウン制御信号を出力するパルスダウンカウンタ回路と、パルス制御信号に対応する主駆動パルス又は補正駆動パルスを出力すると共に、前記パルスダウン制御信号に応答して主駆動パルスをパルスダウンして出力する駆動パルス発生手段と、前記駆動パルス発生手段からの駆動パルスに応答して、第１、第２の駆動端子から、第１極性の駆動パルス、前記第１極性と異なる第２極性の駆動パルスを交互に供給してステッピングモータを回転駆動するモータ駆動手段と、前記回転検出手段による検出結果に基づいて、相互にエネルギの相違する複数の主駆動パルスの中のいずれかの主駆動パルス又は、前記各主駆動パルスよりもエネルギの大きい補正駆動パルスによって前記ステッピングモータを駆動するように前記駆動パルス発生手段を制御するための前記パルス制御信号を出力する制御手段とを備えて成り、
    前記回転検出期間を、主駆動パルスによる駆動直後の第１検出区間、前記第１検出区間よりも後の第２検出区間及び前記第２検出区間よりも後の第３検出区間に区分し、
    前記制御手段は、前記第１、第２極性の駆動パルスによる駆動時の検出結果を交互に参照して、前記検出結果が前記基準しきい電圧を超える検出信号を少なくとも前記第１検出区間において検出したものであると判定したときは、前記パルスダウンカウンタ回路が前記パルスダウン制御信号を出力しないように制御することを特徴とする請求項１記載のステッピングモータ制御回路。
15. 前記パルスダウンカウンタ回路は奇数秒計時する毎に前記パルスダウン制御信号を出力し、
    前記制御手段は、前記モータ駆動手段が前記第１極性、第２極性の駆動パルスによる駆動を交互に１秒周期で行うように前記パルス制御信号を出力すると共に、前記奇数秒毎に前記第１、第２極性の駆動パルスによる駆動時の検出結果を交互に参照して、前記検出結果が前記基準しきい電圧を超える検出信号を少なくとも前記第１検出区間において検出したものであると判定したときは、前記パルスダウンカウンタ回路が前記パルスダウン制御信号を出力しないように制御することを特徴とする請求項１４記載のステッピングモータ制御回路。
16. 前記制御手段は、前記回転検出手段が前記基準しきい電圧を超える検出信号を検出した検出区間に対応するフラグをセットし、前記第１検出区間に対応してセットされたフラグに同期して前記パルスダウンカウンタ回路が前記パルスダウン制御信号を出力しないように制御することを特徴とする請求項１４又は１５記載のステッピングモータ制御回路。
17. 前記制御手段は、前記回転検出手段が前記基準しきい電圧を超える検出信号を前記第１検出区間では検出せず第３検出区間において検出したときは、前記パルスダウンカウンタ回路が前記パルスダウン制御信号を出力しないように制御することを特徴とする請求項１４乃至１６のいずれか一に記載のステッピングモータ制御回路。
18. 前記制御手段は、前記回転検出手段が前記基準しきい電圧を超える検出信号をいずれの検出区間においても検出しないときは、前記補正駆動パルスによって前記ステッピングモータを駆動するように前記駆動パルス発生手段に前記パルス制御信号を出力すると共に、前記補正駆動パルスに同期して、前記パルスダウンカウンタ回路が前記パルスダウン制御信号を出力しないように制御することを特徴とする請求項１４乃至１７のいずれか一に記載のステッピングモータ制御回路。
19. 前記制御手段は、ロジック回路によって構成されて成り、前記フラグに対応する信号を用いて前記パルスダウンカウンタ回路が前記パルスダウン制御信号を出力しないように制御することを特徴とする請求項１４乃至１８のいずれか一に記載のステッピングモータ制御回路。
20. 前記制御手段は、主駆動パルスをパルスダウンする場合、前記回転検出期間経過後にパルスダウンすることを特徴とする請求項１乃至１９のいずれか一に記載のステッピングモータ制御回路。
21. 前記制御手段は、主駆動パルスをパルスダウンする場合、補正駆動パルス駆動期間経過後にパルスダウンすることを特徴とする請求項１乃至２０のいずれか一に記載のステッピングモータ制御回路。
22. 時刻針を回転駆動するステッピングモータと、前記ステッピングモータを制御するステッピングモータ制御回路とを有するアナログ電子時計において、
    前記ステッピングモータ制御回路として、請求項１乃至２１のいずれか一に記載のステッピングモータ制御回路を用いたことを特徴とするアナログ電子時計。

Images