JP5314686B2 - 試験装置およびドライバ回路 - Google Patents

Description

本発明は、試験装置およびドライバ回路に関する。本出願は、下記の日本出願に関連し、下記の日本出願からの優先権を主張する出願である。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
特願２００８−１６７８２６ 出願日 ２００８年６月２６日

半導体回路等の被試験デバイスを試験する試験装置として、被試験デバイスの機能試験および直流試験を行う装置が知られている（例えば、特許文献１参照）。機能試験では、所定の論理パターンを有するパターン信号を被試験デバイスに入力したときに、被試験デバイスが出力する応答信号に基づいて、被試験デバイスが正常に機能しているか否かを判定する。直流試験では、被試験デバイスが消費する電力が所定の範囲か否かを判定する。

特開２００２−１３９５５１号公報 米国特許第６，２５５，８３９号明細書

被試験デバイスの機能試験および直流試験を行う試験装置では、被試験デバイスに接続される各ピンに、機能試験用の回路と、直流試験用の回路とが設けられる。そして、いずれの試験を行うかにより、いずれの回路を被試験デバイスに接続するかを切り替える。例えば、パターン信号を出力するドライバと、直流試験器のいずれを被試験デバイスに接続するかを切り替えるべく、試験装置の回路と被試験デバイスとの間の伝送路上にリレーが設けられる。

近年、半導体回路の高周波数化が著しい。このため、半導体回路等を試験する試験装置においても、高周波のパターン信号を被試験デバイスに供給できることが好ましい。しかし、機能試験および直流試験の２つの機能を実現すべく、上述したように試験装置の回路と被試験デバイスとの間の伝送路上にリレーを設けた場合、高周波のパターン信号を伝送することが、比較的に困難となる。

また、機能試験用の回路および直流試験用の回路を、試験装置の各ピンに設けると、試験装置のコストが上昇してしまう。また各ピンでは、機能試験用の回路および直流試験用のいずれかを選択して用いることになるので、回路の使用効率の観点からも好ましくない。また、機能試験用の回路および直流試験用の回路のいずれを使用するかを切り替えるリレーを設けるので、更にコストが上昇してしまう。

そこで本発明の１つの側面においては、上記の課題を解決することのできる試験装置およびドライバ回路を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

本発明の第１の態様によると、被試験デバイスに印加される負荷電圧または負荷電流に応じて被試験デバイスの良否を判定する試験装置であって、入力信号に応じた試験信号を被試験デバイスに供給するドライバ回路と、ドライバ回路から被試験デバイスに所定値の電流の試験信号を供給したときに被試験デバイスに印加される負荷電圧、または、ドライバ回路から被試験デバイスに所定値の電圧の試験信号を供給したときに被試験デバイスに印加される負荷電流、に基づいて被試験デバイスの良否を判定する判定部とを備え、ドライバ回路は、試験信号を出力するドライバ部と、ドライバ部に供給される電源電流を検出する電源電流検出部と、電源電流検出部が検出した電源電流に基づいて、ドライバ部が出力する試験信号の電圧または電流を所定値に制御する出力制御部とを備える試験装置を提供する。

本発明の第２の態様によると、入力信号に応じた信号を出力するドライバ回路であって、入力信号に応じた信号を出力するドライバ部と、ドライバ部に供給される電源電流を検出する電源電流検出部と、電源電流検出部が検出した電源電流に基づいて、ドライバ部が出力する信号の電圧または電流を所定値に制御する出力制御部とを備えるドライバ回路を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

一つの実施形態に係る試験装置２００の機能構成例を、被試験デバイス３００とあわせて示すブロック図である。 ドライバ回路１００の構成例を示す図である。 ドライバ部２０の回路構成例を示す図である。 定電流動作モードにより被試験デバイス３００を試験する処理の一例を示すフローチャートである。 出力制御部１０に予め与えられるトランジスタ３２の静特性データの一例を示す図である。 出力制御部１０に予め与えられるトランジスタ３２の静特性データの一例を示す図である。 出力制御部１０の構成例を示すブロック図である。 定電圧動作モードにより被試験デバイス３００を試験する処理の一例を示すフローチャートである。 ドライバ回路１００がハイインピーダンス動作モードで動作する場合の処理の一例を示すフローチャートである。 ドライバ部２０の他の構成例を示す図である。 ドライバ回路１００の他の構成例の一部を示す図である。 電源電流検出部５０および電流補償回路７０の回路構成例を示す図である。 ドライバ回路１００の他の構成例を示す図である。 ドライバ回路１００の他の構成例を示す図である。 送端抵抗１２の他の例を示す図である。 出力制御部１０の他の構成例を示すブロック図である。

１０・・・出力制御部、１２・・・送端抵抗、１３・・・レプリカ送端抵抗、１４・・・設定部、１５・・・設定部、１６・・・制御回路、１７・・・ＡＤＣ、１８・・・静特性データ格納部、１９・・・温度検出部、２０・・・ドライバ部、２１・・・レプリカドライバ部、２２・・・プリドライバ、２４・・・電圧シフト部、２６・・・電流源、２８・・・ダイオード、３０・・・バッファ、３２・・・トランジスタ、３４・・・抵抗、３６・・・トランジスタ、３８・・・電流源、４０・・・ベース電流検出部、４２・・・ダミートランジスタ、４４・・・ダミー電流検出部、４６・・・ボルテージフォロワ回路、４８・・・切替部、５０・・・電源電流検出部、５１・・・電源電流検出部、５２・・・ミラートランジスタ、５３・・・測定用抵抗、５４・・・ＡＤＣ、５５・・・ＡＤＣ、５６・・・演算部、５７・・・検出用トランジスタ、７０・・・電流補償回路、７２・・・第１トランジスタ、７４・・・第２トランジスタ、７６・・・第３トランジスタ、７８・・・第４トランジスタ、８０・・・第５トランジスタ、８２・・・第６トランジスタ、８４・・・第７トランジスタ、８６・・・第８トランジスタ、９１・・・ＡＤＣ、９２・・・ＡＤＣ、９３・・・オペアンプ、９４・・・抵抗、９５・・・コンデンサ、１００・・・ドライバ回路、１０２・・・レプリカロード回路、１１０・・・パターン発生部、１２０・・・判定部、２００・・・試験装置、３００・・・被試験デバイス

以下、発明の実施の形態を通じて本発明の（一）側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、一つの実施形態に係る試験装置２００の機能構成例を、被試験デバイス３００とあわせて示すブロック図である。試験装置２００は、半導体回路等の被試験デバイス３００を試験する装置であって、パターン発生部１１０、ドライバ回路１００、および、判定部１２０を備える。なお、試験装置２００は、被試験デバイス３００の機能試験を行う動作モードと、直流試験を行う動作モードとを有する。

機能試験は、所定の論理パターンを有するパターン信号を被試験デバイス３００に入力したときに被試験デバイス３００が出力する応答信号に応じて、被試験デバイス３００の良否を判定する試験であってよい。また、直流試験は、被試験デバイス３００に一定電圧または一定電流の信号を供給したときに、被試験デバイス３００に供給される電流または電圧に応じて被試験デバイス３００の良否を判定する試験であってよい。

パターン発生部１１０は、所定の論理パターンを有するパターンデータを発生してドライバ回路１００に供給する。例えばパターン発生部１１０は、使用者等により予め与えられるデータまたはアルゴリズムに基づいて、当該パターンデータを発生してよい。機能試験を行う場合、パターン発生部１１０は、被試験デバイス３００の内部回路に所定の動作を行わせる論理パターンを有するパターンデータを発生してよい。また、直流試験を行う場合、パターン発生部１１０は、論理値がＨ論理またはＬ論理のいずれかに固定されたパターンデータを発生してよい。

ドライバ回路１００は、パターン発生部１１０から与えられる入力信号に応じた信号を、被試験デバイス３００に供給する。ここで信号とは、被試験デバイス３００を駆動する電源電圧または電源電流を含む。機能試験を行う場合、ドライバ回路１００は、パターン発生部１１０が生成した論理パターンを有するパターン信号を生成して、被試験デバイス３００に供給する。また、直流試験を行う場合、ドライバ回路１００は、論理値が固定されたパターンデータに応じて、一定電流値の定電流信号または一定電圧の定電圧信号を生成して、被試験デバイス３００に供給してよい。

判定部１２０は、被試験デバイス３００の良否を判定する。機能試験を行う場合、判定部１２０は、パターン信号に応じて被試験デバイス３００が出力する応答信号に応じて、被試験デバイス３００の良否を判定する。例えば判定部１２０は、応答信号の論理パターンと、所定の期待値パターンとを比較することで、被試験デバイス３００の良否を判定してよい。

また、直流試験を行う場合、判定部１２０は、ドライバ回路１００から被試験デバイス３００に定電流信号または定電圧信号を供給したときに、ドライバ回路１００から被試験デバイス３００に印加される負荷電圧または負荷電流に基づいて、被試験デバイス３００の良否を判定してよい。例えば判定部１２０は、負荷電圧または負荷電流が、所定の範囲内となるか否かに基づいて、被試験デバイス３００の良否を判定してよい。このような構成により、被試験デバイス３００の機能試験および直流試験を行うことができる。

図２は、ドライバ回路１００の構成例を示す図である。ドライバ回路１００は、負荷として接続される半導体回路等の被試験デバイス３００に信号を供給する。ドライバ回路１００は、出力制御部１０、送端抵抗１２、設定部１４、ドライバ部２０、および、電源電流検出部５０を有する。

ドライバ部２０は、パターン発生部１１０から、入力信号としてパターンデータが与えられる。ドライバ部２０は、当該パターンデータに応じた信号を生成して、送端抵抗１２を介して被試験デバイス３００に出力する。送端抵抗１２は、ドライバ部２０の出力端に設けられた抵抗であってよく、また、ドライバ部２０の内部に設けられる抵抗であってもよい。送端抵抗１２の抵抗値は既知であることが好ましい。

出力制御部１０は、ドライバ部２０に、所定の論理パターンを有するパターン信号、一定電流に制御された定電流信号、または、一定電圧に制御された定電圧信号のいずれを出力させるかを切り替える。また出力制御部１０は、ドライバ部２０の出力端がハイインピーダンスとみなせる状態に、ドライバ部２０を制御してもよい。本例の出力制御部１０は、機能試験を行う場合に、ドライバ部２０にパターン信号を出力させ、直流試験を行う場合に、ドライバ部２０に定電流信号または定電圧信号を出力させる。

ドライバ部２０は、与えられる印加電圧に応じた電圧を出力する。本例のドライバ部２０には、ハイ側の印加電圧ＶＩＨおよびロー側の印加電圧ＶＩＬが与えられる。ドライバ部２０は、与えられるパターンデータの論理値に対応する印加電圧に応じた電圧を出力してよい。例えばパターンデータの論理値がＨ論理の場合、ドライバ部２０は、印加電圧ＶＩＨに応じた電圧を出力してよい。また、パターンデータの論理値がＬ論理の場合、ドライバ部２０は、印加電圧ＶＩＬに応じた電圧を出力してよい。これにより、ドライバ部２０は、パターンデータに応じた信号を出力する。

また、ドライバ部２０は、高電圧電源線および低電圧電源線の間に設けられ、これらの電源線から電源電流を受け取る。ドライバ部２０は、被試験デバイス３００に対して受け渡すべき負荷電流に応じた電源電流を、高電圧電源線および低電圧電源線との間で受け渡してよい。例えばドライバ部２０は、高電圧電源線から被試験デバイス３００に電流を供給してよい。またドライバ部２０は、被試験デバイス３００から低電圧電源線に電流を引き込んでよい。

電源電流検出部５０は、ドライバ部２０に供給される電源電流を検出する。本例の電源電流検出部５０は、高電圧側検出部５０−１および低電圧側検出部５０−２を有する。高電圧側検出部５０−１は、高電圧電源線からドライバ部２０に供給される高電圧側電流ＩＣＨの電流値を検出する。低電圧側検出部５０−２は、ドライバ部２０から低電圧電源線に引き込まれる低電圧側電流ＩＣＬの電流値を検出する。

出力制御部１０は、電源電流検出部５０が検出した電源電流に基づいて、ドライバ部２０が出力する試験信号の電圧または電流を所定値に制御する。出力制御部１０は、ドライバ部２０が出力する試験信号の電圧または電流を、使用者等から設定される一定値に制御してよい。

出力制御部１０は、ドライバ部２０に与える複数の印加電圧の少なくとも一つを制御することで、試験信号の電圧または電流を制御してよい。本例の出力制御部１０は、印加電圧の電圧レベルを示すデジタルの設定データを出力する。

設定部１４は、出力制御部１０から与えられる設定データに基づいて、印加電圧ＶＩＨおよび印加電圧ＶＩＬを生成する。設定部１４は、印加電圧ＶＩＨおよびＶＩＬのそれぞれに対して設けられたＤＡコンバータであってよい。

被試験デバイス３００の機能試験を行う場合、出力制御部１０は、それぞれの設定部１４に固定の設定データを与えてよい。また、出力制御部１０は、パターン発生部１１０に、所定の論理パターンを有するパターンデータを出力させてよい。これにより、ドライバ部２０は、試験信号の論理パターンにおけるＨ論理およびＬ論理に対応する電圧レベルが固定されたパターン信号を出力する。

また、被試験デバイス３００の直流試験を行う場合、出力制御部１０は、パターン発生部１１０に、論理値が固定された信号を出力させてよい。出力制御部１０は、ドライバ部２０に与える印加電圧のうち、パターン発生部１１０が出力する論理値に対応する印加電圧を、ドライバ部２０への電源電流に基づいて制御する。このような制御を、被試験デバイス３００に信号を供給している間に動的に行うことで、被試験デバイス３００に定電圧信号または定電流信号を供給することができる。

このように、本例のドライバ回路１００は、機能試験および直流試験に用いるドライバ部２０を共通にすることにより、回路規模を低減することができる。また、機能試験および直流試験に用いるドライバ部２０が共通なので、機能試験用の回路および直流試験用の回路を切り替えるリレーを、被試験デバイス３００およびドライバ部２０の間の伝送路上に設けなくてよい。このため、機能試験用の回路および直流試験用の回路を切り替える試験装置に比べて、より高周波のパターン信号を被試験デバイス３００に供給することができる。

図３は、ドライバ部２０の回路構成例を示す図である。本例のドライバ部２０は、プリドライバ２２、電圧シフト部２４、および、バッファ３０を有する。プリドライバ２２は、出力制御部１０により電圧値が制御された複数の印加電圧（ＶＩＨ、ＶＩＬ）を受け取る。また、プリドライバ２２は、パターン発生部１１０から与えられる入力信号の論理値に対応する印加電圧に応じた電圧を、電圧シフト部２４を介してバッファ３０に供給する。例えばプリドライバは、入力信号の論理値に対応する印加電圧と略等しい電圧を出力してよい。

バッファ３０は、上述した高電圧電源線および低電圧電源線の間に設けられ、与えられる信号に応じて高電圧電源線から被試験デバイス３００に電流を供給する。また、バッファ３０は、与えられる信号に応じて被試験デバイス３００から低電圧電源線に電流を引き込む。本例のバッファ３０は、２つのトランジスタ３２を有する。トランジスタ３２は、バイポーラトランジスタであってよく、ＭＯＳＦＥＴ等の電界効果トランジスタであってよく、その他のトランジスタであってもよい。

高電圧側トランジスタ３２−１は、コレクタ端子が高電圧側検出部５０−１を介して高電圧電源線に電気的に接続される。また、高電圧側トランジスタ３２−１は、エミッタ端子が送端抵抗１２を介して被試験デバイス３００に電気的に接続され、エミッタ端子から試験信号を出力する。低電圧側トランジスタ３２−２は、エミッタ端子が高電圧側トランジスタ３２−１のエミッタ端子に電気的に接続され、コレクタ端子が低電圧側検出部５０−２を介して低電圧電源線に電気的に接続される。

また、それぞれのトランジスタ３２のベース端子には、プリドライバ２２の出力電圧に応じた電圧が印加される。トランジスタ３２のエミッタ電圧、すなわち試験信号の電圧は、トランジスタ３２のベース電圧、コレクタ電流、および、トランジスタ３２のコレクタ電流−ベースエミッタ間電圧特性により定まる。

電圧シフト部２４は、プリドライバ２２が出力する電圧を、それぞれ予め定められた電圧だけシフトさせて高電圧側トランジスタ３２−１および低電圧側トランジスタ３２−２のベース端子にそれぞれ供給する。本例の電圧シフト部２４は、高電圧側電流源２６−１、低電圧側電流源２６−２、高電圧側ダイオード２８−１、および、低電圧側ダイオード２８−２を有する。

高電圧側ダイオード２８−１は、プリドライバ２２の出力端と、高電圧側トランジスタ３２−１のベース端子との間に設けられ、プリドライバ２２の出力電圧を、順方向電圧に応じて昇圧して、高電圧側トランジスタ３２−１のベース端子に印加する。高電圧側電流源２６−１は、高電圧側トランジスタ３２−１のベース端子および高電圧側ダイオード２８−１と電気的に接続され、高電圧側ダイオード２８−１に順方向電流を供給する。

同様に、低電圧側ダイオード２８−２は、プリドライバ２２の出力端と、低電圧側トランジスタ３２−２のベース端子との間に設けられ、プリドライバ２２の出力電圧を、順方向電圧に応じて降圧して、低電圧側トランジスタ３２−２のベース端子に印加する。低電圧側電流源２６−２は、低電圧側トランジスタ３２−２のベース端子および低電圧側ダイオード２８−２と電気的に接続され、低電圧側ダイオード２８−２に順方向電流を供給する。

このような構成により、それぞれのトランジスタ３２におけるベースエミッタ間の電圧差を、電圧シフト部２４で予め補償できる。この場合、バッファ３０は、プリドライバ２２に与えられる印加電圧と略等しい負荷電圧を出力することができる。

また、高電圧側検出部５０−１は、高電圧電源線と、高電圧側トランジスタ３２−１との間に設けられ、高電圧側トランジスタ３２−１のコレクタ電流ＩＣＨを検出する。低電圧側検出部５０−２は、低電圧電源線と、低電圧側トランジスタ３２−２との間に設けられ、低電圧側トランジスタ３２−２のコレクタ電流ＩＣＬを検出する。

そして、出力制御部１０が、電源電流検出部５０が検出したコレクタ電流に基づいて、プリドライバ２２に印加する印加電圧を制御することで、ドライバ部２０が出力する負荷電圧を制御することができる。また、ドライバ部２０が出力する負荷電流は、負荷電圧に応じて変動するので、印加電圧を制御することで、負荷電流も制御することができる。このため、負荷電流を一定値にするように印加電圧を制御することで、被試験デバイス３００に定電流を供給することができ、負荷電圧を一定値にするように印加電圧を制御することで、被試験デバイス３００に定電圧を供給することもできる。

図４は、定電流動作モードにより被試験デバイス３００を試験する処理の一例を示すフローチャートである。定電流動作モードにおける試験装置２００は、被試験デバイス３００に一定電流の負荷電流を供給したときの負荷電圧を測定して、被試験デバイス３００の良否を判定するＩＳＶＭ試験を行う。

この場合、出力制御部１０は、電源電流検出部５０が検出した電源電流から、被試験デバイス３００への負荷電流を算出してよい。出力制御部１０は、当該負荷電流が所定の定電流となるように、ドライバ部２０に印加する印加電圧を制御する。

ＩＳＶＭ試験を行う場合、パターン発生部１１０は、論理値を固定したパターンデータを、ドライバ部２０に入力する。本例のパターン発生部１１０は、論理値をＨ論理に固定したパターンデータを、ドライバ部２０に入力する（Ｓ４１０）。出力制御部１０は、ＩＳＶＭ試験を行う場合、パターン発生部１１０に論理値を固定したパターンデータを出力させてよい。例えば出力制御部１０は、Ｈ論理またはＬ論理のいずれかを指定して、パターン発生部１１０に論理値を固定したパターンデータを出力させてよい。

ドライバ部２０は、与えられる論理値に応じた負荷電圧を被試験デバイス３００に出力する。ここで、電源電流検出部５０は、ドライバ部２０に供給される電源電流を測定する（Ｓ４１２）。上述したように電源電流検出部５０は、高電圧側トランジスタ３２−１に供給される高電圧側の電源電流ＩＣＨと、低電圧側トランジスタ３２−２に供給される低電圧側の電源電流ＩＣＬを検出する。

次に、出力制御部１０は、高電圧側および低電圧側の電源電流の差分（ＩＣＨ−ＩＣＬ）から、被試験デバイス３００に供給される負荷電流を算出する（Ｓ４１４）。まず出力制御部１０は、高電圧側および低電圧側の電源電流、すなわち、高電圧側トランジスタ３２−１および低電圧側トランジスタ３２−２のコレクタ電流に基づいて、それぞれのトランジスタ３２のエミッタ電流を算出する。エミッタ電流は、例えばコレクタ電流とベース電流との和で与えられる。Ｓ４１４においては、コレクタ電流が既知であるので、ベース電流がわかれば、エミッタ電流を算出することができる。

例えば出力制御部１０は、トランジスタ３２における、コレクタ電流とベース電流との関係を示す静特性データが与えられてよい。また、出力制御部１０は、それぞれのトランジスタ３２における、コレクタ電流とエミッタ電流との関係を示す静特性データが与えられてもよい。出力制御部１０は、当該静特性データと、電源電流検出部５０が検出したコレクタ電流とに基づいてそれぞれのエミッタ電流を算出してよい。また、出力制御部１０は、負荷電流として、これらのエミッタ電流の差分を算出する。なおベース電流は、コレクタ電流およびエミッタ電流に比べ非常に小さいので、出力制御部１０は、コレクタ電流と同一の電流を、エミッタ電流として扱ってもよい。

次に出力制御部１０は、算出した負荷電流が、予め設定される所定値と一致したか否かを判定する（Ｓ４１６）。負荷電流が所定値と一致していない場合、出力制御部１０は、負荷電流が所定値に近づくように、プリアンプに与える印加電圧を調整する（Ｓ４１８）。印加電圧を調整することで、バッファ３０におけるトランジスタ３２のベース端子に印加される電圧が変化するので、負荷電流を制御することができる。例えば出力制御部１０は、負荷電流が所定値より小さい場合に印加電圧を増大させ、負荷電流が所定値より大きい場合に印加電圧を減少させてよい。

そして、ドライバ回路１００は、Ｓ４１２からの処理を繰り返す。このような制御を、被試験デバイス３００の試験中に動的に行うことで、被試験デバイス３００に供給される負荷電流を一定値に制御することができる。また、判定部１２０は、負荷電流が所定値と一致した状態における負荷電圧に基づいて、被試験デバイス３００の良否を判定する（Ｓ４２０）。

ここで、出力制御部１０は、それぞれのトランジスタ３２のエミッタ電流の電流値、それぞれのトランジスタ３２のエミッタ電圧の電圧値、および、送端抵抗１２の抵抗値に基づいて、被試験デバイス３００に印加される負荷電圧を算出してよい。上述したように、エミッタ電流の電流値は、コレクタ電流の電流値、および、トランジスタ３２におけるコレクタ電流とベース電流との関係を示す静特性データから求めることができる。

また、出力制御部１０は、それぞれのトランジスタ３２のコレクタ電流およびベース電圧に基づいて、エミッタ電圧を算出してよい。出力制御部１０には、それぞれのトランジスタ３２における、コレクタ電流とベースエミッタ電圧との関係を示す静特性データが与えられてよい。当該エミッタ電圧が、図２および図３に示したバッファ３０の出力電圧ＶＡとなる。

次に出力制御部１０は、エミッタ電流の差分ＩＣＨ−ＩＣＬ（即ち負荷電流）、エミッタ電圧（即ち出力電圧ＶＡ）、および、送端抵抗１２の抵抗値ＲＢに基づいて、負荷電圧ＶＢを算出する。より具体的には、出力制御部１０は、ＶＢ＝ＶＡ−（ＩＣＨ−ＩＣＬ）×ＲＢで示される数式に基づいて、負荷電圧ＶＢを算出してよい。

図５Ａおよび図５Ｂは、出力制御部１０に予め与えられるトランジスタ３２の静特性データの一例を示す図である。これらの静特性データは、トランジスタ３２の設計情報から特性値の理論値を求めることで取得してよく、また、トランジスタ３２の特性値を実測することで取得してもよい。

出力制御部１０は、図５Ａに示すように、トランジスタ３２におけるコレクタ電流と、ベース電流との関係を示す静特性データを、それぞれのトランジスタ３２について格納してよい。当該静特性データと、電源電流検出部５０が検出するコレクタ電流とに基づいて、トランジスタ３２のエミッタ電流を算出することができる。

また、出力制御部１０は、図５Ｂに示すように、トランジスタ３２におけるコレクタ電流と、ベースエミッタ間電圧との関係を示す静特性データを、それぞれのトランジスタ３２について格納してよい。当該静特性データと、電源電流検出部５０が検出するコレクタ電流と、印加電圧から求められるベース電圧から、トランジスタ３２のエミッタ電圧を算出することができる。また、出力制御部１０は、当該静特性データに代えて、トランジスタ３２におけるベース電流と、ベースエミッタ間電圧との関係を示す静特性データを格納してもよい。この場合であっても、図５Ａに示した静特性データおよびコレクタ電流からベース電流が定まるので、ベース電流と、ベースエミッタ間電圧との関係を示す静特性データを用いてエミッタ電圧を算出することができる。

図６は、出力制御部１０の構成例を示すブロック図である。本例の出力制御部１０は、制御回路１６および静特性データ格納部１８を有する。静特性データ格納部１８は、例えば図５Ａおよび図５Ｂに示した、トランジスタ３２の静特性データを格納する。

なお、静特性データ格納部１８が格納するトランジスタ３２の静特性データは、図５Ａおよび図５Ｂに示したデータに限られない。トランジスタ３２のコレクタ電流は電源電流検出部５０により検出され、ベース電圧はプリドライバ２２への印加電圧から定まるので、静特性データ格納部１８は、コレクタ電流およびベース電圧から、エミッタ電流およびエミッタ電圧を算出できるような静特性データを格納してよい。

制御回路１６は、電源電流検出部５０が検出した電源電流ＩＣＨおよびＩＣＬ、静特性データ格納部１８が格納する静特性データ、ならびに、使用者等から設定される設定値に基づいて、プリドライバ２２に与える印加電圧ＶＩＨおよびＶＩＬを制御する。例えば制御回路１６は、図４に関連して説明したように、静特性データおよびコレクタ電流に基づいて、それぞれのトランジスタ３２のエミッタ電流を求め、これらのエミッタ電流の差分が所定の定電流となるように、印加電圧ＶＩＨおよびＶＩＬの一方を制御してよい。

また、制御回路１６は、静特性データ、コレクタ電流、および、印加電圧からそれぞれのトランジスタのエミッタ電圧を算出してよい。そして制御回路１６は、エミッタ電流の電流値、エミッタ電圧の電圧値、および、送端抵抗１２の抵抗値に基づいて、被試験デバイス３００に印加される負荷電圧を算出してよい。判定部１２０は、制御回路１６が算出した負荷電圧に基づいて、被試験デバイス３００の良否を判定する。これにより、被試験デバイス３００のＩＳＶＭ試験を行うことができる。

図７は、定電圧動作モードにより被試験デバイス３００を試験する処理の一例を示すフローチャートである。定電圧動作モードにおける試験装置２００は、被試験デバイス３００に一定電圧の負荷電圧を供給したときの負荷電流を測定して、被試験デバイス３００の良否を判定するＶＳＩＭ試験を行う。この場合、出力制御部１０は、電源電流検出部５０が検出した電源電流から、被試験デバイス３００への負荷電圧を算出してよい。出力制御部１０は、当該負荷電圧が所定の定電圧となるように、ドライバ部２０に印加する印加電圧を制御する。

ＶＳＩＭ試験を行う場合においても、Ｓ４１０からＳ４１４までの処理は、図４に関連して説明したＳ４１０からＳ４１４と同一の処理となるので、その説明を省略する。Ｓ４１４において制御回路１６が負荷電流を算出した後、制御回路１６は負荷電圧を算出する（Ｓ４２２）。負荷電圧の算出方法は、図４のＳ４２０に関連して説明した方法と同一であってよい。

次に制御回路１６は、算出した負荷電圧が、予め設定される所定値と一致したか否かを判定する（Ｓ４２４）。負荷電圧が所定値と一致していない場合、制御回路１６は、負荷電圧が所定値に近づくように、プリアンプに与える印加電圧を調整する（Ｓ４２６）。印加電圧を調整することで、バッファ３０におけるトランジスタ３２のベース端子に印加される電圧が変化するので、負荷電圧を制御することができる。

印加電圧を調整した後、ドライバ回路１００は、Ｓ４１２からの処理を繰り返す。このような制御を、被試験デバイス３００の試験中に動的に行うことで、被試験デバイス３００に供給される負荷電圧を一定値に制御することができる。また、判定部１２０は、負荷電圧が所定値と一致した状態における負荷電流に基づいて、被試験デバイス３００の良否を判定する（Ｓ４２８）。判定部１２０は、負荷電圧が所定値と一致した後に算出される負荷電流が、所定の範囲内であるか否かに基づいて、被試験デバイス３００の良否を判定してよい。

図８は、ドライバ回路１００がハイインピーダンス動作モードで動作する場合の処理例のフローチャートを示す。ハイインピーダンス動作モードにおいては、出力制御部１０は、ドライバ部２０の出力端がハイインピーダンスとみなせる状態となるように、印加電圧を制御する。より具体的には、出力制御部１０は、図４に関連して説明した処理で求めた負荷電流が略零となるように、印加電圧を制御する。

本例において、Ｓ４１０からＳ４１４までの処理は、図４に関連して説明したＳ４１０からＳ４１４までの処理と同一であるので、その説明を省略する。Ｓ４１４の処理において負荷電流を求めた後、出力制御部１０は、負荷電流の電流値が略零となったか否かを判定する（Ｓ４３０）。負荷電流の電流値が零でない場合、出力制御部１０は、負荷電流の電流値が零に近づくように印加電圧を制御する（Ｓ４１８）。

このような制御により、ドライバ部２０の出力端に流れる電流を略零に制御できる。つまり、ドライバ部２０の出力端を、ハイインピーダンスとみなせる状態に制御することができる。

図９は、ドライバ部２０の他の構成例を示す図である。本例のドライバ部２０は、図３に関連して説明したドライバ部２０の構成に加え、ベース電流検出部４０を更に有する。ベース電流検出部４０は、定電流動作モード、定電圧動作モード、および、ハイインピーダンス動作モードにおいて、バッファ３０における高電圧側トランジスタ３２−１および低電圧側トランジスタ３２−２のベース電流をそれぞれ検出する。ドライバ部２０がベース電流検出部４０を有する場合、出力制御部１０は、静特性データから算出するベース電流の電流値に代えて、ベース電流検出部４０が検出するベース電流の電流値を用いて、図１から図８に関連して説明したように印加電圧を制御してよい。

図５Ａに示したような静特性データからも、それぞれのトランジスタ３２のベース電流を算出することはできるが、静特性データはシミュレーション等による論理値であるので、誤差を有する場合がある。これに対し、本例のドライバ部２０によれば、それぞれのトランジスタ３２のベース電流を、被試験デバイス３００の試験中に実測するので、負荷電流または負荷電圧を、より精度よく調整することができる。

本例のベース電流検出部４０は、それぞれのトランジスタ３２に対して、ダミートランジスタ４２、ダミー電流検出部４４、ボルテージフォロワ回路４６、および、切替部４８を有する。ダミートランジスタ４２は、対応するトランジスタ３２に対して、エミッタ端子どうし、および、コレクタ端子どうしが電気的に接続される。また、ダミートランジスタ４２の極性は、対応するトランジスタ３２と同一であることが好ましい。

ダミー電流検出部４４は、ダミートランジスタ４２のベース端子に供給されるダミー電流を検出する。例えばダミー電流検出部４４は、ボルテージフォロワ回路４６とダミートランジスタ４２のベース端子との間に設けられた測定用抵抗の両端の電圧差を測定することで、ダミートランジスタ４２のベース端子に供給されるダミー電流を検出してよい。測定用抵抗の抵抗値は、バッファ３０の動作にほとんど影響を与えないので、抵抗値が数ｋΩ程度の高抵抗の測定用抵抗を用いてよい。

ボルテージフォロワ回路４６は、入力電圧に応じた電圧を、ダミートランジスタ４２のベース端子に印加する。ボルテージフォロワ回路４６は、当該入力電圧を正側入力端子に受け取り、ダミートランジスタ４２のベース端子に印加される電圧が負側入力端子にフィードバックされる差動回路であってよい。

切替部４８は、ボルテージフォロワ回路４６の正側の入力端子に電圧シフト部２４が出力する電圧を印加するか、または、正側の入力端子に基準電圧を印加するかを切り替える。切替部４８は、定電流動作モード、定電圧動作モード、および、ハイインピーダンス動作モードにおいて、ボルテージフォロワ回路４６の正側入力端子に、電圧シフト部２４が出力する電圧を印加する。

この場合、ダミートランジスタ４２のベース端子には、トランジスタ３２のベース電圧に応じた電圧が印加される。一例として、ダミートランジスタ４２のベース端子には、トランジスタ３２のベース電圧と同一の電圧が印加される。つまり、ダミートランジスタ４２のコレクタ電圧、エミッタ電圧、および、ベース電圧は、トランジスタ３２のコレクタ電圧、エミッタ電圧、および、ベース電圧と同一となる。このため、ダミートランジスタ４２のベース端子に供給されるダミー電流は、トランジスタ３２のベース電流を模擬した電流となる。従って、ダミートランジスタ４２のベース電流を検出することで、トランジスタ３２のベース電流を検出することができる。

ダミートランジスタ４２は、トランジスタ３２と同一の電圧が与えられた場合に、同一の電流が流れるように、トランジスタ３２と同一のサイズであってよい。この場合、ダミートランジスタ４２のベース電流は、トランジスタ３２のベース電流と一致する。また、ダミートランジスタ４２のサイズは、トランジスタ３２のサイズの１／Ｎ倍であってもよい。この場合、ダミートランジスタ４２のベース電流は、トランジスタ３２のベース電流の１／Ｎ倍となる。

このような構成により、トランジスタ３２のベース電流を測定することができ、負荷電圧および負荷電流を精度よく制御することができる。ダミー電流検出部４４は、検出した電流値を出力制御部１０に通知してよい。

また、ドライバ回路１００は、所定の論理パターンを有するパターン信号を出力するパターン動作モードを更に有する。パターン動作モードの場合、切替部４８は、ボルテージフォロワ回路４６の正側入力端子に、所定の基準電圧を印加する。当該基準電圧は、ダミートランジスタ４２をオフ状態に制御して、ダミートランジスタ４２のコレクタ−エミッタ間の信号伝送を遮断する電圧であってよい。切替部４８により、ダミー電流検出部４４をバッファ３０から切り離すことができるので、パターン動作モードにおいて高周波のパターン信号を生成することができる。

図１０は、ドライバ回路１００の他の構成例の一部を示す図である。本例のドライバ回路１００は、図１から図８に関連して説明したドライバ回路１００の構成に加え、電流補償回路７０を更に備える。

電流補償回路７０は、電源電流検出部５０が検出したそれぞれのコレクタ電流に応じた補償電流を、それぞれのコレクタ電流に加算または減算する。より具体的には、電流補償回路７０は、当該コレクタ電流に対応するベース電流に相当する電流を、電源電流検出部５０とトランジスタ３２との間においてコレクタ電流に加算または減算することで、電源電流検出部５０が検出するコレクタ電流と、トランジスタ３２のエミッタ電流とを略一致させる。このような構成により、出力制御部１０は、トランジスタ３２の静特性を用いずに、電源電流検出部５０が検出するコレクタ電流から、トランジスタ３２のエミッタ電流を算出することができる。

本例のドライバ回路１００は、高電圧側の電流補償回路７０−１および低電圧側の電流補償回路７０−２を有する。高電圧側の電流補償回路７０−１は、高電圧側検出部５０−１が検出したコレクタ電流に応じた補償電流を、高電圧側検出部５０−１および高電圧側トランジスタ３２−１の間の配線から引き込む。これにより、高電圧側トランジスタ３２−１に供給されるコレクタ電流は、高電圧側検出部５０−１が検出したコレクタ電流よりも補償電流分小さくなるが、高電圧側トランジスタ３２−１においてコレクタ電流とベース電流とが加算されるので、高電圧側トランジスタ３２−１のエミッタ電流は、高電圧側検出部５０−１が検出したコレクタ電流と略一致する。

また、低電圧側の電流補償回路７０−２は、低電圧側検出部５０−２が検出したコレクタ電流に応じた補償電流を、低電圧側検出部５０−２および低電圧側トランジスタ３２−２の間の配線に重畳する。これにより、低電圧側トランジスタ３２−２のエミッタ電流は、低電圧側検出部５０−２が検出したコレクタ電流と略一致する。

図１１は、電源電流検出部５０および電流補償回路７０の回路構成例を示す図である。本例では、高電圧側検出部５０−１および高電圧側の電流補償回路７０−１の構成を説明するが、低電圧側検出部５０−２および低電圧側の電流補償回路７０−２も同様の構成を有してよい。

高電圧側検出部５０−１は、検出用トランジスタ５７、ミラートランジスタ５２、測定用抵抗５３、ＡＤＣ５４、ＡＤＣ５５、および、演算部５６を有する。検出用トランジスタ５７は、高電圧電源線と、高電圧側トランジスタ３２−１との間に設けられ、高電圧側トランジスタ３２−１のコレクタ電流と同一のコレクタ電流を生成する。

ミラートランジスタ５２は、検出用トランジスタ５７とカレントミラーを形成するように設けられる。つまりミラートランジスタ５２は、検出用トランジスタ５７と同一のコレクタ電流が流れる。測定用抵抗５３は、ミラートランジスタ５２と基準電位との間に設けられる。ＡＤＣ５４およびＡＤＣ５５は、測定用抵抗５３の両端の電圧値を検出する。演算部５６は、ＡＤＣ５４およびＡＤＣ５５が検出した電圧の差分と、測定用抵抗５３の抵抗値から、高電圧側トランジスタ３２−１のコレクタ電流を検出する。

演算部５６は、検出した電流値を、出力制御部１０に通知する。このような構成により、測定用抵抗５３を、高電圧側トランジスタ３２とは異なる配線上に設けることができるので、比較的に高抵抗の測定用抵抗５３を用いることができ、より精度よく電流値を検出することができる。

電流補償回路７０−１は、第１トランジスタ７２、第２トランジスタ７４、第３トランジスタ７６、および、第４トランジスタ７８を有する。第１トランジスタ７２は、検出用トランジスタ５７とカレントミラーを形成するように設けられる。また、第２トランジスタ７４は、第１トランジスタ７２とは異なる極性のトランジスタであり、第１トランジスタ７２に対してコレクタ端子どうしが電気的に接続され、エミッタ端子が低電圧電源線に接続される。

ここで、極性の異なるトランジスタとは、例えば一方がｐｎｐ型トランジスタであり、他方がｎｐｎ型トランジスタとなるように、バイポーラトランジスタにおいて多数キャリアが異なる場合を指してよい。また、一方がｎチャネルトランジスタであり、他方がｐチャネルトランジスタとなるように、ユニポーラトランジスタにおいてキャリアが異なる場合を指してもよい。

第３トランジスタ７６は、第２トランジスタ７４とカレントミラーを形成するように設けられる。また、第４トランジスタ７８は、第３トランジスタ７６とは異なる極性のトランジスタであり、エミッタ端子が第３トランジスタ７６のコレクタ端子に接続され、コレクタ端子が高電圧電源線に接続される。第４トランジスタ７８のベース端子は、第５トランジスタ８０のコレクタ端子に接続される。このような構成により、第４トランジスタ７８のベース端子は、高電圧側トランジスタ３２−１のベース端子を模擬した状態となる。

電流補償回路７０−１は、第４トランジスタ７８のベース電流に応じた電流を、高電圧側トランジスタ３２−１のコレクタ端子に接続される配線から引き込む。なお、第１トランジスタ７２から第５トランジスタ８０までのサイズを、高電圧側トランジスタ３２−１のサイズの１／Ｍにすることで、電流補償回路７０−１における消費電流を低減することができる。

この場合、電流補償回路７０−１は、図１１に示すように、第４トランジスタ７８のベース電流のＭ倍の電流を生成する、第５トランジスタ８０、第６トランジスタ８２、第７トランジスタ８４、および、第８トランジスタ８６を有する。第５トランジスタ８０は、第４トランジスタ７８とは異なる極性を有しており、コレクタ端子が第４トランジスタ７８のベース端子に接続される。これにより、第５トランジスタ８０には、第４トランジスタ７８のベース電流に応じたコレクタ電流が流れる。

第６トランジスタ８２は、第５トランジスタ８０とカレントミラーを形成するように設けられる。第７トランジスタ８４は、第６トランジスタ８２とは異なる極性を有しており、コレクタ端子が第６トランジスタ８２のコレクタ端子に接続される。これにより、第７トランジスタ８４には、第６トランジスタ８２のコレクタ電流と同一のコレクタ電流が流れる。

第８トランジスタ８６は、第７トランジスタ８４とカレントミラーを形成するように設けられる。また、第８トランジスタ８６は、高電圧側トランジスタ３２−１と同一のサイズを有しており、コレクタ端子が高電圧側トランジスタ３２−１のコレクタ端子に接続され、エミッタ端子が低電圧電源線に接続される。

このような構成により、高電圧側トランジスタ３２−１のベース電流を模擬した電流を、高電圧側トランジスタ３２−１のコレクタ端子に接続される配線から引き込むことができる。また、本例の電流補償回路７０−１の各カレントミラー回路として、ウィルソン型のカレントミラー回路を用いてもよい。

図１２は、ドライバ回路１００の他の構成例を示す図である。本例のドライバ回路１００は、出力制御部１０、設定部１４、ＡＤＣ９１、ＡＤＣ９２、オペアンプ９３、抵抗９４、コンデンサ９５、電源電流検出部５０、および、ドライバ部２０を有する。本例のドライバ部２０は、オープンコレクタ型のドライバであってよい。例えばドライバ部２０は、非反転側の回路として、直列に接続される抵抗３４−１およびトランジスタ３６−１を有しており、反転側の回路として、直列に接続される抵抗３４−２およびトランジスタ３６−２を有する。

また、非反転側の回路および反転側の回路は並列に設けられ、これらの回路に流れる電源電流の総和を規定する電流源３８が、トランジスタ３６−１およびトランジスタ３６−２のエミッタ端子に共通に接続される。また、トランジスタ３６−１には、入力信号が与えられ、トランジスタ３６−２には、入力信号の反転信号が与えられる。これにより、ドライバ部２０は、比較的に大きな電流を消費するが、比較的に高速に動作するドライバとして機能する。

抵抗９４は、ドライバ部２０の抵抗３４−１および抵抗３４−２のそれぞれに対して直列に接続される。また、オペアンプ９３は、設定部１４−１から与えられる設定値に応じた高電圧側の電源電圧を、抵抗９４を介してドライバ部２０に印加する。コンデンサ９５は、抵抗９４および抵抗３４−１の接続点と、基準電位との間に設けられる。

ＡＤＣ９１およびＡＤＣ９２は、抵抗９４の両端の電圧を検出して出力制御部１０に通知する。これにより、出力制御部１０は、抵抗９４に流れる電流を算出できる。抵抗９４の抵抗値は、出力制御部１０に予め与えられることが好ましい。また、電源電流検出部５０は、電流源３８に流れる電源電流を検出する。

定電流動作モード、定電圧動作モード、および、ハイインピーダンス動作モードにおいて、入力信号の論理値は、例えばＨ論理に固定される。このとき、トランジスタ３６−１がオフ状態となり、トランジスタ３６−２がオン状態となる。また、入力信号の論理値は、Ｌ論理に固定されてもよい。このとき、トランジスタ３６−１がオン状態となり、トランジスタ３６−２がオフ状態となる。

この場合、抵抗３４−１に流れる電流Ｉ１は、抵抗９４に流れる電流と等しい。また、トランジスタ３６−１のコレクタ電流Ｉ２は、電源電流検出部５０が検出した電流から、トランジスタ３６のベース電流を減じたものに等しい。トランジスタ３６のベース電流は、図５Ａおよび図５Ｂに関連して説明したように、トランジスタ３６のエミッタ電流およびトランジスタ３６の静特性データから求めることができる。

また、被試験デバイス３００に供給される負荷電流は、電流Ｉ１から電流Ｉ２を減じることで求めることができる。出力制御部１０は、当該負荷電流が所定値となるように、電流源３８に流れる電流値を調整してよい。

また、被試験デバイス３００に印加される負荷電圧は、設定部１４−１の設定値から、電流Ｉ１による抵抗９４および抵抗３４−１における電圧降下分を減算することで求めることができる。出力制御部１０は、当該負荷電圧が所定値となるように、電流源３８に流れる電流値を調整してよい。

なお、ドライバ回路１００において、抵抗９４および抵抗３４−１において、オペアンプ９３の出力電圧および負荷電圧との差分に応じた電力が消費される。このため、出力制御部１０は、電流源３８の電流値を調整している間において、当該出力電圧および負荷電圧との差分が小さくなるように、設定部１４−１における設定値を調整してもよい。

図１３は、ドライバ回路１００の他の構成例を示す図である。本例のドライバ回路１００は、図２に関連して説明したドライバ回路１００の構成に加え、レプリカ回路を更に有する。レプリカ回路は、レプリカドライバ部２１、電源電流検出部５１、レプリカ送端抵抗１３、設定部１５、ＡＤＣ１７、および、レプリカロード回路１０２を有する。

電源電流検出部５１およびレプリカ送端抵抗１３は、電源電流検出部５０および送端抵抗１２と同一の模擬回路であってよく、また、消費電力を低減した模擬回路であってもよい。また、レプリカドライバ部２１は、ドライバ部２０の特性に応じた特性を有しており、ドライバ部２０への印加電圧に応じた電圧を出力することで、ドライバ部２０が出力する電圧を模擬した模擬電圧を出力する。

例えばレプリカドライバ部２１は、ドライバ部２０と同一の回路であってよく、消費電力を削減した模擬回路であってもよい。また、レプリカドライバ部２１は、ドライバ部２０におけるバッファ３０と同一の回路であってもよい。この場合、レプリカドライバ部２１は、ドライバ部２０における電圧シフト部２４が出力する電圧を、バッファ３０と並列に受け取り、ドライバ部２０が出力する電圧を模擬した電圧を出力してよい。

レプリカ送端抵抗１３は、レプリカドライバ部２１の出力端に設けられ、送端抵抗１２の特性に応じた特性を有しており、送端抵抗１２の両端電圧を模擬する。例えばレプリカ送端抵抗１３は、送端抵抗１２と同一の抵抗値を有してよい。

また、レプリカロード回路１０２は、被試験デバイス３００の端子における電圧を模擬した電圧を、レプリカ送端抵抗１３に印加する。レプリカロード回路１０２は、出力制御部１０から設定部１５を介して与えられる電圧に応じた模擬電圧を出力するボルテージフォロワ回路であってよい。また、ＡＤＣ１７は、レプリカ送端抵抗１３の両端の電圧差を検出して、出力制御部１０に通知する。

出力制御部１０は、高電圧側検出部５０−１が検出する電源電流と、高電圧側検出部５１−１が検出するレプリカ回路の電源電流とが一致して、且つ、低電圧側検出部５０−２が検出する電源電流と、低電圧側検出部５１−２が検出するレプリカ回路の電源電流とが一致するように、レプリカロード回路１０２が出力する電圧を制御する。

このような処理により、レプリカドライバ部２１が出力する模擬電流および模擬電圧は、ドライバ部２０が出力する負荷電流および負荷電圧を精度よく模擬することができる。このため、レプリカドライバ部２１の模擬電流または模擬電圧を検出することで、ドライバ部２０が出力する負荷電流または負荷電圧を検出することができる。

また、レプリカ回路におけるレプリカ送端抵抗１３の両端の電圧差は、送端抵抗１２の両端の電圧差を精度よく模擬することができる。このため、出力制御部１０は、ＡＤＣ１７から通知されるレプリカ送端抵抗１３の両端の電圧差から、被試験デバイス３００に供給される負荷電流を算出することができる。出力制御部１０は、当該負荷電流が所定値と一致するように、ドライバ部２０におけるプリドライバ２２への印加電圧を制御してよい。

また、出力制御部１０は、ＡＤＣ１７から通知されるレプリカ送端抵抗１３のレプリカロード回路１０２側の一端の電圧差から、被試験デバイス３００に供給される負荷電圧を算出することができる。レプリカ送端抵抗１３は、ドライバ部２０と独立して設けられるので、レプリカ送端抵抗１３の電圧を直接測定すべくＡＤＣ１７を設けることにより、レプリカ送端抵抗１３にＡＤＣ１７の入力容量が付加されたとしても、ドライバ部２０には影響を与えない。

このため、レプリカ送端抵抗１３の電圧を直接的に精度よく測定することができる。出力制御部１０は、当該負荷電圧が所定値と一致するように、プリドライバ２２への印加電圧を制御してよい。このような構成によっても、被試験デバイス３００への負荷電流または負荷電圧を一定値に制御することができる。

図１４は、送端抵抗１２の他の例を示す図である。本例の送端抵抗１２は、バッファ３０の内部に設けられる。バッファ３０は、高電圧側トランジスタ３２−１および低電圧側トランジスタ３２−２の間に、直列に接続された２つの送端抵抗１２を有してよい。２つの送端抵抗１２の接続点が、被試験デバイス３００に接続される。

なお、図１３に関連して説明したドライバ回路１００において、２つの送端抵抗１２および２つのレプリカ送端抵抗１３を用いる場合、ＡＤＣ１７は、それぞれのレプリカ送端抵抗１３について、両端の電圧差を検出する。図１４に示した構成において、被試験デバイス３００に供給される負荷電流は、第１のレプリカ送端抵抗１３に流れる電流から、第２のレプリカ送端抵抗１３に流れる電流を減じた電流となる。出力制御部１０は、ＡＤＣ１７が検出したそれぞれのレプリカ送端抵抗１３の両端電圧から、負荷電流を算出してよい。

図１５は、出力制御部１０の他の構成例を示すブロック図である。本例の出力制御部１０は、図６に関連して説明した出力制御部１０の構成に加え、温度検出部１９を更に有する。

温度検出部１９は、ドライバ部２０の温度を検出する。より具体的には、温度検出部１９は、ドライバ部２０におけるそれぞれのトランジスタ３２の温度を検出してよい。例えば温度検出部１９は、トランジスタ３２の近傍に設けられた、温度により特性が変化する素子の特性を測定することで、トランジスタ３２の温度を検出してよい。

本例における静特性データ格納部１８は、ドライバ部２０の複数種類の温度に対応して、複数種類の静特性データを格納する。例えば静特性データ格納部１８は、図５Ｂに示すような、温度別の静特性データを格納してよい。

制御回路１６は、温度検出部１９が検出した温度に対応する静特性データを、静特性データ格納部１８から読み出して、当該静特性データに基づいて印加電圧を制御する。このような構成により、より精度よく負荷電流または負荷電圧を制御することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

Claims (24)

1. 被試験デバイスに印加される負荷電圧または負荷電流に応じて前記被試験デバイスの良否を判定する試験装置であって、
   入力信号に応じた試験信号を前記被試験デバイスに供給するドライバ回路と、
   前記ドライバ回路から前記被試験デバイスに定電流または定電圧の前記試験信号を供給したときに、前記被試験デバイスに印加される負荷電圧または負荷電流に基づいて、前記被試験デバイスの良否を判定する判定部と
   を備え、
   前記ドライバ回路は、
   前記試験信号を出力するドライバ部と、
   前記ドライバ部に供給される電源電流を検出する電源電流検出部と、
   前記電源電流検出部が検出した前記電源電流に基づいて、前記ドライバ部が出力する前記試験信号の電圧または電流を所定値に制御する出力制御部と
   を備え、
   前記ドライバ回路は、所定の論理パターンを有するパターン信号を出力するパターン動作モードと、所定の定電流を出力する定電流動作モードとを有し、
   前記出力制御部は、
   前記定電流動作モードで動作する場合に、前記電源電流検出部が検出した前記電源電流により求まる前記被試験デバイスへの負荷電流が所定の定電流となるように、前記ドライバ部に印加する印加電圧を制御し、
   前記パターン動作モードで動作する場合に、前記電源電流検出部が検出した前記電源電流に基づく前記印加電圧の制御を行わない試験装置。
2. 前記ドライバ部は、与えられる複数の印加電圧のうち、前記入力信号の論理値に対応する電圧を出力する請求項１に記載の試験装置。
3. 前記ドライバ部は、与えられる信号に応じて高電圧電源線から前記被試験デバイスに電流を供給し、与えられる信号に応じて前記被試験デバイスから低電圧電源線に電流を引き込むバッファを有し、
   前記電源電流検出部は、
   前記高電圧電源線から前記被試験デバイスに供給される高電圧側電流を検出する高電圧側検出部と、
   前記被試験デバイスから前記低電圧電源線に引き込まれる低電圧側電流を検出する低電圧側検出部と
   を有する請求項１または２に記載の試験装置。
4. 前記バッファは、
   コレクタ端子が前記高電圧電源線に電気的に接続され、エミッタ端子から前記試験信号を出力する高電圧側トランジスタと、
   エミッタ端子が前記高電圧側トランジスタのエミッタ端子に電気的に接続され、コレクタ端子が前記低電圧電源線に電気的に接続される低電圧側トランジスタと
   を有し、
   前記高電圧側検出部は、前記高電圧電源線と、前記高電圧側トランジスタとの間に設けられ、前記高電圧側トランジスタのコレクタ電流を検出し、
   前記低電圧側検出部は、前記低電圧電源線と、前記低電圧側トランジスタとの間に設けられ、前記低電圧側トランジスタのコレクタ電流を検出する
   請求項３に記載の試験装置。
5. 前記出力制御部は、前記高電圧側検出部が検出した電流、および、前記低電圧側検出部が検出した電流の差分に基づいて、前記印加電圧を制御する
   請求項４に記載の試験装置。
6. 前記ドライバ部は、前記入力信号の論理値に対応する前記印加電圧に応じた電圧を、前記高電圧側トランジスタおよび前記低電圧側トランジスタのベース端子にそれぞれ供給するプリドライバを更に有し、
   前記出力制御部は、前記電源電流検出部が検出した前記電源電流に基づいて、前記プリドライバに供給する前記印加電圧を制御する
   請求項５に記載の試験装置。
7. 前記ドライバ部は、前記プリドライバが出力する電圧を、予め定められた電圧だけシフトさせて前記高電圧側トランジスタのベース端子に供給し、前記プリドライバが出力する電圧を、予め定められた電圧だけシフトさせて前記低電圧側トランジスタのベース端子に供給する電圧シフト部を更に有する
   請求項６に記載の試験装置。
8. 被試験デバイスに印加される負荷電圧または負荷電流に応じて前記被試験デバイスの良否を判定する試験装置であって、
   入力信号に応じた試験信号を前記被試験デバイスに供給するドライバ回路と、
   前記ドライバ回路から前記被試験デバイスに定電流または定電圧の前記試験信号を供給したときに、前記被試験デバイスに印加される負荷電圧または負荷電流に基づいて、前記被試験デバイスの良否を判定する判定部と
   を備え、
   前記ドライバ回路は、
   前記試験信号を出力するドライバ部と、
   前記ドライバ部に供給される電源電流を検出する電源電流検出部と、
   前記電源電流検出部が検出した前記電源電流に基づいて、前記ドライバ部に印加する印加電圧を制御して、前記ドライバ部が出力する前記試験信号の電圧または電流を所定値に制御する出力制御部と
   を備え、
   前記ドライバ部は、与えられる複数の印加電圧のうち、前記入力信号の論理値に対応する電圧を出力し、
   前記ドライバ部は、与えられる信号に応じて高電圧電源線から前記被試験デバイスに電流を供給し、与えられる信号に応じて前記被試験デバイスから低電圧電源線に電流を引き込むバッファを有し、
   前記電源電流検出部は、
   前記高電圧電源線から前記被試験デバイスに供給される高電圧側電流を検出する高電圧側検出部と、
   前記被試験デバイスから前記低電圧電源線に引き込まれる低電圧側電流を検出する低電圧側検出部と
   を有し、
   前記バッファは、
   コレクタ端子が前記高電圧電源線に電気的に接続され、エミッタ端子から前記試験信号を出力する高電圧側トランジスタと、
   エミッタ端子が前記高電圧側トランジスタのエミッタ端子に電気的に接続され、コレクタ端子が前記低電圧電源線に電気的に接続される低電圧側トランジスタと
   を有し、
   前記高電圧側検出部は、前記高電圧電源線と、前記高電圧側トランジスタとの間に設けられ、前記高電圧側トランジスタのコレクタ電流を検出し、
   前記低電圧側検出部は、前記低電圧電源線と、前記低電圧側トランジスタとの間に設けられ、前記低電圧側トランジスタのコレクタ電流を検出し、
   前記出力制御部は、
   前記高電圧側トランジスタおよび前記低電圧側トランジスタのそれぞれについて、コレクタ電流とベース電流との関係を示す静特性データを格納する静特性データ格納部と、
   前記静特性データおよび前記電源電流検出部が検出したコレクタ電流から算出されるそれぞれのエミッタ電流の差分が、所定の定電流となるように、前記印加電圧を制御する制御回路と
   を有し、
   前記ドライバ回路は、所定の論理パターンを有するパターン信号を出力するパターン動作モードと、所定の定電流を出力する定電流動作モードとを有し、
   前記出力制御部は、前記定電流動作モードで動作する場合に、前記電源電流検出部が検出した前記電源電流により求まる前記被試験デバイスへの負荷電流が所定の定電流となるように、前記ドライバ部に印加する前記印加電圧を制御する試験装置。
9. 前記ドライバ部と前記被試験デバイスとの間に設けられた送端抵抗を更に備え、
   前記静特性データ格納部は、前記高電圧側トランジスタおよび前記低電圧側トランジスタのそれぞれについて、コレクタ電流とベースエミッタ間電圧との関係を更に示す前記静特性データを格納し、
   前記制御回路は、前記静特性データおよび前記コレクタ電流からそれぞれのトランジスタのエミッタ電圧を算出し、前記エミッタ電流の電流値、前記エミッタ電圧の電圧値、および、前記送端抵抗の抵抗値に基づいて、前記被試験デバイスに印加される負荷電圧を算出し、
   前記判定部は、前記制御回路が算出した前記負荷電圧に基づいて、前記被試験デバイスの良否を判定する
   請求項８に記載の試験装置。
10. 被試験デバイスに印加される負荷電圧または負荷電流に応じて前記被試験デバイスの良否を判定する試験装置であって、
    入力信号に応じた試験信号を前記被試験デバイスに供給するドライバ回路と、
    前記ドライバ回路から前記被試験デバイスに定電流または定電圧の前記試験信号を供給したときに、前記被試験デバイスに印加される負荷電圧または負荷電流に基づいて、前記被試験デバイスの良否を判定する判定部と
    を備え、
    前記ドライバ回路は、
    前記試験信号を出力するドライバ部と、
    前記ドライバ部に供給される電源電流を検出する電源電流検出部と、
    前記電源電流検出部が検出した前記電源電流に基づいて、前記ドライバ部に印加する印加電圧を制御して、前記ドライバ部が出力する前記試験信号の電圧または電流を所定値に制御する出力制御部と
    を備え、
    前記ドライバ部は、与えられる複数の印加電圧のうち、前記入力信号の論理値に対応する電圧を出力し、
    前記ドライバ部は、与えられる信号に応じて高電圧電源線から前記被試験デバイスに電流を供給し、与えられる信号に応じて前記被試験デバイスから低電圧電源線に電流を引き込むバッファを有し、
    前記電源電流検出部は、
    前記高電圧電源線から前記被試験デバイスに供給される高電圧側電流を検出する高電圧側検出部と、
    前記被試験デバイスから前記低電圧電源線に引き込まれる低電圧側電流を検出する低電圧側検出部と
    を有し、
    前記バッファは、
    コレクタ端子が前記高電圧電源線に電気的に接続され、エミッタ端子から前記試験信号を出力する高電圧側トランジスタと、
    エミッタ端子が前記高電圧側トランジスタのエミッタ端子に電気的に接続され、コレクタ端子が前記低電圧電源線に電気的に接続される低電圧側トランジスタと
    を有し、
    前記高電圧側検出部は、前記高電圧電源線と、前記高電圧側トランジスタとの間に設けられ、前記高電圧側トランジスタのコレクタ電流を検出し、
    前記低電圧側検出部は、前記低電圧電源線と、前記低電圧側トランジスタとの間に設けられ、前記低電圧側トランジスタのコレクタ電流を検出し、
    前記ドライバ回路は、所定の論理パターンを有するパターン信号を出力するパターン動作モードと、所定の定電流を出力する定電流動作モードとを有し、
    前記出力制御部は、前記定電流動作モードで動作する場合に、前記電源電流検出部が検出した前記電源電流により求まる前記被試験デバイスへの負荷電流が所定の定電流となるように、前記ドライバ部に印加する前記印加電圧を制御し、
    前記高電圧側トランジスタおよび前記低電圧側トランジスタのベース電流を検出するベース電流検出部を更に備え、
    前記出力制御部は、前記電源電流検出部が検出したコレクタ電流、および、前記ベース電流検出部が検出したベース電流から算出されるそれぞれのエミッタ電流の差分が、所定の定電流となるように、前記印加電圧を制御する試験装置。
11. 前記電源電流検出部が検出したそれぞれのコレクタ電流に応じた補償電流を、それぞれの前記コレクタ電流に加算または減算することで、前記バッファのそれぞれのトランジスタについて、コレクタ電流とエミッタ電流とを一致させる電流補償回路を更に備え、
    前記出力制御部は、前記電源電流検出部が検出したそれぞれのコレクタ電流の差分が、所定の定電流となるように、前記印加電圧を制御する
    請求項８に記載の試験装置。
12. 前記ドライバ部と前記被試験デバイスとの間に設けられた送端抵抗と、
    前記ドライバ部の特性に応じた特性を有し、前記ドライバ部への前記印加電圧に応じた電圧を出力することで、前記ドライバ部が出力する電圧を模擬した模擬電圧を出力するレプリカドライバ部と、
    前記レプリカドライバ部の出力端に設けられ、前記送端抵抗の特性に応じた特性を有し、前記送端抵抗の両端電圧を模擬するレプリカ送端抵抗と、
    前記被試験デバイスの端子における電圧を模擬するレプリカロード回路と
    を更に備え、
    前記出力制御部は、前記定電流動作モードで動作する場合に、前記レプリカドライバ部が出力する模擬電流を前記レプリカ送端抵抗の両端電圧から求めることで前記被試験デバイスへの負荷電流を検出し、前記負荷電流が所定の定電流となるように、前記ドライバ部に印加する前記印加電圧を制御する
    請求項１から６のいずれか一項に記載の試験装置。
13. 前記ドライバ回路は、所定の論理パターンを有するパターン信号を出力するパターン動作モードと、所定の定電圧を出力する定電圧動作モードとを有し、
    前記ドライバ部と前記被試験デバイスとの間に設けられた送端抵抗を更に備え、
    前記出力制御部は、前記定電圧動作モードで動作する場合に、前記送端抵抗の抵抗値および前記コレクタ電流の電流値に基づいて、前記被試験デバイスに供給される負荷電圧を算出し、算出した前記負荷電圧が所定の定電圧となるように、前記ドライバ部に印加する前記印加電圧を制御する
    請求項１から６のいずれか一項に記載の試験装置。
14. 被試験デバイスに印加される負荷電圧または負荷電流に応じて前記被試験デバイスの良否を判定する試験装置であって、
    入力信号に応じた試験信号を前記被試験デバイスに供給するドライバ回路と、
    前記ドライバ回路から前記被試験デバイスに定電流または定電圧の前記試験信号を供給したときに、前記被試験デバイスに印加される負荷電圧または負荷電流に基づいて、前記被試験デバイスの良否を判定する判定部と
    を備え、
    前記ドライバ回路は、
    前記試験信号を出力するドライバ部と、
    前記ドライバ部に供給される電源電流を検出する電源電流検出部と、
    前記電源電流検出部が検出した前記電源電流に基づいて、前記ドライバ部に印加する印加電圧を制御して、前記ドライバ部が出力する前記試験信号の電圧または電流を所定値に制御する出力制御部と
    を備え、
    前記ドライバ部は、与えられる複数の印加電圧のうち、前記入力信号の論理値に対応する電圧を出力し、
    前記ドライバ部は、与えられる信号に応じて高電圧電源線から前記被試験デバイスに電流を供給し、与えられる信号に応じて前記被試験デバイスから低電圧電源線に電流を引き込むバッファを有し、
    前記電源電流検出部は、
    前記高電圧電源線から前記被試験デバイスに供給される高電圧側電流を検出する高電圧側検出部と、
    前記被試験デバイスから前記低電圧電源線に引き込まれる低電圧側電流を検出する低電圧側検出部と
    を有し、
    前記バッファは、
    コレクタ端子が前記高電圧電源線に電気的に接続され、エミッタ端子から前記試験信号を出力する高電圧側トランジスタと、
    エミッタ端子が前記高電圧側トランジスタのエミッタ端子に電気的に接続され、コレクタ端子が前記低電圧電源線に電気的に接続される低電圧側トランジスタと
    を有し、
    前記高電圧側検出部は、前記高電圧電源線と、前記高電圧側トランジスタとの間に設けられ、前記高電圧側トランジスタのコレクタ電流を検出し、
    前記低電圧側検出部は、前記低電圧電源線と、前記低電圧側トランジスタとの間に設けられ、前記低電圧側トランジスタのコレクタ電流を検出し、
    前記ドライバ回路は、所定の論理パターンを有するパターン信号を出力するパターン動作モードと、所定の定電圧を出力する定電圧動作モードとを有し、
    前記ドライバ部と前記被試験デバイスとの間に設けられた送端抵抗を更に備え、
    前記出力制御部は、前記定電圧動作モードで動作する場合に、前記送端抵抗の抵抗値および前記コレクタ電流の電流値に基づいて、前記被試験デバイスに供給される負荷電圧を算出し、算出した前記負荷電圧が所定の定電圧となるように、前記ドライバ部に印加する前記印加電圧を制御し、
    前記出力制御部は、
    前記高電圧側トランジスタおよび前記低電圧側トランジスタのそれぞれについて、コレクタ電流とベースエミッタ間電圧との関係、および、前記高電圧側トランジスタおよび前記低電圧側トランジスタのそれぞれについて、コレクタ電流とベース電流との関係を示す静特性データを格納する静特性データ格納部と、
    前記静特性データおよび前記電源電流検出部が検出したコレクタ電流から、前記バッファにおけるそれぞれのトランジスタのエミッタ電圧およびエミッタ電流を算出し、前記エミッタ電流の電流値、前記エミッタ電圧の電圧値、および、前記送端抵抗の抵抗値に基づいて、前記被試験デバイスに印加される負荷電圧を算出し、前記負荷電圧が所定の定電圧となるように、前記印加電圧を制御する制御回路と
    を有する試験装置。
15. 前記判定部は、前記制御回路が算出した、前記バッファにおけるそれぞれの前記トランジスタの前記エミッタ電流の差分から求まる負荷電流に基づいて、前記被試験デバイスの良否を判定する
    請求項１４に記載の試験装置。
16. 被試験デバイスに印加される負荷電圧または負荷電流に応じて前記被試験デバイスの良否を判定する試験装置であって、
    入力信号に応じた試験信号を前記被試験デバイスに供給するドライバ回路と、
    前記ドライバ回路から前記被試験デバイスに定電流または定電圧の前記試験信号を供給したときに、前記被試験デバイスに印加される負荷電圧または負荷電流に基づいて、前記被試験デバイスの良否を判定する判定部と
    を備え、
    前記ドライバ回路は、
    前記試験信号を出力するドライバ部と、
    前記ドライバ部に供給される電源電流を検出する電源電流検出部と、
    前記電源電流検出部が検出した前記電源電流に基づいて、前記ドライバ部に印加する印加電圧を制御して、前記ドライバ部が出力する前記試験信号の電圧または電流を所定値に制御する出力制御部と
    を備え、
    前記ドライバ部は、与えられる複数の印加電圧のうち、前記入力信号の論理値に対応する電圧を出力し、
    前記ドライバ部は、与えられる信号に応じて高電圧電源線から前記被試験デバイスに電流を供給し、与えられる信号に応じて前記被試験デバイスから低電圧電源線に電流を引き込むバッファを有し、
    前記電源電流検出部は、
    前記高電圧電源線から前記被試験デバイスに供給される高電圧側電流を検出する高電圧側検出部と、
    前記被試験デバイスから前記低電圧電源線に引き込まれる低電圧側電流を検出する低電圧側検出部と
    を有し、
    前記バッファは、
    コレクタ端子が前記高電圧電源線に電気的に接続され、エミッタ端子から前記試験信号を出力する高電圧側トランジスタと、
    エミッタ端子が前記高電圧側トランジスタのエミッタ端子に電気的に接続され、コレクタ端子が前記低電圧電源線に電気的に接続される低電圧側トランジスタと
    を有し、
    前記高電圧側検出部は、前記高電圧電源線と、前記高電圧側トランジスタとの間に設けられ、前記高電圧側トランジスタのコレクタ電流を検出し、
    前記低電圧側検出部は、前記低電圧電源線と、前記低電圧側トランジスタとの間に設けられ、前記低電圧側トランジスタのコレクタ電流を検出し、
    前記ドライバ回路は、所定の論理パターンを有するパターン信号を出力するパターン動作モードと、所定の定電圧を出力する定電圧動作モードとを有し、
    前記ドライバ部と前記被試験デバイスとの間に設けられた送端抵抗を更に備え、
    前記出力制御部は、前記定電圧動作モードで動作する場合に、前記送端抵抗の抵抗値および前記コレクタ電流の電流値に基づいて、前記被試験デバイスに供給される負荷電圧を算出し、算出した前記負荷電圧が所定の定電圧となるように、前記ドライバ部に印加する前記印加電圧を制御し
    前記高電圧側トランジスタおよび前記低電圧側トランジスタのベース電流を検出するベース電流検出部を更に備え、
    前記出力制御部は、
    前記高電圧側トランジスタおよび前記低電圧側トランジスタのそれぞれについて、コレクタ電流とベースエミッタ間電圧との関係を示す静特性データを格納する静特性データ格納部と、
    前記静特性データおよび前記電源電流検出部が検出したコレクタ電流から、前記バッファにおけるそれぞれのトランジスタのエミッタ電圧を算出し、前記ベース電流検出部が検出したそれぞれの前記ベース電流および前記電源電流検出部が検出したそれぞれの前記コレクタ電流から、前記バッファにおけるそれぞれのトランジスタのエミッタ電流を算出し、前記エミッタ電流の電流値、前記エミッタ電圧の電圧値、および、前記送端抵抗の抵抗値に基づいて、前記被試験デバイスに印加される負荷電圧を算出し、前記負荷電圧が所定の定電圧となるように、前記印加電圧を制御する制御回路と
    を有する試験装置。
17. 前記ドライバ回路は、前記電源電流検出部が検出したそれぞれのコレクタ電流に応じた補償電流を、それぞれの前記コレクタ電流に加算または減算する電流補償回路を更に有する
    請求項１３に記載の試験装置。
18. 前記ドライバ部と前記被試験デバイスとの間に設けられた送端抵抗と、
    前記ドライバ部の特性に応じた特性を有し、前記ドライバ部への前記印加電圧に応じた電圧を出力することで、前記ドライバ部が出力する電圧を模擬した模擬電圧を出力するレプリカドライバ部と、
    前記レプリカドライバ部の出力端に設けられ、前記送端抵抗の特性に応じた特性を有し、前記送端抵抗の両端電圧を模擬するレプリカ送端抵抗と
    を更に備え、
    前記出力制御部は、前記定電圧動作モードで動作する場合に、前記レプリカ送端抵抗の一端における電圧を検出することで前記被試験デバイスへの負荷電圧を検出し、前記負荷電圧が所定の定電圧となるように、前記ドライバ部に印加する前記印加電圧を制御する
    請求項１３に記載の試験装置。
19. 前記ベース電流検出部は、前記バッファにおけるそれぞれのトランジスタに対して、
    前記トランジスタとエミッタ端子どうし、および、コレクタ端子どうしが電気的に接続されたダミートランジスタと、
    前記トランジスタのベース電圧に応じた電圧を、前記ダミートランジスタのベース端子に印加するボルテージフォロワ回路と、
    前記ボルテージフォロワ回路から、前記ダミートランジスタに供給されるダミー電流を、前記ベース電流として検出するダミー電流検出部と
    を有する請求項１０または１６のいずれかに記載の試験装置。
20. 前記ドライバ回路は、前記ボルテージフォロワ回路の入力端子に、前記トランジスタのベース電圧に応じた電圧を印加するか、または、前記ダミートランジスタをオフ状態にする基準電圧を印加するかを切り替える切替部を更に有する
    請求項１９に記載の試験装置。
21. 被試験デバイスに印加される負荷電圧または負荷電流に応じて前記被試験デバイスの良否を判定する試験装置であって、
    入力信号に応じた試験信号を前記被試験デバイスに供給するドライバ回路と、
    前記ドライバ回路から前記被試験デバイスに定電流または定電圧の前記試験信号を供給したときに、前記被試験デバイスに印加される負荷電圧または負荷電流に基づいて、前記被試験デバイスの良否を判定する判定部と
    を備え、
    前記ドライバ回路は、
    前記試験信号を出力するドライバ部と、
    前記ドライバ部に供給される電源電流を検出する電源電流検出部と、
    前記電源電流検出部が検出した前記電源電流に基づいて、前記ドライバ部に印加する前記印加電圧を制御して、前記ドライバ部が出力する前記試験信号の電圧または電流を所定値に制御する出力制御部と
    を備え、
    前記ドライバ部は、与えられる複数の印加電圧のうち、前記入力信号の論理値に対応する電圧を出力し、
    前記ドライバ部は、与えられる信号に応じて高電圧電源線から前記被試験デバイスに電流を供給し、与えられる信号に応じて前記被試験デバイスから低電圧電源線に電流を引き込むバッファを有し、
    前記電源電流検出部は、
    前記高電圧電源線から前記被試験デバイスに供給される高電圧側電流を検出する高電圧側検出部と、
    前記被試験デバイスから前記低電圧電源線に引き込まれる低電圧側電流を検出する低電圧側検出部と
    を有し、
    前記バッファは、
    コレクタ端子が前記高電圧電源線に電気的に接続され、エミッタ端子から前記試験信号を出力する高電圧側トランジスタと、
    エミッタ端子が前記高電圧側トランジスタのエミッタ端子に電気的に接続され、コレクタ端子が前記低電圧電源線に電気的に接続される低電圧側トランジスタと
    を有し、
    前記高電圧側検出部は、前記高電圧電源線と、前記高電圧側トランジスタとの間に設けられ、前記高電圧側トランジスタのコレクタ電流を検出し、
    前記低電圧側検出部は、前記低電圧電源線と、前記低電圧側トランジスタとの間に設けられ、前記低電圧側トランジスタのコレクタ電流を検出し、
    前記ドライバ回路は、所定の論理パターンを有するパターン信号を出力するパターン動作モードと、前記ドライバ部の出力をハイインピーダンスとするハイインピーダンス動作モードとを有し、
    前記出力制御部は、前記ハイインピーダンス動作モードで動作する場合に、前記高電圧側検出部が検出した電流、および、前記低電圧側検出部が検出した電流の差分が零となるように、前記印加電圧を制御する試験装置。
22. 前記出力制御部は、前記パターン動作モードとは異なる動作モードで動作する場合に、前記ドライバ部に供給される前記入力信号の論理値を所定値に固定する
    請求項１、１３、または、２１のいずれかに記載の試験装置。
23. 前記ドライバ部の温度を検出する温度検出部を更に備え、
    前記静特性データ格納部は、前記ドライバ部の複数の温度に対応して、複数種類の前記静特性データを格納し、
    前記制御回路は、前記温度検出部が検出した温度に対応する前記静特性データを前記静特性データ格納部から読み出し、当該静特性データに基づいて前記印加電圧を制御する
    請求項８または１４のいずれかに記載の試験装置。
24. 入力信号に応じた信号を出力するドライバ回路であって、
    前記試験信号を出力するドライバ部と、
    前記ドライバ部に供給される電源電流を検出する電源電流検出部と、
    前記電源電流検出部が検出した前記電源電流に基づいて、前記ドライバ部が出力する信号の電圧または電流を所定値に制御する出力制御部と
    を備え、
    前記ドライバ回路は、所定の論理パターンを有するパターン信号を出力するパターン動作モードと、所定の定電流を出力する定電流動作モードとを有し、
    前記出力制御部は、
    前記定電流動作モードで動作する場合に、前記電源電流検出部が検出した前記電源電流により求まる前記被試験デバイスへの負荷電流が所定の定電流となるように、前記ドライバ部に印加する印加電圧を制御し、
    前記パターン動作モードで動作する場合に、前記電源電流検出部が検出した前記電源電流に基づく前記印加電圧の制御を行わないドライバ回路。

Images