KR20000075605A - 누설전류 정정회로 - Google Patents

누설전류 정정회로 Download PDF

Info

Publication number
KR20000075605A
KR20000075605A KR1019997007666A KR19997007666A KR20000075605A KR 20000075605 A KR20000075605 A KR 20000075605A KR 1019997007666 A KR1019997007666 A KR 1019997007666A KR 19997007666 A KR19997007666 A KR 19997007666A KR 20000075605 A KR20000075605 A KR 20000075605A
Authority
KR
South Korea
Prior art keywords
current
circuit
output
leakage current
leakage
Prior art date
Application number
KR1019997007666A
Other languages
English (en)
Other versions
KR100375580B1 (ko
Inventor
시오쯔까히로유끼
Original Assignee
오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오우라 히로시
Publication of KR20000075605A publication Critical patent/KR20000075605A/ko
Application granted granted Critical
Publication of KR100375580B1 publication Critical patent/KR100375580B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

하이 임피던스 상태에서 전류가 회로의 출력으로 흐르는 누설전류를 감소시키는 누설전류 정정회로에 관한 것이다. 그 구성은, 누설전류를 검출하고 검출된 누설전류와 같은 전류를 출력하는 누설전류 검출 회로, 및 입력으로서 전류 검출 회로로부터 출력 전류를 수신하고 하이 임피던스 상태에서 회로의 출력으로 흐르는 누설전류를 오프셋하도록 전류를 흐르게 하는 전류 공급 회로를 포함하는 정정 유닛을 포함한다.

Description

누설전류 정정회로{LEAKAGE CURRENT CORRECTING CIRCUIT}
시험중인 디바이스 (이하 DUT 라 칭한다) 의 입력/출력 핀에 전용인 반도체 시험 장치의 시험 헤드위의 전자 회로는 핀 일렉트로닉스라 불린다. 핀 일렉트로닉스는, 소정의 신호를 DUT 핀에 인가하는 드라이버, 상기 DUT 로부터 출력되는 신호 레벨 (하이 또는 로우) 을 측정하는 비교기, 및 상기 DUT 로부터 신호가 출력될 때 로드로서 작용하는 프로그래밍가능한 로드 회로를 포함한다.
프로그래밍가능한 로드 회로를 위한 로드 조건은 전체 반도체 시험 장치를 제어하는 프로세서에 의해 변경될 수도 있고, 어떠한 로드도 DUT의 상세에서 정의된 것으로 생성될 수도 있다.
도 1 은 프로그래밍가능한 로드 회로의 구성을 도시하는 회로도이다.
도 1 에서, 핀 일렉트로닉스는, 드라이버 (3), 비교기 (4), 및 프로그래밍가능한 로드 회로 (1) 를 포함하고, 시험을 수행하기위해 DUT (2) 가 연결되어 있다.
프로그래밍가능한 로드 회로 (1) 는, 4개 다이오드 (D3 내지 D6) 로 구성된 다이오드 브리지, DUT (2) 를 위한 로드로서 동작하는 제 1 전류원 (14) 과 제 2 전류원 (15), DUT (2) 를 위한 로드로서 작용하는 제 1 전류원 (14) 또는 제 2 전류원 (15) 을 선택하는 결정 기준의 역할을 하는 임계전압 (Vth) 을 상기 다이오드 브리지에 인가하는 프로그래밍가능한 전압원 (20), 제 1 전류원 (14) 과 제 2 전류원 (15) 을 상기 다이오드 브리지 또는 접지 전위에 연결하는 스위치 역할을 하는 트랜지스터 (Q5 내지 Q8), 프로그래밍가능한 로드 회로 (1) 가 오프일때 노드 (A) 를 방전시키는 제 1 정전압원 (18; 음전압원), 프로그래밍가능한 로드 회로 (1) 가 오프일때 노드 (B) 를 방전시키는 제 2 정전압원 (19; 양 전압원), 노드 (A) 를 제 1 정전압원 (18) 과 연결하는 스위치 역할을 하는 다이오드 (D1), 노드 (B) 를 제 2 정전압원 (19) 과 연결하는 다이오드 (D2), 온/오프 되기위해 프로그래밍가능한 로드 회로 (1) 를 제어하는 신호를 출력하는 온/오프 신호원 (11), 프로그래밍가능한 로드 회로 (1) 가 오프일때 전압을 제 2 정전압원 (19) 의 출력 전압 (Vp) 으로 노드 (B) 에서 인출하는 제 3 전류원 (16), 프로그래밍가능한 로드 회로 (1) 가 오프일때 전압을 제 1 정전압원 (18) 의 출력 전압 (Vm) 으로 노드 (A) 에서 인출하는 제 4 전류원 (17), 제 3 전류원 (16) 과 제 4 전류원 (17) 의 전류 경로를 전환하는 스위치 역할을 하는 트랜지스터 (Q1 내지 Q4), 및 온/오프 신호원 (1) 의 출력 신호에 맞춰 트랜지스터 (Q1 내지 Q8) 를 구동하는 제 1 레벨 시프트 회로 (12) 와 제 2 레벨 시프트 회로 (13) 를 포함한다.
프로그래밍가능한 로드 회로 (1) 의 온 상태는 제 1 전류원 (14) 또는 제 2 전류원 (15) 이 DUT (2) 에 로드로서 연결된 것을 나타내며, 프로그래밍가능한 로드 회로 (1) 의 오프 상태는 제 1 전류원 (14) 및 제 2 전류원 (15) 이 접지 전위에 연결되고 DUT (2) 에 연결된 로드가 없다는 것을 나타낸다.
또한, 프로그래밍가능한 전압원 (20) 의 출력 전압 (Vth), 제 1 전류원 (14) 의 출력 전류 (I1), 및 제 2 전류원 (15) 의 출력 전류 (I2) 는 각각 가변적이며, 프로그래밍 처리로 소정 값으로 설정된다.
이러한 구성에서, 신호가 DUT (2) 로부터 출력될 때, 드라이버 (3) 의 출력은 하이 임피던스 상태에서 유지되고, 프로그래밍가능한 로드 회로 (1) 는 온으로 된다. 프로그래밍가능한 로드 회로 (1) 는, 하이 레벨의 신호가 온/오프 신호원 (11) 으로부터 출력될 때 온으로 되는 온/오프 신호원 (11) 의 출력 신호에 의해 온/오프 제어된다.
하이 레벨의 신호가 온/오프 신호원 (11) 으로부터 출력될 때, 제 1 레벨 시프트 회로 (12) 는 베이스 전류를 트랜지스터 (Q1 및 Q6) 에 공급하고, 제 2 레벨 시프트 회로 (13) 는 베이스 전류를 트랜지스터 (Q3 및 Q8) 에 공급한다. 이때, 트랜지스터 (Q2, Q4, Q5, Q7) 는 오프이고, 트랜지스터 (Q1, Q3, Q6, Q8) 는 온으로 된다.
트랜지스터 (Q1 및 Q3) 가 온으로 될 때, 제 3 전류원 (16) 및 제 4 전류원 (17) 은 트랜지스터 (Q1 및 Q3) 를 각각 통해 접지 전위에 연결된다.
이러한 상태에서 하이 레벨의 신호가 DUT (2) 로부터 출력될 때, DUT (2) 의 출력 전압은 임계 전압 (Vth) 보다 높기 때문에 전류 (I2) 는 다이오드 (D6) 를 통해 DUT (2) 로부터 제 2 전류원 (15) 으로 흐른다.
반면에, 로우 레벨의 신호가 DUT (2) 로부터 출력될 때, DUT (2) 의 출력 전압은 임계 전압 (Vth) 보다 낮기 때문에 전류 (I1) 는 다이오드 (D4) 를 통해 제 1 전류원 (14) 으로부터 DUT (2) 로 흐른다.
따라서, DUT (2) 의 출력에 연결된 로드는 자신의 출력 전압에 맞춰 전환되고 상기 로드 값은 제 1 전류원 (14) 의 전류값 (I1) 및 제 2 전류원 (15) 의 전류값 (I2) 에 의해 결정된다.
프로그래밍가능한 전압원 (20), 제 1 전류원 (14), 및 제 2 전류원 (15) 각각은 출력값을 프로그래밍 처리로 변경할 수도 있고, 로드로서 작용하는 전류값 (I1, I2) 은 DUT (2) 의 상세에 맞춰 변경될 수도 있다.
반면에, DUT (2) 가 신호 입력 상태고 전환될 때, 드라이버 (3) 로부터 DUT (2) 로 신호가 출력되고, DUT (2) 의 출력은 하이 임피던스 상태로 설정된다. 또한, 어떠한 로드도 연결될 필요가 없으므로, 프로그래밍가능한 로드 회로 (1) 는 오프로 설정된다.
로우 레벨의 신호가 온/오프 신호원 (11) 으로부터 출력될 때 프로그래밍가능한 로드 회로 (1) 는 오프로 된다. 온/오프 신호원 (11) 으로부터 로우 레벨이 출력될 때, 제 1 레벨 시프트 회로 (12) 는 베이스 전류를 트랜지스터 (Q2 및 Q5) 에 공급하고, 제 2 레벨 시프트 회로 (13) 는 베이스 전류를 트랜지스터 (Q4 및 Q7) 에 공급한다. 이 경우에, 트랜지스터 (Q1, Q3, Q6, Q8) 는 각각 오프이고, 트랜지스터 (Q2, Q4, Q5, Q6) 는 각각 온으로 된다.
트랜지스터 (Q2 및 Q4) 가 온으로 될 때, 제 3 전류원 (16) 및 노드 (B) 는, 노드 (B) 에서 와류 커패시턴스를 (다이오드 (D2) 의 순방향 전압 (VF) 더하기 VP정도로) 충전하도록 트랜지스터 (Q2) 를 통해 연결된다.
또한, 제 4 전류원 (17) 및 노드 (A) 는, 노드 (A) 에서 와류 커패시턴스를 (VM- 다이오드 (D5) 의 순방향 전압 (VF) 정도로) 충전하기위해 트랜지스터 (Q4) 를 통해 연결된다.
반면에, 트랜지스터 (Q5, Q7) 가 온으로 될 때, 제 1 전류원 (14) 은 트랜지스터 (Q5) 를 통해 접지 전위에 연결되고, 제 2 전류원 (15) 은 트랜지스터 (Q7) 를 통해 접지 전위에 연결된다. 따라서, 로드로서 작용하는, 제 1 전류원 (14) 과 제 2 전류원 (15) 과 DUT (2) 의 연결이 분리된다.
이러한 핀 일렉트로닉스를 갖는 프로그래밍가능한 로드 회로와 드라이버에 있어서, 출력 디스에이블 상태에서 보다 정밀한 시험을 제공하기 위해서는 누설 전류가 보다 적은 것이 바람직하다.
도 1 에 도시된 프로그래밍가능한 로드 회로 (1) 에서, 누설 전류 (Ileakage) 는, 프로그래밍가능한 로드 회로 (1) 가 오프일 때, 디스에이블 상태에서 Ileakage= ID4- ID6로 표현된다.
도 1 에 도시된 프로그래밍가능한 로드 회로 (1) 는 다이오드 또는 트랜지스터를 역방향으로 바이어스함으로써 하이 임피던스 상태에서 출력을 설정하는 회로이다. 고속 다이오드, 트랜지스터 등이 이러한 회로에서 사용될 때, 보다 빠른 디바이스가 보다 낮은 역방향 내전압을 나타내는 일반적인 경향때문에 누설 전류는 역방향 바이어스에 의해 증가된다.
이러한 이유로, DUT (2) 의 (소모된) 소스 전류가 측정될 때, 핀 일렉트로닉스의 누설 전류는 DUT (2) 의 각 핀에 영향을 끼치고, 이에따라 반도체 시험 장치의 측정 정밀도의 열화를 야기시킨다.
본 발명은 종래 기술의 상기 문제점을 해결하고자 하며, 본 발명의 목적은 반도체 시험 장치의 측정 정밀도를 향상시키기위해 프로그래밍가능한 로드 회로의 출력 또는 드라이버로 흐르는 누설전류를 감소시킬 수 있는 누설전류 정정회로를 제공하는 것이다.
발명의 개요
본 발명은 하이 임피던스 상태에서 회로의 출력으로 흐르는 누설전류를 감소시키는 누설전류 정정회로에 관한 것이며, 상기 누설전류 정정회로는, 누설전류를 검출하는 정정회로를 갖도록 구성되고, 회로의 출력으로 흐르는 누설전류를 오프셋하도록 전류를 흐르게 한다.
이러한 방식으로, 회로의 출력으로 흐르는 누설전류는 정정회로로부터 출력되는 전류에 의해 오프셋되고, 이에따라 누설전류가 감소될 수 있다.
본 발명은 반도체 디바이스를 시험하는 반도체 시험 장치에 관한 것으로서, 보다 상세하게는 시험중인 디바이스를 위한 로드로서 작용하는 프로그래밍가능한 로드 회로 등에서 누설전류를 감소시키는 누설전류 정정회로에 관한 것이다.
도 1 은 프로그래밍가능한 로드 회로의 구성을 도시하는 회로도.
도 2 는 본 발명에 따른 누설전류 정정회로의 구성을 도시하는 회로도.
도 3 은 본 발명에 따른 누설전류 정정회로의 제 1 실시예의 구성을 도시하는 회로도.
도 4 는 본 발명에 따른 누설전류 정정회로의 제 2 실시예의 구성을 도시하는 회로도.
도 5 는 누설전류 정정회로에 포함된 전류 미러 회로의 또다른 구성을 도시하는 회로도.
본 발명은 도면과 함께 설명될 것이다.
도 2 는 본 발명에 따른 누설전류 정정회로의 구성을 도시하는 회로도이다. 도 2 는 본 발명에 따른 누설전류 정정회로가 도 1 에 도시된 드라이버 (3) 에 추가된 구성을 도시한다.
도 2 에서, 드라이버 (3) 는, 소정의 신호를 DUT (2) 에 인가하는 트랜지스터 (Q11 및 Q12), 트랜지스터 (Q11 및 Q12) 에 직렬된 연결된 다이오드 (D11 및 D12), 트랜지스터 (Q1) 의 베이스에 인가되는 전압을 전환하는 제 1 스위치 (34), 트랜지스터 (Q12) 의 베이스에 인가되는 전압을 전환하는 제 2 스위치 (35), 트랜지스터 (Q11) 를 오프로 하기위해 드라이버 (3) 가 오프일 때 트랜지스터 (Q11) 의 베이스에 음 전압 (Vm) 을 인가하는 제 1 정전압원 (36), 트랜지스터 (Q12) 를 오프로 하기위해 드라이버 (3) 가 오프일 때 트랜지스터 (Q12) 의 베이스에 양 전압 (Vp) 을 인가하는 제 2 정전압원 (37), 드라이버 (3) 가 온일때 트랜지스터 (Q11) 의 베이스에 구동 전압을 인가하는 제 1 레벨 시프트 회로 (32), 드라이버 (3) 가 온일때 트랜지스터 (Q12) 의 베이스에 구동 전압을 인가하는 제 2 레벨 시프트 회로 (33), 및 제 1 레벨 시프트 회로 (32) 와 제 2 레벨 시프트 회로 (33) 에 인가되는 전압을 전환하는 제 3 스위치 (31) 를 포함한다.
드라이버 (3) 는, 인가된 하이 레벨 전압을 제 1 레벨 시프트 회로 (32) 와 제 2 레벨 시프트 회로 (33) 에 공급하는 제 3 정전압원 (23) 에, 로우 레벨 전압을 공급하는 제 4 전압원 (24) 에, 드라이버 (3) 의 제 3 스위치 (31) 를 전환하는 신호를 출력하는 H/L 신호원 (22) 에, 그리고 드라이버 (3) 가 온/오프되도록 제어하는 신호를 출력하는 온/오프 신호원 (21) 에 연결된다. 드라이버 (3) 는 이러한 회로에 의해 제어된다.
이러한 구성에서, 드라이버 (3) 가 오프일 때, 즉, 디스에이블 상태일 때, 트랜지스터 (Q11 및 Q12) 는 오프이고, 따라서 드라이버 (3) 의 출력은 하이 임피던스 상태이다. 이때, 출력으로 흐르는 누설전류는 보다 작은 것이 바람직하다. 그러나, 누설전류 (Ileakage) 는 실제로 다이오드 (D11, D12) 및 트랜지스터 (Q11, Q12) 를 통해 흐르기에, 누설전류 값은 Ileakage= ID11- ID12으로 표현된다.
본 발명에 따른 누설전류 정정회로는, 다이오드 (D11) 를 통해 흐르는 누설전류를 정정하는 제 1 정정회로 (51), 및 다이오드 (D12) 를 통해 흐르는 누설전류를 정정하는 제 2 정정회로 (52) 를 포함한다.
제 1 정정회로 (51) 는 다이오드 (D11) 를 통해 흐르는 전류 (ID11) 를 검출하고, 반대극성이며 드라이버 (3) 의 출력으로 흐르며 ID11와 동일한 값인 전류 (Iout1) 를 갖는다.
유사하게, 제 2 정정회로 (52) 는 다이오드 (D12) 를 통해 흐르는 전류 (ID12) 를 검출하고, 반대극성이며 드라이버 (3) 의 출력으로 흐르며 ID12와 동일한 값인 전류 (Iout2) 를 갖는다.
이 경우에, 드라이버 (3) 의 출력으로 흐르는 누설전류 (Ileakage) 는
Ileakage= ID11- Iout1- ID12+ Iout2= 0 으로 표현된다.
따라서, DUT (2) 에서 볼때 누설전류가 감소될 수 있기에 반도체 시험 장치의 측정 정밀도가 향상된다.
다음으로, 본 발명은 실시예와 함께 보다 상세히 설명될 것이다.
제 1 실시예
도 3 은 본 발명에 따른 누설전류 정정회로의 제 1 실시예의 구성을 도시하는 회로도이다. 상기 예에서, 도 2 에 도시된 드라이버 (3) 에 추가된 누설전류 정정회로를 위해 특정 회로 예가 도시될 것이다.
도 3 에서, 본 발명에 따른 누설전류 정정회로는, 드라이버 (3) 의 다이오드 (D11) 로 흐르는 누설전류를 정정하는 제 1 정정회로 (51), 드라이버 (3) 의 다이오드 (D12) 로 흐르는 누설전류를 정정하는 제 2 정정회로 (52) 를 포함한다.
제 1 정정회로 (51) 는, 트랜지스터 (Q13 및 Q14) 로부터 형성되고 ID11와 동일한 전류를 출력하기위해 다이오드 (D11) 를 통해 흐르는 누설전류 (ID11) 를 수신하는 제 1 전류 미러 회로 (54), 트랜지스터 (Q15 및 Q16) 로부터 형성되고 누설전류 (ID11) 와 반대 극성을 갖는 전류 (Iout1) 가 드라이버 (3) 의 출력으로 흐르도록 제 1 전류 미러 회로 (54) 로부터 출력된 전류를 수신하는 제 2 전류 미러 회로 (53) 를 포함한다.
제 2 정정회로 (52) 는, 트랜지스터 (Q17 및 Q18) 로부터 형성되고 ID12와 동일한 전류를 출력하기위해 다이오드 (D12) 로 흐르는 누설전류 (ID12) 를 수신하는 제 3 전류 미러 회로 (55), 트랜지스터 (Q19 및 Q20) 로부터 형성되고 누설전류 (ID12) 와 반대 극성을 갖는 전류 (Iout2) 가 드라이버 (3) 의 출력으로 흐르도록 제 3 전류 미러 회로 (55) 로부터 출력된 전류를 수신하는 제 4 전류 미러 회로 (56) 를 포함한다.
다음으로, 누설전류 정정회로의 동작이 도 3 에 도시된 구성에서 설명될 것이다.
드라이버 (3) 가 디스에이블 상태에 있을때, 음의 전압 (Vm) 이 트랜지스터 (Q11) 의 베이스에 인가되기에, 역방향 전압은 다이오드 (D11) 및 트랜지스터 (Q11) 의 베이스 대 이미터에 각각 인가된다. 이 때, 역방향 전류 (ID11; 누설전류) 는 다이오드 (D11) 를 통해 흐르고, 역방향 전류 (IQ11) 는 트랜지스터 (Q11) 의 베이스 이미터를 통해 흐른다.
트랜지스터 (Q11) 의 베이스 - 이미터에 인가된 역방향 전압이 제 1 전류 미러 회로 (54) 의 트랜지스터 (Q13) 의 베이스 - 이미터에서 순방향 전압인 약 0.7 볼트로 제한되어 있기에, IQ11값은 극히 작으며 무시할만하다. 환언하면,
ID11= IQ13+ IQ11 IQ13이다.
제 1 전류 미러 회로 (54) 및 제 2 전류 미러 회로 (53) 각각은 입력 및 출력 전류와 동일하도록 동작하기에, 제 1 전류 미러 회로 (54) 에 대하여 입력 전류인 IQ13, 제 1 전류 미러 회로 (54) 에 대하여 출력 전류이며 제 2 전류 미러 회로 (53) 에 대하여 입력 전류인 IQ14, 및 제 2 전류 미러 회로 (53) 로부터의 출력 전류인 Iout1각각은 동일한 값을 갖는다.
따라서, 다이오드 (D11) 를 통해 흐르는 전류 (ID11) 및 제 1 정정회로 (51) 로부터의 출력 전류 (Iout1) 는, 도 3 에 도시된 바와같이, 동일한 전류 값을 가지며 극성이 반대이다.
유사하게, 제 2 정정회로 (52) 의 제 3 전류 미러 회로 (55) 에 대하여 입력 전류인 IQ17, 제 3 전류 미러 회로 (55) 에 대하여 출력 전류이며 제 4 전류 미러 회로 (56) 에 대하여 입력 전류인 IQ18, 및 제 4 전류 미러 회로 (56) 에 대하여 출력 전류인 Iout2각각은 동일한 값을 갖고, 따라서 다이오드 (D12) 를 통해 흐르는 전류 (ID12) 및 제 2 정정회로 (52) 의 출력 전류 (Iout2) 는, 도 3 에 도시된 바와같이, 동일한 전류 값을 가지며 극성이 반대이다.
따라서, DUT (2) 에서 볼때 드라이버 (3) 의 누설전류 (Ileakage) 는,
Ileakage= ID11- Iout1- ID12+ Iout2= 0 으로 표현된다.
제 2 실시예
도 4 는 본 발명에 따른 누설전류 정정회로의 제 2 실시예의 구성을 도시하는 회로도이다. 상기 예에 따른 누설전류 정정회로는, 본 발명에 따른 누설전류 정정회로가 도 1 에 도시된 프로그래밍가능한 로드 회로에 더해진 구성을 갖는다.
도 4 에서, 본 발명에 따른 누설전류 정정회로는, 프로그래밍가능한 로드 회로 (1) 의 다이오드 (D4) 로 흐르는 누설전류를 정정하는 제 1 정정회로 (61), 및 프로그래밍가능한 로드 회로 (1) 의 다이오드 (D6) 로 흐르는 누설전류를 정정하는 제 2 정정회로 (62) 를 포함한다.
제 1 정정회로 (61) 는, 프로그래밍가능한 로드 회로 (1) 의 다이오드 (D4) 와 동일한 특성을 갖는 다이오드 (D21), 다이오드 (D21) 를 통해 이미터가 노드 (A) 에 연결되고 다이오드 (D4) 를 통해 흐르는 전류 (ID4) 와 동일한 전류가 흐르는 트랜지스터 (Q21), 트랜지스터 (Q21) 를 통해 흐르는 전류 (IQ21) 를 입력 전류 (IQ21) 와 동일한 출력 전류 (IQ24) 에 대하여 입력 전류로서 수신하는 제 1 전류 미러 회로 (63), 및 IQ24와 동일한 전류 (IQ22) 가 프로그래밍가능한 로드 회로 (1) 의 출력 (노드 C) 으로 흐르도록 제 1 전류 미러 회로 (63) 로부터의 출력 전류 (IQ24) 를 입력으로서 수신하는 트랜지스터 (Q22) 를 포함한다.
제 2 정정회로 (62) 는, 프로그래밍가능한 로드 회로 (1) 의 다이오드 (D6) 와 동일한 특성을 갖는 다이오드 (D22), 다이오드 (D22) 를 통해 이미터가 노드 (B) 에 연결되고 다이오드 (D6) 를 통해 흐르는 전류 (ID6) 와 동일한 전류가 흐르는 트랜지스터 (Q25), 트랜지스터 (Q25) 를 통해 흐르는 전류 (IQ25) 를 입력 전류 (IQ25) 와 동일한 출력 전류 (IQ28) 에 대하여 입력 전류로서 수신하는 제 2 전류 미러 회로 (64), 및 IQ28와 동일한 전류 (IQ26) 가 프로그래밍가능한 로드 회로 (1) 의 출력 (노드 C) 으로 흐르도록 제 2 전류 미러 회로 (64) 로부터의 출력 전류 (IQ28) 를 입력으로서 수신하는 트랜지스터 (Q22) 를 포함한다.
다음으로, 누설전류 정정회로의 동작이 도 4 에 도시된 구성에서 설명될 것이다.
프로그래밍가능한 로드 회로 (1) 가 디스에이블 상태에 있을때, Vm- (다이오드 (D1) 의 순방향 전압 VF) 이 노드 (A) 에 인가되기에, 역방향 전압은 다이오드 (D4) 에 인가되고, 이에따라 역방향 전류 (ID4; 누설전류) 가 상기 노드를 통해 흐르게된다. 이 때, 다이오드 (D4) 에 인가된 역방향 전압은 다이오드 (D21) 에 동일하게 인가되며, 따라서 ID4= ID21가 성립된다.
트랜지스터 (Q21) 가 충분히 큰 hFE를 갖고 트랜지스터 (Q21) 의 베이스 전류가 무시할만하다고 가정하면, ID21= IQ21가 성립된다.
제 1 전류 미러 회로 (63) 는 실질적으로 IQ21와 동일한 전류 (IQ24) 를 출력하고, 트랜지스터 (Q22) 는 노드 (C) 로 흐르는 IQ24와 실질적으로 동일한 전류 (IQ22) 를 갖는다. 환언하면, ID4= IQ22이다 (그러나, 도 4 에 도시된 바와같이, ID4와 IQ22는 극성이 반대이다).
유사하게, VP+ (다이오드 (D2) 의 순방향 전압 VF) 는 노드 (B) 에 인가되기에, 역방향 전압은 다이오드 (D6) 에 인가되고, 이에따라 누설전류 (ID6) 가 상기 노드를 통해 흐르게된다. 이 때, 다이오드 (D6) 에 인가된 역방향 전압은 다이오드 (D22) 에 동일하게 인가되며, 따라서 ID6= ID22가 성립된다.
트랜지스터 (Q25) 가 충분히 큰 hFE를 갖고 트랜지스터 (Q25) 의 베이스 전류가 무시할만하다고 가정하면, ID22= IQ25가 성립된다.
제 1 전류 미러 회로 (63) 는 실질적으로 IQ25와 동일한 전류 (IQ28) 를 출력하고, 트랜지스터 (Q26) 는 노드 (C) 로 흐르는 IQ28와 실질적으로 동일한 전류 (IQ26) 를 갖는다. 환언하면, ID6= IQ26이다 (그러나, 도 4 에 도시된 바와같이, ID6와 IQ26는 극성이 반대이다).
따라서, 프로그래밍가능한 로드 회로 (1) 의 누설전류 (Ileakage) 는
Ileakage= ID4- IQ22- ID6+ IQ26= 0 으로 표현된다.
도 3 및 도 4 에 도시된 전류 미러 회로 각각은 가장 간략한 구성을 도시한다. 각 전류 미러 회로는 이러한 구성에 제한되지 않으며, 도 5 에 도시된 바와같이 베이스 전류의 영향을 감소시킬 수 있는 공지된 전류 미러 회로를 사용함으로써, 에러를 더 감소시키는 누설전류 정정회로를 제공하는 것이 가능하다. 또한, 도 3 에 도시된 각 다이오드 (D11, D12) 및 도 4 에 도시된 각 다이오드 (D1 - D6, D21, D22) 는, 베이스와 컬렉터가 서로 연결된 트랜지스터를 갖는 회로로 교체될 수도 있다.
산업상 이용가능성
본 발명에 따른 누설전류 정정회로는 다이오드 또는 트랜지스터를 역방향으로 바이어스함으로써 하이 임피던스 상태에서 출력을 설정하는 회로에서 유용하며, 반도체 시험 장치를 위한 핀 일렉트로닉스에서의 드라이버 또는 프로그래밍가능한 로드 회로에 특히 적합하다.

Claims (8)

  1. 하이 임피던스 상태에서 회로의 출력으로 흐르는 누설전류를 감소시키는 누설전류 정정회로는,
    상기 누설전류를 검출하고 상기 회로의 출력으로 흐르는 상기 누설전류를 오프셋하도록 전류를 흐르게 하는 정정 유닛을 포함하는 것을 특징으로 하는 누설전류 정정회로.
  2. 제 1 항에 있어서, 상기 정정 유닛은,
    상기 누설전류를 검출하고 상기 누설전류와 같은 전류를 출력하는 전류 검출 회로; 및
    상기 전류 검출 회로로부터 출력 전류를 입력으로서 수신하고 상기 회로의 출력으로 흐르는 상기 누설전류를 오프셋하도록 전류를 흐르게 하는 전류 공급 회로를 포함하는 것을 특징으로 하는 누설전류 정정회로.
  3. 제 2 항에 있어서, 상기 전류 검출 회로는 전류 미러 회로인 것을 특징으로 하는 누설전류 정정회로.
  4. 제 2 항에 있어서, 상기 전류 공급 회로는 전류 미러 회로인 것을 특징으로 하는 누설전류 정정회로.
  5. 제 1 항에 있어서, 상기 정정 유닛은,
    상기 누설전류를 검출하고 상기 누설전류와 같은 전류를 출력하는 제 1 회로;
    상기 출력 전류와 반대 극성을 갖는 전류를 출력하기위해 상기 제 1 회로로부터의 출력 전류를 입력으로서 수신하는 제 2 회로; 및
    상기 제 2 회로로부터의 출력 전류를 입력으로서 수신하고 상기 회로의 출력으로 흐르는 상기 누설전류를 오프셋하도록 전류를 흐르게 하는 제 3 회로를 포함하는 것을 특징으로 하는 누설전류 정정회로.
  6. 제 5 항에 있어서, 상기 제 1 회로는,
    상기 누설전류와 같은 전류가 흐르는 다이오드; 및
    상기 다이오드에 직렬로 연결된 이미터, 그리고 상기 누설전류와 같은 전류가 출력되는 컬렉터를 포함하는 트랜지스터를 포함하는 것을 특징으로 하는 누설전류 정정회로.
  7. 제 5 항에 있어서, 상기 제 2 회로는 전류 미러 회로인 것을 특징으로 하는 누설전류 정정회로.
  8. 제 5 항에 있어서, 상기 제 3 회로는,
    공통으로 연결된 베이스 및 컬렉터를 갖고, 이미터로부터 상기 누설전류를 오프셋하는 전류를 출력하기위해 상기 제 2 회로로부터 출력 전류를 수신하는 트랜지스터를 포함하는 것을 특징으로 하는 누설전류 정정회로.
KR10-1999-7007666A 1997-12-25 1997-12-25 누설전류 정정회로 KR100375580B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1997/004817 WO1999034226A1 (fr) 1997-12-25 1997-12-25 Circuit de correction des courants de fuite

Publications (2)

Publication Number Publication Date
KR20000075605A true KR20000075605A (ko) 2000-12-26
KR100375580B1 KR100375580B1 (ko) 2003-03-10

Family

ID=14181748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7007666A KR100375580B1 (ko) 1997-12-25 1997-12-25 누설전류 정정회로

Country Status (5)

Country Link
US (1) US6242966B1 (ko)
JP (1) JP4290768B2 (ko)
KR (1) KR100375580B1 (ko)
DE (1) DE19782260T1 (ko)
WO (1) WO1999034226A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732432B1 (ko) * 2001-07-16 2007-06-27 후지쯔 가부시끼가이샤 반도체 집적 회로
US7835198B2 (en) 2007-03-05 2010-11-16 Hynix Semiconductor Inc. Apparatus and method for detecting leakage current of semiconductor memory device, and internal voltage generating circuit using the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7313588B1 (en) * 2000-07-13 2007-12-25 Biap Systems, Inc. Locally executing software agent for retrieving remote content and method for creation and use of the agent
US6556408B1 (en) * 2000-07-31 2003-04-29 Texas Instruments Incorporated Compensation circuit for leakage through electrostatic discharge protection devices
US7323898B2 (en) 2005-07-18 2008-01-29 Teradyne, Inc. Pin electronics driver
JP2008070307A (ja) * 2006-09-15 2008-03-27 Agilent Technol Inc 容量測定装置および容量測定方法
US20090063085A1 (en) * 2007-09-05 2009-03-05 Teradyne,Inc. Pmu testing via a pe stage
JP2020514768A (ja) * 2016-12-16 2020-05-21 アーベーベー・シュバイツ・アーゲー グランドリターンの差異についての補償

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418751A (en) * 1993-09-29 1995-05-23 Texas Instruments Incorporated Variable frequency oscillator controlled EEPROM charge pump
JPH08222966A (ja) * 1995-02-14 1996-08-30 Nec Corp サンプル・ホールド回路
JP3225791B2 (ja) * 1995-06-14 2001-11-05 株式会社豊田中央研究所 リーク電流補償回路
JPH0955469A (ja) * 1995-08-10 1997-02-25 Toyota Central Res & Dev Lab Inc リーク電流補償回路
JP3249396B2 (ja) * 1996-07-04 2002-01-21 東芝マイクロエレクトロニクス株式会社 ダイナミック回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732432B1 (ko) * 2001-07-16 2007-06-27 후지쯔 가부시끼가이샤 반도체 집적 회로
US7835198B2 (en) 2007-03-05 2010-11-16 Hynix Semiconductor Inc. Apparatus and method for detecting leakage current of semiconductor memory device, and internal voltage generating circuit using the same

Also Published As

Publication number Publication date
US6242966B1 (en) 2001-06-05
DE19782260T1 (de) 2000-02-10
KR100375580B1 (ko) 2003-03-10
JP4290768B2 (ja) 2009-07-08
WO1999034226A1 (fr) 1999-07-08

Similar Documents

Publication Publication Date Title
US6972755B2 (en) Driver circuit for a display device
US8502549B2 (en) Test apparatus and driver circuit
US7528637B2 (en) Driver circuit
US10997882B2 (en) Short detection device, a short detection circuit and a display device using the same
JP4478033B2 (ja) 電圧印加電流測定装置及びそれに使用されるスイッチ付き電流バッファ
KR100375580B1 (ko) 누설전류 정정회로
US4998026A (en) Driver circuit for in-circuit overdrive/functional tester
JP2002311108A (ja) 自動試験装置の電子回路
KR950033510A (ko) 반도체 시험장치용 드라이버 회로
US20020046388A1 (en) Semiconductor integrated circuitry
KR20080075883A (ko) 시험 장치 및 핀 일렉트로닉스 카드
US6957278B1 (en) Reference -switch hysteresis for comparator applications
JPH11326459A (ja) 半導体試験装置
US5945822A (en) Programmable load circuit
US5276355A (en) Change-over circuit for tester implemented by using diode-bridge type analog switches
US6968249B2 (en) Current measuring circuit for measuring drive current to load
JPH05119110A (ja) 直流測定器
JPH0792492B2 (ja) 電子デバイス駆動回路
JP3748993B2 (ja) プログラマブルロード回路
JP3433568B2 (ja) 終端回路
JP3894891B2 (ja) 高速，大出力電流かつ低消費電力の出力回路
JP2966464B2 (ja) 多値駆動回路
US6137310A (en) Serial switch driver architecture for automatic test equipment
JPH04259868A (ja) Ｉｃ試験装置
JP2009210370A (ja) 電圧測定回路およびそれを用いた半導体試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110127

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee