KR950033510A - 반도체 시험장치용 드라이버 회로 - Google Patents

반도체 시험장치용 드라이버 회로 Download PDF

Info

Publication number
KR950033510A
KR950033510A KR1019950013408A KR19950013408A KR950033510A KR 950033510 A KR950033510 A KR 950033510A KR 1019950013408 A KR1019950013408 A KR 1019950013408A KR 19950013408 A KR19950013408 A KR 19950013408A KR 950033510 A KR950033510 A KR 950033510A
Authority
KR
South Korea
Prior art keywords
current
output
voltage
driver circuit
current source
Prior art date
Application number
KR1019950013408A
Other languages
English (en)
Other versions
KR0181307B1 (ko
Inventor
도시아키 아와지
마사카즈 안도
Original Assignee
오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP13808994A external-priority patent/JP3501847B2/ja
Priority claimed from JP33336394A external-priority patent/JP3490165B2/ja
Application filed by 오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오우라 히로시
Publication of KR950033510A publication Critical patent/KR950033510A/ko
Application granted granted Critical
Publication of KR0181307B1 publication Critical patent/KR0181307B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
    • H03K17/665—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only
    • H03K17/666—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor
    • H03K17/667—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor using complementary bipolar transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Abstract

현격히 소비 전력을 감소시킬 수 있고, 전원 전압은 낮게 설정할 수 있으며, 온도 상승 대책도 간소하게 끝낼 수 있는 드라이버 회로를 실현한다.
이 때문에 반도체 시험용장치의 출력단(615)으로 하여 레벨과 로우 레벨을 바꾸어 출력하는 드라이버 회로에 있어서, 전류 스위치에 의해 설정된 기간, 출력 전류를 공급하는 전류원 수단(703)을 구비한다. 그리고, 해당 전류원 출력을 주어진 입력 전압(603)으로 에미터 폴로워 출력하는 전압 출력 수단을 구비한다. 그리고, 상기 구성에 의해 구성되는 하이 레벨 증폭기(613)를 구비하고, 해당 구성에 의해 이루어지는 로우 레벨 증폭기(614)도 구비하며, 반도체 시험장치용의 저소비 전력 드라이버 회로를 구성한다.
또한, 무부하시의 소비 전류를 감소시키는 회로 방식으로 저소비 전력화를 실현하는 드라이버 회로로 하는 것을 목적으로 한다. 이 때문에 정전압의 차동 스위칭 신호와 부전압의 차동 스위칭 신호를 받아서 다이오드 브리지 DB71, DB72를 스위칭하여 아날로그 전압 신호 VH 또는 VL을 출력단의 트랜지스터에 공급하고, 트랜지스터 Q107와 Q112로 커런트 미러를 형성하여 상보형 구성의 NPN 트랜지스터 Q112와 PNP 트랜지스터 Q113를 A급 바이어스를 부여하여 버퍼 증폭하고, 출력단 out1으로 출력시킨다. 또한, 드라이버 금지 동작시에 1/0 스파이크를 감소시킨 드라이버 회로를 실현한다.
이 때문에 제1스위칭 단자에는 하이 레벨 입력 전압 VH을 인가하고, 제2스위치 단자에는 제1전압 출력 수단의 베이스 전압 VA을 인가하며, 해당 제1전류원 수단에 대한 제어 전류 신호를 입력 단자에 접속시키고, 출력 단자를 해당 제1전류원 수단에 부여하는 제1스윗칭 수단(758,760)을 구비하며, 해당 전압 VA이 해당 하이레벨 입력 전압 VH와 일치할 때까지 해당 제1전류원 수단이 온이 되는 것을 금지시키며, 동일하게 로우 레벨측에도 구비하여 구성된다.

Description

반도체 시험장치용 드라이버 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예1에 의한 드라이버 회의 개념도, 제3도는 본 발명의 실시예 3에 의한 드라이버 회로도.

Claims (10)

  1. 반도체 시험용 장치의 출력단(615)으로하이 레벨과 로우 레벨을 바꾸어 출력하는 드라이버 회로에 있어서, 전류 스위치에 의해 설정된 기간, 출력 전류를 공급하는 제1전류원 수단(703)과, 부여된 하이 레벨 입력 전압(603)에서 에미터 폴로워 출력하는 제1전압 버퍼 수단(701)과, 상기 제1전류원 출력에 따라서, 상기 제1전압 버퍼 출력치로 출력전위를 결정하는 베이스 접지의 제1전압 출력 수단(702)으로 구성되는 하이 레벨 증폭기(613)와; 전류 스위치에 의해 설정된 기간, 출력 전류를 공급한는 제2전류원수단(803)과, 부여된 로우 레벨 입력 전압(604)에서 에미터 폴로워 출력하는 제2전압 버퍼수단(801)과, 상기 제2전류원 출력에 따라서, 상기 제2전압 버퍼 출력치로 출력전위를 결정하는 베이스 접지의 제2전압 출력 수단(802)으로 구성되는 로우 레벨 증폭기(614)를 구비하는 것을 특징으로 하는 반도체 시험장치용의 저소비 전력 드라이버 회로.
  2. 제1항에 있어서, 상기 출력단(615)의 출력 전류의 증감을 검출하는 제1검출 수단(704,705,706,707,708)을 구비하고, 상기 제1검출치에 따라서, 상기 제1전류원 수단(703)의 전류치를 제어하는 제1피드백 제어수단(709)을 구비하고, 상기 출력단(615)의 출력 전류의 증감을 검출하는 제2검출 수단(804,805,806,807,808)을 구비하고, 상기 제2검출치에 따라서, 해당 제2전류원 수단(803)의 전류치를 제어하는 제2피드백 제어수단(809)을 구비한 것을 특징으로 하는 반도체 시험장치용의 저소비 전력 드라이버 회로.
  3. 제2항에 있어서, 상기 제1검출치에 따라서, 일정한 최소의 전류원값을 얻는 제1클램프 수단(710)을 구비하여, 상기 제2검출치에 따라서, 일정한 최소의 전류원값을 얻는 제2클램프 수단(810)을 구비한 것을 특징으로 하는 반도체 시험장치용의 저소비 전력 드라이버 회로.
  4. 정전압의 차동 스위치 신호(Henb1, Lenb1)와, 부전압의 차동 스위치 신호(Henb2, Lenb2)와, 출력단(out1)의 하이/로우 레벨을 부여하는 아날로그 전압 신호(VH,VL)를 받아서 버퍼 증폭하여 출력시키는 저소비 전력 드라이버 회로에 있어서, 상기 정전압의 차동 스위치 신호(Henb1, Lenb1)를 받아서 첫번째로 양쪽의 전위가 Henb1<Lenb1일 때는 다이오드 브리지(DB71)에 전류(i6)를 공급하고, 두번째로 양쪽의 저위가 Henb1Lenb1 일 때는 다이오드 브리지(DB72)로의 전류(i2)와 출력 드라이버부(520)로의 전류(i3)를 공급하는 정전압 스위치부(511)를 구비하고, 부전압의 차동 스위치 신호(Henb2, Lenb2)를 받아서 첫번째로 양쪽의 전위가 Henb2<Lenb2일 때에는 다이오드 브리지(DB72)로부터의 전류(i2)를 싱크(sink)하고, 두번째로 양쪽의 전위가 Henb2<Lenb2일 때는 다이오드 브리지(DB71)로부터의 전류(i7)와 출력 드라이버부(520)로부터의 전류(i8)를 싱크하는 부전압 스위치부(512)를 구비하고, 출력단(out1)의 하이 레벨을 주는 아날로그 전압 신호(VH)를 받아서 상기 정전압 스위치부(511)와 부전압 스위치부(512)에 의해서 아날로그 전압 신호(VH)를 스위치한 신호를 브리지를 구성하는 다이오(D16) 1개분 시프트한 탭위치로부터 출력시키고, 출력 드라이버부(520)의 NPN트렌지스터(Q112)의 베이스에 공급하여 적어도 6개의 다이오드로 브리지를 구성하는 다이오드 브리지(DB71)를 구비하고, 출력단(out1)의 로우 레벨을 부여하는 아날로그 전압 신호(VL)를 받아서 상기 정전압 스위치부(511)와 부전압 스위치부(512)에 의해서 아날로그 전압 신호(VL)를 스위치한 신호를 브리지를 구성하는 다이오드(D27) 1개분 시프트한 탭위치로부터 출력하고, 출력 드라이버부(520)의 PNP 트랜지스터(Q113)의 베이스에 공급하여, 적어도 6개의 다이오드로 브리지를 구성하는 다이오드 브리지(DB72)를 구비하고, 첫번째로 상기 다이오드 브리지(DB71)로부터의 출력단과, 정전압 스위치부(511)로부터의 전류(i3) 출력단을 접속하여 받고, 두번째로 상기 다이오드 브리지(DB72)로부터의 출력단과 부전압 스위치부(512)로부터의 전류(i8)출력단을 접속하여 받아서 양 입력단간에 흐르는 전류(i3≒18)에 의해 NPN 트랜지스터(Q107)와 PNP 트랜지스터(Q108) 2개의 베이스와 에미터간의 전위차(2×Vbe)에 의한 바이어스 전위를 발생시켜서 상보형 구성의 NPN트랜지스터(Q112)와 PNP트랜지스터(Q118)를 A급 바이어스를 부여하여 아날로그 전압 신호(VH, VL)를 버퍼 증폭하고, 출력단(out1)으로 출력하는 출력 드라이버부 (520)를 구비한 것을 특징으로 하는 드라이버 회로.
  5. 제4항에 있어서, NPN트랜지스터(Q107,Q112)를 커런트 미러로 형성하여 양쪽의 콜렉터 전류비를 (Q107);(Q112)=1:P로 하는 칩사이즈의 NPN 트랜지스터 (Q107,Q112)와; PNP트린재스터(Q108,Q113)를 커런트 미러로 형성하여 양쪽의 콜렉터 전류비를 (Q108):(Q113)=1:P로 하는 칩사이즈의 PNP 트린지스터(Q108,Q113)를 구비한 것을 특징으로 한 드라이버 회로.
  6. 제4항 또는 제5항에 있어서, 다이오드 브리지(DB71,DB72)가 OFF 상태에 있는 측에 미소한 전류를 주는 정전류부(501) 및 정전류부(502)를 구비한 것을 특징으로 하는 드라이버 회로.
  7. 제4항 또는 제5항에 있어서, 출력단의 NPN 트랜지스터(Q112)의 콜렉터에 정전원측의 과전류를 방지하는 전류 제한부(50)와; 출력단의 PNP 트랜지스터(Q113)의 콜렉터에 부전원측의 과전류를 방지하는 전류 제한부(51)를 구비하는 것을 특징으로 한느 드라이버 회로.
  8. 제6항에 있어서, 출력단의 NPN 트랜지스터(Q112)의 콜렉터에 정전원측의 과전류를 방지하는 전류 제한부(50)와; 출력단의 PNP트랜지스터(Q113)의 콜렉터에 부전원측의 과전류를 방지하는 전류 제한부(51)를 구비하는 것을 특징으로 하는 드라이버 회로.
  9. 패턴 입력 신호를 받아서 정전압 레벨로 시프트한 차동 스위치 신호(Henb1, Lenb1)와, 부전압 레벨로 시프트한 차동 스위치 신호(Henb2, Lenb2)를 출력하는 레벨 시프트 회로(400)를 구비하며, 출력단(out1)의 하이/로우 레벨을 부여하는 아날로그 전압 신호(VH,VL)를 받아서 버퍼 증폭하여 출력시키는 저소비 전력 드라이버 회로에 있어서, 제4항 내지 제7항 중 어느 한 항에 기재된 구성 수단의 드라이버 회로를 적어도 1개 구비하고 있는 것을 특징으로하는 드라이버 회로.
  10. 반도체 시험용장치의 출력단(615)에 드라이버 출력 모드시에는 하이레벨과 로우 레벨을 바꿔 출력하고, 인히비트 모드시에는 양 레벨을 하이 임피던스로 바꾸어 출력시키는 드라이버 회로에 있어서, 출력 전류를 공급하는 제1전류원 수단(703)의 전(前)단에, 제1스위치 단자(758)에는 하이 레벨 입력 전압 VH(603)을 인가하고, 제2스위치 단자(760)에는 제1전압 출력 수단(702)에 베이스 전압 VA를 인가하며, 해당 제1전류원 수단(703)에 대한 제어 전류 신호를 입력단자에 접속하고, 출력 단자를 해당 제1전류원 수단(703)에 부여하는 제1스윗칭 수단(758,760)을 구비하며, 해당 전압 VA이 해당 하이 레벨 입력 전압 VH과 일치할 때까지 해당 제1전류원 수단(703)이 온이 되는 것을 금지하고, 출력 전류를 공급하는 제2전류원 수단(803)의 전단에, 제3스위치단자(858)에는 로우 레벨 입력 전압 VL(604)을 인가하고, 제4스위치 단자(860)에는 제2전압 출력 수단(802)의 베이스 전압 VC을 인가하며, 해당 제2전류원 수단(803)에 대한 제어 전류 신호를 입력단자에 접속하여, 출력 단자를 해당 제2전류원 수단(803)에 부여하는 제2스윗칭 수단(858,860)을 구비하고, 해당 전압 VC이 해당 로우 레벨 입력 전압 VL과 일치할 때까지 해당 제2전류원 수단(803)이 은이 되는 것을 금지시킨것을 특징으로 하는 드라이버 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950013408A 1994-05-27 1995-05-26 반도체 시험장치용 드라이버회로 KR0181307B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP13808994A JP3501847B2 (ja) 1994-05-27 1994-05-27 半導体試験装置用のドライバ回路
JP94-138089 1994-05-27
JP33336394A JP3490165B2 (ja) 1994-12-15 1994-12-15 ドライバ回路
JP94-333363 1994-12-15

Publications (2)

Publication Number Publication Date
KR950033510A true KR950033510A (ko) 1995-12-26
KR0181307B1 KR0181307B1 (ko) 1999-04-01

Family

ID=26471229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013408A KR0181307B1 (ko) 1994-05-27 1995-05-26 반도체 시험장치용 드라이버회로

Country Status (3)

Country Link
US (2) US5654655A (ko)
KR (1) KR0181307B1 (ko)
DE (1) DE19519624C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101505894B1 (ko) * 2012-05-31 2015-03-25 페어차일드 세미컨덕터 코포레이션 전류 오버슈트 제한 회로

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157224A (en) * 1998-12-23 2000-12-05 Raytheon Company High speed pin driver integrated circuit architecture for commercial automatic test equipment applications
JP2001257578A (ja) * 2000-03-09 2001-09-21 Nec Corp ドライバ回路
WO2002047268A1 (fr) * 2000-12-05 2002-06-13 Advantest Corporation Circuit de commande
TW490649B (en) * 2000-12-29 2002-06-11 Ind Tech Res Inst Drive circuit of a single matrix-type organic electrically triggered light emission pixel
US6400193B1 (en) 2001-05-17 2002-06-04 Advantest Corp. High speed, high current and low power consumption output circuit
WO2005057229A1 (ja) * 2003-12-09 2005-06-23 Advantest Corporation バッファー回路及びドライバ回路
JP2007303986A (ja) * 2006-05-12 2007-11-22 Advantest Corp 直流試験装置
JP4553395B2 (ja) * 2007-06-15 2010-09-29 シャープ株式会社 オシロスコープおよびそれを用いた半導体評価装置
JP5572283B2 (ja) * 2007-10-29 2014-08-13 ピーエスフォー ルクスコ エスエイアールエル 電圧検知回路
CN101458649B (zh) * 2007-12-12 2012-03-28 鸿富锦精密工业（深圳）有限公司 主机板定时开机电路
US8207775B2 (en) * 2010-08-30 2012-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. VOL up-shifting level shifters
US8901972B2 (en) * 2013-01-08 2014-12-02 Analog Devices, Inc. Pin driver circuit with improved swing fidelity
CN105322921B (zh) * 2015-11-25 2018-05-22 珠海万力达电气自动化有限公司 一种单极性ad采样调理电路
CN110291410B (zh) * 2017-01-06 2021-10-26 艾利维特半导体公司 低功率有源负载
CN108508342B (zh) * 2018-05-28 2020-07-17 中国科学院上海微系统与信息技术研究所 一种igbt短路过流检测电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3767942A (en) * 1971-03-10 1973-10-23 Multiplex Communicat Inc Solid state relay
US3800166A (en) * 1972-07-03 1974-03-26 Motorola Inc High voltage solid state switching techniques
JP2945508B2 (ja) * 1991-06-20 1999-09-06 三菱電機株式会社 半導体装置
US5399913A (en) * 1992-09-02 1995-03-21 Exide Elecronics Corp. Gate-drive circuit
US5418484A (en) * 1993-07-01 1995-05-23 International Business Machines Corp. Line fault detection system with a differential driver
FR2708134A1 (fr) * 1993-07-22 1995-01-27 Philips Electronics Nv Circuit échantillonneur différentiel.
US5465059A (en) * 1994-04-18 1995-11-07 Silicon Systems, Inc. Method and apparatus for timing acquisition of partial response class IV signaling
US5488322A (en) * 1994-08-29 1996-01-30 Kaplinsky; Cecil H. Digital interface circuit with dual switching points for increased speed

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101505894B1 (ko) * 2012-05-31 2015-03-25 페어차일드 세미컨덕터 코포레이션 전류 오버슈트 제한 회로

Also Published As

Publication number Publication date
DE19519624C2 (de) 2003-12-11
DE19519624A1 (de) 1995-11-30
KR0181307B1 (ko) 1999-04-01
US5699001A (en) 1997-12-16
US5654655A (en) 1997-08-05

Similar Documents

Publication Publication Date Title
KR950033510A (ko) 반도체 시험장치용 드라이버 회로
JP4235561B2 (ja) 半ブリッジ駆動回路とその駆動回路を備える電力変換システム
KR930020852A (ko) 반도체 집적 회로 장치
KR950022053A (ko) 차동 입력 회로(differential input circuit)
KR960039566A (ko) 차동증폭 및 출력오프셋회로와 이를 구비한 반도체집적회로 및 노이즈 제거방법
KR950003140B1 (ko) 증폭회로
US6603353B2 (en) Switching power amplifier
KR960035629A (ko) 반도체 메모리장치의 감지증폭기회로
KR950034156A (ko) 온도 검출 회로
US6531919B1 (en) Phase inversion prevention circuit for an operational amplifier input stage
KR960009401A (ko) 비교기 회로
DE69705553D1 (de) Überspannungsdetektionsschaltung zur Auswahl der Betriebsart
DE59907654D1 (de) Ausgangstreiberschaltung
JP2002198750A (ja) 電力増幅器
US4803442A (en) Low power buffer amplifier
KR970055268A (ko) 오디오신호 증폭회로
KR920015695A (ko) 스위칭 브릿지 증폭기
KR100686457B1 (ko) 스위칭 회로
EP2092639A1 (en) True current limiting (tcl)
KR100193637B1 (ko) 인버터의 전류 제어 회로
KR0180462B1 (ko) 히스테리시스형 비교기
JPH09331219A (ja) 負荷ショート検出回路
JP2891386B2 (ja) ドライバ回路
KR870003414A (ko) 전자감쇄기용 제어회로 및 제어신호 공급방법
KR950033825A (ko) 신호선 절환 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081201

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee