JP5231718B2 - イメージング・システム用薄膜トランジスタ及びその製造方法 - Google Patents

Description

本発明は一般的には、イメージング・システムに関する。具体的には、本発明は、かかるイメージング・システムの検出器に用いられる薄膜トランジスタ及びその製造方法に関する。

非侵襲式撮像は広くは、目視検査では接近することのできない人体又は物体の内部構造又は内部領域の画像を形成する手法を包含する。例えば、非侵襲式撮像手法は、部品の内部構造を検査する工業分野、並びに包装及び衣類等の内容物を検査する警備分野に広く用いられている。しかしながら、非侵襲式撮像の最もよく知られた用途の一つは医療技術にあり、医療技術では、これらの手法を用いて不可視の患者の体内の器官及び／又は骨の画像を形成している。

これらの様々な分野で用いることのできる非侵襲式撮像手法の一分類は、患者又は物体を通したＸ線の透過率差に基づくものである。医療環境では、単純なＸ線撮像手法は、Ｘ線管又は他の線源を用いてＸ線を発生して、患者の被撮像部分を配置した撮像空間にＸ線を照射するものであってよい。Ｘ線が患者を通過するにつれて、Ｘ線が通る組織の組成に基づいてＸ線が減弱する。次いで、減弱したＸ線が検出器に入射し、検出器はＸ線を信号へ変換し、これらの信号を処理して、Ｘ線の減弱に基づいてＸ線が通過した患者の部分の画像を形成することができる。典型的には、Ｘ線検出工程では、Ｘ線が入射したときに光フォトンを発生するシンチレータと、検出された光フォトンの数に基づいて電気信号を発生する感光素子のアレイとが用いられる。

幾つかのＸ線手法では、患者照射を拡張し得るように、極く低いＸ線束を用いる。例えば、カテーテル又はプローブの患者の循環系への挿入のような進行中の処置又は状態を監視するのに、フルオロスコピィ手法が広く用いられている。かかるフルオロスコピィ手法は典型的には多数の画像を取得し、これらの画像を、撮像域の運動を実時間又は近実時間で示すように連続表示することができる。
米国特許第６３６２０２８号

しかしながら、フルオロスコピィ手法は、他の低Ｘ線束撮像手法も同様であるが検出器に属する電子雑音よりもＸ線信号が弱いため、画質が劣化する場合がある。結果として、典型的には、検出器に属する電子雑音を低減する等によって検出工程の効率を高めることが望ましい。例えば、検出器素子を読み出すのに用いられる薄膜トランジスタ（ＴＦＴ）の様々な側面が全体的な電子雑音に寄与し得る。例えば、ＴＦＴのソース及びドレインは、これらのソース及びドレインが接続している相手のデータ線と同じ材料層で形成されている場合がある。しかしながら、典型的には、データ線にはソース及びドレインとは異なる電気的特性が望ましく、従って、データ線性能を高める構成がソース性能及びドレイン性能を損なう場合、及びその反対の場合がある。例えば、データ線は、抵抗を小さくするために比較的厚いと望ましい場合がある。しかしながら、厚いソース線及びドレイン線が、ＴＦＴ形成時に行なわれる湿式エッチング中に下方まで切り取られると、チャネル長さが長くなる。一般的には、チャネルが長いほど、電子雑音に関連する問題が大きくなる、というのは、電子雑音は電荷捕捉の関数であり、電荷捕捉はチャネル長さの関数であるからである。加えて、ＴＦＴの「オン」抵抗もチャネル長さの関数であり、チャネル長さが増すにつれてピクセル読み出し速度が低下する。結果として、ＴＦＴ性能を高めるためにはチャネル長さが短い方が一般的には望ましい。これらの相反する側面のため、同じ材料層で形成されている（従って厚みが同じ）データ線、並びに／又はソース電極及びドレイン電極は、最適な性能を有しているとは言えない。

同様に、ＴＦＴのゲートに接続されている走査線も検出器性能に影響を与え得る。具体的には、走査線及びゲートは典型的には、同じ材料層で形成される。しかしながら、データ線の場合と同様に、走査線の抵抗を小さくするために走査線が厚い方が望ましい場合がある。しかしながら、結果として得られる厚いゲート電極によって、ゲート電極のエッジの段差が大きくなるため、漏れ電流が生じ得る。従って、読み出し線（すなわち走査線及びデータ線）の電気的特性を高めようとすると、それぞれ同じ材料層で形成された電極に悪影響を及ぼすため、反対に検出器の性能を意図せず損なう場合がある。

従って、以上に述べた問題の幾つか又は全てに対処する薄膜トランジスタが必要とされている。

本発明の手法の一観点では、検出器を提供する。この検出器は、導電性材料の第一の層で形成された電極と、導電性材料の第二の層で形成された読み出し線と、読み出し線及び電極を電気的に接続するバイアとを含んでいる。

本発明の手法のもう一つの観点では、イメージング・システム用検出器を提供する。この検出器は、各々が薄膜トランジスタを有する複数の検出器素子を含んでいる。薄膜トランジスタは、導電性材料の第一の層で形成されたソース電極及びドレイン電極と、導電性材料の第二の層で形成されたデータ線と、データ線及びドレイン電極を電気的に接続するバイアとを含んでいる。

本発明の手法のさらにもう一つの観点では、イメージング・システム用検出器を提供する。この検出器は、各々が薄膜トランジスタを含む複数の検出器素子を含んでいる。薄膜トランジスタは、導電性材料の第一の層で形成されたゲート電極と、導電性材料の第二の層で形成された走査線と、走査線及びゲート電極を電気的に接続するバイアとを含んでいる。

本発明の手法のさらにもう一つの観点では、イメージング・システム用検出器を提供する。この検出器は、各々が薄膜トランジスタを含む複数の検出器素子を含んでいる。薄膜トランジスタは、導電性材料の第一の層で形成されたゲート電極と、導電性材料の第二の層で形成されたソース電極及びドレイン電極と、導電性材料の第三の層で形成された走査線と、走査線及びゲート電極を電気的に接続する第一のバイアと、導電性材料の第四の層で形成されたデータ線と、データ線及びドレイン電極を電気的に接続する第二のバイアとを含んでいる。

本発明のこれらの特徴、観点及び利点並びに他の特徴、観点及び利点は、添付図面を参照して以下の詳細な説明を精読するとさらに十分に理解されよう。尚、添付図面では、各図面全体を通して類似の参照符号で類似の部材を表わす。

図１は、参照番号１０によって全体的に示すＸ線イメージング・システムの図である。図示の実施形態では、Ｘ線イメージング・システム１０は、本発明の手法に従って画像データを取得して処理するように設計されており、このことについて以下で詳細に説明する。Ｘ線イメージング・システム１０は、コリメータ１４に隣接して配置されているＸ線源１２を含んでいる。一実施形態では、Ｘ線源１２は低Ｘ線束線源であり、フルオロスコピィ手法等のような低Ｘ線束撮像手法に用いられるものである。当業者には認められるように、Ｘ線束は、単位時間当たりにＸ線源によって放出されるＸ線の量を表わす。コリメータ１４は、患者のような目標物１８が配置されている領域にＸ線放射線流１６を通過させる。放射線の一部は目標物１８によって減弱される。この減弱した放射線２０が、フルオロスコピィ検出器のような検出器２２に入射する。後に改めて説明するように、検出器２２は検出器表面に入射したＸ線フォトンを電気信号へ変換し、これらの電気信号を取得し処理して、目標物１８の内部の特徴の画像を構築する。

Ｘ線源１２は、検査系列のための電力信号及び制御信号の両方を供給する電源／制御サーキットリ２４によって制御される。さらに、検出器２２は、検出器２２において発生した信号の取得を指令する検出器取得サーキットリ２６に結合されている。検出器取得サーキットリ２６はまた、ダイナミック・レンジの初期調節及びディジタルのインタリーブ処理等のような様々な信号処理作用及びフィルタ処理作用を実行することができる。

図示の実施形態の例では、電源／制御サーキットリ２４及び検出器取得サーキットリ２６の一方又は両方がシステム制御器２８からの信号を受ける。幾つかのシステム例では、検出器２２又はＸ線源１２の一方又は両方を移動させると望ましい場合がある。かかるシステムでは、システム制御器２８の構成要素として、この運動を行なうモータ・サブシステムも存在していてよい。ここの例では、システム制御器２８はまた、典型的には汎用又は特定応用向けのディジタル・コンピュータを基本とする信号処理サーキットリを含んでいる。システム制御器２８はまた、コンピュータによって実行されるプログラム及びルーチン、並びに構成パラメータ及び画像データ等を記憶するメモリ・サーキットリや、インタフェイス回路等を含んでいてもよい。

また、Ｘ線イメージング・システム１０の図示の実施形態には画像処理サーキットリ３０も存在している。画像処理サーキットリ３０は、検出器取得サーキットリ２６から取得された投影データを受け取り、取得されたデータを処理して、Ｘ線減弱に基づいて１又は複数の画像を形成する。

また、Ｘ線イメージング・システム１０の図示の実施形態には１又は複数の操作者ワークステーション３２も存在している。操作者ワークステーション３２は、操作者がＸ線撮像検査を開始し構成設定して、検査の一部として形成された画像を観察することを可能にする。例えば、システム制御器２８は一般的には、操作者が操作者ワークステーション３２に付設されている１又は複数の入力装置を介してシステム制御器２８に命令又は指令を与えることができるように、操作者ワークステーション３２に結合されている。

同様に、画像処理サーキットリ３０は、操作者ワークステーション３２が画像処理サーキットリ３０の出力を受け取って表示器又はプリンタのような出力装置３４にこの出力を表示することができるように、操作者ワークステーション３２に結合されている。出力装置３４は、標準又は特殊目的のコンピュータ・モニタ及び関連する処理サーキットリを含み得る。一般的には、表示器、プリンタ、操作者ワークステーション、及びシステム内部に提供されている類似の装置は、データ取得構成要素に対してローカルに位置していてもよいし、或いは施設若しくは病院内の他の箇所又は全く異なる位置等のようにこれらの構成要素から遠隔に位置していてもよい。データ取得構成要素から遠隔に位置する出力装置及び操作者ワークステーションは、インターネット及び仮想構内網等のような１又は複数の構成可変型ネットワークを介して画像取得システムに結合され得る。当業者には認められるように、図１ではシステム制御器２８、画像処理サーキットリ３０及び操作者ワークステーション３２を互いに別個のものとして示しているが、これらの構成要素が実際には汎用又は特定応用向けのディジタル・コンピュータのような単一プロセッサ型システムとして具現化されていてもよい。代替的には、これらの構成要素の幾つか又は全てが、互いに連絡し合うように構成されている複数の汎用又は特定応用向けのディジタル・コンピュータのような別個のプロセッサ型システムに存在していてもよい。例えば、画像処理サーキットリ３０が、別個の再構成及び観察用ワークステーションの一構成要素であってもよい。

本発明の幾つかの実施形態では、図１に示すもののようなイメージング・システムの検出器２２は多層構造として構築されて、各々の高さ（レベル）に関連した構造に望ましい電気的特性を得る。本発明の実施形態の一例では、例示的な検出器２２は、基材に配設されたアモルファス・シリコンで形成されたフォトダイオードのような感光素子のアレイを含んでいる。かかる実施形態では、フォトダイオードは、検出器取得サーキットリ２６によって読み出されるピクセルすなわち画素を画定する横列及び縦列を成すアレイとして配列され得る。この実施形態では、各々のピクセルがフォトダイオードと薄膜トランジスタ（ＴＦＴ）とを含んでおり、ＴＦＴはデータ線及び走査線を用いて選択的に作動状態にされることができる。かかる実施形態はまた、シンチレータを含んでいてもよく、シンチレータはＸ線で照射されると光フォトンを発生し、これらの光フォトンがフォトダイオードによって検出される。本発明の手法の様々な実施形態では、様々な介設層を介してＴＦＴのそれぞれの電極にデータ線及び／又は走査線を電気的に結合するために、バイアを用いている。この態様で接続されたデータ線及び／又は走査線は次に、接点フィンガ又は他の導電性読み出し構造に接続されて、データがセンサ素子から読み出しサーキットリに伝達され得るようにしている。当業者には認められるように、バイアは、１又は複数の絶縁層によって離隔されている異なる導電層又は金属化層を相互接続する導電性構造である。この態様で、多層構造の異なる層又は導体同士の間で電気信号を伝導することができる。

例えば、本発明の一実施形態では、データ線は、検出器２２に用いられているＴＦＴに存在するソース電極及びドレイン電極から上下方向にオフセットして（ずれて）設けられていてよい。例えば、幾つかの実施形態では、データ線と、ソース電極及びドレイン電極とは別々の処理ステップで形成され、すなわち典型的には形成工程の異なる時刻又は異なる段階で堆積される導電性材料の異なる層で形成され得る。結果として、データ線を形成する元となる導電性材料の層は、ソース電極及びドレイン電極を形成する元となる導電性材料の層とは異なる厚み又は組成を有することができる。例えば、データ線は、ソース電極及びドレイン電極を形成する元となる層よりも厚い層で形成され得る。

かかる実施形態の例を図にしたものを図２に掲げる。図２では、ソース電極３８及びドレイン電極４０を半導体層４２の上に配設した例示的なＴＦＴ３６の断面図を示す。一実施形態では、半導体層４２はアモルファス・シリコンを含んでいる。図示の実施形態では、データ線４４と、ソース電極３８及びドレイン電極４０とは別々のステップで形成される。この実施形態では、ソース電極３８及びドレイン電極４０は、モリブデン、クロム、アルミニウム、チタン、タングステン、又はこれらの組み合わせのような導電性材料の第一の層を半導体層４２に堆積することにより形成される。加えて、半導体層４２が完全に又は部分的にアモルファス・シリコンで製造され、ソース電極３８及びドレイン電極４０が完全に又は部分的にアルミニウムで製造されるような実施形態等では、半導体層４２と、ソース電極３８及びドレイン電極４０を形成する元となる層との間に遮断金属層（図示されていない）が存在していて、層同士の間の拡散を防止してもよい。さらに、図示の実施形態のＴＦＴ３６は、半導体層４６の下方に配設されたゲート電極４６を含んでいる。ゲート電極４６は典型的には、誘電層４８によって半導体層４２に対して電気的に絶縁されている。

本書に記載しているようなＴＦＴ３６の様々な層は、スパッタリング、化学的気相堆積（ＣＶＤ）、プラズマ化学的気相堆積（ＰＥＣＶＤ）、高周波プラズマ化学的気相堆積（ＲＦＰＥＣＶＤ）、膨張熱プラズマ化学的気相堆積（ＥＴＰＣＶＤ）、反応性スパッタリング、電子サイクロトロン共鳴プラズマ化学的気相堆積（ＥＣＲＰＥＣＶＤ）、誘導結合型プラズマ化学的気相堆積（ＩＣＰＥＣＶＤ）、スパッタ堆積、蒸着、原子層堆積（ＡＬＤ）、又はこれらの組み合わせのような任意の適当な堆積手法によって形成され得る。さらに、本書に記載する層の幾つか又は全ての堆積に、集積回路又は半導体を基本とする装置を製造するのに適したその他形式の堆積手法を用いてもよい。

一実施形態では、ソース電極３８及びドレイン電極４０は、厚みが約０．０２ミクロン〜約０．２ミクロンの導電性材料の層で形成される。導電性材料の層をパターニングして、ソース電極３８及びドレイン電極４０を形成する。幾つかの実施形態では、ソース電極３８及びドレイン電極４０を形成するように金属薄膜をパターニングする前又はした後のいずれかに、ソース電極又はドレイン電極を形成する元となる導電性材料の層に、バイア５０用のランディング・パッド（landing pad、図示されていない）を形成することができる。これらの実施形態では、ランディング・パッドはゲート電極４６の上には配置されていてもいなくてもよい。幾つかの実施形態では、ソース電極を形成するステップはまた、ソース電極３８に感光素子を電気的に結合するステップを含んでいてもよい。これらの実施形態では、ソース電極３８は、第二のバイア（図示されていない）を介して感光素子に結合されていてもよいし、感光素子の下方にソース電極３８を延長することにより感光素子に結合されていてもよい。

ソース電極３８及びドレイン電極４０は典型的には、チャネル５２によって離隔されている。作動性チャネルの底面は典型的には、半導体層４２の露出した半導体材料を含んでいる。チャネル５２は典型的には、ソース電極３８とドレイン電極４０との間に配設されている導電性材料の層の部分をエッチング又は除去し、半導体層４２を露出させて、典型的には部分的にエッチングすることにより形成される。一実施形態では、チャネル５２は、長さが約１．５ミクロン〜約３ミクロンである。ソース電極３８及びドレイン電極４０を比較的薄い導電性材料の膜又は金属化層で形成すると、長さが相対的に短いチャネル５２の形成が容易になる。当業者には認められるように、チャネル長さを短くすると、チャネル５２での電荷保持が小さくなり、これによりＴＦＴ３６の雑音レベルが低減する。

図示の実施形態の例では、ＴＦＴ３６はまた、ソース電極３８及びドレイン電極４０の上に配設された誘電層５４を含んでいる。この実施形態では、ＴＦＴ３６はさらに、誘電層５４の上に配設された導電性材料の第二の層で形成されたデータ線４４を含んでいる。本発明の手法では、ソース電極３８及びドレイン電極４０を形成するのに用いられる導電性材料の第一の層は、データ線４４を形成するのに用いられる導電性材料の第二の層と厚み及び／又は組成が異なっていてよい。例えば、一実施形態では、データ線に関連する抵抗値を低下させ、これによりデータ線によって寄与される雑音要因を低減するために、データ線４４を厚くする、すなわちソース電極３８及びドレイン電極４０よりもデータ線４４を厚くすることが望ましい。かかる実施形態の一例では、データ線４４を厚みが約０．２ミクロン〜約２ミクロンの導電性材料の層で形成する。他の実施形態では、データ線４４は、モリブデン、アルミニウム、銅、チタン、タングステン、又はこれらの組み合わせのような導電性要素を含んでいる。

加えて、ＴＦＴ３６は、データ線４４をドレイン電極４０に電気的に接続するバイア５０を含んでいる。一実施形態では、バイア５０は、誘電層５４を切断するか又は選択的にエッチングすることにより形成される。幾つかの実施形態では、データ線４４を形成する元となる層で共通電極及び／又はＴＦＴ遮光素子を形成することができる。かかる実施形態では、シンチレータと感光領域への接続との間に共通電極を設ける一方、遮光素子を用いて、シンチレータの内部で発生した光がＴＦＴチャネル５２に入るのを防ぐ。

図３には、ゲート電極４６を走査線５８から上下方向にオフセットして設けたＴＦＴ３６の実施形態のもう一つの例が示されている。例えば、幾つかの実施形態では、ゲート電極４６及び走査線５８は異なる処理ステップで形成され、すなわち典型的には形成工程の異なる時刻又は異なる段階で堆積される異なる導電性材料の層で形成され得る。堆積ステップがこのように別々であるため、ゲート電極４６及び走査線５８を形成するのに用いられる各層の厚み又は組成を異ならせることができる。換言すると、走査線を形成する元となる導電性材料の層は、ゲート電極を形成する元となる層とは厚み及び／又は組成が異なっていてよい。例えば、走査線５８はゲート電極を形成する元となる層よりも厚い層で形成され得る。

図３は、本発明の手法の一観点によるＴＦＴ５６の断面図を示す。ＴＦＴ５６は、半導体層４２の下方に配設されたゲート電極４６を含んでいる。一実施形態では、半導体層４２はアモルファス・シリコンを含んでいる。一実施形態では、ＴＦＴ５６のゲート電極４６は、モリブデン、クロム、アルミニウム、タングステン、チタン、又はこれらの組み合わせのような導電性材料の第一の層の堆積によって形成される。典型的には、基材内部からの散乱光がＴＦＴ５６に入るのを回避するために、ゲート電極の光透過率の値を小さくすると望ましい。従って、ゲート電極の最小厚みは、望ましい光透過率の値によって決定され得る。一実施形態では、光透過率の値は２０％未満である。この実施形態では、ゲート電極を形成する導電性材料の層の厚みは約０．０２ミクロン〜約０．１５ミクロンである。加えて、ゲート電極４６の厚みを最小に抑えると、ＴＦＴ５６の構造の高さが低くなる。当業者には認められるように、ＴＦＴ５６の高さが高いほど、ゲート電極４６とソース電極３８又はドレイン電極４０のいずれかとの間の漏れ電流の傾向が大きくなる。加えて、ゲート電極４６の形成中又は形成後にゲート電極４６及び走査線５８を接続するバイア用のランディング・パッド（図示されていない）を形成してもよい。

図示の実施形態では、半導体層４２及びゲート電極４６は、誘電層４８のような第一の誘電層によって電気的に絶縁されている。この実施形態では、ＴＦＴ５６はまた、半導体層４２の上に配設されたソース電極３８及びドレイン電極４０を含んでいる。

一実施形態では、ソース電極３８及びドレイン電極４０の上に誘電層５４のような第二の誘電層が配設される。加えて、ゲート電極４６の上に形成されたランディング・パッドを露出するように、検出器２２の各々のＴＦＴ５６にバイア６０を形成することができる。典型的には、バイア６０を用いて、ゲート電極４６及び走査線５８を電気的に結合する。さらに、図示の実施形態では、誘電層５４の上に走査線５８が配設される。一実施形態では、走査線５８は、誘電層５４の上に導電性材料の第二の層を堆積してパターニングすることにより形成される。この実施形態では、走査線５８はチャネル５２から空間的にオフセットして設けられ、すなわち走査線５８は全体的にチャネル５２からオフセットして設けられ、従って、チャネル５２には重ならない。前述のように、検出器２２の性能を高めるためには、低抵抗の走査線を設けることが望ましい。例えば、フラット・パネル検出器がさらに高い秒当たりフレーム数（６０ｆｐｓ）で動作するようにするためには、走査線の厚みを増すことにより走査線の抵抗を小さくすることが望ましい。一実施形態では、導電性材料の第二の層は、厚みが約０．１５ミクロン〜約１ミクロンである。他の実施形態では、走査線５８を形成する元となる導電性材料の層は、モリブデン、クロム、アルミニウム、タングステン、チタン等、又はこれらの組み合わせのような金属を含んでいる。加えて、走査線を形成するのに用いられる導電性材料の層はまた、バイア及び他の層間構造（inter structure）のような他の構造を形成するようにパターニングされてもよい。さらに、幾つかの実施形態では、走査線５８の上に誘電層６２のような誘電層を配設してもよい。

図４は、前述のように、ソース電極３８及びドレイン電極４０から上下方向にオフセットして設けられたデータ線と、ゲート電極４６から上下方向にオフセットして設けられた走査線とを組み入れたＴＦＴ６４の断面図を示す。図示の実施形態では、走査線５８はデータ線４４の下方に配設される。図示の実施形態では、走査線５８の上に誘電層６２のような誘電層が配設されている。さらに、図示の実施形態では、データ線４４の上に誘電層６６のような誘電層が配設されている。反対に、他の実施形態では、データ線４４の上に走査線５８が配設されていてもよい。これらの実施形態では、データ線の上に配設された誘電層の上に走査線５８が配設されてよく、走査線５８は、ＴＦＴ６４及びデータ線４４を形成した後に形成されてよい。図４に示す例示的な組み合わせ型構造は、図２及び図３に関して上で議論した各構造に従って形成されてよく、従って、上述の例示的な各構造に関して議論したそれぞれの利点を併せ持っている。

本書では本発明の幾つかの特徴のみを図示して説明したが、当業者には多くの改変及び変形が想到されよう。従って、特許請求の範囲は、本発明の要旨に含まれるような全ての改変及び変形を網羅するものと理解されたい。また、図面の符号に対応する特許請求の範囲中の符号は、単に本願発明の理解をより容易にするために用いられているものであり、本願発明の範囲を狭める意図で用いられたものではない。そして、本願の特許請求の範囲に記載した事項は、明細書に組み込まれ、明細書の記載事項の一部となる。

本発明の手法の一観点による例示的なＸ線イメージング・システムの線図である。 本発明の一観点によるソース電極及びドレイン電極とは異なる高さに位置するデータ線を有する薄膜トランジスタの断面図である。 本発明の一観点によるゲート電極とは異なる高さに位置する走査線を有する薄膜トランジスタの断面図である。 本発明の一観点によるソース電極、ドレイン電極及びゲート電極とはそれぞれ異なる高さに位置するデータ線及び走査線を有する薄膜トランジスタの断面図である。

符号の説明

１０ Ｘ線イメージング・システム
１６ Ｘ線放射線流
２０ 減弱した放射線
３６、５６、６４ ＴＦＴ
３８ ソース電極
４０ ドレイン電極
４２ 半導体層
４４ データ線
４６ ゲート電極
４８、５４、６２、６６ 誘電層
５０、６０ バイア
５２ チャネル
５８ 走査線

Claims (2)

1. 各々が薄膜トランジスタ（６４）を含んでいる複数の検出器素子であって、
   導電性材料の第一の層で形成されたゲート電極（４６）と、
   導電性材料の第二の層で形成されたソース電極（３８）及びドレイン電極（４０）と、
   導電性材料の第三の層で形成された走査線（５８）と、
   該走査線（５８）及び前記ゲート電極（４６）を電気的に接続する第一のバイア（６０）と、
   導電性材料の第四の層で形成されたデータ線（４４）と、
   該データ線（４４）及び前記ドレイン電極（４０）を電気的に接続する第二のバイア（５０）と、
   前記第一の層と前記第二の層との間に形成された単層の半導体層（４２）と、
   前記ソース電極（３８）と前記ドレイン電極（４０）との間から前記半導体層（４２）の一部に延び、前記第一のバイア（６０）と空間的にオフセットして設けられたチャネル（５２）と、
   前記チャネル（５２）、前記ソース電極（３８）および前記ドレイン電極（４０）を覆い、前記バイア（５０）が貫通する誘電体層（５４）と、
   を含む複数の検出器素子
   を備えたイメージング・システム用検出器。
2. 前記導電性材料の第一の層又は前記導電性材料の第二の層の一方は、モリブデン、クロム、アルミニウム、タングステン、チタン、又はこれらの組み合わせの一を含んでいる、請求項１に記載の検出器。
   

Images