JP5180199B2 - 特定用途向けプローブカード試験システムの設計方法 - Google Patents
特定用途向けプローブカード試験システムの設計方法 Download PDFInfo
- Publication number
- JP5180199B2 JP5180199B2 JP2009515555A JP2009515555A JP5180199B2 JP 5180199 B2 JP5180199 B2 JP 5180199B2 JP 2009515555 A JP2009515555 A JP 2009515555A JP 2009515555 A JP2009515555 A JP 2009515555A JP 5180199 B2 JP5180199 B2 JP 5180199B2
- Authority
- JP
- Japan
- Prior art keywords
- probe card
- test
- dut
- fpga
- test system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims description 282
- 239000000523 sample Substances 0.000 title claims description 225
- 238000013461 design Methods 0.000 title claims description 48
- 238000000034 method Methods 0.000 title claims description 28
- 230000015654 memory Effects 0.000 claims description 54
- 238000011960 computer-aided design Methods 0.000 claims description 22
- 230000006399 behavior Effects 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 8
- 230000003542 behavioural effect Effects 0.000 claims description 7
- 235000012431 wafers Nutrition 0.000 description 61
- MTLMVEWEYZFYTH-UHFFFAOYSA-N 1,3,5-trichloro-2-phenylbenzene Chemical compound ClC1=CC(Cl)=CC(Cl)=C1C1=CC=CC=C1 MTLMVEWEYZFYTH-UHFFFAOYSA-N 0.000 description 30
- 230000006870 function Effects 0.000 description 26
- 230000008569 process Effects 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 239000013598 vector Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 238000003786 synthesis reaction Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- RPPNJBZNXQNKNM-UHFFFAOYSA-N 1,2,4-trichloro-3-(2,4,6-trichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC(Cl)=C1C1=C(Cl)C=CC(Cl)=C1Cl RPPNJBZNXQNKNM-UHFFFAOYSA-N 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 229910001369 Brass Inorganic materials 0.000 description 1
- 241000270295 Serpentes Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000010501 iterative synthesis reaction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000008672 reprogramming Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 239000003351 stiffener Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
ウェーハレイアウトプロセスについて検討(どのICコンポーネントが含まれ、かつどのようにICがウェーハ上に配置されるかを含む)は、試験システムの限界を定義する。IC上のパッドと接触するための試験システムプローブ位置、及び信号をプローブに分配するライン上で供給される信号は、ICウェーハレイアウトに基づいて決定される。ウェーハ上のICのレイアウトについての1つのプロセスが、2003年3月25日発行のMiller等による「Method of Designing, Fabricating, Testing and Interconnecting an IC to External Circuit Nodes(ICの設計、製造、試験及びICの外部回路ノードへの相互接続方法)」という名称の米国特許第6,539,531号で説明されている。
ウェーハについてのIC設計が完了すると、パッドのレイアウト及びパッドのピン機能が、製造の間にウェーハ上のコンポーネントを試験するための試験システムを構築かつプログラムするために使用される。コストを最小限に抑えるために、取替え可能なプローブカードが、試験システムコントローラとウェーハとの間のインタフェースとして一般的に構築されるが、これは、試験システムコントローラの構造修正のコストがはるかに高額だからである。
試験システムは一般的に、一例では、ICがまだ、ウェーハが個々のチップにダイスされる前にウェーハ上のダイの形状である時に、例えば製造中のウェーハ上のダイナミックランダムアクセスメモリ(DRAM)などのメモリコンポーネントを試験するために使用される。「修理可能な」DRAMは一般的に、欠陥セルがある行又は列と取り替えることができるメモリセルの1つ以上の「予備の」列又は行を有する。ウェーハ試験は、欠陥セルを含む列又は行と取り替えるために予備の列又は行をどのようにしたら最適に割り当てることができるかを判断するための「冗長分析」を含むことができる。そして、欠陥セルを有する行及び列の代わりにセルの予備列及び/又は列が使用されるように、メモリは、IC内の信号経路ルーティングを適切に改変するためのレーザ又はその他の手段を使用して修理される。
図6は、本発明のいくつかの実施形態に従って試験を実行するようにプログラムすることができるオンボードコンポーネントを含むように図3に示されるプローブカードの構成を修正したプローブカードの断面図である。このプローブカードは、2枚のドーターカード100を含む。便宜上、図3と同様に図6でも使用されているコンポーネントには、同様に付している。ドーターカード100は、図6ではスタックコネクタ1041〜1044によって接続されている様子が示されている。2枚のドーターカード100が示されているが、1枚のカード、2枚より多いカード、又はドーターカード100なしのPCBだけを、オンボードインテリジェント回路を支持するために使用することができる。
システムは、使用できるDUT電源の数について制限することができる。しかし、1つの電源が複数のDUTを駆動するために使用される場合は、故障又はショートしたDUTは、同じ試験システムコントローラ電源に接続している他の正常なデバイスに影響を及ぼすかもしれない。各チャネルブランチが追加されると電力の減少が起こるので、複数のDUTを駆動する電源によって供給される電力を制御することは有用であり得る。
DUT試験の並列性は、プローブカードの試験信号のファンアウトによって提供することができ、試験機能性の一部は、プローブカードに移動することができる。プローブカード上のフィーチャは、追加の試験システムコントローラ機能性を必要とせずに、プローブカード試験機能の整合性を確保するために設けることができる。従来のプローブカードでは、試験システムコントローラは一般に、各チャネルの整合性を監視することができる。1つの試験システムコントローラチャネルがブランチ経由で複数のDUTに分散され、DUTを分離するためにコンポーネントがチャネルブランチに追加された場合、1つの分散されていないチャネルのために設計された試験システムコントローラによって行われるプローブカード整合性チェックは、もはや試験システムの有効なチェックではないかもしれない。
ドーターカードの使用で必要な経路及びコネクタ資源の量を減らすために、並列接続とは対照的に、本発明の実施形態に従ってシリアルバス145を設けることができる。図7のマイクロコントローラ110は、追加領域のオーバヘッドなしでシリアルバス145を制御するために、いくつかの実施形態で直列バスインタフェースを提供する。プローブカード18のシリアルバス145は、パラレルインターフェースよりも少ないインタフェース配線でのプローブカードのビルトインセルフ試験(BIST)フィーチャの分配を可能にする。
図8は、本発明のいくつかの実施形態に従った図6のプローブカード上で使用することができるコンポーネントの別の回路図である。図8の回路は、ベースPCB30上の直並列シフトレジスタ146、シリアルDAC144、及びシリアルADC147の代わりにFPGA150を使用することによって図7を修正する。いくつかの実施形態では、FPGA150は、これら3つのすべてよりも少ないコンポーネント(例えば任意の2つ)に取って代わる。
マイクロコントローラ110又はFPGA150のプログラミングは、DUTの設計データベース又は試験ベンチに基づくことができる。いくつかの実施形態では、DUTを開発するために使用されるCAD設計システムの出力が、プローブカード18上に置かれたFPGA150又はマイクロコントローラ110のプログラムメモリにロードされた試験プログラムを合成するために使用することができる。CAD設計データベースは、プローブカードを設計するために使用される設計又はCADツールによって直接使用することができるか又は後処理することができる。制御デバイスをCAD設計プロセスの一部としてライブラリに含むことは、IC及びプローブカード、並びに試験コンポーネントの製造及びプログラミングから期待される試験結果をより良好に予測することを可能にする。
本発明のいくつかの実施形態は、試験すべきICの設計と、制御オンボードコンポーネントを有するプローブカード18をマージする方法を提供する。インタラクティブな組み合わせの設計プロセスの設計、製造、試験のさらなる詳細は、上で参照した米国特許第6,539,531号に説明されている。
プローブカードの信号、電力及び接地トレースは、間隔変換器34又はベースPCB30のいずれかを使用して、なんらかのタイプの間隔変換でルーティングされると上述した。これらのトレースが製造されると、変更を行う柔軟性はほとんどない。柔軟性は、トレースの制御可能再ルーティングを提供するために、例えばリレー、スイッチ、又はFPGAなどのICによってプローブカードに組み込むことができる。試験信号をルーティングするためにプログラマブル又は制御可能なICを使用することは、大きな柔軟性を提供し、プローブカード上のICを単に再プログラムすることによって多くの設計に同じプローブカードを使用することを可能にする。いくつかの実施形態では、試験エンジニアが試験プログラムをデバッグしていたので、リアルタイムでプローブカードを再プログラムすることを可能にしながら、プローブカードのICは、プローブカードに取り付けられた自動試験機器から制御され又はプログラムされる。
本発明のいくつかの実施形態によれば、プログラマブルルーティングに加えて、プローブカード18のオンボードのマイクロコントローラ110又はFPGA150は、試験信号を生成し、かつ/又は試験信号リターンを受信して、試験結果の解釈を提供するようにプログラムすることができる。プログラミングは、プローブカード18上のメモリ装置に格納されるコードの形式でプローブカード18に提供することができる。メモリは、プローブカード18上のマイクロコントローラ110の一部として、又はマイクロコントローラ110からアクセス可能な別のメモリチップとしてのいずれかのオンボードメモリでもあり得る。試験ベクトル信号を生成し、かつ試験データを解釈するためのコードは、試験システムの操作をシミュレートするCAD合成ツールによって生成することができる。CAD設計ツールによって生成されるコードは、プローブカード110上のメモリに簡単にロードすることができる。
図9は、必要とされる試験回路コンポーネントを減らすために試験が実質的にバーンイン試験とされる、本発明のいくつかの実施形態に従って試験システムの設定を示している。図示されている通り、パソコン270及び電源272は、上述のATEテスタ4とは対照的に、外部信号をプローブカード18に供給する。さらに、プローブカード18は、図6に示されるものと同様のプローブカード18のオンボードの回路素子114を支持するためのドーターカード100を含む様子が示されている。スタックされたドーターカード100が示されているが、いくつかの実施形態では、プローブカード18の主PCB30上に回路素子100を設けることができる点に留意されたい。
Claims (7)
- 集積回路(IC)の試験を実行するための試験システムをプログラムする方法であって、
プローブカード上のメモリにコードを供給することであって、前記プローブカードは複数のプローブを含み、試験システムコントローラのチャネルから前記プローブを介して前記ICへの試験信号の供給を制御するために、前記コードは前記プローブカード上のプログラマブルコントローラによって可読であり、試験システムコントローラのチャネルと前記複数のプローブとの相互接続関係は前記コードによって構成可能であり、前記プログラマブルコントローラは書替え可能ゲートアレイ(FPGA)を含み、前記試験システムコントローラの前記チャネルの個々のチャネルから前記プローブカード上の前記複数のプローブの異なるプローブに信号を選択的にルーティングするように前記FPGAを構成するように前記コードが可読であり、前記FPGAが、前記チャネルの個々のチャネルから前記ICによって形成された異なる被試験デバイス(DUT)に信号を選択的にルーティングすることと、
前記試験されるICのためのICコンポーネントとプローブカードに含まれうるコンポーネントとを含む構造コンポーネントセルのセルライブラリを提供することであって、前記セルライブラリは前記構造コンポーネントセルの構造モデル及び挙動モデルを含み、前記構造モデルは、対応する前記構造コンポーネントセルのレイアウトを記述するものであることと、
前記構造コンポーネントセルの少なくとも1つと前記構造コンポーネントセルの少なくとも別の1つとの間に信号パスを各々形成するための相互接続コンポーネントセルを前記セルライブラリに提供することであって、前記相互接続コンポーネントセルの各々が、その対応する相互接続システムコンポーネントの構造及び挙動モデルを含むものであることと
を含む方法。 - プローブカードであって、
複数のプローブを支持する基板と、
試験システムコントローラのチャネルと前記複数のプローブとの相互接続関係を構成し、前記試験システムコントローラのチャネルから前記プローブを通して試験中のデバイス(DUT)への試験信号の供給を制御するプログラマブルコントローラと、
前記プログラマブルコントローラを構成するためのコードを格納するメモリ装置と
を含む、プローブカードと、
前記DUTの設計によって決められたとおりに前記試験チャネルの個々のチャネルから異なるDUTに信号を選択的にルーティングするために、前記メモリ装置をプログラムするための設計を決定する計算機支援設計(CAD)システムと
を含み、
前記プログラマブルコントローラは書替え可能ゲートアレイ(FPGA)を含み、前記試験システムコントローラの前記チャネルの個々のチャネルから前記プローブカード上の前記複数のプローブの異なるプローブに信号を選択的にルーティングするように前記FPGAは構成され、前記FPGAが、前記チャネルの個々のチャネルから異なる前記DUTに信号を選択的にルーティングし、
前記DUTのためのICコンポーネントと前記プローブカードに含まれうるコンポーネントとを含む構造コンポーネントセルのセルライブラリが提供され、前記セルライブラリは前記構造コンポーネントセルの構造モデル及び挙動モデルを含み、前記構造モデルは、対応する前記構造コンポーネントセルのレイアウトを記述し、
前記構造コンポーネントセルの少なくとも1つと前記構造コンポーネントセルの少なくとも別の1つとの間に信号パスを各々形成するための相互接続コンポーネントセルが前記セルライブラリに提供され、前記相互接続コンポーネントセルの各々が、その対応する相互接続システムコンポーネントの構造及び挙動モデルを含む、プローブカードシステム。 - 選択された前記相互接続コンポーネントセル及び前記構造コンポーネントセルのうちの少なくとも1つに含まれる挙動モデルに基づいて、前記DUT及び前記プローブカードの挙動モデルが作成され、
前記プローブカードと前記DUTとの間に通信が生じるときに、前記DUT及び前記プローブカードの挙動をシミュレートするために、前記作成された挙動モデルが使用される、請求項2に記載のプローブカードシステム。 - 選択された前記プローブカード及び前記相互接続コンポーネントセル上の前記プログラマブルコントローラに基づいて、プローブカード構造モデルは生成され、
前記プローブカード構造モデルに従って前記プローブカードは製造される、請求項2に記載のプローブカードシステム。 - 前記プローブカードと前記DUTとの間の信号を選択的に方向付けるように、前記プローブカード上のFPGAの構成が決定され、
決定された前記FPGAの構成に基づいて前記プローブカード上の前記FPGAがプログラムされる、請求項2に記載のプローブカードシステム。 - 前記挙動モデルに基づいて前記プローブカードから前記DUTに供給する試験信号を生成するように、前記プローブカード上のプログラマブルコントローラがプログラムされる、請求項2に記載のプローブカードシステム。
- 前記DUTから受信される信号に基づいて試験結果を判断するように、前記プローブカード上のプログラマブルコントローラは、前記挙動モデルに基づいてプログラムされる、請求項2に記載のプローブカードシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/452,784 | 2006-06-13 | ||
US11/452,784 US8581610B2 (en) | 2004-04-21 | 2006-06-13 | Method of designing an application specific probe card test system |
PCT/US2007/069810 WO2007146583A2 (en) | 2006-06-13 | 2007-05-25 | Method of designing an application specific probe card test system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009540612A JP2009540612A (ja) | 2009-11-19 |
JP5180199B2 true JP5180199B2 (ja) | 2013-04-10 |
Family
ID=38832623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009515555A Expired - Fee Related JP5180199B2 (ja) | 2006-06-13 | 2007-05-25 | 特定用途向けプローブカード試験システムの設計方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8581610B2 (ja) |
EP (1) | EP2032998A4 (ja) |
JP (1) | JP5180199B2 (ja) |
KR (1) | KR20090028569A (ja) |
CN (1) | CN101501512A (ja) |
TW (1) | TWI497510B (ja) |
WO (1) | WO2007146583A2 (ja) |
Families Citing this family (100)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7579269B2 (en) | 1993-11-16 | 2009-08-25 | Formfactor, Inc. | Microelectronic spring contact elements |
US6525555B1 (en) | 1993-11-16 | 2003-02-25 | Formfactor, Inc. | Wafer-level burn-in and test |
US7307433B2 (en) * | 2004-04-21 | 2007-12-11 | Formfactor, Inc. | Intelligent probe card architecture |
US7360130B2 (en) * | 2004-05-24 | 2008-04-15 | Jed Margolin | Memory with integrated programmable controller |
US7245134B2 (en) * | 2005-01-31 | 2007-07-17 | Formfactor, Inc. | Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes |
US7609080B2 (en) * | 2005-03-22 | 2009-10-27 | Formfactor, Inc. | Voltage fault detection and protection |
US20070218571A1 (en) * | 2006-03-17 | 2007-09-20 | Impinj, Inc. | Disabling poorly testing RFID ICs |
ATE492885T1 (de) * | 2006-05-18 | 2011-01-15 | Dialog Semiconductor Gmbh | Testvorrichtung für speicher |
US7649366B2 (en) | 2006-09-01 | 2010-01-19 | Formfactor, Inc. | Method and apparatus for switching tester resources |
US7852094B2 (en) * | 2006-12-06 | 2010-12-14 | Formfactor, Inc. | Sharing resources in a system for testing semiconductor devices |
KR101499047B1 (ko) * | 2007-04-03 | 2015-03-05 | 스캐니메트릭스 인크. | 활성 프로브 집적 회로를 이용한 전자 회로 테스팅 |
CN101730918B (zh) | 2007-05-08 | 2013-03-27 | 斯卡尼梅特里科斯有限公司 | 超高速信号传送/接收 |
US8362481B2 (en) | 2007-05-08 | 2013-01-29 | Scanimetrics Inc. | Ultra high speed signal transmission/reception |
TW200846682A (en) * | 2007-05-25 | 2008-12-01 | King Yuan Electronics Co Ltd | A probe card assembly with ZIF connectors, method of assembling, wafer testing system and wafer testing method introduced by the same |
TW200846688A (en) * | 2007-05-25 | 2008-12-01 | King Yuan Electronics Co Ltd | A testboard with ZIF connectors, method of assembling, integrated circuit testing system and testing method introduced by the same |
US7768840B1 (en) * | 2007-08-29 | 2010-08-03 | Virage Logic Corporation | Memory modeling using an intermediate level structural description |
US7888955B2 (en) * | 2007-09-25 | 2011-02-15 | Formfactor, Inc. | Method and apparatus for testing devices using serially controlled resources |
US7977959B2 (en) | 2007-09-27 | 2011-07-12 | Formfactor, Inc. | Method and apparatus for testing devices using serially controlled intelligent switches |
WO2009048618A1 (en) * | 2007-10-11 | 2009-04-16 | Veraconnex, Llc | Probe card test apparatus and method |
DE102007062974B4 (de) * | 2007-12-21 | 2010-04-08 | Phoenix Contact Gmbh & Co. Kg | Signalverarbeitungsvorrichtung |
TW200928654A (en) * | 2007-12-31 | 2009-07-01 | Powerchip Semiconductor Corp | Voltage adjusting circuits |
US7893701B2 (en) * | 2008-05-05 | 2011-02-22 | Formfactor, Inc. | Method and apparatus for enhanced probe card architecture |
KR100984682B1 (ko) * | 2008-11-13 | 2010-10-04 | 엠텍비젼 주식회사 | 메모리 스택 프로브 카드 및 이를 이용한 테스트 방법 |
TWM358407U (en) * | 2008-12-31 | 2009-06-01 | Princeton Technology Corp | Semiconductor device test system of network monitoring |
JP4437508B1 (ja) * | 2009-02-27 | 2010-03-24 | 株式会社アドバンテスト | 試験装置 |
TWI386649B (zh) * | 2009-03-18 | 2013-02-21 | Mjc Probe Inc | 探針卡 |
US7969175B2 (en) * | 2009-05-07 | 2011-06-28 | Aehr Test Systems | Separate test electronics and blower modules in an apparatus for testing an integrated circuit |
KR101090297B1 (ko) * | 2009-06-12 | 2011-12-07 | (주)브이알인사이트 | 반도체 검증용 적층형 fpga 보드 |
US8400176B2 (en) * | 2009-08-18 | 2013-03-19 | Formfactor, Inc. | Wafer level contactor |
US8127187B2 (en) * | 2009-09-30 | 2012-02-28 | Integrated Device Technology, Inc. | Method and apparatus of ATE IC scan test using FPGA-based system |
US8564308B2 (en) * | 2009-09-30 | 2013-10-22 | Tektronix, Inc. | Signal acquisition system having reduced probe loading of a device under test |
US8902016B2 (en) | 2009-10-21 | 2014-12-02 | Stmicroelectronics S.R.L. | Signal transmission through LC resonant circuits |
US8791711B2 (en) | 2009-10-21 | 2014-07-29 | Stmicroelectronics S.R.L. | Testing of electronic devices through capacitive interface |
KR101550870B1 (ko) * | 2009-12-02 | 2015-09-07 | 삼성전자주식회사 | 프로브 카드를 구비한 테스트 장치 및 이를 이용한 테스트 방법 |
IT1398937B1 (it) * | 2010-02-17 | 2013-03-28 | St Microelectronics Srl | Metodo per eseguire un testing elettrico di dispositivi elettronici |
WO2012031362A1 (en) * | 2010-09-07 | 2012-03-15 | Corporation De L ' Ecole Polytechnique De Montreal | Methods, apparatus and system to support large-scale micro- systems including embedded and distributed power supply, thermal regulation, multi-distributed-sensors and electrical signal propagation |
ITMI20102433A1 (it) * | 2010-12-28 | 2012-06-29 | Technoprobe Spa | Sistema di interconnessione per un'apparecchiatura di test di dispositivi elettronici |
ITMI20102434A1 (it) * | 2010-12-28 | 2012-06-29 | Technoprobe Spa | Testa di misura per un'apparecchiatura di test di dispositivi elettronici |
CN102169846B (zh) * | 2011-01-27 | 2013-12-11 | 北京确安科技股份有限公司 | 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法 |
KR20140019376A (ko) * | 2011-03-16 | 2014-02-14 | 폼팩터, 인크. | 무선 프로브 카드 검증 시스템 및 방법 |
US10776233B2 (en) | 2011-10-28 | 2020-09-15 | Teradyne, Inc. | Programmable test instrument |
US9470759B2 (en) * | 2011-10-28 | 2016-10-18 | Teradyne, Inc. | Test instrument having a configurable interface |
US9759772B2 (en) * | 2011-10-28 | 2017-09-12 | Teradyne, Inc. | Programmable test instrument |
CN102628923B (zh) * | 2012-03-19 | 2015-04-08 | 硅谷数模半导体(北京)有限公司 | 模拟电路测试装置 |
US20140070831A1 (en) * | 2012-08-27 | 2014-03-13 | Advantest Corporation | System and method of protecting probes by using an intelligent current sensing switch |
CN102818923B (zh) * | 2012-08-29 | 2017-11-14 | 上海华虹宏力半导体制造有限公司 | 芯片内部电源输出电压测量系统及方法 |
TWI452313B (zh) * | 2012-11-29 | 2014-09-11 | Univ Shu Te | 基於fpga之嵌入式電路板檢測系統 |
CN103064006B (zh) * | 2012-12-26 | 2016-09-14 | 中国科学院微电子研究所 | 集成电路的测试装置 |
TWI489113B (zh) * | 2013-07-15 | 2015-06-21 | Mpi Corp | A probe card that switches the signal path |
US9286181B2 (en) * | 2013-07-31 | 2016-03-15 | Globalfoundries Inc. | Apparatus for capturing results of memory testing |
JP6306389B2 (ja) * | 2013-09-17 | 2018-04-04 | 東京エレクトロン株式会社 | 基板検査装置 |
JP2015081885A (ja) * | 2013-10-24 | 2015-04-27 | ソニー株式会社 | 半導体集積回路 |
JP6478562B2 (ja) | 2013-11-07 | 2019-03-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9122833B2 (en) * | 2013-11-21 | 2015-09-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of designing fin field effect transistor (FinFET)-based circuit and system for implementing the same |
JP6393590B2 (ja) | 2013-11-22 | 2018-09-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6444723B2 (ja) | 2014-01-09 | 2018-12-26 | 株式会社半導体エネルギー研究所 | 装置 |
US9379713B2 (en) | 2014-01-17 | 2016-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Data processing device and driving method thereof |
JP6545970B2 (ja) | 2014-02-07 | 2019-07-17 | 株式会社半導体エネルギー研究所 | 装置 |
JP2015165226A (ja) | 2014-02-07 | 2015-09-17 | 株式会社半導体エネルギー研究所 | 装置 |
KR102179245B1 (ko) * | 2014-03-19 | 2020-11-16 | 주식회사 아도반테스토 | 검사용 웨이퍼 및 시험 시스템 |
TWI569028B (zh) * | 2014-05-02 | 2017-02-01 | 塞拉有限公司 | 除錯系統 |
CN104238549A (zh) * | 2014-09-13 | 2014-12-24 | 国家电网公司 | 开闭所监控设备检测设备 |
US10126791B2 (en) * | 2014-11-04 | 2018-11-13 | Progranalog Corp. | Configurable power management integrated circuit |
KR102324800B1 (ko) * | 2014-11-11 | 2021-11-11 | 삼성전자주식회사 | 충전가능 파워 모듈 및 이를 포함하는 테스트 시스템 |
CN104795110B (zh) * | 2015-04-17 | 2017-10-20 | 深圳市江波龙电子有限公司 | 一种存储模块的测试装置 |
US9865360B2 (en) * | 2015-10-22 | 2018-01-09 | Sandisk Technologies Llc | Burn-in memory testing |
DE112015007190T5 (de) * | 2015-12-18 | 2018-08-30 | Zurich Instruments Ag | Vorrichtung zur dynamischen Signalerzeugung und -analyse |
JP6596374B2 (ja) * | 2016-03-28 | 2019-10-23 | 東京エレクトロン株式会社 | 基板検査装置 |
TWI585879B (zh) * | 2016-04-08 | 2017-06-01 | 中華精測科技股份有限公司 | 晶圓測試裝置及其製造方法 |
US10235485B1 (en) * | 2016-09-27 | 2019-03-19 | Altera Corporation | Partial reconfiguration debugging using hybrid models |
CN209979755U (zh) * | 2018-12-29 | 2020-01-21 | 杭州广立微电子有限公司 | 一种能提高电阻测量精度的可寻址测试芯片及其测试系统 |
JP2018147959A (ja) * | 2017-03-02 | 2018-09-20 | 東京エレクトロン株式会社 | 検査システム、ならびに検査システムの故障解析・予知方法 |
US10241146B2 (en) * | 2017-05-01 | 2019-03-26 | Advantest Corporation | Test system and method |
DE102017209443A1 (de) * | 2017-06-02 | 2018-12-06 | Feinmetall Gmbh | Kontaktmodul zur elektrischen Berührungskontaktierung eines Bauteils und Kontaktsystem |
CN107589368A (zh) * | 2017-08-24 | 2018-01-16 | 成都天奥技术发展有限公司 | Epc3c120f484型fpga配置/测试/调试适配器 |
TWI621855B (zh) * | 2017-11-13 | 2018-04-21 | 和碩聯合科技股份有限公司 | 具供電保護裝置的檢測治具 |
CN108008276B (zh) * | 2017-11-29 | 2024-01-26 | 湖北航天技术研究院计量测试技术研究所 | 多路晶体管阵列测试辅助装置 |
US11520388B2 (en) * | 2017-12-27 | 2022-12-06 | Intel Corporation | Systems and methods for integrating power and thermal management in an integrated circuit |
US10677815B2 (en) * | 2018-06-08 | 2020-06-09 | Teradyne, Inc. | Test system having distributed resources |
US10761138B2 (en) * | 2018-09-18 | 2020-09-01 | Advantest Corporation | Low cost built-in-self-test centric testing |
CN109375017B (zh) * | 2018-11-01 | 2021-10-22 | 上海赛飞航空线缆制造有限公司 | 一种柔性电缆测试试验台 |
CN111239614A (zh) * | 2018-11-29 | 2020-06-05 | 深圳市泰斯电子有限公司 | 一种用于管理测试对象在交互界面上实现对象分配的方法 |
US10679723B1 (en) * | 2018-12-06 | 2020-06-09 | Pdf Solutions, Inc. | Direct memory characterization using periphery transistors |
US10976361B2 (en) | 2018-12-20 | 2021-04-13 | Advantest Corporation | Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes |
CN110136770B (zh) * | 2019-05-31 | 2020-09-22 | 济南德欧雅安全技术有限公司 | 一种在应用程序中测试内存组件的测试夹具及测试方法 |
TWI704361B (zh) * | 2019-08-01 | 2020-09-11 | 正崴精密工業股份有限公司 | 自動化電路板測試系統及其方法 |
CN110504000B (zh) * | 2019-08-26 | 2021-04-13 | 上海华力集成电路制造有限公司 | 晶圆级测试用测试机识别探针卡信息的方法 |
CN111443321B (zh) * | 2020-03-13 | 2021-06-22 | 上海泽丰半导体科技有限公司 | 一种高速探针卡测试方法及测试系统 |
CN111552599B (zh) * | 2020-04-26 | 2024-04-09 | 武汉精测电子集团股份有限公司 | 一种分布式进程处理系统、半导体老化测试方法及系统、分布式系统 |
US11215663B2 (en) * | 2020-04-28 | 2022-01-04 | Reedholm Systems Corporation | Systems and methods for parametric testing |
KR102326670B1 (ko) * | 2020-07-14 | 2021-11-16 | 주식회사 엑시콘 | 진단 디바이스가 구비된 반도체 디바이스 테스트 장치 |
CN112595955A (zh) * | 2020-11-26 | 2021-04-02 | 中国计量大学 | 一种量子芯片检测治具及检测系统 |
CN112782555A (zh) * | 2020-12-09 | 2021-05-11 | 中国电子科技集团公司第十一研究所 | 用于数字化红外探测器读出电路晶圆测试的电路板及装置 |
US11449657B2 (en) * | 2020-12-16 | 2022-09-20 | Nxp Usa, Inc. | Integrated input/output pad and analog multiplexer architecture |
TWI776476B (zh) * | 2021-04-20 | 2022-09-01 | 旺矽科技股份有限公司 | 探針卡及其檢測裝置 |
CN113326168B (zh) * | 2021-05-19 | 2022-06-28 | 杭州加速科技有限公司 | 用于芯片测试的引脚映射方法 |
US20220397601A1 (en) * | 2021-06-11 | 2022-12-15 | Nanya Technology Corporation | Test system and test method to a wafer |
TWI755342B (zh) * | 2021-07-16 | 2022-02-11 | 陽榮科技股份有限公司 | 用於檢測記憶體控制器的檢測裝置 |
CN114325320B (zh) * | 2021-12-27 | 2024-06-07 | 展讯通信(上海)有限公司 | 信号发生装置、芯片的可靠性测试系统 |
TWI837980B (zh) * | 2022-12-01 | 2024-04-01 | 英業達股份有限公司 | 具擴展性的傳輸線檢測系統及其方法 |
Family Cites Families (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3848188A (en) * | 1973-09-10 | 1974-11-12 | Probe Rite Inc | Multiplexer control system for a multi-array test probe assembly |
US6288561B1 (en) * | 1988-05-16 | 2001-09-11 | Elm Technology Corporation | Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus |
US5363038A (en) * | 1992-08-12 | 1994-11-08 | Fujitsu Limited | Method and apparatus for testing an unpopulated chip carrier using a module test card |
KR970010656B1 (ko) * | 1992-09-01 | 1997-06-30 | 마쯔시다 덴기 산교 가부시끼가이샤 | 반도체 테스트 장치, 반도체 테스트 회로칩 및 프로브 카드 |
JPH0763788A (ja) * | 1993-08-21 | 1995-03-10 | Hewlett Packard Co <Hp> | プローブおよび電気部品/回路検査装置ならびに電気部品/回路検査方法 |
US7064566B2 (en) * | 1993-11-16 | 2006-06-20 | Formfactor, Inc. | Probe card assembly and kit |
US6727580B1 (en) * | 1993-11-16 | 2004-04-27 | Formfactor, Inc. | Microelectronic spring contact elements |
US6246247B1 (en) * | 1994-11-15 | 2001-06-12 | Formfactor, Inc. | Probe card assembly and kit, and methods of using same |
US6525555B1 (en) | 1993-11-16 | 2003-02-25 | Formfactor, Inc. | Wafer-level burn-in and test |
US6624648B2 (en) * | 1993-11-16 | 2003-09-23 | Formfactor, Inc. | Probe card assembly |
US6184053B1 (en) * | 1993-11-16 | 2001-02-06 | Formfactor, Inc. | Method of making microelectronic spring contact elements |
US7579269B2 (en) * | 1993-11-16 | 2009-08-25 | Formfactor, Inc. | Microelectronic spring contact elements |
US6064213A (en) * | 1993-11-16 | 2000-05-16 | Formfactor, Inc. | Wafer-level burn-in and test |
JP3443947B2 (ja) | 1994-07-22 | 2003-09-08 | 株式会社デンソー | バーンイン専用ウェハおよびそれを用いたバーンイン方法 |
JP2725615B2 (ja) | 1994-10-31 | 1998-03-11 | 日本電気株式会社 | 集積回路試験装置 |
US5736850A (en) * | 1995-09-11 | 1998-04-07 | Teradyne, Inc. | Configurable probe card for automatic test equipment |
US6551844B1 (en) * | 1997-01-15 | 2003-04-22 | Formfactor, Inc. | Test assembly including a test die for testing a semiconductor product die |
US6429029B1 (en) * | 1997-01-15 | 2002-08-06 | Formfactor, Inc. | Concurrent design and subsequent partitioning of product and test die |
US6255555B1 (en) * | 1997-04-17 | 2001-07-03 | Japan Science And Technology Corporation | Transgenic mouse expressing human fusin and human CD4 |
JP3188876B2 (ja) * | 1997-12-29 | 2001-07-16 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | プロダクト・チップをテストする方法、テスト・ヘッド及びテスト装置 |
US6500257B1 (en) * | 1998-04-17 | 2002-12-31 | Agilent Technologies, Inc. | Epitaxial material grown laterally within a trench and method for producing same |
JP4124867B2 (ja) * | 1998-07-14 | 2008-07-23 | 松下電器産業株式会社 | 変換装置 |
US6539531B2 (en) * | 1999-02-25 | 2003-03-25 | Formfactor, Inc. | Method of designing, fabricating, testing and interconnecting an IC to external circuit nodes |
US6499121B1 (en) * | 1999-03-01 | 2002-12-24 | Formfactor, Inc. | Distributed interface for parallel testing of multiple devices using a single tester channel |
US6400173B1 (en) * | 1999-11-19 | 2002-06-04 | Hitachi, Ltd. | Test system and manufacturing of semiconductor device |
JP2001210685A (ja) * | 1999-11-19 | 2001-08-03 | Hitachi Ltd | テストシステムおよび半導体集積回路装置の製造方法 |
US6434503B1 (en) * | 1999-12-30 | 2002-08-13 | Infineon Technologies Richmond, Lp | Automated creation of specific test programs from complex test programs |
US7173444B2 (en) * | 2000-04-04 | 2007-02-06 | Ali Pourkeramati | Structure and method for parallel testing of dies on a semiconductor wafer |
EP1473573B1 (en) * | 2000-06-28 | 2007-04-18 | Cadence Design Systems, Inc. | Intelligent test adapter |
US6701474B2 (en) * | 2000-06-28 | 2004-03-02 | Cadence Design Systems, Inc. | System and method for testing integrated circuits |
US6603323B1 (en) * | 2000-07-10 | 2003-08-05 | Formfactor, Inc. | Closed-grid bus architecture for wafer interconnect structure |
US6526557B1 (en) * | 2000-07-25 | 2003-02-25 | Xilinx, Inc. | Architecture and method for partially reconfiguring an FPGA |
WO2002025296A2 (en) * | 2000-09-22 | 2002-03-28 | Don Mccord | Method and system for wafer and device-level testing of an integrated circuit |
US6791344B2 (en) * | 2000-12-28 | 2004-09-14 | International Business Machines Corporation | System for and method of testing a microelectronic device using a dual probe technique |
US6856150B2 (en) * | 2001-04-10 | 2005-02-15 | Formfactor, Inc. | Probe card with coplanar daughter card |
US20030115517A1 (en) * | 2001-12-18 | 2003-06-19 | Rutten Ivo Wilhelmus Johaooes Marie | Microprocessor-based probe for integrated circuit testing |
US6810514B1 (en) * | 2002-07-03 | 2004-10-26 | Xilinx, Inc. | Controller arrangement for partial reconfiguration of a programmable logic device |
US6747473B2 (en) * | 2002-09-23 | 2004-06-08 | Lsi Logic Corporation | Device under interface card with on-board testing |
US6907595B2 (en) * | 2002-12-13 | 2005-06-14 | Xilinx, Inc. | Partial reconfiguration of a programmable logic device using an on-chip processor |
US7272806B2 (en) * | 2003-02-19 | 2007-09-18 | Hewlett-Packard Development Company, L.P. | System and method for evaluating power and ground vias in a package design |
US7307433B2 (en) * | 2004-04-21 | 2007-12-11 | Formfactor, Inc. | Intelligent probe card architecture |
US7071724B2 (en) * | 2004-06-25 | 2006-07-04 | Infineon Technologies Ag | Wafer probecard interface |
US7245134B2 (en) * | 2005-01-31 | 2007-07-17 | Formfactor, Inc. | Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes |
-
2006
- 2006-06-13 US US11/452,784 patent/US8581610B2/en not_active Expired - Fee Related
-
2007
- 2007-05-25 JP JP2009515555A patent/JP5180199B2/ja not_active Expired - Fee Related
- 2007-05-25 EP EP07797802.1A patent/EP2032998A4/en not_active Withdrawn
- 2007-05-25 KR KR1020087031988A patent/KR20090028569A/ko not_active Application Discontinuation
- 2007-05-25 WO PCT/US2007/069810 patent/WO2007146583A2/en active Application Filing
- 2007-05-25 CN CNA2007800218368A patent/CN101501512A/zh active Pending
- 2007-06-01 TW TW096119783A patent/TWI497510B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP2032998A2 (en) | 2009-03-11 |
TWI497510B (zh) | 2015-08-21 |
JP2009540612A (ja) | 2009-11-19 |
EP2032998A4 (en) | 2013-09-11 |
KR20090028569A (ko) | 2009-03-18 |
US20060273809A1 (en) | 2006-12-07 |
CN101501512A (zh) | 2009-08-05 |
TW200807427A (en) | 2008-02-01 |
US8581610B2 (en) | 2013-11-12 |
WO2007146583A2 (en) | 2007-12-21 |
WO2007146583A3 (en) | 2009-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5180199B2 (ja) | 特定用途向けプローブカード試験システムの設計方法 | |
US7307433B2 (en) | Intelligent probe card architecture | |
US7245134B2 (en) | Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes | |
US6429029B1 (en) | Concurrent design and subsequent partitioning of product and test die | |
US6551844B1 (en) | Test assembly including a test die for testing a semiconductor product die | |
US5581562A (en) | Integrated circuit device implemented using a plurality of partially defective integrated circuit chips | |
US20100079159A1 (en) | Method and apparatus for providing a tester integrated circuit for testing a semiconductor device under test | |
JP2010249824A (ja) | 半導体製品ダイのテスト方法及び同テストのためのテストダイを含むアセンブリ | |
Coyette et al. | Automated testing of mixed-signal i |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120704 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120924 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5180199 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |