CN108008276B - 多路晶体管阵列测试辅助装置 - Google Patents

多路晶体管阵列测试辅助装置 Download PDF

Info

Publication number
CN108008276B
CN108008276B CN201711229022.5A CN201711229022A CN108008276B CN 108008276 B CN108008276 B CN 108008276B CN 201711229022 A CN201711229022 A CN 201711229022A CN 108008276 B CN108008276 B CN 108008276B
Authority
CN
China
Prior art keywords
hole
board
contact pin
socket
clamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711229022.5A
Other languages
English (en)
Other versions
CN108008276A (zh
Inventor
何丹
卢欢
陈锦勇
张建宏
熊文力
杨艺
方玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUBEI ACADEMY OF SPACE TECHNOLOGY INSTITUTE OF MEASUREMENT AND TESTING TECHNOLOGY
Original Assignee
HUBEI ACADEMY OF SPACE TECHNOLOGY INSTITUTE OF MEASUREMENT AND TESTING TECHNOLOGY
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUBEI ACADEMY OF SPACE TECHNOLOGY INSTITUTE OF MEASUREMENT AND TESTING TECHNOLOGY filed Critical HUBEI ACADEMY OF SPACE TECHNOLOGY INSTITUTE OF MEASUREMENT AND TESTING TECHNOLOGY
Priority to CN201711229022.5A priority Critical patent/CN108008276B/zh
Publication of CN108008276A publication Critical patent/CN108008276A/zh
Application granted granted Critical
Publication of CN108008276B publication Critical patent/CN108008276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0425—Test clips, e.g. for IC's

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明涉及多路晶体管阵列测试辅助装置，包括母板和子板，其特征是还包括转换器，转换器包括夹具、面包板和印制板，夹具上有第一插针，面包板上有第一、二通孔和第二插针，印制板上有第三、四通孔和第三插针，面包板通过第一通孔与第一插针的配合和第二插针与第三通孔的配合分别同夹具和印制板连接，子板上有第二插座、第四插针、第五、六通孔，第五、六通孔均分为多组，相应的第五通孔和第六通孔之间通过飞线连接，母板上有第一插座、输入端和引出端，子板通过第二插座与第三插针的配合和第四插针与第一插座的配合分别同印制板和母板连接。本发明结构简单、使用方便、既能保证测试精度又能提高工效和降低成本并且不损伤被测对象。

Description

多路晶体管阵列测试辅助装置
技术领域
本发明涉及晶体管阵列测试，具体而言是多路晶体管阵列测试辅助装置。
背景技术
随着现代电子元器件生产工艺水平的提高和型号产品小型化、低成本的需要，晶体管阵列被设计生产并广泛应用于信号控制线路中。晶体管阵列一般是将同极性(同为NPN或同为PNP)或不同极性(分别为NPN或者PNP)的2个或2个以上的多个三极管封装在双列直插的一个管壳内，从而实现多路信号传输，达到缩小体积和降低成本的目的。晶体管阵列在投入使用前，为了判断其可靠性，必须进行参数检测。但测试起来比单个晶体管困难得多，特别是不同极性的晶体管阵列实现筛选难度更大。目前，对于不能实现多路自动测试的类型晶体管进行程序开发验证时，一般可采用测试夹子进行单个器件的测试，其弊端如下：一是测试夹子为了保证接触良好通常啮合力较大，而晶体管阵列的引脚又比较脆弱，操作时容易夹伤器件的引脚；二是夹子接触面较小，对大电流的器件影响测试精度；三是多路晶体管阵列采用这种方法单个进行测试时，因为引脚很多、分辨复杂，存在极性测错的隐患；四是无法同时实现阵列间参数比对，需要另行手工计算，同时会受环境温度影响而产生偏差；五是每个单管分别测试，耗费大量人工成本，工作效率低下；六是晶体管阵列种类繁多，如果定制专门的测试夹具，不仅价格昂贵，而且周期很长。因此，设计出结构简单、使用方便、既能保证测试精度又能提高工效和降低成本并且不损伤被测对象的多路晶体管阵列测试辅助装置十分必要。
发明内容
本发明的目的是提供一种结构简单、使用方便、既能保证测试精度又能提高工效和降低成本并且不损伤被测对象的多路晶体管阵列测试辅助装置。
为实现上述目的，本发明采用如下技术方案：多路晶体管阵列测试辅助装置，包括母板和子板，其特征是还包括转换器，转换器包括夹具、面包板和印制板，夹具的上部设置有待测器件仓和仓盖，夹具的底部设置有第一插针，面包板上开设有第一通孔和第二通孔，第一通孔和第二通孔均带有焊盘，第二通孔上焊接有第二插针，第一通孔和第二通孔一一对应并且通过导线连接，印制板上开设有第三通孔和第四通孔，第三通孔和第四通孔均带有焊盘，第四通孔上焊接有第三插针，第三通孔和第四通孔一一对应并且通过印刷线路连接，面包板通过第一通孔与第一插针的配合同夹具连接，面包板通过第二插针与第三通孔的配合同印制板连接，子板上设置有与第三插针配合的第二插座、第四插针、第五通孔和第六通孔，第五通孔和第六通孔均带有焊盘，第五通孔与插座的引脚一一对应并且通过印刷线路连接，第六通孔与第四插针一一对应并且通过印刷线路连接，第五通孔和第六通孔均按待测多路晶体管阵列分为多组，每组对应一个晶体管，相应的第五通孔和第六通孔之间通过飞线连接，母板上设置有与第四插针配合的第一插座、与测试系统输出端配合的输入端和引出端，第一插座通过印刷线路分别与输入端和引出端连接，子板通过第二插座与第三插针的配合同印制板连接，子板通过第四插针与第一插座的配合同母板连接。
进一步地，所述相应第五通孔和第六通孔之间的飞线上套接有磁环。
进一步地，所述第二插座为双排8芯插座，所述第四插针为双排16芯插针，所述输入端为25芯插座。
采用本发明，可根据待测器件的不同封装类型来确定是否使用夹具，根据待测器件的不同封装形式来选取不同的夹具，根据待测器件的不同引脚数量来选取不同芯数的排针，根据待测器件的不同原理对子板选取不同的跳线方式，而面包板、印制板、母板和子板空白板的线路结构、子板与转换器和母板之间的连接方式及信号传输方式则固定不变，因此，能够方便地对各种各样的晶体管阵列进行多路自动测试。本发明结构简单、既能保证测试精度又能提高工效和降低成本并且不损伤被测对象。
附图说明
图1是本发明的结构示意图；
图2是本发明的转换器结构示意图；
图3是本发明的面包板结构示意图；
图4是本发明的印制板结构示意图；
图5是本发明的子板结构示意图；
图6是本发明的母板结构示意图；
图7是本发明一个实施例的子板与晶体管阵列对应关系示意图。
图中：1-母板；1.1-第一插座；1.2-输入端；1.3-引出端；2-子板；2.1-第二插座；2.2-第四插针；2.3-第五通孔；2.4-第六通孔；3-转换器；3.1-夹具；3.1.1-第一插针；3.2-面包板；3.2.1-第一通孔；3.2.2-第二通孔；3.2.3-第二插针；3.3-印制板；3.3.1-第三通孔；3.3.2-第四通孔；3.3.3-第三插针。
具体实施方式
下面结合附图及实施例对本发明作进一步的说明，但该实施例不应理解为对本发明的限制。
实施例一
被测对象：表贴式晶体管阵列，含四个晶体管。
如图所示的多路晶体管阵列测试辅助装置，包括母板1和子板2，还包括转换器3，转换器3包括夹具3.1、面包板3.2和印制板3.3，夹具3.1的上部设置有待测器件仓和仓盖，夹具3.1的底部设置有第一插针3.1.1，面包板3.2上开设有第一通孔3.2.1和第二通孔3.2.2，第一通孔3.2.1和第二通孔3.2.2均带有焊盘，第二通孔3.2.2上焊接有第二插针3.2.3，第一通孔3.2.1和第二通孔3.2.2一一对应并且通过导线连接，印制板3.3上开设有第三通孔3.3.1和第四通孔3.3.2，第三通孔3.3.1和第四通孔3.3.2均带有焊盘，第四通孔3.3.2上焊接有第三插针3.3.3，第三通孔3.3.1和第四通孔3.3.2一一对应并且通过印刷线路连接，面包板3.2通过第一通孔3.2.1与第一插针3.1.1的配合同夹具3.1连接，面包板3.2通过第二插针3.2.3与第三通孔3.3.1的配合同印制板3.3连接，子板2上设置有与第三插针3.3.3配合的第二插座2.1、第四插针2.2、第五通孔2.3和第六通孔2.4，第五通孔2.3和第六通孔2.4均带有焊盘，第五通孔2.3与插座2.1的引脚一一对应并且通过印刷线路连接，第六通孔2.4与第四插针2.2一一对应并且通过印刷线路连接，第五通孔2.3和第六通孔2.4均按待测多路晶体管阵列分为多组，每组对应一个晶体管，相应的第五通孔2.3和第六通孔2.4之间通过飞线连接，母板1上设置有与第四插针2.2配合的第一插座1.1、与测试系统输出端配合的输入端1.2和引出端1.3，第一插座1.1通过印刷线路分别与输入端1.2和引出端1.3连接，子板2通过第二插座2.1与第三插针3.3.3的配合同印制板3.3连接，子板2通过第四插针2.2与第一插座1.1的配合同母板1连接。
采用上述辅助装置，将第五通孔2.3和第六通孔2.4各自分为四组，并按表1通过飞线连接相应的第五通孔2.3和第六通孔2.4，
表1
然后，将子板2分别与印制板3.3和母板1连接，将被测对象放入夹具3.1的待测器件仓，关闭仓盖，进行测试。
实施例二
优选的实施例是：在实施例一的方案中，所述相应第五通孔2.3和第六通孔2.4之间的飞线上套接有磁环2.5。
实施例三
优选的实施例是：在实施例一或实施例二的方案中，所述第二插座2.1为双排8芯插座，所述第四插针2.2为双排16芯插针，所述输入端1.2为25芯插座。
实施例四
被测对象：直插式晶体管阵列，含六个晶体管。
如图所示的多路晶体管阵列测试辅助装置，包括母板1和子板2，还包括转换器3，转换器3包括面包板3.2和印制板3.3，面包板3.2上开设有第一通孔3.2.1和第二通孔3.2.2，第一通孔3.2.1和第二通孔3.2.2均带有焊盘，第二通孔3.2.2上焊接有第二插针3.2.3，第一通孔3.2.1和第二通孔3.2.2一一对应并且通过导线连接，印制板3.3上开设有第三通孔3.3.1和第四通孔3.3.2，第三通孔3.3.1和第四通孔3.3.2均带有焊盘，第四通孔3.3.2上焊接有第三插针3.3.3，第三通孔3.3.1和第四通孔3.3.2一一对应并且通过印刷线路连接，面包板3.2通过第一通孔3.2.1与第一插针3.1.1的配合同夹具3.1连接，面包板3.2通过第二插针3.2.3与第三通孔3.3.1的配合同印制板3.3连接，子板2上设置有与第三插针3.3.3配合的第二插座2.1、第四插针2.2、第五通孔2.3和第六通孔2.4，第五通孔2.3和第六通孔2.4均带有焊盘，第五通孔2.3与插座2.1的引脚一一对应并且通过印刷线路连接，第六通孔2.4与第四插针2.2一一对应并且通过印刷线路连接，第五通孔2.3和第六通孔2.4均按待测多路晶体管阵列分为多组，每组对应一个晶体管，相应的第五通孔2.3和第六通孔2.4之间通过飞线连接，母板1上设置有与第四插针2.2配合的第一插座1.1、与测试系统输出端配合的输入端1.2和引出端1.3，第一插座1.1通过印刷线路分别与输入端1.2和引出端1.3连接，子板2通过第二插座2.1与第三插针3.3.3的配合同印制板3.3连接，子板2通过第四插针2.2与第一插座1.1的配合同母板1连接。
采用上述辅助装置，将第五通孔2.3和第六通孔2.4各自分为六组，并按表2通过飞线连接相应的第五通孔2.3和第六通孔2.4，
表2
然后，将子板2分别与印制板3.3和母板1连接，将被测对象插入面包板3.2，进行测试。
实施例五
优选的实施例是：在实施例四的方案中，所述相应第五通孔2.3和第六通孔2.4之间的飞线上套接有磁环2.5。
实施例六
优选的实施例是：在实施例四或实施例五的方案中，所述第二插座2.1为双排8芯插座，所述第四插针2.2为双排16芯插针，所述输入端1.2为25芯插座。
本说明书中未作详细描述的内容，属于本领域技术人员公知的现有技术。

Claims (3)

1.多路晶体管阵列测试辅助装置，包括母板(1)和子板(2)，其特征在于：还包括转换器(3)，转换器(3)包括夹具(3.1)、面包板(3.2)和印制板(3.3)，夹具(3.1)的上部设置有待测器件仓和仓盖，夹具(3.1)的底部设置有第一插针(3.1.1)，面包板(3.2)上开设有第一通孔(3.2.1)和第二通孔(3.2.2)，第一通孔(3.2.1)和第二通孔(3.2.2)均带有焊盘，第二通孔(3.2.2)上焊接有第二插针(3.2.3)，第一通孔(3.2.1)和第二通孔(3.2.2)一一对应并且通过导线连接，印制板(3.3)上开设有第三通孔(3.3.1)和第四通孔(3.3.2)，第三通孔(3.3.1)和第四通孔(3.3.2)均带有焊盘，第四通孔(3.3.2)上焊接有第三插针(3.3.3)，第三通孔(3.3.1)和第四通孔(3.3.2)一一对应并且通过印刷线路连接，面包板(3.2)通过第一通孔(3.2.1)与第一插针(3.1.1)的配合同夹具(3.1)连接，面包板(3.2)通过第二插针(3.2.3)与第三通孔(3.3.1)的配合同印制板(3.3)连接，子板(2)上设置有与第三插针(3.3.3)配合的第二插座(2.1)、第四插针(2.2)、第五通孔(2.3)和第六通孔(2.4)，第五通孔(2.3)和第六通孔(2.4)均带有焊盘，第五通孔(2.3)与第二插座(2.1)的引脚一一对应并且通过印刷线路连接，第六通孔(2.4)与第四插针(2.2)一一对应并且通过印刷线路连接，第五通孔(2.3)和第六通孔(2.4)均按待测多路晶体管阵列分为多组，每组对应一个晶体管，相应的第五通孔(2.3)和第六通孔(2.4)之间通过飞线连接，母板(1)上设置有与第四插针(2.2)配合的第一插座(1.1)、与测试系统输出端配合的输入端(1.2)和引出端(1.3)，第一插座(1.1)通过印刷线路分别与输入端(1.2)和引出端(1.3)连接，子板(2)通过第二插座(2.1)与第三插针(3.3.3)的配合同印制板(3.3)连接，子板(2)通过第四插针(2.2)与第一插座(1.1)的配合同母板(1)连接；根据待测器件的不同封装类型来确定是否使用夹具，根据待测器件的不同封装形式来选取不同的夹具，根据待测器件的不同引脚数量来选取不同芯数的排针，根据待测器件的不同原理对子板选取不同的跳线方式。
2.根据权利要求1所述的多路晶体管阵列测试辅助装置，其特征在于：所述相应第五通孔(2.3)和第六通孔(2.4)之间的飞线上套接有磁环(2.5)。
3.根据权利要求1或2所述的多路晶体管阵列测试辅助装置，其特征在于：所述第二插座(2.1)为双排8芯插座，所述第四插针(2.2)为双排16芯插针，所述输入端(1.2)为25芯插座。
CN201711229022.5A 2017-11-29 2017-11-29 多路晶体管阵列测试辅助装置 Active CN108008276B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711229022.5A CN108008276B (zh) 2017-11-29 2017-11-29 多路晶体管阵列测试辅助装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711229022.5A CN108008276B (zh) 2017-11-29 2017-11-29 多路晶体管阵列测试辅助装置

Publications (2)

Publication Number Publication Date
CN108008276A CN108008276A (zh) 2018-05-08
CN108008276B true CN108008276B (zh) 2024-01-26

Family

ID=62054998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711229022.5A Active CN108008276B (zh) 2017-11-29 2017-11-29 多路晶体管阵列测试辅助装置

Country Status (1)

Country Link
CN (1) CN108008276B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111083269A (zh) * 2018-10-22 2020-04-28 深圳市广和通无线股份有限公司 功能组件以及测试夹具

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501512A (zh) * 2006-06-13 2009-08-05 佛姆法克特股份有限公司 专用探针卡测试系统的设计方法
CN101697002A (zh) * 2009-10-16 2010-04-21 陈俊堂 一种低阻值印刷线路板测试装置
KR100963128B1 (ko) * 2009-10-06 2010-06-16 (주)오엠티 엘이디 광원 모듈의 고온 점등 검사장비
CN207571257U (zh) * 2017-11-29 2018-07-03 湖北航天技术研究院计量测试技术研究所 多路晶体管阵列测试辅助装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531202B2 (en) * 2007-10-11 2013-09-10 Veraconnex, Llc Probe card test apparatus and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501512A (zh) * 2006-06-13 2009-08-05 佛姆法克特股份有限公司 专用探针卡测试系统的设计方法
KR100963128B1 (ko) * 2009-10-06 2010-06-16 (주)오엠티 엘이디 광원 모듈의 고온 점등 검사장비
CN101697002A (zh) * 2009-10-16 2010-04-21 陈俊堂 一种低阻值印刷线路板测试装置
CN207571257U (zh) * 2017-11-29 2018-07-03 湖北航天技术研究院计量测试技术研究所 多路晶体管阵列测试辅助装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
抗干扰屏蔽式EMI滤波器插入损耗测试夹具设计;陈益芳;洪瑜鹏;康武闯;;电子技术(第02期);全文 *

Also Published As

Publication number Publication date
CN108008276A (zh) 2018-05-08

Similar Documents

Publication Publication Date Title
CN106771987B (zh) 一种基于子母板的集成电路芯片老化测试装置及测试方法
CN203965580U (zh) 一种用于检测电路板插接件的ict测试治具
US9013204B2 (en) Test system and test method for PCBA
CN204142908U (zh) 双pcba测试治具
CN108008276B (zh) 多路晶体管阵列测试辅助装置
CN103379732A (zh) 焊盘加固印刷电路板
WO2016197748A1 (zh) 一种b面插座a面通孔回流焊接的装置和插座安装方法
CN204142909U (zh) 一种pcba测试治具
CN110716121A (zh) 软板及连接器整版测试方法
CN203519782U (zh) 一种电子设备
US20120242362A1 (en) Test apparatus
CN207571257U (zh) 多路晶体管阵列测试辅助装置
US20120187972A1 (en) Wafer level testing structure
US20200371167A1 (en) Connector inspection apparatus and connector module
CN208654190U (zh) 一种电子产品载具
CN101587850A (zh) 承载结构以及测试装置
US20120299615A1 (en) Circuit board assembly and assistant test circuit board
US20220225495A1 (en) Control circuit board
CN217643852U (zh) 一种pcb板
CN219369807U (zh) 一种直插式排阻测试夹具
CN220040683U (zh) 一种用于开关产品的pin脚检测装置
CN215641651U (zh) 一种用于芯片测试的三维测试板和多工位三维测试板
CN210725511U (zh) 一种异形板装夹工装
CN216087119U (zh) 一种叠加式电路板
JP2011237446A (ja) Ｉｃ一括移動方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant