JP5171770B2

JP5171770B2 - 画像処理装置及びその制御方法

Info

Publication number: JP5171770B2
Application number: JP2009219762A
Authority: JP
Inventors: 知弘立川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2009-09-24
Filing date: 2009-09-24
Publication date: 2013-03-27
Anticipated expiration: 2029-09-24
Also published as: US8526023B2; KR101383969B1; WO2011036945A1; KR20120062872A; JP2011071656A; CN102511159B; US20110261384A1; CN102511159A

Description

本発明は、離散的な有効画素信号と、連続した有効画素信号とで画像データ信号の同期を取って画像データのやり取りを行うインターフェース技術に関するものである。

同期クロックと、画像データの有効画素のタイミングを示す有効画素信号及び画像データを使用して、画像データをやり取りするインターフェースが存在する。このようなインターフェースを有する画像処理装置同士を接続する場合の例を説明する。例えば、１ラインで離散的なタイミングで有効画素信号を出力する第１の画像処理装置と、１ラインで連続した有効画素信号を必要とする第２の画像処理装置とを接続する場合は、その間に１ラインの画像データを格納するラインバッファを設ける必要がある。即ち、第１の画像処理装置から離散的な有効画素信号で出力される画像データを１ライン分、そのラインバッファに格納する。そして、その格納した１ライン分の画像データを連続的な有効画素信号とともに第２の画像処理装置に供給する。このような従来のラインバッファを用いる方法では、１ライン分のラインバッファが必要となるため、コスト増が生じるという課題を有していた。

特開２００３−０８７６３９号公報

一方、画像処理装置同士の接続において、遅延させた有効画素信号と、元の有効画素信号との論理和をとった信号をクロックゲートとして用い、画像データが有効でない期間での消費電力を低下させる技術が提案されている（特許文献１）。

ここで、上述の第１及び第２の画像処理装置同士を接続するために、特許文献１に開示されている技術を用いた場合の課題を説明する。

図１は、離散的な有効画素信号を出力する第１の画像処理装置において、後段の画像処理に必要なクロック数を４クロック（４サイクル）とした場合に、特許文献１に記載の方法を適用した例を説明する図である。

クロック信号１００は、同期クロックとして常時出力されている。１０１は、画像データの内の有効な画素位置でハイレベルになる有効画素信号である。１０２は、有効画素信号１０１を画像処理に必要な、クロックの４サイクル分だけ遅延させた遅延画素有効信号である。またゲート信号１０３は、有効画素信号１０１と遅延有効画素信号１０２の論理和を取って生成されている。１０４は、ゲート信号１０３でクロック信号１００をゲートしたクロック信号を示している。１０５は、ゲートされたクロック信号で有効となる画像データを示している。後段の画像処理装置は、このゲートされたクロック信号１０４をクロックとして有効画素信号１０１が有効な部分の画像データ１０５を処理する。

後段の画像処理装置は、こうして特許文献１によって得られたゲートされたクロック信号１０４の立ち上がりエッジ１１０では有効画素信号１０１が有効であるため有効な画像データ１０５が得られる。しかし、立ち上がりエッジ１１１では、有効画素信号１０１が有効でないため、有効でない画像データを入力することになる。また１ラインの後端では、クロックの４サイクルが必要であるのに、ゲートされたクロック信号１０４は３サイクル分しか出力されていない。即ち、４サイクル目のタイミング１１２で、必要な４番目のクロックが存在していない。よって、立ち上がりエッジ１１１における余分なクロックエッジの発生、タイミング１１２でクロックが発生していないという問題があることが分かる。つまり離散的な有効画素信号を出力する画像処理装置と、連続的な有効画素信号を必要とする画像処理装置とを接続する際に、上記特許文献１に開示される方法をそのまま適用できないという課題がある。

本発明の目的は、上記従来技術の問題点を解決することにある。

本願発明の特徴は、従来必要であった１ライン分のラインバッファをなくして、クロック信号と有効画素信号による画像データ信号の伝送をを可能にすることにある。

上記目的を達成するために本発明の一態様に係る画像処理装置は以下のような構成を備える。即ち、
第１の周波数のクロックで動作する第１の画像処理手段と、前記第１の周波数より高い第２の周波数のクロックで動作する第２の画像処理手段とを有する画像処理装置であって、
前記第１の画像処理手段から前記第２の画像処理手段に画像が入力される際に、前記画像のライン内であり、前記画像の画素が存在する場合には、前記第２の画像処理手段に対してクロックが供給されるように制御し、前記画像のライン内であり、前記画像の画素が存在しない場合には、前記第２の画像処理手段に対してクロックが供給されないように制御し、前記画像のライン内でない場合には、前記画像の画素が存在するか否かに関わらず、前記第２の画像処理手段に対してクロックが供給されるように制御する制御手段を有することを特徴とする。

本発明によれば、従来必要であった１ライン分のラインバッファをなくして、クロック信号と有効画素信号による画像データ信号の伝送を可能にできる。

従来技術を適用した際の課題を説明するタイミングチャート図。本実施形態に係る複写機の構成を示すブロック図。本実施形態に係る画像処理部の構成を示すブロック図。本実施形態に係る複写機によるコピー動作を示すフローチャート。画像読取部、読取側画像処理部の出力信号波形を示す図。記録側画像処理部及び画像印刷部の入力インターフェース波形を示す図。本実施形態１に係るクロックゲート部の構成を示すブロック図。本実施形態１に係るクロックゲート部の処理を説明するフローチャート。ライン内信号生成回路によるライン内信号の生成を示すフローチャート。連続した有効画素信号用のクロック生成処理を説明するフローチャート。本実施形態１に係るゲートクロック信号の生成を説明するタイミング図。本実施形態１に係るクロックゲート回路２の回路例を示すブロック図。本実施形態２に係るクロックゲート部の構成を示すブロック図。本実施形態２に係る連続した有効画素信号用のクロック生成処理を説明するフローチャート。実施形態２に係るゲートクロック生成方法を説明するタイミング図。実施形態２に係るクロックゲート回路の回路例を示すブロック図である。

以下、添付図面を参照して本発明の実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る本発明を限定するものでなく、また本実施形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。

図２は、本発明の実施形態に係る複写機２００の構成を示すブロック図である。

ＣＰＵ２０１は、メモリ（ＲＡＭ）２０３に記憶されたプログラムに従ってこの複写機２００全体の動作を制御している。ＵＩ部２０８は、ユーザによる操作に従ってＣＰＵ２０１に、その操作で指示された内容を通知する。またＵＩ部２０８は、ユーザへのメッセージや警告などを表示する表示部を有している。画像読取部２０４は、例えばスキャナ等で、紙媒体の原稿を読み取って、その原稿の画像を表す画像データを得る。画像処理部２０５は、画像読取部２０４によって得られた画像データに画像処理を施す。画像印刷部２０６はプリンタエンジンを含み、画像処理部２０５で画像処理が施された画像データを紙媒体に印刷する。クロック（ＣＬＫ）発生部２０７はクロック（ＣＬＫ）信号を発生し、画像読取部２０４、画像処理部２０５、画像印刷部２０６のそれぞれへ供給する。システムバス２０２は、ＣＰＵ２０１、ＵＩ部２０８、メモリ２０３、画像処理部２０５を接続している。尚、ＣＰＵ２０１が実行するプログラムは、実行時に、プログラムをインストールしている不図示のＨＤＤからメモリ２０３にロードされて実行される。

図３は、本実施形態に係る画像処理部２０５の構成を示すブロック図で、前述の図２と共通する部分は同じ記号で示している。

３０７，３０８，３１０はそれぞれ画像読取部２０４、画像処理部２０５、画像印刷部２０６に供給されるクロック信号であり、クロック発生部２０７から供給される。この画像処理部２０５は、読取側画像処理部（第１の画像処理部）３０１，３０２、記録側画像処理部（第２の画像処理部）３０４，３０５、及びＣＬＫゲート部３０３を含んでいる。画像データ信号３１３は、読取側画像処理部３０２から出力される画像データであり、有効画素信号３１１は読取側画像処理部３０２から出力される。ゲートクロック信号３１２は、記録側画像処理部３０４，３０５の動作用のクロック信号である。ＣＬＫゲート部３０３は、クロック信号３０８を有効画素信号３１１でゲートしたクロック信号３１２を出力する。

図４は、本実施形態に係る複写機によるコピー処理を示すフローチャートである。

まずＳ１０１で、ＣＰＵ２０１はユーザがＵＩ部２０８のコピーボタンを押すことによりコピー処理の開始指示が入力されるのを待つ。コピー開始が指示されるとＳ１０２に進み、画像処理部２０５のＣＬＫゲート部３０３によるクロック信号のゲート処理を開始する。Ｓ１０３では、読取側画像処理部３０１，３０２，記録側画像処理部３０４，３０５に対して画像処理の処理内容を設定する。次にＳ１０４に進み、画像印刷部２０６による印刷処理を開始し、画像データの入力とともに印刷処理できる状態にする。次にＳ１０５に進み、画像読取部２０４により原稿の読取処理を開始し、こうして読み取られた画像データが画像処理部２０５を経て画像印刷部２０６に入力されるようにする。そしてＳ１０６に進み、画像印刷部２０６における印刷処理が終了したか、もしくはユーザによりＵＩ部２０８の印刷中止ボタンが押されることによる終了指示を待つ。そしてＳ１０６で処理終了と判断した場合はＳ１０７に進み、ユーザによりＵＩ部２０８の電源オフボタンが押されることによる電源断指示があるかどうかを判断し、電源断指示がなければＳ１０１に戻って前述の処理を繰り返す。

次に本実施形態の特徴である、離散的な有効画素信号を出力する画像処理部と、連続的有効画素信号を入力する画像処理部との接続について説明する。

図５は、本実施形態に係る画像読取部２０４、読取側画像処理部３０１，３０２それぞれの出力信号波形を示す図である。

５００は画像読取部２０４の出力波形を示し、５０１は読取側画像処理部３０１の出力波形、５０２は読取側画像処理部３０２の出力波形を示す。

画像読取部２０４は、原稿の画像を濃度階調で読み取り、画像印刷部２０６は画像を密度階調で印刷する。従って、画像読取部２０４に供給されるクロック信号３０７の周波数は、画像印刷部２０６に供給されるクロック信号３１０の周波数よりも低いものとなる。また画像処理部２０５は、画像印刷部２０６に画像データを出力するため、画像処理部２０５に供給されるクロック信号３０８の周波数は、画像印刷部２０６に供給されるクロック信号の周波数と同じである。そのため読取側画像処理部３０１では、低い周波数のクロック信号３０７に同期して出力された画像信号を、より高い周波数のクロック信号３０８に同期して入力することになる。そのため画像読取部２０４からの出力信号を、より高い周波数のクロック信号の一定期間毎にサンプリングし、５０１に示すタイミングで出力する。この周波数差により読取側画像処理部３０１が出力する有効画素信号は、離散的に有効な値をとるようになる。また５０２で示すように、読取側画像処理部３０２の出力信号波形のように、画像処理の内容によっては有効画素信号が連続したり、離散したりする信号となる。即ち、読取側画像処理部３０１，３０２は離散的な有効画素信号を出力する画像処理部と言える。

図６は、記録側画像処理部３０４，３０５及び画像印刷部２０６の入力インターフェース波形を示す図である。

６００は記録側画像処理部３０４の入力波形であり、６０１は記録側画像処理部３０５の入力波形、６０２は画像印刷部２０６の入力波形を示す。画像印刷部２０６は、ライン単位で画像データを連続して入力する必要があるため、６０２で示すようにライン単位で画像データが連続する波形を入力する必要がある。即ち、連続的な有効画素信号で入力しなければならない。ここで画像処理部２０５への入力を連続的な有効画素信号とするためには、６００，６０１に示すように、その前段である記録側画像処理部３０４，３０５への入力も連続的な有効画素信号としなければならない。即ち、連続的な有効画素信号の入力を必要とする記録側画像処理部３０４へ、読取側画像処理部３０２からの離散的な有効画素信号を入力することになる。

本来、６００に示すように連続した有効画素信号の入力を期待している記録側画像処理部３０４に、５０２で示すような離散的な有効画素信号を出力する読取側画像処理部３０２の有効画素信号を直接入力することはできない。そこで、ＣＬＫゲート部３０３により、離散的な有効画素信号３１１の有効画素部分でのみゲートクロック信号３１２を生成する。そして、このゲートクロック信号３１２を記録側画像処理部３０４に供給して、その動作クロックとする。そして有効画素信号３１１が有効でない部分では、ゲートクロック信号３１２の供給を停止して、記録側画像処理部３０４が動作を停止するようにする。これにより記録側画像処理部３０４では、有効画素信号３１１が連続しているように見える。このようにして読取側画像処理部３０２から、記録側画像処理部３０４に対して有効画素信号３１１及び画像データ信号３１３を直接入力する。このように離散的な有効画素信号を出力する読取側画像処理部３０２と、連続した有効画素信号を入力する記録側画像処理部３０４とを直接接続するためには、本実施形態に係るＣＬＫゲート部３０３が必要となる。次に、記録側画像処理部３０４，３０５の動作クロックを生成するＣＬＫゲート部３０３について以下に説明する。

［実施形態１］
本発明の実施形態１に係るＣＬＫゲート部３０３について説明する。

図７は、本実施形態１に係るＣＬＫゲート部３０３の構成を示すブロック図で、前述の図面と共通する部分は同じ記号で示している。

ライン内信号生成回路７１０は、有効画素信号３１１の有効画素数をカウントする有効画素数カウンタ７１３と、予め１ラインの有効画素数を設定しているライン幅設定レジスタ７１１と、制御回路７１４を有している。制御回路７１４は、有効画素数カウンタ７１３の計数値と、ライン幅設定レジスタ７１１に設定されている有効画素数とを比較し、１ライン内であると判定するとライン内信号７０３を出力する。このライン内信号７０３は、１ライン内でハイレベルになることにより、１ライン内の画素データの伝送タイミングであることを示す信号である。クロック（ＣＬＫ）ゲート回路７１２は、有効画素信号３１１、ライン内信号７０３に従ってクロック信号３０８をゲートしたクロック信号３１２を生成する。

図８は、本実施形態に係るＣＬＫゲート部３０３のインターフェース制御処理を説明するフローチャートである。

まずＳ２００で、ライン内信号７０３の生成処理を開始する。このＳ２００の処理に関しては図９のフローチャートを参照して詳しく後述する。次にＳ２０１に進み、連続した有効画素信号用のゲートクロック信号３１２の生成処理を開始する。尚、このＳ２０１の処理は図１０のフローチャートを参照して説明する。

図９は、ライン内信号生成回路７１０によるライン内信号７０３生成処理を示すフローチャートである。

まずＳ３００で、ライン幅設定レジスタ７１１に１ライン分の有効画素数を設定する。次にＳ３０１に進み、有効画素数カウンタ７１３を「０」に初期化する。次にＳ３０２に進み、有効画素が入力されたかどうかを判別する。有効画素が入力されたかどうかは有効画素信号３１１が有効（ハイレベル）かどうかで判定する。有効画素信号３１１が有効でない場合、即ち、有効画素がハイレベルでない場合はＳ３０２の処理を繰り返し、有効画素信号３１１がハイレベルになるとＳ３０３に進む。Ｓ３０３では、有効画素数カウンタ７１３の計数値が「０」かどうかを判定する。ここで有効画素数カウンタ７１３の計数値が「０」の場合はＳ３０４に進み、そのラインの最初の有効画素であるためライン内信号７０３をハイレベルにしてＳ３０５に進む。一方、Ｓ３０３で有効画素数カウンタ７１３の計数値が「０」でない場合は、既にライン内信号７０３がハイレベルになっているためＳ３０５に遷移する。Ｓ３０５では、有効画素数カウンタ７１３を＋１する。次にＳ３０６に進み、有効画素数カウンタ７１３の計数値が、Ｓ３００で設定したライン幅設定レジスタ７１１の値（１ラインの有効画素数）に達したかどうか、即ち、有効画素数が１ライン分に達したかどうかを判別する。Ｓ３０６で判定がＮＯであればＳ３０２に進むが、有効画素数が１ライン分に達したときはＳ３０７に進む。Ｓ３０７では、１ライン分の画素信号を処理したためライン内信号７０３をロウレベルにする。次にＳ３０８に進み、次ラインがあるかどうか、即ち１ページの画像処理が終了したかどうかを判断し、処理が終了していないときはＳ３０１に進む。一方、処理が終了であると判断すると、この処理を終了する。

以上説明した処理により、ライン内ではハイレベル、ライン間でロウレベルとなるライン内信号７０３を生成することができる。

図１０は、図８のＳ２０１の連続した有効画素信号用のクロック生成処理を説明するフローチャートである。

まずＳ４００で、ライン内信号７０３がハイレベルかどうか、即ち、１ライン内であるかどうかを判断する。１ライン内である場合はＳ４０１に進み、そうでないときはＳ４０４に進んでクロック信号３０８をそのまま出力する。Ｓ４０１では、有効画素信号３１１に基づいて有効画素であるかどうかを判断する。ここで有効画素であると判断した場合はＳ４０２に進み、クロック信号３０８をゲートしないでクロック信号３１２として出力する。一方、Ｓ４０１で、有効画素でないと判断した場合はＳ４０３に進み、ゲートクロック信号３１２を出力しない。そしてＳ４０２，Ｓ４０３或いはＳ４０４の処理を実行した後Ｓ４０５に進み、１ラインの最終画素であるかどうかを判断し、１ラインの最終画素でない場合は、再度Ｓ４００からの処理を繰り返す。そしてＳ４０５で、最終画素であると判断した場合は、処理を終了する。

次に図１１のタイミングチャートを参照して、本実施形態１に係るゲートクロック信号３１２の生成方法について説明する。図１１で、前述の図面と共通する部分は同じ記号で示し、それらの説明を省略する。

クロック信号３０８は、離散的な有効画素信号を出力する読取側画像処理部３０２のクロック信号である。有効画素信号３１１は、読取側画像処理部３０２が出力する有効画素信号である。またライン内信号７０３は、ライン内信号生成回路７１０から出力されるライン内信号である。信号１１０１は、このライン内信号７０３を論理反転した信号と、有効画素信号３１１との論理和で得られる信号である。こうして得られた信号１１０１を入力信号とし、クロック信号３０８の立下りエッジ毎に状態保持させた信号がゲート信号１１０２となる。そしてゲート信号１１０２とクロック信号３０８との論理積がゲートクロック信号３１２となる。

このようにして得られたゲートクロック信号３１２を動作クロックとし、有効画素信号３１１と画像データ信号３１３とを記録側画像処理部３０４に入力した場合、最初の画像データはゲートクロック信号３１２の立ち上がりエッジ１１１０で取り込まれる。この立ち上がりエッジ１１１０の後はクロック信号がマスクされ、次の立ち上がりエッジは、立ち上がりエッジ１１１１となる。実際は、有効画素信号３１１が一度ロウレベルになっているものの、有効画素信号３１１がロウレベルの間はクロック信号３０８がゲートされている。これにより記録側画像処理部３０４にとっては、立ち上がりエッジ１１１０で取り込まれる有効画素信号３１１と、エッジ１１１１で取り込まれる有効画素信号３１１が連続しているように見える。同様に、１ライン内では、有効画素信号３１１がロウレベルの間はクロック信号３０８がゲートされているため、１ライン内の有効画素信号３１１が連続しているように見せることが可能となる。

また、ライン間では、クロック信号３０８が有効画素信号３１１でゲートされずにそのままクロック信号３１２として出力されるため、記録側画像処理部３０４は、内部の処理サイクルやライン間の処理を行うことが可能である。

図１２は、本実施形態１に係るＣＬＫゲート回路７１２の回路例を示す図で、前述の図面と共通する部分は同じ記号で示している。

まずライン内信号７０３をインバータ１２１により反転した信号と、有効画素信号３１１を論理和ゲート１２２で論理和をとった信号１２６が得られる。クロック信号３０８をインバータ１２３により反転したクロックとし、信号１２６を入力信号としたフリップフロップ１２４の出力が信号１２７である。この信号１２７をゲート信号としてクロック信号３０８との論理積を論理積ゲート１２５により求める。こうして得られたクロック信号が記録側画像処理部３０４，３０５に供給されるゲートクロック信号３１２となる。

以上説明したように本実施形態１によれば、離散的な有効画素信号に同期して出力される画像データを、連続した有効画素信号に同期して受信して処理する画像処理部に供給して、その画像データの処理を実行させることができる。

またライン間においても、その画像処理部にクロック信号が供給されるので、ラインの後端でクロックが発生しないために、ライン間で画像処理部による処理が実行されないという問題が無くなる。

［実施形態２］
次に本発明の実施形態２におけるクロックゲート部３０３ａについて以下に説明する。尚、この実施形態２に係る複写機の構成は前述の実施形態１と同様とする。以下、前述の実施形態１との相違点である、クロックゲート部３０３ａの構成に関して以下に説明する。本実施形態２では、記録側画像処理部３０４，３０５が必要とするライン間のクロック数が５クロック（５サイクル）の場合で説明する。

まず本実施形態２に係るＣＬＫゲート部３０３ａの構成を説明する。

図１３は、本実施形態２に係るＣＬＫゲート部３０３ａの構成を示すブロック図で、前述の図面と共通する部分は同じ記号で示している。

ライン内信号７０３は、ライン内信号生成回路７１０で生成された、１ライン内であることを示す信号である。このライン内信号生成回路７１０は、図７のライン内信号生成回路７１０と同じである。更にライン間サイクルカウンタ１３２は、ライン間における経過サイクル数をカウントするカウンタである。制御回路１３３は、ライン間サイクルカウンタ１３２が記録側画像処理部３０４が必要とするライン間のクロックサイクル数に達したかどうかを判断し、ライン間ゲート信号１３４を生成する。ライン間ゲート信号発生部１３５は、ライン間サイクルカウンタ１３２と制御回路１３３とを有し、ライン間ゲート信号１３４を生成する。クロックゲート回路１３６は、有効画素信号３１１、ライン内信号７０３、ライン間ゲート信号１３４、クロック信号３０８を入力し、ゲートクロック信号３１２を生成する。

次にライン内信号７０３及び有効画素信号３１１に基づいて、ライン内ではクロック信号３０８をゲートし、ライン間では必要なクロックサイクル数のみクロック信号をゲートせず出力する例を説明する。

図１４は、本実施形態２に係る図８のＳ２０１の連続した有効画素信号用のクロック生成処理を説明するフローチャートである。

まずＳ５００で、ライン内信号７０３によりライン内かどうかを判断する。ライン内であると判定するとＳ５０１に進み、ライン間サイクルカウンタ１３２に「１」を初期設定する。次にＳ５０２に進み、有効画素信号３１１が出力されているかどうかを判定する。Ｓ５０２で有効画素信号３１１が出力されていると判定した場合はＳ５０３に進み、クロック信号３０８をゲートせずにクロック信号３１２として出力する。一方、Ｓ５０２で、有効画素信号３１１が出力されていないと判定した場合はＳ５０４に進み、クロック信号３１２を出力しない。

一方、Ｓ５００でライン内ではないと判定した場合は、ライン間処理としてＳ５０５に進む。Ｓ５０５では、ライン間サイクルカウンタ１３２の計数値が必要なサイクル数（本実施形態２では５サイクル）に達したかどうかを判断する。このサイクル数は、予めレジスタ（不図示）などに設定されている設定値である。ライン間サイクルカウンタ１３２の値が必要サイクル数に達していない場合はＳ５０６に進み、ライン間サイクルカウンタ１３２を＋１する。そしてＳ５０７に進み、クロック信号３１２を出力する。一方、Ｓ５０５で、ライン間サイクルカウンタ１３２の計数値が必要なサイクル数に達していた場合はＳ５０９に進んで、クロック信号３１２を出力しない。こうしてＳ５０３，Ｓ５０４，Ｓ５０７或いはＳ５０９を実行した後Ｓ５１０に進み、最終画素であるかどうかを判断する。ここで最終画素でないと判定した場合は再度Ｓ５００に戻って処理を繰り返す。またＳ５１０で、最終画素であると判定した場合は処理を終了する。

次に図１５のタイミングチャートを用いて本実施形態２によるゲートクロック信号の生成方法について説明する。

クロック信号３０８は、離散的な有効画素信号を出力する読取側画像処理部３０２に供給されるクロック信号である。有効画素信号３１１は、読取側画像処理部３０２から出力される。画像データ信号３１３は、読取側画像処理部３０２から出力される。ゲート信号１３４は、ライン内信号７０３がライン内を示すハイレベルのとき、有効画素信号３１１をクロック信号３０８の立下りエッジで保持した信号である。またライン内信号７０３がライン内でないことを示すロウレベルのときは、必要なサイクル数（本実施形態２では５サイクル）分、ハイレベルとなり（１５０１）、それ以降はロウレベルとなる。こうして得られたゲート信号１３４とクロック信号３０８の論理積がクロック信号３１２となる。

このようにして得られたクロック信号３１２を動作クロックとし、有効画素信号３１１と画像データ信号３１３を記録側画像処理部３０４に入力する。これにより、ライン内では有効画素信号３１１が連続しているように見せることが可能となる。またライン間では、記録側画像処理部３０４がライン間に必要なサイクル数分（図１５の１５０１で示す５クロックサイクルの区間）のみクロック信号３１２が出力され、その後、そのクロック信号３１２が出力されなくなる。

これにより記録側画像処理部３０４は、ラインの画像データの処理、及びライン間での処理を行うことができる。

図１６は、実施形態に２に係るＣＬＫゲート回路１３６の回路例を示すブロック図である。尚、この図１６においても、前述の図面と共通する部分は同じ記号で示している。

まずライン内信号７０３と有効画素信号３１１との論理積を、論理積ゲート１６１により求めた信号と、ライン間ゲート信号１３４とを論理和ゲート１６２に入力する。こうして論理和ゲート１６２から出力される信号１６３が得られる。この信号１６３は、図１５の有効画素信号３１１とゲート信号１３４とをＯＲ（論理和）した信号である。そして、クロック信号３０８をインバータ１６４により論理反転した信号を入力クロックとし、信号１６３を入力信号としたフリップフロップ１６５の出力が信号１６６である。この信号１６６は、信号１６３をクロック信号３０８のパルス幅分遅延させた信号である。こうして論理積ゲート１６７が、信号１６６とクロック信号３０８との論理積を取り、ゲートクロック信号３１２として出力する。このクロック信号３１２は、図１５のタイミングチャートで示すタイミングで出力される。

以上説明したように本実施形態２によれば、上述の実施形態１の効果に加えて、ライン間で、１ラインの後端から出力するクロック信号の数を規定し、その数のクロックを出力することができるという効果がある。

（他の実施形態）
本発明の目的は、以下の処理を実行することによっても達成される。即ち、上述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出す処理である。

この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。

Claims

第１の周波数のクロックで動作する第１の画像処理手段と、前記第１の周波数より高い第２の周波数のクロックで動作する第２の画像処理手段とを有する画像処理装置であって、
前記第１の画像処理手段から前記第２の画像処理手段に画像が入力される際に、前記画像のライン内であり、前記画像の画素が存在する場合には、前記第２の画像処理手段に対してクロックが供給されるように制御し、前記画像のライン内であり、前記画像の画素が存在しない場合には、前記第２の画像処理手段に対してクロックが供給されないように制御し、前記画像のライン内でない場合には、前記画像の画素が存在するか否かに関わらず、前記第２の画像処理手段に対してクロックが供給されるように制御する制御手段を有することを特徴とする画像処理装置。
前記制御手段は、前記画像の各ラインにおいて、当該ラインの最初の画素が入力されてから当該ラインの最後の画素が入力されるまでの間、前記画像のライン内であると判断することを特徴とする請求項１に記載の画像処理装置。
前記制御手段は、前記画像の各ラインにおいて、当該ラインの最後の画素が入力されてから当該ラインの次のラインの最初の画素が入力されるまでの間、前記画像のライン内でないと判断することを特徴とする請求項１又は２に記載の画像処理装置。
第１の周波数のクロックで動作する第１の画像処理手段と、前記第１の周波数より高い第２の周波数のクロックで動作する第２の画像処理手段とを有する画像処理装置の制御方法であって、
前記第１の画像処理手段から前記第２の画像処理手段に画像が入力される際に、前記画像のライン内であり、前記画像の画素が存在する場合には、前記第２の画像処理手段に対してクロックが供給されるように制御し、前記画像のライン内であり、前記画像の画素が存在しない場合には、前記第２の画像処理手段に対してクロックが供給されないように制御し、前記画像のライン内でない場合には、前記画像の画素が存在するか否かに関わらず、前記第２の画像処理手段に対してクロックが供給されるように制御する制御工程を有することを特徴とする制御方法。
第１の周波数のクロックで動作する第１の画像処理手段と、前記第１の周波数より高い第２の周波数のクロックで動作する第２の画像処理手段とを有する画像処理装置に、
前記第１の画像処理手段から前記第２の画像処理手段に画像が入力される際に、前記画像のライン内であり、前記画像の画素が存在する場合には、前記第２の画像処理手段に対してクロックが供給されるように制御し、前記画像のライン内であり、前記画像の画素が存在しない場合には、前記第２の画像処理手段に対してクロックが供給されないように制御し、前記画像のライン内でない場合には、前記画像の画素が存在するか否かに関わらず、前記第２の画像処理手段に対してクロックが供給されるように制御する制御工程を実行させるためのプログラム。