JP5153866B2

JP5153866B2 - 電力分配器

Info

Publication number: JP5153866B2
Application number: JP2010507099A
Authority: JP
Inventors: 志浩田原; 健湯浅; 尚史米田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2008-04-11
Filing date: 2008-04-11
Publication date: 2013-02-27
Anticipated expiration: 2028-04-11
Also published as: JPWO2009125492A1; EP2278657A1; US20110032049A1; WO2009125492A1; EP2278657A4; EP2278657B1; US8471647B2

Description

この発明は、主として、マイクロ波帯およびミリ波帯の高周波信号を分配または合成する電力分配器に関するものである。

電力分配器は、高周波信号を分配／合成するために広く用いられている。マイクロストリップ線路等の平面回路による電力分配器の構成として、ストリップ導体を２本に分岐するとともに、その分岐部にスタブを設ける構成が報告されている（例えば、特許文献１参照）。

この特許文献１に記載された電力分配器は、２本の分岐線路の間にアイソレーション抵抗と接続線路から成るアイソレーション回路を設け、さらに分岐部に先端開放スタブを設けることにより、アイソレーション回路の寄生リアクタンスをスタブで打ち消し、入力端子からみた反射特性の良好な電力分配器を実現している。

特開平１１−３３０８１３号公報

しかしながら、特許文献１に記載された従来の電力分配器においては、電力分配器を構成するストリップ導体と同じ平面内にスタブを設けるため、電力分配器の占有面積が大きくなるという問題があった。また、分岐線路とスタブが近接するような配置の場合には反射特性が劣化するという問題もあった。

この発明は上述のような課題を解決するためになされたもので、多層基板を用いて電力分配器を構成する場合において、より小形で反射特性の良好な電力分配器を得ることを目的とする。

この発明に係る電力分配器は、誘電体基板と、前記誘電体基板の一方の面に形成されたストリップ導体パターンと、前記誘電体基板の他方の面に形成された地導体パターンと、を備え、前記誘電体基板と前記ストリップ導体パターンと前記地導体パターンとから伝送線路を構成して成る電力分配器であって、前記伝送線路は、入力線路と、前記入力線路の一端から分岐された複数の分岐線路と、により形成され、前記複数の分岐線路の相互間にアイソレーション抵抗を設けた電力分配器において、前記入力線路と前記複数の分岐線路との分岐点に、前記誘電体基板内部に設けられた第１の柱状導体と第１の容量形成用導体パターンから成る第１の容量形成部を設け、前記分岐線路と前記アイソレーション抵抗との接続点に、前記誘電体基板内部に設けられた第２の柱状導体と第２の容量形成用導体パターンから成る第２の容量形成部を設け、前記アイソレーション抵抗は、前記誘電体基板の内部に設けられ、その両端が前記第２の柱状導体と前記第２の容量形成用導体パターンを介して前記分岐線路にそれぞれ接続されたことを特徴とする。

この発明によれば、ミリ波帯などで波長に対してアイソレーション抵抗の大きさが無視できないような場合においても、分岐点に構成した並列容量と分岐線路とアイソレーション抵抗によるスタブが有するサセプタンスとによってインピーダンス整合を図ることができるので、良好な反射特性を有する電力分配器が実現できるという効果がある。また、分岐点において第１の柱状導体と第１の容量形成用導体パターンとにより並列容量を形成するので、分岐点に整合用スタブを設けた従来の構成に比べて、分岐線路との不要結合による特性劣化が小さいため、良好な特性を実現しやすいという効果もある。

この発明の実施の形態１における電力分配器の構成を示す上面からの透視図である。図１におけるＡ−Ａ’断面図である。図１におけるＢ−Ｂ’断面図である。この発明の実施の形態１に係る電力分配器における分岐線路側から見たアドミタンスチャートを示す図である。この発明の実施の形態２における電力分配器の構成を示す上面からの透視図である。図５におけるＡ−Ａ’断面図である。図５におけるＢ−Ｂ’断面図である。

実施の形態１．
図１は、この発明の実施の形態１に係る電力分配器の構成を示す上面からの透視図である。また、図２は、図１におけるＡ−Ａ’断面図、図３は図１におけるＢ−Ｂ’断面図である。

図１ないし図３に示すように、実施の形態１に係る電力分配器は、多層誘電体基板１と、多層誘電体基板１の表面に設けられたストリップ導体パターン２ａ〜２ｃと、多層誘電体基板１の裏面に設けられた地導体パターン３とを備え、多層誘電体基板１とストリップ導体パターン２ａ、２ｂ、２ｃと地導体パターン３とから、伝送線路として入力線路１１と分岐線路１２ａ、１２ｂを構成しており、互いに分岐点１３で接続されている。なお、入力線路１１および分岐線路１２ａ、１２ｂの特性インピーダンスはすべて等しくなっている。

また、多層誘電体基板１の表層の分岐線路１２ａと１２ｂとの間にアイソレーション抵抗として抵抗膜４が設けられている。抵抗膜４は、両端がそれぞれストリップ導体パターン２ｂ、２ｃに接続されており、分岐線路１２ａ、１２ｂにおける分岐点１３から抵抗膜４の接続点までの長さは、分岐線路１２ａ、１２ｂでの伝搬波長の１／８倍より長く１／４倍より短くなっている。

さらに、多層誘電体基板１の分岐点１３下の内層に、第１の容量形成用導体パターン５ａが設けられ、多層誘電体基板１内にストリップ導体パターン２ａ、２ｂ、２ｃと容量形成用導体パターン５ａとを接続するように、分岐点１３に第１の柱状導体としての容量形成用導体ヴィア６ａが設けられて、容量形成用導体パターン５ａと容量形成用導体ヴィア６ａから第１の容量形成部を形成し、地導体パターン３と容量形成用導体パターン５ａとが対向することで、分岐点１３において並列容量が構成されている。

次に、本実施の形態１に係る電力分配器の動作について説明する。入力線路１１に入力された高周波信号は、分岐点１３で分岐線路１２ａ、１２ｂに分かれて伝搬する。この動作モードにおいては、回路の対称性から抵抗膜４の両端が同電位となるため、理想的には抵抗膜４に電流は流れない。しかし、ミリ波帯においては抵抗膜４の大きさが波長に対して無視できない大きさとなるため、分岐線路１２ａ、１２ｂに対して抵抗膜４が先端開放スタブとして動作する。そこで、本電力分配器では、抵抗膜４による先端開放スタブと、分岐線路１２ａ、１２ｂと、容量形成用導体パターン５ａによる並列容量を用いて入出力間のインピーダンス整合を図っている。

図４に、本電力分配器における分岐線路側から見たアドミタンスチャートを示す。分岐点１３における分岐線路から入力線路側を見たアドミタンスは、図４におけるＡ点２１に位置する。分岐点１３に構成された容量形成用導体パターン５ａによる並列容量によってアドミタンスは定コンダクタンス円に沿ってＢ点２２まで移動する。そこで、分岐線路１２ａ、１２ｂに沿って基準点を分岐線路と抵抗膜４との接続点にまで移動させると、アドミタンスはＣ点２３となる。さらに、抵抗膜４による先端開放スタブのサセプタンスによりアドミタンスチャート中心のＤ点２４に到達する。

すなわち、分岐点１３に構成された容量形成用導体パターン５ａによる並列容量と、分岐線路１２ａ、１２ｂと、抵抗膜４による先端開放スタブが有するサセプタンスによって、入出力間のインピーダンス整合を実現できることがわかる。なお、Ｂ点２２からＣ点２３までの位相の回転角度が９０度から１８０度の間であることから、分岐線路１２ａ、１２ｂの分岐点１３から抵抗膜４の接続点までの長さは、１／８波長から１／４波長の間であることがわかる。

一方、分岐線路１２ａもしくは１２ｂに入力された高周波信号は、抵抗膜４によって吸収されるため、分岐線路間のアイソレーションが確保される。

以上のように、本実施の形態１によれば、ミリ波帯などで波長に対してアイソレーション抵抗の大きさが無視できないような場合においても、分岐点１３に構成した並列容量と分岐線路１２ａ，１２ｂとアイソレーション抵抗としての抵抗膜４によるスタブが有するサセプタンスによってインピーダンス整合を図ったので、良好な反射特性を有する電力分配器が実現できるという効果がある。また、分岐点１３において導体ヴィア６ａと容量形成用導体パターン５ａにより並列容量を形成したので、従来の分岐点に整合用スタブを設けた構成に比べて、分岐線路との不要結合による特性劣化が小さいため、良好な特性を実現しやすいという効果もある。

また、分岐線路１２ａ，１２ｂの分岐点１３からアイソレーション抵抗としての抵抗膜４の接続点までの長さが、１／８波長から１／４波長の間となるため、従来の１／４波長インピーダンス変成器を用いた電力分配器に比べて小形な電力分配器が得られるという効果もある。さらに、抵抗膜４と並列容量でインピーダンス整合を実現するので、分岐線路１２ａ，１２ｂの特性インピーダンスが入力線路１１より高くなくてもよく、高インピーダンスな線路が不要で薄い誘電体基板を用いた場合でも構成しやすいという効果もある。

なお、本実施の形態１における図１〜図３に示した例では、入力線路１１、分岐線路１２ａ，１２ｂともに同じ線路幅の同じ特性インピーダンスを持つ線路としたが、それぞれ異なる特性インピーダンスを持つ線路としても良い。特に、分岐線路１２ａ、１２ｂの特性インピーダンスが異なる場合には、その特性インピーダンスの差に応じた電力比で入力信号が分配される。

また、本実施の形態１における図１〜図３に示した例では、容量形成用導体パターン５ａの形状を円形として示しているが、これに限るものではなく、多角形や楕円形など任意の形状で良い。

実施の形態２．
図５は、この発明の実施の形態２に係る電力分配器の構成を示す上面からの透視図である。また、図６は、図５におけるＡ−Ａ’断面図、図７は図５におけるＢ−Ｂ’断面図である。

図５〜図７において、図１〜図３に示す実施の形態１と同一部分は同一符号をしてその説明は省略する。新たな符号として、５ｂ、５ｃは多層誘電体基板１のストリップ導体パターン２ｂ、２ｃ下の内層に設けられた第２の容量形成用導体パターン、６ｂ、６ｃは多層誘電体基板１内にストリップ導体パターン２ｂ、２ｃと容量形成用導体パターン５ｂ、５ｃを接続するように設けられた第２の柱状導体としての容量形成用導体ヴィアである。

すなわち、図５〜図７に示す実施の形態２では、分岐線路１２ａ，１２ｂと抵抗膜４との接続点に、誘電体基板１内部に設けられた容量形成用導体ヴィア６ｂ，６ｃと容量形成用導体パターン５ｂ，５ｃから成る第２の容量形成部を形成し、地導体パターン３と容量形成用導体パターン５ｂ、５ｃが対向することでそれぞれ並列容量が構成されている。抵抗膜４は、多層誘電体基板１の内層に設けられ、両端がそれぞれ容量形成用導体パターン５ｂ、５ｃに接続されており、さらに容量形成用導体ヴィア６ｂ、６ｃを介して分岐線路１２ａ、１２ｂに接続されている。

次に、本実施の形態２に係る電力分配器の動作について説明する。入力線路１１に入力された高周波信号は、分岐点１３で分岐線路１２ａ、１２ｂに分かれて伝搬する。この動作モードにおいては、回路の対称性から抵抗膜４の両端が同電位となるため、理想的には抵抗膜４に電流は流れない。しかし、ミリ波帯においては抵抗膜４の大きさが波長に対して無視できない大きさとなるため、分岐線路１２ａ、１２ｂに対して抵抗膜４が先端開放スタブとして動作する。

さらに、図５においては、抵抗膜４が容量形成用導体パターン５ｂ、５ｃを介してストリップ導体パターン２ｂ、２ｃに接続されているため、抵抗膜が先端開放スタブとして動作することによるサセプタンスに加えて、容量形成用導体パターン５ｂ、５ｃと地導体パターン３との間に形成される並列容量によるサセプタンスが生じる。したがって、分岐線路１２ｂ、１２ｃと抵抗膜４の接続点においてより大きなサセプタンスが得られることとなり、入出力間のインピーダンスの差が大きいような場合でもインピーダンス整合を図ることができる。

以上のように、本実施の形態２によれば、ミリ波帯などで波長に対してアイソレーション抵抗の大きさが無視できないような場合においても、分岐点１３に構成した並列容量と分岐線路１２ａ，１２ｂとアイソレーション抵抗としての抵抗膜４によるスタブが有するサセプタンスおよび分岐線路１２ａ，１２ｂとアイソレーション抵抗としての抵抗膜４との接続点に構成した並列容量によってインピーダンス整合を図ったので、良好な反射特性を有する電力分配器が実現できるという効果がある。また、分岐点１３だけでなく分岐線路１２ａ，１２ｂとアイソレーション抵抗としての抵抗膜４との接続点にも並列容量を構成したので、入出力間のインピーダンスの差が大きいような場合でもインピーダンス整合を実現しやすいという効果がある。

また、分岐線路１２ａ，１２ｂとアイソレーション抵抗としての抵抗膜４との接続点に構成した並列容量によってインピーダンス整合に利用するサセプタンスの値が大きくできるため、分岐線路１２ａ，１２ｂにおいて分岐点１３からアイソレーション抵抗としての抵抗膜４の接続点までの長さを短くできるという効果もある。

さらに、本実施の形態２では、図７に示すように、抵抗膜４を多層誘電体基板１の内層に設けたため、表層に設けた場合に比べて抵抗膜４の信頼性が向上するという効果もある。

Claims

誘電体基板と、
前記誘電体基板の一方の面に形成されたストリップ導体パターンと、
前記誘電体基板の他方の面に形成された地導体パターンと、を備え、
前記誘電体基板と前記ストリップ導体パターンと前記地導体パターンとから伝送線路を構成して成る電力分配器であって、
前記伝送線路は、入力線路と、前記入力線路の一端から分岐された複数の分岐線路と、により形成され、
前記複数の分岐線路の相互間にアイソレーション抵抗を設けた電力分配器において、
前記入力線路と前記複数の分岐線路との分岐点に、前記誘電体基板内部に設けられた第１の柱状導体と第１の容量形成用導体パターンから成る第１の容量形成部を設け、
前記分岐線路と前記アイソレーション抵抗との接続点に、前記誘電体基板内部に設けられた第２の柱状導体と第２の容量形成用導体パターンから成る第２の容量形成部を設け、
前記アイソレーション抵抗は、前記誘電体基板の内部に設けられ、その両端が前記第２の柱状導体と前記第２の容量形成用導体パターンを介して前記分岐線路にそれぞれ接続された
ことを特徴とする電力分配器。
請求項１に記載の電力分配器において、
前記アイソレーション抵抗は、抵抗膜で形成された
ことを特徴とする電力分配器。
請求項１または２に記載の電力分配器において、
前記伝送線路は、入力線路と、前記分岐点で前記入力線路から分岐された複数の分岐線路とでなり、前記入力線路と前記分岐線路との特性インピーダンスが等しい
ことを特徴とする電力分配器。