JP5132748B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP5132748B2
JP5132748B2 JP2010226401A JP2010226401A JP5132748B2 JP 5132748 B2 JP5132748 B2 JP 5132748B2 JP 2010226401 A JP2010226401 A JP 2010226401A JP 2010226401 A JP2010226401 A JP 2010226401A JP 5132748 B2 JP5132748 B2 JP 5132748B2
Authority
JP
Japan
Prior art keywords
pixel electrode
pixel
liquid crystal
electrode
end portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010226401A
Other languages
English (en)
Other versions
JP2011002862A (ja
Inventor
瑠茂 佐竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010226401A priority Critical patent/JP5132748B2/ja
Publication of JP2011002862A publication Critical patent/JP2011002862A/ja
Application granted granted Critical
Publication of JP5132748B2 publication Critical patent/JP5132748B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134336Matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/13373Disclination line; Reverse tilt

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Description

本発明は電界効果型トランジスタ(FET)、例えば、薄膜トランジスタ(TFT)で
構成された回路を有する半導体装置およびその作製方法に関する。TFTとは、半導体層
、ゲート電極、ソース電極、ドレイン電極を含む半導体素子をいう。
なお、本明細書中において素子基板とは、TFTのような半導体素子を形成した基板全
般を指す。
なお、本明細書中において表示装置とは、電気的な信号の変化により明暗の表示を行う
装置全般を指し、液晶に電気的な信号を印可して表示を行う表示装置を液晶表示装置とい
う。
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用
いてTFTを構成する技術が注目されている。TFTはICや半導体装置のような電子デ
バイスに広く応用され、特に液晶表示装置のスイッチング素子として開発が急がれている
液晶表示装置には大きく分けてアクティブマトリクス型とパッシブマトリクス型の二種
類のタイプが知られている。アクティブマトリクス型の液晶表示装置はスイッチング素子
としてTFTを用いており、高品位な画像を得ることができる。アクティブマトリクス型
の用途としてはノート型のパーソナルコンピュータが一般的であるが、家庭用のテレビ、
携帯端末としても用途も期待されている。
アクティブマトリクス型の液晶表示装置のうち、投影型の液晶表示装置は画面をスクリ
ーンに拡大して大画面の表示を得ることができる。近年、投影型の液晶表示装置において
、液晶パネルを小型にすることで、光学系を小型化して携帯性を持たせる技術が開発され
ている。光学系を小型にすることで、光学系のコストが低下して、安価に液晶表示装置を
提供することもできる。
ところで、アクティブマトリクス型の液晶表示装置はライン反転駆動をするのが一般的
である。ライン反転駆動のうち、例えばソースライン反転駆動とは、図30の画素部の上
面図のようにm列の信号線に接続した画素TFTに書き込む信号電圧の極性が隣接する信
号線毎に異なる。そして、奇数フレーム(図30(1))と偶数フレーム(図30(2)
)とで信号線に接続した画素TFTに書き込む信号電圧の極性を変えていくものである。
画素TFTに書き込む信号電圧の極性を変えて液晶を交流駆動することにより液晶の焼付
きを防止する。ゲートライン反転駆動は、図30の信号線を走査線に置き換えれば良い。
アクティブマトリクス型の液晶表示装置で、液晶のディスクリネーション及び光漏れが
発生する原理を体系的に調べ、光漏れ及びディスクリネーションを防止できるような素子
構造を提供することが本発明の課題である。
配向膜の界面では、液晶がその一端を持ち上げるように配向する。本明細書では、液晶
分子の配向膜の界面に近い一端から、配向膜から持ちあがったところにある一端へと向か
う方向を基板面に正射影したものを「プレチルトの方向」という。さらに、配向膜の界面
と、配向膜の界面近傍にある液晶の長軸とのなす角度を「プレチルト角」という。プレチ
ルト角はラビングにより付与されるものと、電界を液晶に印加することにより配向膜界面
近傍の液晶がスイッチングして付与されるものがある。
また、本明細書では、配向膜界面で、近接する液晶のプレチルトの方向がほぼ逆向きな
ことから生じる配向不良を「ディスクリネーション」と称する。また、液晶のプレチルト
の方向は同一だが、電界分布、ラビングむらによりプレチルト角が局所的に異なる領域が
ある。このように正規の配向状態でないときに生じる液晶の配向不良は液晶表示パネル(
液晶パネル)に二枚の偏光板を配置したときに局所的に明度が高く光が漏れたように見え
る。そこで、プレチルトの向きは同じだがプレチルト角が局所的に異なる液晶の配向を本
明細書では「光漏れ」と称する。
アクティブマトリクス方式により液晶表示装置を駆動するときに、光漏れ及びディスク
リネーションによって表示品質が損なわれる。つまり、ノーマリーホワイトモードにおい
ては、光漏れ及びディスクリネーションを隠すために遮光膜が必要であり開口率が低下す
る。
投影型の液晶表示装置のような微細な画素が形成されている液晶表示装置においては、
ディスクリネーション及び光漏れが発生すると、これらが画素に占める割合が無視できな
いくらいに大きい。さらに、遮光膜のアライメントずれにより、光漏れ及びディスクリネ
ーションが隠しきれないと、黒表示をするときに輝線の如く光漏れ及びディスクリネーシ
ョンが視認されてコントラストが低下する。
つまり、投影型の液晶表示装置において、光漏れ及びディスクリネーションをいかに抑え
るかが重要となる。
層構造を有し配向秩序が高いスメクチック液晶に比べて、ネマチック液晶は画素電極と
画素電極の間にできる電界によりディスクリネーション及び光漏れが起こりやすい。この
ため、特にネマチック液晶を用いた配向方式において、ディスクリネーション及び光漏れ
を低減するような対策を行う必要がある。
なぜ、光漏れ及びディスクリネーションが起こるかを図12の液晶表示装置の画素部の
断面を示す模式図を用いて説明する。図12で互いに隣接する画素電極において、画素電
極101aは+5Vの電位を有し、画素電極101bは−5Vの電位を有するとする。対
向電極102は0Vの電位とする。画素電極の表面に対し等電位線103が平行にできる
領域ではポジ型の液晶は画素電極の表面に対し液晶分子108の長軸が垂直になるように
配向する。ポジ型の液晶とは、正の誘電率異方性を有する液晶をいう。しかし、画素電極
の端では等電位線が屈曲するため液晶分子106が画素電極の表面に対し斜め方向に配向
して配向不良となる。いかに画素電極の端の等電位線の屈曲を低減するかが、配向不良を
低減する上で重要と考えられる。
画素電極の端に局所的にプレチルト角の異なる光漏れの領域104が発生する。等電位
線が画素電極の端部で屈曲をしているため、画素電極の端部では液晶分子106が画素電
極の表面に長軸が垂直になるようにスイッチングできないからである。
また、画素電極の端にできる電界により液晶のプレチルトの方向が、ラビング方向10
7により定められたプレチルトの方向と逆になった領域ができる。すると、配向膜界面の
プレチルト角、プレチルトの向きが局所的に急激に変化するため、液晶の配向の歪が大き
くなり、ディスクリネーションの発生する領域105ができる。
つまり、ディスクリネーション及び光漏れは画素電極の表面に平行にできる等電位線が
、画素電極の端部において屈曲してしまうことが一因となってできることがわかる。以下
に示す本発明は、等電位線の屈曲をできるだけ抑え、かつ、等電位線が屈曲したとしても
出来るだけ画素電極の端に近く等電位線が屈曲するように構造的な工夫をしている。
上述した課題を解決するために以下の手段を講じた。なお、本明細書において、画素電
極の端部は帯状の第1の端部、第2の端部、第3の端部及び第4の端部に分類される。ま
た、画素電極のうち第1の端部、第2の端部、第3の端部及び第4の端部に囲まれた平坦
面を画素電極の主面という。なお、本明細書で画素電極の端部とは、画素電極の端を含み
、画素電極の端から数μmの帯状に広がる部分である。画素電極の主面とは画素電極のう
ち、その面積の20%以上好ましくは50%以上を占める平坦面をいう。すなわち、画素
電極の最大の広さを占める平坦面が、画素電極の主面である。
図2の液晶表示装置の画素部の上面図を用いて本発明の画素の一例を説明すると、ゲー
トライン反転駆動をする液晶表示装置において、第1の画素電極208の端部のうち、画
素電極の第1の端部201は、第1の走査線207Aに沿って設けられている。第1の画
素電極の第1の端部201と対向する第3の端部203は、第1の走査線と隣接する第2
の走査線207Bに沿って設けられている。
第2の端部202は、第1の信号線212Aに沿って設けられている。第4の端部204
は第2の信号線212Bに沿って設けられている。第2の信号線212Bは第1の信号線
212Aと隣接している。第1の端部の両端部206A〜206Bはそれぞれ、一辺が第
1の信号線212A、第2の信号線212Bに沿って設けられている。第3の端部の両端
部205A〜205Bはそれぞれ、一辺が第1の信号線212A、第2の信号線212B
に沿って設けられている。
第1の端部201及び第3の端部203は、その端部と隣接する画素電極が第1の端部
及び第3の端部と異極性の電位を有する。第2の端部202及び第4の端部204はその
端部と隣接する画素電極が第1の端部及び第3の端部と同極性の電位を有する。図2を用
いて説明すると、ゲートライン反転駆動をする液晶表示装置において、第1の画素電極2
08と第1の走査線207Aを挟んで隣接する第2の画素電極209がある。すると、第
1の画素電極208の第1の端部201と第2の画素電極209の第3の端部203とが
隣接している。走査線を挟んで隣接する画素電極において、第1の画素電極の第1の端部
と第2の画素電極の第3の端部との間には、異極性の電位を有する画素電極が隣接するこ
とにより形成される電界がある。
ソースライン反転駆動をする液晶表示装置においては、図2の第1の走査線207Aを
第1の信号線に置き換えて、かつ、第2の走査線207Bを第2の信号線に置き換えれば
良い。当然、第1の信号線212Aを第1の走査線に置き換え、第2の信号線212Bを
第2の走査線に置き換えることが必要である。つまり、ソースライン反転駆動をする液晶
表示装置においても、第1の画素電極の第1の端部と第2の画素電極の第3の端部との間
には、異極性の画素電極が隣接することにより形成される電界があることはゲートライン
反転駆動をする液晶表示装置と変わらない。
光漏れ及びディスクリネーションは画素電極の端にできる等電位線の屈曲をおさえるこ
とで低減できると考えられる。しかし、隣接する画素電極が同極性か異極性かで画素電極
端部での等電位線の屈曲の度合いがかわる。そこで、隣接する画素電極が異極性か同極性
かを考慮した上で、等電位線の屈曲を抑える構造を提案する必要があると予測して、下記
(1)、(2)のように場合わけをして対策を行った。
[画素電極端部の凸部]
(1)隣接する画素電極が異極性の電位の場合画素電極の第1の端部及び第3の端部を画
素電極の主面に対して、対向電極に近い高さに設けることで液晶の配向がどのように変る
かをシミュレーションした。
シミュレーションモデルを図3に示す。図3のシミュレーションモデルは液晶表示装置の
画素部の断面を示す。セルギャップ(d)とは、対向電極の表面から画素電極の主面まで
の距離をいう。画素電極の間の距離(s)とは、互いに隣接する画素電極の形状を画素電
極の主面に接する面に正射影して形成される図形において、行方向に隣接する画素電極に
おいては表示領域の行方向と平行な方向で測定した画素電極の端の点から隣接する画素電
極の端までの距離をいう。列方向に隣接する画素電極においては、画素電極の端の点から
表示領域の列方向と平行な方向で測定した隣接する画素電極の端の点までの距離をいう。
局所的に画素電極の間の距離が異なることもありうるが、このようなときは、画素電極の
間の距離の分布のうち、最大の割合を占める距離で代表させる。図2の上面図でゲートラ
イン反転駆動をする液晶表示装置を仮定すると本シミュレーションにおける画素電極の間
の距離(s)とは、第1の画素電極208と第2の画素電極209との間の距離をいう。
図3において、各電極の電位は、第1の画素電極303aは+5V、第2の画素電極3
03bは−5V、対向電極301は0Vである。液晶302はメルク社製の液晶であるZ
LI4792であり、液晶のプレチルト角は6.0°、カイラルピッチは左巻きで70μ
m、ツイスト角が90°である。画素のピッチ(p)
は18μmである。第1の画素電極と第2の画素電極との間の距離(s)は2.0μmであ
る。セルギャップ(d)は4.5μmである。画素電極、対向電極は透光性の基板307
上に設けられていると仮定する。図3のシミュレーションモデルを一単位として、それが
周期的に繰り返された構造とする。図3にラビング方向305〜306を示す。シミュレ
ーションのソフトはシンテック社製のLCD Masterを用いた。
そして、凸部304の有無及び第1の端部の幅(L1)をパラメーターとしてシミュレ
ーションをした。第1の端部及び第3の端部は平坦面から盛り上がった高さに形成されて
いる。凸部と画素電極の重なる幅つまり第1の端部の幅(L1)及び第3の端部の幅(L2
)とは、画素電極の主面に対し、盛り上がった部分を、画素電極の主面と接する面に正射
影して形成される多角形において、画素電極の端の各点からその各点と対向する辺までの
最短の長さをいう。なお、凸部上に画素電極の端部が設けられた構成において、第1の端
部の高さとは画素電極の主面に接する面と第1の端部の最上端部との距離をいう。第3の
端部の高さとは、画素電極の主面に接する面と第3の端部の最上端部との距離をいう。第
1の端部の高さ及び第3の端部の高さは(h)はシミュレーションでは0.5μmとする
。シミュレーションにおいて第1の端部の幅(L1)と第3の端部の幅(L2
を同じにしてある。また、第1の端部の高さと第3の端部の高さを同じにしてある。
シミュレーションの条件において、互いに異極性の電位を有する第1の画素電極303
a及び第2の画素電極303bが隣接する。つまり、ゲートライン反転駆動をする液晶表
示装置においては、図3のモデルは第1の画素電極303aと、第1の画素電極と列方向
に隣接する第2の画素電極303bとが互いに異極性の電位を有していて、第1の画素電
極の第1の端部1001と第2の画素電極の第3の端部1002とが隣接していることを
示している。
また、ソースライン反転駆動をする液晶表示装置においては、第1の画素電極303a
と、第1の画素電極と行方向に隣接する第2の画素電極303bとが、互いに異極性の電
位を有していて、第1の画素電極の第1の端部1001と第2の画素電極の第3の端部1
002とが隣接していることを示している。
特徴を示す代表的なシミュレーションの結果を図13〜図14に示す。図13〜図14
は、凸部と重なる画素電極の幅と透過率との関係を示している。図13(A)は平坦面上
に画素電極が形成されている場合、図13(B)は画素電極の端(第1の端部、第3の端
部)が凸部上に1.4μm重なって形成されている場合、図14は画素電極の端(第1の
端部、第3の端部)が凸部上に4.0μm重なって形成されている場合を示す。透過率が
低いほど良質な黒表示が実現されていることを示す。シミュレーションの結果には画素電
極、対向電極、液晶のダイレクタ、等電位線、透過率が示されている。実際のシミュレー
ションでは、横軸のスケールの1μm〜16μmの部分に画素電極が設けられ、かつ、横
軸のスケールの19μm〜35μmの部分に画素電極が設けられている。そして、画素電
極同士は、2μmの間隙をおいて、隣接している。ただし、図13〜図14においては、
画素電極の端の部分でのディスクリネーション及び光漏れに注目するため、横軸のスケー
ルの10μm〜26μmの部分だけを拡大して示している。図13(A)のように画素電
極が平坦面上にあると、画素電極の端部で等電位線が屈曲する。しかし、図13(B)の
ように第1の画素電極の第1の端部及び第2の画素電極の第3の端部が画素電極の主面に
比べて、対向電極に近い高さに設けられているときは、第1の画素電極の第1の端部及び
第2の画素電極の第3の端部の近傍では、画素電極の表面に沿って等電位線ができること
から、第1の画素電極の第1の端部及び第2の画素電極の第3の端部の近傍での等電位線
の屈曲が若干抑えられて、ディスクリネーション及び光漏れの低減につながる。しかし、
図14のように、第1の端部の幅及び第3の端部の幅を広くすると、本来第1の画素電極
及び第3の画素電極が形成された平坦面に平行であった等電位線ですらも、画素電極の主
面に対して盛り上がった第1の端部及び第3の端部のせいで対向電極の側へと屈曲してし
まい、ディスクリネーション及び光漏れが増加する。
つまり、隣接する画素電極が異極性の電位のときには、第1の画素電極の第1の端部及び
第2の画素電極の第3の端部を画素電極の主面に対して盛り上げて形成し、対向電極に近
い高さにすると良いが、光漏れ及びディスクリネーションを低減するためには、第1の端
部の幅及び第3の端部の幅は最適値があることがわかった。
具体的な数値で図13〜図14の結果をまとめる。光漏れ及びディスクリネーションの
幅の和をx(μm)で示す。
図13(A)のように画素電極が平坦面上にあるとき…xは9.2μm図13(B)のよ
うに第1の画素電極の第1の端部の幅が1.4μmであり、第2の画素電極の第3の端部
の幅が1.4μmのとき…xは6.8μm図14のように第1の画素電極の第1の端部の
幅が4.0μmであり、第2の画素電極の第3の端部の幅が4.0μmのとき…xは9.
3μmつまり、三つのシミュレーション結果を比較すると、第1の端部の幅及び第3の端
部の幅が1.4μmのときは光漏れ及びディスクリネーションを抑制する効果が高い。
図3のモデルにおいて、第1の端部の幅(L1)と光漏れ及びディスクリネーションの
幅の和(x)との関係をセルギャップ(d)、第1の端部の高さ(h)
、第1の画素電極と第2の画素電極との間の距離(s)、画素のピッチ(p)を変えてシ
ミュレーションした結果を図11に示す。図11は、横軸は画素電極と凸部が重なる幅(
第1の端部の幅)を示し、縦軸は光漏れ及びディスクリネーションの幅の和を示す。光漏
れ及びディスクリネーションの幅の和が少ないほど、黒表示の質が良いことを示す。図3
のモデルで示したように、第1の端部1001の高さと第3の端部1002の高さは同じ
にしてシミュレーションを行っている。このため、第1の端部の高さが0.5μmであれ
ば、必然的に第3の端部の高さが0.5μmであることを示す。また、第1の端部の幅(
1)と第2の画素電極の幅(L2)を同じにして、シミュレーションをしている。このた
め、第1の端部の幅が0.5μmであれば、必然的に第3の端部の幅が0.5μmである
ことを示す。
傾向としては、第1の端部及び第3の端部の高さが低いとディスクリネーション及び光
漏れを抑制する効果が低いため、第1の端部及び第3の端部の高さは0.5μm以上ある
方が好ましかった。第1の端部及び第3の端部の高さが0.5μm以上あるときに、セル
ギャップが4.5μm以下であり、画素電極の間の距離が4.0μm以下のときは、第1
の端部の幅及び第3の端部の幅は画素電極の端から3.0μm以下に抑えないと、光漏れ
及びディスクリネーションの幅の和が、第1の端部及び第3の端部がないときよりも増加
してしまうことがわかった。
図11(A)、図11(B)を比較すると、第1の端部及び第3の端部を画素電極の主
面に対して盛り上げ、対向電極に近い高さに設けることの効果は特にセルギャップが大き
くなるほど顕著に現れることがわかる。セルギャップが大きいと、対向電極と画素電極と
の間にできる電界が弱く、画素電極の端部で等電位線が屈曲しやすい。このように、画素
電極の端部での等電位線の屈曲が大きいときに、第1の端部及び第3の端部を画素電極の
主面に対して盛り上げて形成して、等電位線の屈曲を抑えることが有効であることがわか
る。
また、画素ピッチ(p)を変えてシミュレーションしたが、18μmピッチの画素にお
いても、43μmピッチの画素においても、光漏れ及びディスクリネーションの出方は大
きく変わらなかった。これは、ディスクリネーション及び光漏れが画素電極の端部で起こ
る現象だからである(図11(A))。
(2)同極性の電位を有する画素電極が隣接する場合図2の画素部の上面図に示す画素
電極の端部のうち、ゲートライン反転駆動をする液晶表示装置においては、第1の画素電
極208の第4の端部204は、同極性の電位を有する第3の画素電極210の第2の端
部202と隣接する。そこで、互いに同極性の電位を有して隣接し合う第2の端部および
第4の端部の構造をどのようにすれば良いかを詳細に説明する。
図2を用いて説明すると、ゲートライン反転駆動をする液晶表示装置において、信号線
212Bを挟んで隣接する画素電極が同極性の電位であるときに、第1の画素電極208
の第4の端部204及び第3の画素電極210の第2の端部202において、第2の端部
及び第4の端部が画素電極の主面に対して盛り上がっていて、対向電極に近い高さに設け
られているか、平坦面に形成されているかで液晶の配向の変化を比べた。
図3のシミュレーションモデルにおいて、第1の画素電極303aと隣接する画素電極
を第3の画素電極303bとする。さらに、第2の端部の幅(L1)及び第4の端部の幅
(L2)は同一の長さとする。
第1の画素電極303a及び第3の画素電極303bとも+5Vの電位を有すること以
外は、[画素電極端部の凸部]の(1)のシミュレーションの条件と同じである。つまり
、対向電極の電位は0Vであり、第1の画素電極303aと第3の画素電極303bの間
の距離(s)は2.0μmである。第2の端部の高さ(h)及び第4の端部の高さ(h)
は0.5μmである。セルギャップ(d)は4.5μmである。シミュレーションの液晶
の物性値は室温のZLI4792のデータを用いている。液晶のプレチルト角は6°、ツ
イスト角は90°、ラビング方向は305〜306で示されている。
シミュレーションの結果を図15及び図16に示す。図15、図16は同極性の電位を
有する画素電極が隣接している場合の、画素電極と凸部の重なる幅による透過率の変化を
示す。透過率が低いほど良好な黒表示がされていることを示す。図15(A)は平坦面上
に画素電極が形成されている場合、図15(B)は画素電極の端(第1の端部、第3の端
部)が凸部上に1.4μm重なって形成されている場合、図16は画素電極の端(第1の
端部、第3の端部)が凸部上に4.0μm重なって形成されている場合を示す。実際のシ
ミュレーションでは、横軸のスケールの1μm〜16μmの部分に画素電極が設けられ、
かつ、横軸のスケールの19μm〜35μmの部分に画素電極が設けられている。そして
、画素電極同士は、2μmの間隙をおいて、隣接している。ただし、図15〜図16にお
いては、画素電極の端の部分でのディスクリネーション及び光漏れに注目するため、横軸
のスケールの10μm〜26μmの部分だけを拡大して示している。具体的な数値で図1
5〜図16のシミュレーションの結果をまとめる。光漏れの大きさを光漏れの透過率の最
大値(%)で示す。なお、配向膜の界面でプレチルトの向きが逆になることからできるデ
ィスクリネーションはなかった。
図15(A)のように画素電極が平坦面上にあるとき…光漏れの透過率の最大値は0.3
%図15(B)のように第1の画素電極の第2の端部の幅が1.4μmであり、第3の画
素電極の第4の端部の幅が1.4μmであるとき…光漏れの透過率の最大値は1.0%図
16のように第1の画素電極の第2の端部の幅が4.0μmであり、第3の画素電極の第
4の端部の幅が4.0μmであるとき…光漏れの透過率の最大値は1.0%
隣接する画素電極が同極性の電位のときは、等電位線は画素電極が形成された平坦面に
ほぼ平行にできる。等電位線が屈曲するのは画素電極の間の領域である。このため、画素
電極の第2の端部及び第4の端部の下方に凸部がないときは、光漏れはあったとしても少
ない(図15(A))。また、画素電極の第2の端部及び第4の端部が画素電極の主面に
対して盛り上がって形成され、対向電極に近い高さにあるときは、もともと画素電極が形
成された平坦面に平行であった等電位線が凸部があるために屈曲してしまい、凸部の両端
にあたる位置に光漏れができる(図15(B))。第2の端部及び第4の端部の幅が大き
くなり、凸部の両端が画素電極の内側寄りになればなるほど凸部の両端にできる光漏れが
画素電極の内側にできて、光漏れを隠す遮光膜が広い幅で必要となる(図16)。このた
め、互いに隣接する画素電極が同極性の電位であるときは、画素電極の第2の端部及び第
4の端部は画素電極の主面と同一の高さである方が良好な液晶の配向が得られることがわ
かった。つまり、隣接する画素電極が同極性のときにも、画素電極の第2の端部及び第4
の端部において、若干の光漏れができる。しかし、画素電極の端部を盛り上げるような対
策はかえって逆効果であると予測される。
図17〜18のシミュレーションは、同電位を有する画素電極が隣接している場合に、
画素電極間の距離を変えて、透過率の変化を調べたものである。画素電極間の距離を2.
0μm、4.0μm、6.0μmと変えて傾向を調べた。
図17〜図18のシミュレーションにより、画素電極が同電位で隣接するときに、第1
の画素電極と第3の画素電極との間の距離は短ければ短いほど、等電位線の屈曲が少ない
ことがわかる。図17〜図18は隣接する第1の画素電極と第3の画素電極が+5Vと同
極性であり、対向電極が0Vのときの液晶の配向を示したものである。液晶はZLI47
92を用いている。画素電極は平坦面上に形成されている。図17(A)は画素電極の間
の距離が2.0μmのときの液晶の配向を示したものである。図17(B)は画素電極の
間の距離が4.0μmのときの液晶の配向を示したものである。図18は画素電極の間の
距離が6.0μmのときの液晶の配向を示したものである。
図17〜図18に示されるように同極性で隣接する画素電極の間の距離が2.0μm以
下であれば、等電位線の屈曲はそれほど大きくないことがわかる。このため、画素電極の
間の距離が2.0μm以下のときは、特に、画素電極の第2の端部及び第4の端部を画素
電極の主面に対して盛り上げて形成するのは液晶の配向という点では逆効果であることが
予測される。画素電極の第2の端部及び画素電極の第4の端部は画素電極の主面と同一の
高さにした方が、等電位線を画素電極の形成された面に平行にでき、液晶の配向が良好に
なる。
[本発明の画素部の構成1]
以上の解析を踏まえて、本発明の特徴を図1〜図2及び図4を用いて説明する。図1(
A)に画素電極の上面図を示し、マトリクス状に配置された画素電極の斜視図を図1(B
)に示す。図2の上面図は図1(A)で示した画素電極を2×2のマトリクス状に配置し
たときの信号線、走査線と画素電極の第1の端部〜第4の端部との位置関係を示す。図2
を鎖線A−A’及び鎖線B−B’で切断した断面を図4に示す。図1(B)の画素電極の
斜視図に示した鎖線A−A’及び鎖線B−B’は図2の上面図、図4の断面図に示したも
のと対応する。
本発明の画素部の特徴を図2を用いて説明する。画素電極は第1の端部201、第2の
端部202、第3の端部203及び第4の端部204及びそれらに囲まれた画素電極の主
面からなり、前記主面は平坦面上に設けられている。また、図示してはいないが、前記画
素電極と対向して設けられた対向電極を有する。前記第1の端部は第1の走査線207A
に沿って設けられ、前記第3の端部は前記第1の走査線に隣接する第2の走査線207B
に沿って設けられ、前記第2の端部は第1の信号線212Aに沿って設けられ、前記第4
の端部は前記第1の信号線に隣接する第2の信号線212Bに沿って設けられている。前
記第1の端部201の両端部206A〜206Bは第1の信号線及び前記第2の信号線に
沿って設けられている。前記第3の端部203の両端部205A〜205Bは第1の信号
線及び前記第2の信号線に沿って設けられている。そして、前記第1の端部及び前記第3
の端部は前記平坦面に対して前記対向電極に近い高さに設けられており、前記第2の端部
及び前記第4の端部は前記平坦面と同一の高さに設けられていることを特徴とする。本発
明はゲートライン反転駆動をする液晶表示装置に適用することができる。
また、ゲートライン反転駆動をする液晶表示装置において、画素電極は、第1の画素電
極208と第1の画素電極と列方向に隣接する第2の画素電極209とを有し、第1の画
素電極208における第1の端部201と第2の画素電極における前記第3の端部203
とが隣接することを特徴とする。図1(B)の斜視図を用いて説明すると、走査線213
の上方に、第1の画素電極208における第1の端部及び第2の画素電極209における
第3の端部がある。第1の画素電極〜第4の画素電極における第2の端部及び第4の端部
は画素電極の主面と同一の高さである。
つまり、ゲートライン反転駆動をするときは、図2のように第1の走査線207Aを挟
んで互いに対向する第1の画素電極208と第2の画素電極209とが互いに異極性の電
位となるため、第1の画素電極208における第1の端部201及び第2の画素電極にお
ける第3の端部を対向電極に近い高さに設けることで、第1の画素電極208における第
1の端部201及び第2の画素電極209における第3の端部203において等電位線の
屈曲が抑えられて、ディスクリネーション及び光漏れを低減する効果がある([画素電極
端部の凸部](1)参照)。第1の画素電極208における第2の端部202および第1
の画素電極における第4の端部204は平坦面上に設けられている。第1の画素電極20
8における第4の端部204と隣接する第3の画素電極210の第2の端部202とは同
極性の電位を有し互いに隣接する。そこで隣接する画素電極の端部が同極性である第1の
画素電極の第2の端部及び第3の画素電極の第4の端部は平坦面上にある方が、等電位線
の不必要な屈曲が抑えられてディスクリネーション及び光漏れを抑える効果がある。特に
第1の画素電極と第3の画素電極との間の距離が2.0μm以下のときにその効果が大き
い([画素電極端部の凸部](2)参照)。
また、本発明において、第1の端部の高さ及び第3の端部の高さは画素電極の主面に対
して、0.5μm以上ある方が望ましい。換言すれば、第1の端部の高さ及び第3の端部
の高さは画素電極の主面に対して、0.5μm以上対向電極に近い高さにあることが望ま
しい。このとき、図1(A)に示す第1の端部の幅(L1)及び第3の端部の幅(L2)は
、最適な値があり長すぎてもディスクリネーション及び光漏れを低減する効果が得られな
い。セルギャップが4.5μm以下であり、第1の画素電極と第2の画素電極との間の距
離が4.0μm以下のときに、第1の端部及び第2の端部の幅を画素電極の端から3.0
μm以下に抑えないと、第1の端部及び第3の端部が画素電極の主面と同一の高さに形成
されたときに比べて光漏れ及びディスクリネーションの幅の和が増加してしまう。このこ
とは図11の画素電極と凸部の重なる幅(第1の端部の幅)と、光漏れ及びディスクリネ
ーションの幅の和との関係を示したグラフを用いて既に説明した。([画素電極端部の凸
部](2)参照)。
図4(A)の異極性の電位を有して隣接する画素電極の端部を示す断面図において、第
1の端部の幅(L1)、第3の端部の幅(L2)、第1の端部の高さ及び第3の端部の高さ
(h)がどこを示すかが図示されている。第1の端部201及び第3の端部203は画素
電極の主面に対して盛り上がっており、対向電極に近い高さにある。図4(B)の同極性
の電位を有して隣接する画素電極の端部を示す断面図において、第2の端部202及び第
4の端部204が平坦面上に形成されていることを示している。
ソースライン反転駆動をする液晶表示装置においては、図2及び図1(B)の第1の信
号線212Aを第1の走査線に置き換え、第2の信号線212Bを第2の走査線に置き換
えて画素電極の端部の位置関係を考えれば良い。当然、第1の走査線207Aは第1の信
号線に置き換え、第2の走査線207Bは第2の信号線に置き換える。
つまり、ソースライン反転駆動をする液晶表示装置において、本発明は、画素電極は帯
状の第1の端部、第2の端部、第3の端部及び第4の端部とそれらに囲まれた主面からな
り、前記主面は平坦面上に設けられており、前記画素電極と対向して設けられた対向電極
を有し、前記第1の端部は第1の信号線に沿って設けられ、前記第3の端部は前記第1の
信号線に隣接する第2の信号線に沿って設けられ、前記第2の端部は第1の走査線に沿っ
て設けられ、前記第4の端部は前記第1の走査線に隣接する第2の走査線に沿って設けら
れており、前記第1の端部及び前記第3の端部はその両端部が前記第1の走査線及び前記
第2の走査線に沿って設けられており、前記第1の端部及び前記第3の端部は前記平坦面
に対して前記対向電極に近い高さに設けられており、前記第2の端部及び前記第4の端部
は前記平坦面と同一の高さに設けられていることを特徴とする液晶表示装置である。
さらに、前記画素電極は、第1の画素電極と前記第1の画素電極と行方向に隣接する第
2の画素電極とがあり、前記第1の画素電極の前記第1の端部と前記第2の画素電極の前
記第3の端部とが隣接することを特徴とする液晶表示装置である。
そして、前記第1の端部及び前記第3の端部が前記主面に対して0.5μm以上前記対
向電極に近い高さに設けられており、前記液晶表示装置のセルギャップが4.5μm以下
であり、前記第1の画素電極と前記第2の画素電極との間の距離が4.0μm以下である
ときに、前記第1の端部の幅及び前記第3の端部の幅が前記画素電極の端から3.0μm
以下であることを特徴とする液晶表示装置である。
通常のアクティブマトリクス型の液晶表示装置において、画素電極は画素電極下方の走
査線及び信号線の上方に重なって形成されることが多い。このため、画素電極の端部は必
然的に画素電極の主面に対し、盛り上がって対向電極に近い高さに形成されることが多い
。しかし、ただ単に画素電極の端部を画素電極の主面に対して盛り上げただけでは、ディ
スクリネーション及び光漏れを低減する効果は得られない。たとえば、図31(A)のマ
トリクス状に配置された画素電極の斜視図のように、画素電極の端部のうち走査線300
5及び信号線(図示せず)
上方が画素電極の主面に対して盛り上がるとする。このような単純な構成では、例えば、
ゲートライン反転駆動をするときに、走査線3005にほぼ平行に発生するディスクリネ
ーション及び光漏れは画素電極の端部が画素電極の主面に対して盛り上がっていることか
ら抑えられる。しかし、同極性で隣接する画素電極3006の端部3010及び画素電極
3008の端部が画素電極の主面に対して盛り上がっているため、画素電極の信号線と平
行にディスクリネーション及び光漏れが発生するであろう。
また、画素電極に接続して設けられる画素TFTを構成するさいに、図31(B)のマ
トリクス状に配置された画素電極の斜視図のように、画素TFTに直列に接続した保持容
量や半導体層の厚みで画素電極の端部が局所的に盛り上がることもありうる。しかし、た
だ単に保持容量の厚みで画素電極の端部が局所的に画素電極の主面に対して盛り上がった
だけでは、ディスクリネーション及び光漏れを低減する効果は得られない。例えば、ソー
スライン反転駆動をする液晶表示装置において、走査線3005沿いに画素電極の主面に
対して画素電極の端部を盛り上げても意味がない。つまり、液晶表示装置の駆動方法がゲ
ートライン反転駆動か、ソースライン反転駆動かによって、第1の端部及び第3の端部の
ように画素電極の主面に対して盛り上がった部分を走査線に沿って設けるかあるいは信号
線に沿って設けるか選択する必要がある。特に、図1(A)の画素電極の上面図のように
、異極性の画素電極と接し、等電位線が屈曲しやすい画素電極の第1の端部201の両端
部206A〜206B及び第3の端部の両端部205A〜205Bは、画素電極の主面に
対して盛り上げて、対向電極に近い高さに形成しなければいけない。図31(B)の斜視
図の構成は、画素電極の端部3012に発生する光漏れ又はディスクリネーションを抑え
きれない。
つまり、本発明の画素部の構成は、隣接する画素電極の電位、画素電極の構造に起因す
る等電位線を考慮して決定された構造であり、必然的にできてしまう構造とは全くことな
る。また、シミュレーションにより等電位線のでき方を体系的に調べて得られた構造であ
るため、従来のディスクリネーション及び光漏れを低減するための方法に比べてその効果
は非常に大きいと考えられる。
図3のように、シミュレーションは画素電極の第1の端部及び第3の端部の下方の凸部
304の断面を矩形状にしている。しかし、本発明は図3のシミュレーションモデルにお
いて、凸部の側面と画素電極の主面に接する面とのなす角度(以降、凸部のテーパー角と
称する)が90°以下のものにも適用可能である。図5(A)の画素電極の端部を示す断
面図において凸部304のテーパー角が90°未満の場合、凸部の断面が矩形のときに比
べて、凸部の頂点付近での電界の急激な変化が抑えられる。このようにすると図15(B
)のシミュレーションの結果にあるような矩形の凸部の頂点で電界が急激に変わることに
より、局所的に透過率が高くなる現象を防止することができ好ましい。図5(B)の画素
電極の端部を示す上面図のように凸部の断面が曲面のときも同様なことが言える。このよ
うに画素電極の第1の端部及び第3の端部の下方にある凸部の断面が矩形でなくても、第
1の端部及び第3の端部の高さ(h)が0.5μm以上であり、セルギャップが4.5μ
m以下であり、画素電極の間の距離(s)が4.0μm以下のときに、画素電極の第1の
端部の幅(L1)及び第3の端部の幅(L2)は3.0μm以下に抑えれば、第1の端部及
び第3の端部があることにより、光漏れ及びディスクリネーションが逆に増加するような
ことはないと予測される。なお、第1の端部の幅(L1)及び第3の端部の幅(L2)は画
素電極の主面に対して局所的に盛り上がった部分について適用する。
[本発明の画素部の構成2]
本発明の画素部の構成を以下に説明する。図13〜図16の隣接する画素電極が、同極
性の電位を有するか、異極性の電位を有するかによって、光漏れ及びディスクリネーショ
ンの出方を調べたシミュレーション結果を比較すると、等電位線の屈曲が激しく起こると
ころでは、画素電極端部の等電位線の屈曲を抑えるために、画素電極の端部の高さを局所
的に高くした方がよいと考えられる。
しかし、画素電極の端部を画素電極の主面に対してどれだけ高くするかは、互いに隣接
する画素電極により形成される等電位線の屈曲の度合いにより決定しなければいけない。
このことは図13〜図16のシミュレーション結果を比較すればわかる。つまり、等電位
線の屈曲がほとんどないのに、不用意に画素電極の端部の高さを対向電極に近い高さにす
ると、かえってディスクリネーション及び光漏れを増やすことにつながる(図15〜図1
6)。しかし、画素電極の端部で等電位線が顕著に屈曲しているときは、画素電極の端部
を画素電極の主面に対して高くし、対向電極に近い高さにする方が良い(図13〜図14
)。
さらに、この考えを発展させると、画素電極の端部において等電位線の屈曲の激しいと
ころほど、画素電極の端部の高さを高くすれば良いことになる。つまり、等電位線の屈曲
の度合いに応じて、画素電極の端部の高さを決定することが光漏れ及びディスクリネーシ
ョンを防止する上で効果的である。
図6(A)の画素電極の上面図を用いて説明すると、具体的に等電位線の屈曲の激しい
ところと言えば、矩形の画素電極258の場合は、画素電極の頂点の近傍255A〜25
5B、256A〜256Bである。異極性の電位を有する二つの画素電極と近接する画素
電極の頂点の近傍255A〜255B、256A〜256Bでは、異極性の電位を有する
画素電極の影響で等電位線が激しく屈曲する。矩形の画素電極においては、画素電極の頂
点の近傍例えば、第1の端部251の両端部256A〜256Bを画素電極の第1の端部
251の中央部263に対して高くなるようにすれば良い。また、画素電極の第3の端部
253における両端部255A〜255Bを第3の端部253の中央部に比べて局所的に
高くする。ここで第1の端部の中央部とは、第1の端部の両端部256Aに含まれる画素
電極の端の上の一点(A)から画素の行方向に平行に伸びる直線が第1の端部のもう一方
の両端部256Bの端と交点(B)を形成し、これら二点からなる線分を二等分する位置
にある。上述の説明を第1の端部から第3の端部に置き換えれば、第3の端部の中央部を
定義できる。
図7の画素電極がマトリクス状に配置された画素部の上面図を用いて本発明の画素電極
の特徴を説明する。第1の画素電極258〜第4の画素電極261は2×2のマトリクス
で示されている。ゲートライン反転駆動をするときは、第1の画素電極258に対して極
性の異なる電位を持つ画素電極が第2の画素電極259及び第4の画素電極261である
。つまり、第1の画素電極の第1の端部251の両端部256A〜256Bのうち一方の
両端部256Aは第1の画素電極と極性の異なる電位を有する第2の画素電極259及び
第4の画素電極261と近接する。すると、第2の画素電極及び第4の画素電極と第1の
画素電極の第1の端部の両端部256Aにより形成される電界の影響で第1の画素電極の
第1の端部の両端部256Aで等電位線が激しく屈曲してしまう。
そこで、図7の上面図に示された第1の画素電極〜第4の画素電極のうち、第1の端部
の両端部256A〜256B及び第3の端部の両端部255A〜255Bのように、異極
性の電位を有する二つの画素電極に近接している部分はその高さを局所的に高くすること
が望ましい。つまり、画素電極端部での等電位線の屈曲の度合いに合わせて、画素電極の
端部の高さを決定すると、第1の端部の両端部及び第3の端部の両端部は等電位線の屈曲
が大きいため、必然的に画素電極の主面に対し盛り上がった位置にする必要がある。換言
すれば、第1の端部の両端部及び第3の端部の両端部が対向電極に近い位置になるように
する必要がある。
例えばゲートライン反転駆動をする液晶表示装置のときは、図6(B)のマトリクス状
に配置された画素電極を示す斜視図のように、画素電極の端部のうち走査線263近傍の
第1の端部及び第3の端部の両端部を局所的に高くするような構造にすれば良い。
図7を用いて説明すると、本発明はゲートライン反転駆動をする液晶表示装置において
、画素電極は帯状の第1の端部251、第2の端部252、第3の端部253及び第4の
端部254とそれらに囲まれた主面からなり、前記主面は平坦面上に設けられており、前
記画素電極と対向して設けられた対向電極を有する。
そして、前記第1の端部は第1の走査線257Aに沿って設けられ、前記第3の端部は前
記第1の走査線に隣接する第2の走査線257Bに沿って設けられ、前記第2の端部は第
1の信号線262Aに沿って設けられ、前記第4の端部は前記第1の信号線に隣接する第
2の信号線262Bに沿って設けられている。前記第1の端部及び前記第3の端部はその
両端部255A〜255B、256A〜256Bが前記第1の信号線及び前記第2の信号
線に沿って設けられている。前記第1の端部及び前記第3の端部は前記平坦面に対して前
記対向電極に近い高さに設けられており、前記第2の端部及び前記第4の端部は前記平坦
面と同一の高さに設けられていることを特徴とする。
さらに、このような液晶表示装置において、本発明は、前記第1の端部の両端部は前記
第1の端部の中央部に比べて前記対向電極に近い高さに設けられており、前記第3の端部
の両端部は前記第3の端部の中央部に比べて前記対向電極に近い高さに設けられているこ
とを特徴とする。
具体的には、前記第1の端部の両端部は前記第1の端部の中央部に比べて有意な差とし
て0.2μm以上前記対向電極に近い高さに設けられており、前記第3の端部の両端部は
前記第3の端部の中央部に比べて0.2μm以上前記対向電極に近い高さに設けられてい
ることを特徴とする。
あるいは、前記第1の端部の両端部は前記第1の端部の中央部に比べて有意な差として
0.5μm以上前記対向電極に近い高さに設けられており、前記第3の端部の両端部は前
記第3の端部の中央部に比べて0.5μm以上前記対向電極に近い高さに設けられている
ことを特徴とする。
画素電極が0.2μm以上、又は0.5μm以上凸状に盛り上がっていれば、等電位線
の出方を変える有意な効果があり、液晶の配向が変わることは、図11のシミュレーショ
ンの結果を示すグラフからわかる。
図8の画素電極の断面図に図7の上面図を鎖線C−C’、鎖線D−D’で切断した断面
を示す。図8(B)に画素電極261の第1の端部及び第3の端部の高さ(h1)及び第
1の端部の幅(L1)が定義されている。本明細書では、第1の端部の高さがh1であるこ
と、つまり、画素電極の主面に接する面と第1の端部の最上端部との間の距離がh1であ
ることは、同時に画素電極の第1の端部が対向電極に対しh1近い高さに設けられている
ことを意味する。図8(A)に画素電極259の第1の端部の両端部が第1の端部の中央
部に対してh2の高さで盛り上がっていることを示す。本明細書では、第1の端部の中央
部に接する面と第1の端部の両端部の最上端部との距離がh2であることは、同時に、第
1の端部の両端部が中央部に対して、h2だけ対向電極に近い高さに設けられていること
を意味する。
ソースライン反転駆動をする液晶表示装置においては、走査線を信号線に置き換え、信
号線を走査線に置き換えて考えれば良い。
[本発明の適用範囲の例] このように定めた、本発明の画素部の構造は電界を印加した時
の電気力線を画素電極の形成された平坦面に対して垂直にするものであるため、ノーマリ
ーホワイトモード、ノーマリーブラックモードの配向方式の両方において液晶の配向不良
を低減する手段として広く用いることができる。
また、凹凸に起因する液晶の配向欠陥を誘起しないのであれば、スメクチック液晶を用
いた配向方式に本発明を適用することが可能である。例えば、強誘電性液晶、反強誘電性
液晶を用いた液晶表示装置に本発明を適用可能である。また、これらのスメクチック液晶
に液晶性高分子を添加して光(例えば紫外線)照射により硬化した材料を用いた液晶表示
装置にも適用可能である。
本発明の画素部の構成は、半導体素子により電圧を調光層に印可して、調光層を光学変
調させる表示装置において、電界分布を調節する手段として広く用いることができる。
特に投影型の液晶表示装置においては光漏れ及びディスクリネーションがレンズ等を用
いた光学系により拡大されてスクリーンに投影される。このため、本発明は投影型の液晶
表示装置において特に有効である。
本発明の第1の端部、第2の端部、第3の端部、第4の端部は上面図で図示したように
矩形状である必要はない。液晶表示装置を駆動するさいに、等電位線の屈曲が激しいとこ
ろは画素電極の端部を画素電極の主面に比べて盛り上げるという考えに基づいて自由に設
計すれば良い。
以上のように、本発明によれば、黒レベルを表示するときの液晶表示装置のディスクリ
ネーション及び光漏れといった液晶の配向不良を低減でき、コントラストが高く、視認性
の良い液晶表示装置を提供することができる。
図29の断面図に示すように、隣接する画素電極の極性が異なるときは画素電極901
a及び画素電極901bの端部で等電位線903が屈曲する。対向電極902は0Vであ
る(図29(A))。画素電極901a〜901bの第1の端部の下方に凸部904を設
けると画素電極に沿って等電位線ができるため、画素電極の端部での等電位線の屈曲が抑
えられる(図29(B))。しかし、画素電極と凸部が重なる幅905を増やしていくと
、もともと画素電極面に平行な等電位線すらも屈曲してしまう(図29(C))。それに
ともなって光漏れ及びディスクリネーションが増加する。このため、隣接する画素電極の
極性の異なるときは、画素電極の第1の端部の下方に凸部を設け、画素電極と凸部が重な
る幅を最適化することが好ましい。
図28の断面図に示すように、隣接する画素電極の極性が同じときは、画素電極901
a及び画素電極901bの端部で等電位線903が屈曲するがその屈曲の度合いは少ない
(図28(A))。このため、画素電極の端部の下方に凸部904を設けることは逆に、
等電位線の屈曲を増やして逆効果である(図28(B))。
本発明は、このような原理を利用して、画素電極の端部での等電位線の屈曲を防止して
、対向電極の表面に対し垂直な電界を増加し、ディスクリネーション及び光漏れの低減を
図る。
本発明の画素部を示す上面図及び斜視図。 本発明の画素部を示す上面図。 シミュレーションのモデルを示す断面図。 本発明の画素部を示す断面図。 本発明の画素部を示す断面図。 本発明の画素部を示す上面図及び斜視図。 本発明の画素部を示す上面図。 本発明の画素部を示す断面図。 本発明の画素部の一例を示す上面図。 本発明の画素部の一例を示す上面図。 第1の端部の幅と光漏れ及びディスクリネーションの幅の和の関係を示す図。 光漏れ及びディスクリネーションが発生する原理を示す模式図。 隣接する画素電極が異極性の電位でのシミュレーション結果を示す断面図。 隣接する画素電極が異極性の電位でのシミュレーション結果を示す断面図。 隣接する画素電極が同極性の電位でのシミュレーション結果を示す断面図。 隣接する画素電極が同極性の電位でのシミュレーション結果を示す断面図。 隣接する画素電極が同極性の電位でのシミュレーション結果を示す断面図。 隣接する画素電極が同極性の電位でのシミュレーション結果を示す断面図。 アクティブマトリクス基板の作製工程を示す上面図。 アクティブマトリクス基板の作製工程を示す上面図。 アクティブマトリクス基板の作製工程を示す上面図。 本発明の画素部の一例を示す上面図。 本発明のアクティブマトリクス基板の一例を示す断面図。 液晶表示装置を示す断面図。 電子機器の一例を示す斜視図。 電子機器の一例を示す斜視図。 電子機器の一例を示す斜視図。 隣接する画素電極が同極性の電位での等電位線を示す模式図。 隣接する画素電極が異極性の電位での等電位線を示す模式図。 ソースライン反転駆動をするときの画素に印加される電圧の極性を示す図。 本発明に対する比較例を示す斜視図。
液晶表示装置の画素部の開口率を確保するためには、走査線、信号線、容量電極上に層
間膜を設けて、走査線、信号線、容量電極上に重なって画素電極の端部を形成することが
推奨される方法である。しかし、本発明の実施の形態で示す上面図においては、画素電極
の特徴的な部分と走査線、信号線との位置関係をわかりやすくするために、あえて、走査
線及び信号線と画素電極を離して図示している。推奨される液晶表示装置の作製方法は実
施例でもって詳しく説明する。
図9の上面図は、ソースライン反転駆動をする液晶表示装置において、信号線206を
挟んで互いに対向する第1の画素電極208の第1の端部201及び第2の画素電極20
9の第3の端部203が画素電極の主面に対して盛り上がって形成されていることを示す
隣接する画素電極が異極性の電位のときに、その隣接する画素電極の端部において等電
位線が屈曲しやすい。具体的には第1の画素電極208と第2の画素電極209の間にお
いて等電位線が屈曲しやすい。このため、等電位線が屈曲しやすい画素電極の第1の端部
201及び第3の端部203を画素電極の主面に対して盛り上げて形成すると良い。
第1の画素電極208と第3の画素電極210は同極性の電位である。第1の画素電極
208と第3の画素電極210の間隙において等電位線が屈曲するが、同電位の画素電極
の間隙における等電位線の屈曲はそれほど大きくない。このため、第1の画素電極208
と第3の画素電極210が隣接するときに、その画素電極の間隙を挟むような位置にある
画素電極の第2の端部及び第4の端部は画素電極の主面と同じ高さに形成すると良い。
図10では、画素電極の形状は矩形以上の頂点を持つ多角形となっている。駆動はゲー
トライン反転駆動をすることを仮定している。画素サイズが小さい液晶表示装置において
は、ゲートライン反転駆動をする方が保持容量に電荷を書き込むときに有利である。
走査線257を挟んで対向する第1の画素電極258及び第2の画素電極259の第1
の端部251及び第3の端部253が画素電極の主面に対して盛り上がった構造としてい
る。さらに第1の端部の中央部及び第3の端部の中央部に比べて第1の端部の両端部25
6A〜256B及び第3の端部の両端部255A〜255Bは画素電極の主面に対して盛
り上がった構造としていて、等電位線の屈曲の激しい領域において、等電位線の屈曲を補
正できるようにしている。画素電極の第2の端部及び第4の端部は画素電極の主面と同じ
高さに設けられている。
第1の端部及び第3の端部の下方には、感光性有機樹脂膜や有機樹脂膜をフォトリソ工
程によりパターニングして形成すると良い。もちろん、酸化珪素膜、窒化珪素膜、酸化窒
化珪素膜のような無機膜をパターニングして形成することも可能である。
第1の端部の両端部を第1の端部の中央部に比べて局所的に高くするには、感光性樹脂
膜を二回に分けて形成すると良い。また、素子基板の、半導体層、走査線、信号線等を第
1の端部の両端部において形成し、選択的に画素電極の主面に対して盛り上がった領域を
形成しておいても良い。
本発明の実施例を図19〜図23を用いて説明する。
図23のように、まず、絶縁表面を有する基板601上に導電膜を形成し、パターニン
グを施すことにより、走査線602を形成する。この走査線は後に形成される活性層を光
から保護する遮光膜としても機能する。ここでは、基板601として石英基板を用い、走
査線602としてポリシリコン膜(膜厚50nm)とタングステンシリサイド(W-Si
)膜(膜厚100nm)の積層構造を用いた。また、ポリシリコン膜はタングステンシリ
サイドから基板への汚染を防止するものである。
次いで、走査線602を覆う絶縁膜603を膜厚100〜1000nm(代表的には3
00〜500nm)で形成する。ここでは、CVD法を用いた膜厚100nmの酸化シリ
コン膜とLPCVD法を用いた膜厚280nmの酸化シリコン膜を積層させた。
次いで、非晶質半導体膜を膜厚10〜100nmで形成する。ここでは、膜厚69nm
の非晶質シリコン膜(アモルファスシリコン膜)をLPCVD法を用いて形成した。次い
で、この非晶質シリコン膜(アモルファスシリコン膜)を結晶化させる技術として特開平
8−78329号記載の技術を用いて結晶化させた。
同公報記載の技術は、非晶質シリコン膜に対して結晶化を促進する金属元素を選択的に添
加し、加熱処理を行うことで添加領域を起点として広がる結晶質シリコン膜を形成するも
のである。ここでは結晶化を促進する金属元素としてニッケルを用い、脱水素化のための
加熱処理(450℃、1時間)の後、結晶化のための熱処理(600℃、12時間)を行
った。
次いで、TFTの活性層とする領域からNiをゲッタリングする。TFTの活性層とす
る領域をマスク(酸化シリコン膜)で覆い、結晶質シリコン膜の一部に燐(P)を添加し
て、熱処理(窒素雰囲気下で600℃、12時間)を行った。
次いで、マスクを除去した後、パターニングを行い結晶質シリコン膜の不要な部分を除
去して、半導体層604a、604bを形成する。半導体層604a及び604bは同一
の半導体層である。なお、半導体層を形成した後の画素上面図を図19(A)に示す。走
査線602と半導体層604が図示されている。
次いで、保持容量を形成するために、レジストを形成して半導体層の一部(保持容量と
する領域)604bに燐をドーピングする。
次いで、レジストを除去して、半導体層を覆う絶縁膜を形成する。その後保持容量の容
量を大きくするため、レジストを形成して、保持容量とする領域604b上の絶縁膜を除
去する。
次いで、熱酸化を行って絶縁膜(ゲート絶縁膜)605を形成する。この熱酸化によっ
て最終的なゲート絶縁膜の膜厚は80nmとなった。なお、保持容量とする領域上に他の
領域より薄い絶縁膜を形成した。保持容量とする領域の絶縁膜は膜厚が40〜50nmに
することが望ましい。
次いで、TFTのチャネル領域となる領域にp型又はn型の不純物を低濃度に添加する
チャネルドープを全面または選択的に行った。このチャネルドープ工程は、TFTしきい
値電圧を制御するための工程である。なお、ここでは、ジボラン(B26)を質量分離し
ないでプラズマ励起したイオンドープ法でボロンを添加した。もちろん、質量分離を行う
イオンプランテーション法を用いても良い。
次いで、絶縁膜をエッチングして、走査線に達するコンタクトホールを形成する。
次いで、導電膜を形成し、パターニングを行ってゲート電極606a及び容量配線60
6bを形成する。ここでは、燐がドープされたシリコン膜(膜厚150nm)とタングス
テンシリサイド(膜厚150nm)との積層構造を用いた。なお、保持容量は、絶縁膜6
05を誘電体として、容量配線と半導体層の一部とで形成されている。
なお、ゲート電極及び容量配線を形成した後の画素の上面図を図19(B)に示す。ゲ
ート電極606aはコンタクトホール801により、走査線602と導通している。半導
体層604と容量配線606bが絶縁膜を挟んで重なる領域が保持容量として機能する。
次いで、ゲート電極及び容量配線をマスクとして、自己整合的に燐を低濃度に添加する
。この低濃度に添加された領域の燐の濃度が、1×1016〜5×1018atoms/cm
3、代表的には1×1016〜5×1018atoms/cm3となるように調整する。
次いで、レジストを形成し、レジストをマスクとして燐を高濃度に添加し、ソース領域
又はドレイン領域となる高濃度不純物領域を形成する。この高濃度不純物領域の燐の濃度
が1×1020〜1×1021atoms/cm3、代表的には2×1020〜5×1020at
oms/cm3となるように調整する。なお、半導体層のうち、ゲート電極と重なる領域
はチャネル領域となり、レジストで覆われた領域は低濃度不純物領域となりLDD領域と
して機能する。そして、不純物を添加した後、レジストを除去する。
次いで、ここでは図示しないが、画素と同一基板上に形成される駆動回路に用いるpチ
ャネル型TFTを形成するために、レジストでnチャネル型TFTとなる領域を覆い、ボ
ロンを添加してソース領域またはドレイン領域を形成する。
次いで、レジストを除去した後に、ゲート電極606a及び容量配線606bを覆うパ
ッシベーション膜607を形成する。ここでは、酸化シリコン膜を70nmの膜厚で形成
した。次いで、半導体層にそれぞれの濃度で添加されたn型又はp型不純物を活性化する
ための熱処理工程を行う。ここでは、950℃、30分の加熱処理を行った。
次いで、無機材料からなる層間絶縁膜608を形成する。本実施例では、窒化酸化珪素
膜を800nmの膜厚で形成した。
次いで、半導体層に達するコンタクトホールを形成した後、電極610及び信号線60
9を形成する。本実施例では、電極及び信号線を、Ti膜を60nm、TiN膜を40n
m、Siを含むアルミニウム膜を300nm、TiN膜100nmをスパッタ法で連続し
て形成した4層構造の積層膜とした。
なお、電極及び信号線を形成した後の画素の上面図を図20(A)に示す。信号線60
9はコンタクトホール802を介して半導体層と導通する。電極803はコンタクトホー
ル803を介して半導体層と導通する。
次いで、350℃、1時間の水素化処理を行う。
次いで、有機樹脂材料からなる層間絶縁膜612を形成する。ここでは、膜厚1.0μ
mのアクリル樹脂膜を用いた。次いで、層間絶縁膜上に遮光性を有する導電膜を100n
m成膜して、遮光層613を形成する。
なお、遮光層613が形成された後の画素部の上面図を図20(B)に示す。
遮光層613は液晶の光漏れ及びディスクリネーションが視認されないようにする役目と
、信号線の有する電位により、液晶の配向が乱れないように、信号線が電位を持つことに
よりできる電界を遮蔽する役目がある。このため、信号線609の上方を遮光層が重なる
ようにしている。
信号線609上方の遮光膜613は後述する画素電極と画素電極の間隙に形成されてい
る。このため、遮光膜の膜厚による凹凸が信号線に沿った画素電極の端部には形成されな
い。信号線に沿った画素電極616の端部は平坦面上に形成されている。
次いで、絶縁膜614を100nmの膜厚で形成する。絶縁膜は、100nm〜300
nmの膜厚の酸化窒化珪素膜を形成する。
次いで、感光性樹脂膜を用いて、フォトリソ工程を行い、0.5μmの厚さで、走査線
に沿って凸部615を形成する。感光性樹脂膜は、JSR社製のBPR−107VLをP
GMEA(プロピレングリコールモノメチルエーテルアセテート)で希釈して、粘度を下
げた材料を用いる。
次いで、電極に達するコンタクトホールを形成する。次いで、100nmの透明導電膜
(ここでは、酸化インジウム錫(ITO)膜)を形成した後、パターニングして画素電極
616を形成する。
なお、画素電極と遮光膜613を電極として、絶縁膜614を誘電体とする保持容量6
17を形成することができる。
なお、画素電極616を形成した後の画素の上面図を図21に示す。電極610と画素
電極がコンタクトホール804を介して導通している。走査線に沿って設けられた凸部6
15は細長い長方形のパターンである。画素電極と画素電極の間の距離(s)は2.0μ
mであり、画素電極と凸部の重なる幅(L)はそれぞれ1.0μmである。
以上の工程で作製される基板を本明細書ではアクティブマトリクス基板と称する。
画素部に設けられた電極、配線、半導体層を示した上面図が図22である。図22の上
面図を鎖線E−E’及び鎖線F−F’で切断した断面図を図23に示す。
本実施例は一例であって、本実施例の工程に限定されないことはいうまでもない。例え
ば、各導電膜としては、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タン
グステン(W)、クロム(Cr)、シリコン(Si)からなる導電膜を用いても良い。
本実施例のアクティブマトリクス基板は、透過型の液晶表示装置に用いることができる
。なお、画素電極として、透明導電膜の代わりに、光を反射する機能を有する導電膜を用
いるときは、本実施例のアクティブマトリクス基板を反射型の液晶表示装置に用いること
ができる。
本実施例では、実施例1で作製したアクティブマトリクス基板から、アクティブマトリ
クス型液晶表示装置を作製する工程を以下に説明する。説明には図24を用いる。
まず、実施例1に従い、アクティブマトリクス基板を得る。
次いで、透光性の基板700上に透明導電膜からなる透明電極701を形成する。以上
の構成でなる基板を本実施例では対向基板と称する。
次いで、アクティブマトリクス基板及び対向基板上に配向膜703を形成しラビング処
理を行う。なお、本実施例により作製する液晶表示装置は投影型の対角0.3インチ〜1
.0インチ程度のパネルとする。このようなパネルは画素のサイズが10μm〜20μm
と小さく、スペーサーによる欠陥が無視できないくらいに大きい。このため、本実施例に
おいてスペーサーは液晶表示装置に用いない。
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシー
ル材で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーによって均
一な間隔を持って2枚の基板が貼り合わせられる。このとき、画素のセルギャップが4.
5μmとなるようにした。
その後、両基板の間に液晶材料704を注入し、封止剤(図示せず)によって完全に封
止する。液晶材料704には公知の液晶材料を用いれば良い。このようにして図24に示
すアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブ
マトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏
光板等を適宜設けた。そして、公知の技術を用いてFPCを貼りつけた。
実施例1を参照すると、セルギャップが4.5μm、画素電極の間の距離が2.0μm
、凸部の高さが0.5μmで画素電極と凸部が重なる幅(L)が1.0μmの液晶表示装
置が作製される。凸部がないときに比べて光漏れ及びディスクリネーションが低減する幅
の和は図11のグラフより2.2μmの幅と見積もられる。
以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いること
ができる。
上記各実施例1または実施例2を実施して形成された液晶表示装置は様々な電気光学装
置に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全て
に本発明を適用できる。
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッド
マウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ
、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子
書籍等)などが挙げられる。それらの一例を図25、図26及び図27に示す。
図25(A)はパーソナルコンピュータであり、本体2001、画像入力部2002、
表示部2003、キーボード2004等を含む。本発明を表示部2003に適用すること
ができる。
図25(B)はビデオカメラであり、本体2101、表示部2102、音声入力部21
03、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本発明を
表示部2102に適用することができる。
図25(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201
、カメラ部2202、受像部2203、操作スイッチ2204、表示部2205等を含む
。本発明は表示部2205に適用できる。
図25(D)はゴーグル型ディスプレイであり、本体2301、表示部2302、アー
ム部2303等を含む。本発明は表示部2302に適用することができる。
図25(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレ
ーヤーであり、本体2401、表示部2402、スピーカ部2403、記録媒体2404
、操作スイッチ2405等を含む。なお、このプレーヤーは記録媒体としてDVD(Di
gtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲ
ームやインターネットを行うことができる。
本発明は表示部2402に適用することができる。
図25(F)はデジタルカメラであり、本体2501、表示部2502、接眼部250
3、操作スイッチ2504、受像部(図示しない)等を含む。本発明を表示部2502に
適用することができる。
図26(A)はフロント型プロジェクターであり、投射装置2601、スクリーン26
02等を含む。本発明は投射装置2601の一部を構成する液晶表示装置2808に適用
しプロジェクターを完成することができる。
図26(B)はリア型プロジェクターであり、本体2701、投射装置2702、ミラ
ー2703、スクリーン2704等を含む。本発明は投射装置2702の一部を構成する
液晶表示装置2808に適用しプロジェクターを完成することができる。
なお、図26(C)は、図26(A)及び図26(B)中における投射装置2601、
2702の構造の一例を示した図である。投射装置2601、2702は、光源光学系2
801、ミラー2802、2804〜2806、ダイクロイックミラー2803、プリズ
ム2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成され
る。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の
例を示したが、特に限定されず、例えば単板式であってもよい。また、図26(C)中に
おいて矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、
位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
また、図26(D)は、図26(C)中における光源光学系2801の構造の一例を示
した図である。本実施例では、光源光学系2801は、リフレクター2811、光源28
12、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で
構成される。なお、図26(D)に示した光源光学系は一例であって特に限定されない。
例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相
差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
ただし、図26に示したプロジェクターにおいては、透過型の電気光学装置を用いた場
合を示しており、反射型の電気光学装置での適用例は図示していない。
図27(A)は携帯電話であり、本体2901、音声出力部2902、音声入力部29
03、表示部2904、操作スイッチ2905、アンテナ2906等を含む。本発明を表
示部2904に適用することができる。
図27(B)は携帯書籍(電子書籍)であり、本体3001、表示部3002、300
3、記憶媒体3004、操作スイッチ3005、アンテナ3006等を含む。本発明は表
示部3002、表示部3003に適用することができる。
図27(C)はディスプレイであり、本体3101、支持台3102、表示部3103
等を含む。本発明は表示部3103に適用することができる。本発明のディスプレイは特
に大画面化した場合において有利であり、対角10インチ以上(特に30インチ以上)の
ディスプレイには有利である。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用すること
が可能である。また、本実施例の電子機器は実施例1〜2のどのような組み合わせからな
る構成を用いても実現することができる。

Claims (4)

  1. 第1乃至第3の走査線と、
    第1及び第2の信号線と、
    前記第1及び前記第2の走査線と前記第1及び前記第2の信号線とによって囲まれた領域に設けられた第1の画素電極と、
    前記第2及び前記第3の走査線と前記第1及び前記第2の信号線とによって囲まれた領域に設けられた第2の画素電極と、
    前記第1及び前記第2の画素電極の上方に設けられた対向電極を有する液晶表示装置であって、
    前記第1の画素電極と前記第2の画素電極には異極性の信号が入力され、
    前記第1の画素電極は、中央で最大の面積を占める平坦面と、第1乃至第4の端部を有し、
    前記第1の端部は前記第1の走査線に沿って設けられ、
    前記第2の端部は前記第1の信号線に沿って設けられ、
    前記第3の端部は前記第2の走査線に沿って設けられ、
    前記第4の端部は前記第2の信号線に沿って設けられ、
    前記第2及び第4の端部は前記平坦面と同じ高さに設けられ、
    前記第1及び第3の端部の中央部は前記平坦面より0.5μm以上高く設けられ、
    前記第1及び第3の端部の両端部は前記第1及び第3の端部の中央部より0.2μm以上高く設けられ、
    前記平坦面と前記対向電極の間は4.5μm以下であり、
    前記第1と前記第2の画素電極の間は4.0μm以下であり、
    前記第1及び前記第3の端部の幅は3.0μm以下であることを特徴とする液晶表示装置。
  2. 請求項1において、
    前記第2の画素電極は、中央で最大の面積を占める平坦面と、第1乃至第4の端部を有し、
    前記第2の画素電極の第1の端部は前記第2の走査線に沿って設けられ、
    前記第2の画素電極の第2の端部は前記第1の信号線に沿って設けられ、
    前記第2の画素電極の第3の端部は前記第3の走査線に沿って設けられ、
    前記第2の画素電極の第4の端部は前記第2の信号線に沿って設けられ、
    前記第2の画素電極の第2及び第4の端部は前記第2の画素電極の平坦面と同じ高さに設けられ、
    前記第2の画素電極の第1及び第3の端部の中央部は前記第2の画素電極の平坦面より0.5μm以上高く設けられ、
    前記第2の画素電極の第1及び第3の端部の両端部は前記第2の画素電極の第1及び第3の端部の中央部より0.2μm以上高く設けられ、
    前記第2の画素電極の平坦面と前記対向電極の間は4.5μm以下であり、
    前記第2の画素電極の第1及び第3の端部の幅は3.0μm以下であることを特徴とする液晶表示装置。
  3. 第1乃至第3の信号線と、
    第1及び第2の走査線と、
    前記第1及び前記第2の信号線と前記第1及び前記第2の走査線とによって囲まれた領域に設けられた第1の画素電極と、
    前記第2及び前記第3の信号線と前記第1及び前記第2の走査線とによって囲まれた領域に設けられた第2の画素電極と、
    前記第1及び前記第2の画素電極の上方に設けられた対向電極を有する液晶表示装置であって、
    前記第1の画素電極と前記第2の画素電極には異極性の信号が入力され、
    前記第1の画素電極は、中央で最大の面積を占める平坦面と、第1乃至第4の端部を有し、
    前記第1の端部は前記第1の信号線に沿って設けられ、
    前記第2の端部は前記第1の走査線に沿って設けられ、
    前記第3の端部は前記第2の信号線に沿って設けられ、
    前記第4の端部は前記第2の走査線に沿って設けられ、
    前記第2及び第4の端部は前記平坦面と同じ高さに設けられ、
    前記第1及び第3の端部の中央部は前記平坦面より0.5μm以上高く設けられ、
    前記第1及び第3の端部の両端部は前記第1及び第3の端部の中央部より0.2μm以上高く設けられ、
    前記平坦面と前記対向電極の間は4.5μm以下であり、
    前記第1と前記第2の画素電極の間は4.0μm以下であり、
    前記第1及び前記第3の端部の幅は3.0μm以下であることを特徴とする液晶表示装置。
  4. 請求項3において、
    前記第2の画素電極は、中央で最大の面積を占める平坦面と、第1乃至第4の端部を有し、
    前記第2の画素電極の第1の端部は前記第2の信号線に沿って設けられ、
    前記第2の画素電極の第2の端部は前記第1の走査線に沿って設けられ、
    前記第2の画素電極の第3の端部は前記第3の信号線に沿って設けられ、
    前記第2の画素電極の第4の端部は前記第2の走査線に沿って設けられ、
    前記第2の画素電極の第2及び第4の端部は前記第2の画素電極の平坦面と同じ高さに設けられ、
    前記第2の画素電極の第1及び第3の端部の中央部は前記第2の画素電極の平坦面より0.5μm以上高く設けられ、
    前記第2の画素電極の第1及び第3の端部の両端部は前記第2の画素電極の第1及び第3の端部の中央部より0.2μm以上高く設けられ、
    前記第2の画素電極の平坦面と前記対向電極の間は4.5μm以下であり、
    前記第2の画素電極の第1及び第3の端部の幅は3.0μm以下であることを特徴とする液晶表示装置。
JP2010226401A 2000-11-02 2010-10-06 液晶表示装置 Expired - Fee Related JP5132748B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010226401A JP5132748B2 (ja) 2000-11-02 2010-10-06 液晶表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000335919 2000-11-02
JP2000335919 2000-11-02
JP2010226401A JP5132748B2 (ja) 2000-11-02 2010-10-06 液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007296950A Division JP4642831B2 (ja) 2000-11-02 2007-11-15 液晶表示装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2011002862A JP2011002862A (ja) 2011-01-06
JP5132748B2 true JP5132748B2 (ja) 2013-01-30

Family

ID=18811585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010226401A Expired - Fee Related JP5132748B2 (ja) 2000-11-02 2010-10-06 液晶表示装置

Country Status (2)

Country Link
US (4) US7167226B2 (ja)
JP (1) JP5132748B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734924B2 (en) 2000-09-08 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4097521B2 (ja) * 2002-12-27 2008-06-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7354862B2 (en) * 2005-04-18 2008-04-08 Intel Corporation Thin passivation layer on 3D devices
WO2012111581A1 (en) 2011-02-18 2012-08-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN103959158B (zh) 2011-11-28 2017-08-01 株式会社半导体能源研究所 液晶显示装置
JP6091197B2 (ja) * 2012-12-10 2017-03-08 三菱電機株式会社 アレイ基板及び表示装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2563774B2 (ja) * 1985-12-19 1996-12-18 セイコーエプソン株式会社 投写型表示装置
JPH05165061A (ja) * 1991-12-17 1993-06-29 Sony Corp 液晶表示装置
EP0603866B1 (en) 1992-12-25 2002-07-24 Sony Corporation Active matrix substrate
JPH0720497A (ja) 1993-07-05 1995-01-24 Sony Corp アクティブマトリクス液晶表示装置
EP0636917B1 (en) * 1993-07-27 1998-09-30 Sharp Kabushiki Kaisha Liquid crystal display
JP3005418B2 (ja) 1994-05-18 2000-01-31 三洋電機株式会社 液晶表示装置
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5978056A (en) 1995-10-15 1999-11-02 Victor Company Of Japan, Ltd Reflection-type display apparatus having antireflection films
KR100219118B1 (ko) * 1996-08-30 1999-09-01 구자홍 박막트랜지스터 액정표시장치 및 그 제조방법
JPH09203908A (ja) * 1996-01-25 1997-08-05 Furontetsuku:Kk 液晶表示装置用薄膜トランジスタおよび液晶表示装置
JPH09218425A (ja) * 1996-02-09 1997-08-19 Toshiba Electron Eng Corp 液晶表示装置及びその製造方法
JPH1062797A (ja) * 1996-08-19 1998-03-06 Hitachi Ltd 液晶表示装置
KR100243297B1 (ko) * 1997-07-28 2000-02-01 윤종용 다결정실리콘 박막 트랜지스터-액정표시장치 및그 제조방법
US6215541B1 (en) * 1997-11-20 2001-04-10 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
JP3786515B2 (ja) * 1998-01-30 2006-06-14 セイコーエプソン株式会社 液晶装置及びその製造方法並びに電子機器
JP3119228B2 (ja) * 1998-01-20 2000-12-18 日本電気株式会社 液晶表示パネル及びその製造方法
US6556265B1 (en) * 1998-03-19 2003-04-29 Seiko Epson Corporation LCD having auxiliary capacitance lines and light shielding films electrically connected via contact holes
JP4312851B2 (ja) 1998-04-27 2009-08-12 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3216617B2 (ja) 1998-10-07 2001-10-09 日本電気株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
JP2000111952A (ja) * 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP3738609B2 (ja) 1999-07-22 2006-01-25 セイコーエプソン株式会社 電気光学装置及び投射型表示装置と電気光学装置の製造方法
JP3610264B2 (ja) 1999-08-03 2005-01-12 シャープ株式会社 液晶表示素子
JP2001133750A (ja) 1999-08-20 2001-05-18 Seiko Epson Corp 電気光学装置
JP3636641B2 (ja) 1999-08-20 2005-04-06 セイコーエプソン株式会社 電気光学装置
US6555265B1 (en) * 2000-04-06 2003-04-29 Hawker Energy Products, Inc. Value regulated lead acid battery
WO2001082273A1 (fr) * 2000-04-21 2001-11-01 Seiko Epson Corporation Dispositif electro-optique
JP3719939B2 (ja) * 2000-06-02 2005-11-24 シャープ株式会社 アクティブマトリクス基板およびその製造方法ならびに表示装置および撮像装置
JP4499254B2 (ja) * 2000-07-27 2010-07-07 ソニー株式会社 液晶表示素子
JP3864678B2 (ja) 2000-07-28 2007-01-10 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
JP3460706B2 (ja) * 2000-08-07 2003-10-27 セイコーエプソン株式会社 電気光学装置、電子機器、電気光学装置用基板および電気光学装置用基板の製造方法。
US6734924B2 (en) * 2000-09-08 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6801267B2 (en) 2000-11-10 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4019697B2 (ja) * 2001-11-15 2007-12-12 株式会社日立製作所 液晶表示装置

Also Published As

Publication number Publication date
US20020113930A1 (en) 2002-08-22
US20080117375A1 (en) 2008-05-22
US7554642B2 (en) 2009-06-30
US20050099566A1 (en) 2005-05-12
JP2011002862A (ja) 2011-01-06
US7167226B2 (en) 2007-01-23
US20090268111A1 (en) 2009-10-29
US8059246B2 (en) 2011-11-15
US7446840B2 (en) 2008-11-04

Similar Documents

Publication Publication Date Title
JP5719918B2 (ja) 半導体装置
US20050202601A1 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JP5132748B2 (ja) 液晶表示装置
JP4037089B2 (ja) 液晶表示装置
JP4064088B2 (ja) 液晶表示装置
JP4827343B2 (ja) 液晶表示装置及び液晶表示装置の作製方法
JP4642831B2 (ja) 液晶表示装置及び電子機器
JP2000330135A (ja) アクティブマトリクス型液晶表示装置
JP2008216435A (ja) 液晶装置、及び電子機器
US20090135359A1 (en) Liquid crystal device and electronic apparatus
WO2011039903A1 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5132748

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees