JP5116466B2 - 不純物導入装置及び不純物導入方法 - Google Patents

不純物導入装置及び不純物導入方法 Download PDF

Info

Publication number
JP5116466B2
JP5116466B2 JP2007512820A JP2007512820A JP5116466B2 JP 5116466 B2 JP5116466 B2 JP 5116466B2 JP 2007512820 A JP2007512820 A JP 2007512820A JP 2007512820 A JP2007512820 A JP 2007512820A JP 5116466 B2 JP5116466 B2 JP 5116466B2
Authority
JP
Japan
Prior art keywords
chamber
doping
plasma
type
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007512820A
Other languages
English (en)
Other versions
JPWO2006106779A1 (ja
Inventor
文二 水野
一郎 中山
雄一朗 佐々木
智洋 奥村
成国 金
裕之 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007512820A priority Critical patent/JP5116466B2/ja
Publication of JPWO2006106779A1 publication Critical patent/JPWO2006106779A1/ja
Application granted granted Critical
Publication of JP5116466B2 publication Critical patent/JP5116466B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412—Plasma immersion ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Sampling And Sample Adjustment (AREA)

Description

【技術分野】
【０００１】
本発明は、不純物導入装置及び不純物導入方法にかかり、特に固体試料表面にプラズマを用いてイオンを注入するプラズマドーピング装置及びプラズマドーピング方法に関するものである。
【背景技術】
【０００２】
トランジスタなどの半導体製造工程において、PN接合などを形成する際、P型不純物あるいはN型不純物を導入するために、プラズマドーピングという技術が提案されている。
これは半導体基板に対して電気的に活性となる不純物をドーピングする際に、不純物を含んだプラズマに半導体基板を曝してプラズマのエネルギーで不純物を半導体基板表面部分に導入するものである。
【０００３】
しかし、半導体に必要な不純物はその特性、例えば、電気的な正負の特性を明確に与える為に、不純物の元素分子レベルでの純化や量的な制御が要求される。
【０００４】
このプラズマドーピングでは、プラズマを閉じ込める為に何らかの閉鎖もしくは半閉鎖環境、具体的には真空チャンバーや大気圧プラズマの場合にはプラズマ処理機構の中でドーピングを実施する為、前述の閉鎖もしくは半閉鎖環境を構成する物質の内プラズマに接する部分には不純物物質を含む薄膜が堆積することになる。ここに堆積した物質は、プラズマに接することによって、プラズマのエネルギーにより再度スパッタされてプラズマ中に混入する場合もあり、プラズマと薄膜は堆積とスパッタの競合過程の合成で、一種の定常状態になる。堆積した物質がプラズマ中の不純物と同種の物質であれば、堆積と再混入によりバランスが保たれるが、堆積した物質が異種のものであれば、プラズマ中に含まれる不純物とは異種のものがプラズマに混入することにより、プラズマに含まれる不純物の特性が混乱し、結果的に半導体薄膜にドーピングされる不純物の特性と量が正確に制御できなくなる。このため、プラズマドーピング方法は、わずかな量の差により特性を大きく左右する結果となる、半導体製造には使用しにくくなる。
【０００５】
そこで、これらの混入を避ける為に、真空チャンバーを不純物の種類毎に区分けして専用チャンバーを設けることを、本発明者らは提案している（特許文献１）。特許文献１によれば、例えば図５の右側のチャンバーをP型ドープチャンバー５０として使用し、左側のチャンバーをN型ドープチャンバー６０として使用する。半導体基板１３０にフォトレジストなどでP型のパターニングをして、チャンバー５０でP型ドープを行い、次いで半導体基板１３０にフォトレジストなどでN型のパターニングをして、チャンバー６０でN型ドープを行う。この様にして、所望の不純物毎に専用のプラズマチャンバーを設置すれば、特性の異なる不純物の混入を避けることができる為、プラズマドーピングは半導体製造に利用できることが判明した。
【０００６】
ところで、本発明の発明者らはさらに、希ガス、特にHeプラズマによるシリコン単結晶基板のアモルファス化が非常に重要な役割を果たすことを発見した（特許文献2）。即ち、これまでのビームラインイオン注入によるHeイオン注入では、いかに長時間をかけて大量のHeを照射しても、シリコン単結晶基板がアモルファス化することは無かった。これが2004年までの世界のイオン注入業界の常識であった。ところが、プラズマを使用すると、これまでの常識と比較して非常に低いエネルギーでありながら、単位時間に大量（イオン注入と比較してほぼ100倍）のHeを照射することになる為、シリコン単結晶といえどもアモルファス化することが判明した。
【０００７】
このHeによるアモルファス化の効果は、このアモルファス化に続いてもしくは同時に不純物を導入することにより、不純物の深さ方向のプロファイルを好ましいものに変化させ（非特許文献１）、均一性の向上、不純物量の制御に繋がる特段の効果を発揮する。
【０００８】
但し、単純にHeに不純物 例えばB2H6を混入させるだけでは、特段の効果が無いことは自明で、発明者らが初期にプラズマドーピングの実験をした際 特許文献４に記載した通りHeによりB2H6を５％に希釈して使用したが、この様なアモルファス化による効果は無かった。
【特許文献１】
特許第２７８０４１９号明細書
【特許文献２】
特願２００３−０４１１２３号公報
【特許文献３】
特願２００４−３６０１２２号公報
【特許文献４】
特許第２０２２２０４号明細書
【非特許文献１】
Ｙ．Ｓａｓａｋｉ ｅｔ ａｌ．，"Ｂ２Ｈ６ Ｐｌａｓｍａ Ｄｏｐｉｎｇ ｗｉｔｈ Ｉｎ−ｓｉｔｕ Ｈｅ Ｐｒｅ−ａｍｏｒｐｈｙｚａｔｉｏｎ"，２００４ Ｓｙｍｐｏｓｉａ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ Ｃｉｒｃｕｉｔｓ
【特許文献５】
特開２００４−１７９５９２
【発明の開示】
【発明が解決しようとする課題】
【０００９】
このように、プラズマチャンバーなどプラズマドーピングを実施する主機構だけではなく、半導体基板を搬送する機構や、半導体基板上に形成したフォトレジストによるパターンを除去する工程に於いても微量の物質の混入が起こることが判明し、前記特許文献1に記載の特許出願がなされた１９９０年には全く問題とならなかった微量物質の混入による半導体基板上の混乱、所謂コンタミネーションが発生することが問題となってきた。
【００１０】
本発明は前記実情に鑑みてなされたもので、コンタミネーションを防止し、制御性よく所望の不純物を導入することのできる不純物導入方法および不純物導入装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
【課題を解決するための手段】
半導体基板に導入する不純物は、種類の異なる不純物同士が、互いに混入しても問題の無いものは同時に処理できるが、互いに混入すると半導体装置製造に悪影響を及ぼす組み合わせは完全に排除しなければならない。下記の様な反応チャンバーの峻別に加えて、処理をしたウエーハを搬送する機構や後工程（ここではフォトレジストの除去を例としてあげている）に関しても工程を峻別する必要がある。すなわち、プラズマドーピングは、高エネルギーをもつイオンを打ち込むイオン注入などに比べ、プラズマに接触させることで不純物の導入を行う方法であるため、極めて微量のコンタミネーションが半導体装置の製造に大きな影響を与えることを発見し、これに着目してなされたもので、互いに混入すると悪影響を及ぼす組み合わせを完全に排除するようにしたことを特徴とするものである。
そこで本発明は、基板にプラズマを用いて不純物をドーピングするためのプラズマドーピング装置であって、第1不純物をドーピングするための第1プラズマドーピングチャンバーと、第2不純物をドーピングするための第2プラズマドーピングチャンバーを有する第1チャンバー群と、前記第1プラズマドーピングチャンバーに前記基板を搬送するか、前記第1プラズマドーピングチャンバーから前記基板を搬送するように構成された第1搬送機構と、前記第2プラズマドーピングチャンバーに前記基板を搬送するか、前記第2プラズマドーピングチャンバーから前記基板を搬送するように構成された第2搬送機構とを含み、前記第1及び第2搬送機構の全ての構成要素は隔壁によって互いに完全に隔離され、前記第1及び第2プラズマドーピングチャンバーはトランスファーチャンバーと接続され、前記第1プラズマドーピングチャンバーはP型不純物のドーピングを行うように構成され、前記第2プラズマドーピングチャンバーはN型不純物のドーピングを行うように構成され、前記第1及び第2プラズマドーピングチャンバーは互いに隔離され、閉鎖空間内に配置されたことを特徴とする。
また本発明は、前記ドーピング装置であって、前記第1不純物でドーピングされた前記基板を処理するための第3チャンバーと、前記第2不純物でドーピングされた前記基板を処理するための第4チャンバーを有する第2チャンバー群をさらに含み、前記第2チャンバー群で行われる処理は、前記第1チャンバー群で行われる処理と異なり、前記第3及び第4チャンバーは前記トランスファーチャンバーと接続されたことを特徴とする。
また本発明は、前記ドーピング装置であって、前記第3及び第4チャンバーは、前記基板上に形成されたレジスト層を除去するための処理を行うように構成されたことを特徴とする。
また本発明は、前記ドーピング装置であって、同一な不純物を処理する前記第1チャンバー群のチャンバーと、前記第2チャンバー群のチャンバーとは、閉鎖された空間を形成し得るように配置されたことを特徴とする。
また本発明は、基板にプラズマを用いて不純物をドーピングするためのプラズマドーピング方法であって、第1ドーピングチャンバーにおいて第1不純物で前記基板をドーピングしてから、第2ドーピングチャンバーにおいて第2不純物で前記基板をドーピングする工程と、第1搬送機構によって前記第1ドーピングチャンバーに前記基板を搬送するか、前記第1ドーピングチャンバーから前記基板を搬送する工程と、第2搬送機構によって前記第2ドーピングチャンバーに前記基板を搬送するか、前記第2ドーピングチャンバーから前記基板を搬送する工程とを含み、前記第1及び第2搬送機構の全ての構成要素は隔壁によって互いに完全に隔離され、前記第1及び第2ドーピングチャンバーはトランスファーチャンバーと接続され、前記第1ドーピングチャンバー内でP型のドーピングが行われ、前記第2ドーピングチャンバー内でN型のドーピングが行われ、前記第1及び第2ドーピングチャンバーは互いに隔離され、閉鎖空間内に配置されたことを特徴とする。
また本発明は、前記ドーピング方法であって、前記第1不純物でドーピングされた前記基板を第3チャンバーで処理する工程と、前記第2不純物でドーピングされた前記基板を第4チャンバーで処理する工程とを含み、前記第3及び第4チャンバーで行われる処理は、前記第1及び第2チャンバーで行われる処理と異なり、前記第3及び第4チャンバーは前記トランスファーチャンバーと接続されたことを特徴とする。
また本発明は、前記ドーピング方法であって、前記第3及び第4チャンバーで行われる処理は、前記基板上に形成されたレジスト層を除去することを特徴とする。
また本発明は、前記ドーピング方法であって、前記第1及び第3チャンバーは閉鎖された空間を形成し得るように配置されたことを特徴とする。
また本発明は、前記ドーピング方法であって、前記第2及び第4チャンバーは閉鎖された空間を形成し得るように配置されたことを特徴とする。
また以下に参考例を示す。
【００１２】
本発明は、試料にプラズマを用いて不純物材料を導入するプラズマドーピング装置であって、所望の不純物材料毎に配置された第1のチャンバー群と、所望の不純物材料毎に設けかつ前記試料を搬送する搬送機構とを備える。
【００１３】
また、本発明は、上記プラズマドーピング装置において、１のチャンバー群を構成する複数のチャンバーの何れとも異なる処理を行い，かつ，所望の不純物材料毎に配置された第２のチャンバー群を備えるものを含む。
【００１４】
また、本発明は、上記プラズマドーピング装置において、第２のチャンバー群を構成する複数のチャンバーは、試料に形成されたレジスト層を除去する処理を行うものを含む。
【００１５】
また、本発明は、上記プラズマドーピング装置において、第１のチャンバー群の複数のチャンバーはP型、N型ドープ用チャンバーを少なくとも１つを有するものを含む。
【００１６】
また、本発明は、上記プラズマドーピング装置において、第１のチャンバー群の複数のチャンバーはP型、N型ドープ用チャンバーをそれぞれ少なくとも１つ有するものを含む。
【００１７】
また、本発明は、上記プラズマドーピング装置において、複数のプラズマドーピングチャンバーを具備し、試料にプラズマを用いて不純物材料を導入するプラズマドーピング装置であって、前記ドーピングチャンバー毎に異なる搬送機構を備え、前記試料を前記プラズマドーピングチャンバーに搬送するようにしたものを含む。
【００１８】
また、本発明は、上記プラズマドーピング装置において、複数のプラズマドーピングチャンバーを具備し、試料にプラズマを用いて不純物材料を導入するプラズマドーピング装置であって、前記試料を前記プラズマドーピングチャンバーに搬送する搬送機構は、前記プラズマドーピングチャンバーの数量以上であるものを含む。
【００１９】
また、本発明は、上記プラズマドーピング装置において、複数のプラズマドーピングチャンバーを具備し、試料にプラズマを用いて不純物材料を導入するプラズマドーピング装置であって、前記第１のチャンバー群の各チャンバーを隔離する隔壁を内部に有するトランスファーチャンバーを備えるものを含む。
【００２０】
また、本発明は、上記プラズマドーピング装置において、前記隔壁に試料保持機構を備えるものを含む。
【００２１】
また、本発明は、上記プラズマドーピング装置において、前記試料をＨｅプラズマによってアモルファス化するヘリウムプラズマアモルファス化（ＨｅＰＡ）チャンバーを有するものを含む。
【００２２】
また、本発明は、上記プラズマドーピング装置において、前記ＨｅＰＡチャンバーの両側に、使用する不純物材料毎に配置されたチャンバーを有するものを含む。
【００２３】
また、本発明は、上記プラズマドーピング装置において、第１のチャンバー群の各チャンバーには試料をＨｅプラズマによってアモルファス化する機能を備えるものを含む。
【００２４】
また、本発明は、上記プラズマドーピング装置において、チャンバー毎にトランスファーチャンバーを備えるものを含む。
【００２５】
また、本発明は、ドーピングチャンバー毎に設けられた搬送機構によって、第１のドーピングチャンバーと第１のアッシングチャンバーとの間で試料を搬送するプラズマドーピング方法である。
【００２６】
従って、不純物の特性による区別をするプラズマドーピング工程の組合せは下記の例の様になる。
【００２７】
１ ヘリウムプラズマアモルファス化（HePA）をチャンバーAで半導体基板上のP型、N型領域同時に実施し、フォトレジストでパターニングしてP型領域にB2H6ドーピングをチャンバーBで実施する。次いで、N型領域をフォトレジストでパターニングして開口し、PH3ドーピングをチャンバーCで実施する。
【００２８】
２ 半導体基板上にフォトレジストでパターニングしてP型領域にチャンバーAでHePAを実施し、次いでB2H6ドーピングを実施する。次いで、N型領域をフォトレジストでパターニングして開口し、チャンバーBでHePAを実施し、次いでPH3をドーピングする。
【００２９】
３ 半導体基板上にフォトレジストでパターニングしてP型領域にチャンバーAでHePA効果のある希釈率にHeにより希釈されたB2H6のプラズマでボロンドーピングを実施する。次いで、N型領域をフォトレジストでパターニングして開口し、チャンバーBでHePA効果のある希釈率となるようにHeにより希釈されたPH3によるプラズマで燐ドーピングする。
【００３０】
又、不純物をドーピングした後に通常実施するフォトレジストのアッシングや除去の工程に於いてもプラズマや湿式の工程で処理機構を使用するので、フォトレジストや半導体基板及び薄膜に付着した不純物が再度前記処理機構内部に付着する。その様にして付着した物質が再度別の処理時に混入することは避けられない。しかし、この混入は微量ではあっても、半導体基板内での混乱を招き最新の半導体装置の歩留まりを低下させる可能性が高い。
【００３１】
従って、フォトレジスト除去の工程で不純物の特性毎に処理機構を峻別して混入を避け、半導体の歩留まりを向上させる工夫を行った。しかし、フォトレジスト除去機構を２種類以上専用化することになり、特に小規模工場ではこの工夫はコストアップにもなるので、歩留まりとの関係で採用を決定すれば良い。
【００３２】
又、これらの一連の機能を発揮せしめるためには、一つの真空連結部で連結することや、一体のエンクロージャー内に収納することは半導体表面の酸化やパーティクルの付着を防止するなど別の意味で効果があるが、その様な措置をとらなければ、本発明の内容を本質的に利用できないかと言えばその様なことはなく、利用可能である。即ち、半導体製造工場での高度に管理されたウエーハ搬送機構及びこれらの管理機能を使用すれば、工場の配置の都合により、距離が離れていたり、一つのエンクロージャーの中に格納されていなくても、結果的に一連の機能を果たせる装置群が存在していれば、同様の機能を発揮させることが可能である。これは極端に言えば、本発明で記述したある工程は工場Aにて実施し、他の工程は工場Bで実施しても外界からの汚染や、パーティクル増加など多少の他の悪影響は想定できるが、工場間の清浄を確保した高度な物流システムが確立している今日ではさして難しいことでは無く、本発明の本質や主旨を歪めるものでは無く、又本発明の趣旨から外れるものでもなく、基本的に実施可能である。
【００３３】
すなわち本発明は、プラズマを全ての工程もしくは一部の工程処理に使用して固体試料に複数の種類の不純物を導入する不純物導入装置及び装置群であって、導入された不純物が直接もしくは間接的に固体試料に電気的もしくは機械的又は何らかの特定の機能を保有させるに必要な所望の不純物が不純物導入工程処理中に互いに混入すると互いの特定の機能に害を及ぼす場合、夫々の不純物が互いに混入しない様、下記機構を少なくとも一つ含むか、装置群として下記の様な機構の一つを意図してなる不純物導入装置及び装置群である。
１ 所望の不純物毎に独立した不純物導入機構
２ 所望の不純物毎に独立した固体試料搬送用機構
３ 所望の不純物毎に独立した不純物導入機構と固体試料搬送用機構を繋ぐ搬送用機構
４ 所望の不純物毎に専用に設定し、他の不純物との混入を防止した樹脂を除去する機構
５ 所望の不純物毎に独立した複数の不純物導入装置間を繋ぐ試料搬送機構
６ 所望の不純物毎に独立した複数の不純物導入装置及び樹脂を除去する装置間を試料及び試料群を搬送する機構
ここで所望の不純物とは、導入された不純物が直接もしくは間接的に固体試料に電気的もしくは機械的又は何らかの特定の機能を保有させるに必要な不純物をいい、ひとつの不純物あるいは複数種の不純物であってもよい。
本発明では、装置設計を行うに先立ち、半導体装置の製造に際し、プラズマ工程を必要とする工程を抽出する工程と、抽出された工程に必要な不純物を抽出する工程と、当該不純物が後続工程に影響を与えるか否かを判定する工程と、判定工程で影響を与えると判定された工程を抽出する工程と、抽出された工程を独立した機構で実行するように装置設計を行うようにしている。
【００３４】
また本発明は、プラズマを全ての工程もしくは一部の工程処理に使用して半導体基板又は半導体薄膜に複数の種類の不純物を導入する不純物導入装置及び装置群であって、導入された不純物が直接もしくは間接的に固体試料に電気的な特定の機能を保有させるに必要な所望の不純物が、不純物導入工程処理中に互いに混入すると互いの特定の機能に害を及ぼす場合、夫々の不純物が互いに混入しない様、下記の機構を少なくとも一つ含むか、装置群として下記の様な機構の一つを意図してなる不純物導入装置及び装置群である。
１ 所望の不純物毎に独立した不純物導入機構
２ 所望の不純物毎に独立した固体試料搬送用機構
３ 所望の不純物毎に独立した不純物導入機構と固体試料搬送用機構を繋ぐ搬送用機構
４ 所望の不純物毎に専用に設定し、他の不純物との混入を防止した樹脂を除去する機構
５ 所望の不純物毎に独立した複数の不純物導入装置間を繋ぐ試料搬送機構
６ 所望の不純物毎に独立した複数の不純物導入装置及び樹脂を除去する装置間を試料及び試料群を搬送する機構
【００３５】
また本発明は、プラズマを全ての工程もしくは一部の工程処理に使用して固体試料に複数の種類の不純物を導入する不純物導入装置及び装置群であって、固体試料に電気的もしくは機械的又は何らかの特定の機能を保有させるに必要な所望の不純物が、ある組み合わせでは不純物導入工程処理中に互いに混入しても機能に害を及ぼさないが、ある組み合わせでは互いの特定の機能に害を及ぼす場合、好ましく無い不純物が互いに混入しない様、下記の機構を少なくとも一つ含むか、装置群として下記の様な機構の一つを意図してなる不純物導入装置及び装置群である。
１ 互いに混入しても機能に害を及ぼさない不純物が同時に導入できる不純物導入機構
２ 互いに混入しても機能に害を及ぼさない不純物の組合せのみに専用に独立した固体試料搬送用機構
３ 互いに混入しても機能に害を及ぼさない不純物が導入されるもしくは導入された固体試料にのみ専用に独立に搬送する固体試料搬送用機構
４ 互いに混入しても機能に害を及ぼさない不純物の組合せ毎に専用に設定し、好ましくない不純物との混入を防止した樹脂を除去する機構
５ 互いに混入しても機能に害を及ぼさない不純物の組合せ毎に専用に設定した複数の不純物導入装置間を繋ぐ試料搬送機構
６ 互いに混入しても機能に害を及ぼさない不純物の組合せ毎に専用に設定した複数の不純物導入装置及び樹脂を除去する装置間を試料及び試料群を搬送する機構
【００３６】
また本発明は、プラズマを全ての工程もしくは一部の工程処理に使用して半導体基板及び半導体薄膜に複数の種類の不純物を導入する不純物導入装置及び装置群であって、固体試料に直接又は間接に電気的な特定の機能を保有させるに必要な所望の不純物が、ある組み合わせでは不純物導入工程処理中に互いに混入しても機能に害を及ぼさないが、ある組み合わせでは互いの特定の機能に害を及ぼす場合、好ましく無い不純物が互いに混入しない様、下記の機構を少なくとも一つ含むか、装置群として下記の様な機構の一つを意図してなる不純物導入装置及び装置群である。
１ 互いに混入しても機能に害を及ぼさない不純物が同時に導入できる不純物導入機構
２ 互いに混入しても機能に害を及ぼさない不純物の組合せのみに専用に独立した固体試料搬送用機構
３ 互いに混入しても機能に害を及ぼさない不純物が導入されるもしくは導入された固体試料にのみ専用に独立に搬送する固体試料搬送用機構
４ 互いに混入しても機能に害を及ぼさない不純物の組合せ毎に専用に設定し、このましくない不純物との混入を防止した樹脂を除去する機構
５ 互いに混入しても機能に害を及ぼさない不純物の組合せ毎に専用に設定した複数の不純物導入装置間を繋ぐ試料搬送機構
６ 互いに混入しても機能に害を及ぼさない不純物の組合せ毎に専用に設定した複数の不純物導入装置及び樹脂を除去する装置間を試料及び試料群を搬送する機構
【００３７】
また本発明は、電気的な直接の特定の機能としてあるものは正のP型、あるものは負のN型の特性を顕すものを含む。
【００３８】
また本発明は、電気的な間接の特定の機能として、結晶や多結晶及びアモルファスの格子や原子分子の結合状態に変化を生じせしめる機能を有するものを含む。
【００３９】
また本発明は、結晶や多結晶の格子や原子分子の結合状態に変化を生じせしめる機能としてアモルファス化させる機能を有するものを含む。
【００４０】
また本発明は、プラズマを全ての工程もしくは一部の工程処理に使用して固体試料に複数の種類の不純物を導入する不純物導入工程であって、導入された不純物が直接もしくは間接的に固体試料に電気的もしくは機械的又は何らかの特定の機能を保有させるに必要な所望の不純物が不純物導入工程処理中に互いに混入すると互いの特定の機能に害を及ぼす場合、夫々の不純物が互いに混入しない様、下記機構を用いた工程を少なくとも一つ含むか、工程の組み合わせとして下記機構を用いた工程の一つを意図してなる不純物導入方法を含む。
１ 所望の不純物毎に独立した不純物導入機構を用いて行う不純物導入工程
２ 所望の不純物毎に独立した固体試料搬送用機構により行う搬送工程
３ 所望の不純物毎に独立した不純物導入機構と固体試料搬送用機構を繋ぐ搬送用機構により行う搬送工程
４ 所望の不純物毎に専用に設定し、他の不純物との混入を防止した樹脂を除去する機構による樹脂排除工程
５ 所望の不純物毎に独立した複数の不純物導入装置間を繋ぐ試料搬送機構による搬送工程
６ 所望の不純物毎に独立した複数の不純物導入装置及び樹脂を除去する装置間を試料及び試料群を搬送する機構による搬送工程
【００４１】
なお本発明では、不純物とは、一般に半導体で示すような直接電気的に活性になるものだけでなく、Ｈｅプラズマなど、アモルファス化することによって、間接的に電気特性に非常に影響を与える物質をも示すものとする。
また、本発明では、不純物導入装置そのものだけでなく、夫々の不純物が互いに混入しない様、下記の機構を少なくとも一つ含むか、装置群として下記の様な機構の一つを意図してなるものを含むものとする。
【発明の効果】
【００４２】
本発明によれば、半導体装置製造時の半導体基板への不純物導入時に、電気的に正負の特性を保有させる物質を一定の工程で混入させることを避け、正確な半導体装置製造に寄与する。具体的に不純物峻別の方法を示し、かつ製造工場のコストパフォーマンスなどの事情をも考慮して解決することが可能となる。
【発明を実施するための最良の形態】
【００４３】
以下、本発明の実施の形態を、図面を参照しながら説明する。ただし、本発明は以下の実施の形態に限定されるものではない。
（実施の形態１）
本発明の実施の形態について、図１を参照しながら説明する。このプラズマドーピング装置は真空状態でのプラズマを利用した一例である。各種プラズマの特徴を生かせれば、真空状態でのプラズマに限るものでは無い。
本実施例の特徴はHeプラズマアモルファス化（HePA）を行ってから、不純物ドーピングを行う。
【００４４】
また本発明は、装置の構造を説明する装置には３台のロードロック１０と用途によって隔壁２０で隔離できる構造を有するトランスファーチャンバー３０に５基のプラズマチャンバーが設置されている。５基のプラズマチャンバーは夫々、HePA用チャンバー４０、B2H6を用いたP型ドープ用チャンバー５０、PH3を用いたN型ドープ用チャンバー６０、P型ドープを行った半導体基板上のフォトレジストを除去するP型アッシングチャンバー７０、N型ドープを行った半導体基板上のフォトレジストを除去するN型アッシングチャンバー８０により構成される。ロードロック、トランスファーチャンバー、プラズマチャンバー間を半導体基板を搬送する為に、ロボットアームを設置している。ロボットアームは３６０度自由に回転できる設計になっている。この場合、HePA用のアーム９０、P型ドープ用のアーム１００、N型ドープ用のアーム１１０の３種類を用意して互いの混入を避けている。必要に応じて、HePAの部分とドーピング部分で半導体基板を受け渡し出来る様にトレー１２０を設置した。
【００４５】
５基のプラズマチャンバーの基本構造を図２を参照しながら説明する。HePAチャンバーの例であるが、図２はチャンバーの断面構造図である。プラズマチャンバー４０にはプラズマ源１２２が設置されている。ガスの導入機構は図には記していないが、ガスや不純物材料をチャンバー４０内に導入し、プラズマ１２４を発生させる。被処理物である半導体基板１３０は基板台１３２の上に載せられている。基板１３０はアーム９０を使用してトランスファーチャンバーからバルブ１４０Aを通して基板台１８０に移動できる構造である。
【００４６】
この装置を使用した半導体装置の製造方法を説明する。半導体基板１３０を単数もしくは複数ロードロック１０Aに設置する。今回は先ずHePAを実施するので、ロードロック１０Aに設置する。
HePAの手法は、ロードロック１０Aを一定の真空状態にし、トランスファーチャンバーとの間に設けたバルブ１４０Aを開き、アーム９０で半導体基板１３０を搬送し、HePAチャンバー４０に導き設置する。ここではHePAは非特許文献１に記載の通り、真空度０．９Pa、で７秒間Heプラズマを発生させ、半導体単結晶基板をアモルファス化する。
【００４７】
この際に２通りの手法がある。第１はトランジスタなど半導体デバイスを形成する部分を全て一度にアモルファス化する。第２はP型にドーピングする部分と、N型にドーピングする部分をフォトレジストなどで分離パターニングしてから別々にアモルファス化する場合である。
【００４８】
先ず第１の場合、HePAチャンバー４０でアモルファス化された半導体基板は一旦ロードロック１０Aを通って、装置外に搬出され、リソグラフィなどの工程を経てフォトレジストなどでパターニングされて、次いでP型のドーピングの為にロードロック１０Bに運ばれ、ロードロック１０Bを一定の真空状態にし、トランスファーチャンバーとの間に設けたバルブ１４０Bを開き、アーム１００で半導体基板１３０を搬送し、P型ドープ用チャンバー５０に導き設置する。ここではP型ドープは非特許文献１に記載の通り、真空度０．９Paで７秒間B2H6プラズマを発生させ、半導体基板にP型のドーピングを行う。P型のドーピングが終了した半導体基板１３０はアーム１００により、P型アッシングチャンバー７０に搬送される。ここで、P型ドープにより、変質硬化したレジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸化を避けるために、変質硬化した約１５nmの層を除去するだけで十分機能を発揮する。アッシングが終了した半導体基板１３０はアーム１００によりロードロック１０Bを経て装置外に搬出される。
【００４９】
半導体基板１３０はその後の後処理、リソグラフィ工程などを経てN型ドープ領域をパターニングされて後、ロードロック１０Cに設置される。ロードロック１０Cを一定の真空状態にし、トランスファーチャンバーとの間に設けたバルブ１４０Cを開き、アーム１１０で半導体基板１３０を搬送し、N型ドープ用チャンバー６０に導き設置する。ここではN型ドープはPH3ガスで１０秒間PH3プラズマを発生させ、半導体基板にN型のドーピングを行う。N型のドーピングが終了した半導体基板１３０はアーム１１０により、N型アッシングチャンバー８０に搬送される。ここで、N型ドープにより、変質硬化したレジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸化を避けるために、変質硬化した約２０nmの層を除去するだけで十分機能を発揮する。アッシングが終了した半導体基板１３０はアーム１１０によりロードロック１０Cを経て装置外に搬出される。
【００５０】
第2の場合を説明する。
リソグラフィなどの工程を経てフォトレジストなどでP型ドープ領域をパターニングされた半導体基板１３０を単数もしくは複数ロードロック１０Aに設置する。今回は先ずHePAを実施するので、ロードロック１０Aに設置する。ロードロック１０Aを一定の真空状態にし、トランスファーチャンバーとの間に設けたバルブ１４０Aを開き、アーム９０で半導体基板１３０を搬送し、HePAチャンバー４０に導き設置する。ここではHePAは非特許文献１に記載の通り、真空度０．９PAで７秒間Heプラズマを発生させ、半導体単結晶基板をアモルファス化する。
【００５１】
次いでP型のドーピングの為にアーム９０で半導体基板１３０をHePAチャンバー４０から取り出し、トレー１２０Aに運ぶ。
次いでアーム１００でトレー１２０Aに置かれた半導体基板１３０を搬送し、P型ドープ用チャンバー５０に導き設置する。ここではP型ドープは非特許文献１に記載の通り、真空度０．９Paで７秒間B2H6プラズマを発生させ、半導体基板にP型のドーピングを行う。P型のドーピングが終了した半導体基板１３０はアーム１００により、P型アッシングチャンバー７０に搬送される。ここで、P型ドープにより、変質硬化したレジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸化を避けるために、変質硬化した約１５nmの層を除去するだけで十分機能を発揮する。アッシングが終了した半導体基板１３０はアーム１００によりロードロック１０Bを経て装置外に搬出される。
【００５２】
半導体基板１３０はその後の後処理、リソグラフィ工程などを経てN型ドープ領域をパターニングされて後、ロードロック１０Aに設置される。
ロードロック１０Aを一定の真空状態にし、トランスファーチャンバーとの間に設けたバルブ１４０Aを開き、アーム９０で半導体基板１３０を搬送し、HePAチャンバー４０に導き設置する。ここではHePAは非特許文献１に記載の通り、真空度０．９Paで７秒間Heプラズマを発生させ、半導体単結晶基板をアモルファス化する。
【００５３】
次いでN型のドーピングの為にアーム１１０で半導体基板１３０をHePAチャンバー４０から取り出し、トレー１２０Bに運ぶ。
【００５４】
アーム１１０で半導体基板１３０を搬送し、N型ドープ用チャンバー６０に導き設置する。ここではN型ドープはPH3ガスで１０秒間PH3プラズマを発生させ、半導体基板にN型のドーピングを行う。N型のドーピングが終了した半導体基板１３０はアーム１１０により、N型アッシングチャンバー８０に搬送される。ここで、N型ドープにより、変質硬化したレジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸化を避けるために、変質硬化した約２０nmの層を除去するだけで十分機能を発揮する。アッシングが終了した半導体基板１３０はアーム１１０によりロードロック１０Cを経て装置外に搬出される。
【００５５】
以上の様にして、第1の方法もしくは第2の方法で、半導体基板１３０には必要なP型N型のドーピングが終了し、続くアニール工程に引き渡される。アニール工程では既に超微細なパターンでP型領域とN型領域が接近しているので、分離して工程を行うことは事実上不可能であるが、半導体表面の保護などの目的で真空中もしくは不活性ガスや常温では半導体と反応しないガス雰囲気中で搬送を行い、アニールすることは同一装置内やもしくは前述の表面の扱いを考慮した搬送方法で搬送した近傍の装置もしくは全く別の装置でアニールを実施することができる。
【００５６】
（実施の形態２）
本発明の実施の形態２を図３を参照しながら説明する。
本発明ではHePAとドーピングを同じチャンバーで行う例を説明する。
先ず装置の説明をする。
ロードロック１０B、１０CはP型用とN型用である。
トランスファーチャンバー３０内に４基のプラズマチャンバーが設置されている。４基のプラズマチャンバーは夫々、B2H6を用いたP型ドープ用チャンバー５０、PH3を用いたN型ドープ用チャンバー６０、P型ドープを行った半導体基板上のフォトレジストを除去するP型アッシングチャンバー７０、N型ドープを行った半導体基板上のフォトレジストを除去するN型アッシングチャンバー８０により構成される。ロードロック、トランスファーチャンバー、プラズマチャンバー間を半導体基板を搬送する為に、ロボットアームを設置している。ロボットアームは３６０度自由に回転できる設計になっている。この場合、P型ドープ用のアーム１００、N型ドープ用のアーム１１０の3種類を用意して互いの混入を避けている。必要に応じて、HePAの部分とドーピング部分で半導体基板を受け渡し出来る様にトレー１２０を設置した。
【００５７】
この装置を使用して、半導体装置を製造するための実施形態を説明する。
２通りの方法がある。第１の方法はP型チャンバー及びN型チャンバー内で先ずHePAを行い、ついで、P型もしくはN型のドープを行う方法。第２はP型もしくはN型のドーパント物質をHeで希釈して、同時にHePA効果を発揮させる条件で同時にPAとドープを行う手法である。
【００５８】
先ず第１の方法を説明する。
リソグラフィなどの工程を経てフォトレジストなどでP型ドープ領域をパターニングされた半導体基板１３０を単数もしくは複数ロードロック１０Bに設置する。今回は先ずHePAを実施するが、P型ドープ用チャンバー５０を用いて実施する。
【００５９】
ロードロック１０Bを一定の真空状態にし、トランスファーチャンバーとの間に設けたバルブ１４０Bを開き、アーム１００で半導体基板１３０を搬送し、P型ドープ用チャンバー５０に導き設置する。ここで先ず実施するHePAは非特許文献１に記載の通り、真空度０．９PAで７秒間Heプラズマを発生させ、半導体単結晶基板をアモルファス化する。
【００６０】
次いでP型のドーピングの為に反応ガスを切り替える。ここではP型ドープは非特許文献１に記載の通り、真空度０．９Paで７秒間B2H6プラズマを発生させ、半導体基板にP型のドーピングを行う。P型のドーピングが終了した半導体基板１３０はアーム１００により、P型アッシングチャンバー７０に搬送される。ここで、P型ドープにより、変質硬化したレジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸化を避けるために、変質硬化した約１５nmの層を除去するだけで十分機能を発揮する。アッシングが終了した半導体基板１３０はアーム１００によりロードロック１０Bを経て装置外に搬出される。
【００６１】
半導体基板１３０はその後の後処理、リソグラフィ工程などを経てN型ドープ領域をパターニングされた後、ロードロック１０Cに設置する。N型のパターニングされた領域も先ずHePAを実施するが、これをN型ドープ用チャンバー６０を用いて実施する。
【００６２】
ロードロック１０Cを一定の真空状態にし、トランスファーチャンバーとの間に設けたバルブ１４０Cを開き、アーム１１０で半導体基板１３０を搬送し、N型ドープ用チャンバー６０に導き設置する。ここで先ず実施するHePAは非特許文献１に記載の通り、真空度０．９Paで７秒間Heプラズマを発生させ、半導体単結晶基板をアモルファス化する。
【００６３】
次いでN型のドーピングの為に反応ガスを切り替える。
ここではN型ドープはPH3ガスで１０秒間PH3プラズマを発生させ、半導体基板にN型のドーピングを行う。N型のドーピングが終了した半導体基板１３０はアーム１１０により、N型アッシングチャンバー８０に搬送される。ここで、N型ドープにより、変質硬化したレジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸化を避けるために、変質硬化した約２０nmの層を除去するだけで十分機能を発揮する。アッシングが終了した半導体基板１３０はアーム１１０によりロードロック１０Cを経て装置外に搬出される。
【００６４】
次いで第２の方法を説明する。
リソグラフィなどの工程を経てフォトレジストなどでP型ドープ領域をパターニングされた半導体基板１３０を単数もしくは複数ロードロック１０Bに設置する。ロードロック１０Bを一定の真空状態にし、トランスファーチャンバー３０との間に設けたバルブ１４０Bを開き、アーム１００で半導体基板１３０を搬送し、P型ドープ用チャンバー５０に導き設置する。ここではP型ドープは主にHeにより希釈したB2H6ガスで７秒間B2H6プラズマを発生させ、半導体基板にP型のドーピングを行う。P型のドーピングが終了した半導体基板１３０はアーム１００により、P型アッシングチャンバー７０に搬送される。ここで、P型ドープにより、変質硬化したレジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸化を避けるために、変質硬化した約１５nmの層を除去するだけで十分機能を発揮する。アッシングが終了した半導体基板１３０はアーム１００によりロードロック１０Bを経て装置外に搬出される。
【００６５】
半導体基板１３０はその後の後処理、リソグラフィ工程などを経てN型ドープ領域をパターニングされて後、ロードロック１０Cに設置される。
【００６６】
ロードロック１０Cを一定の真空状態にし、トランスファーチャンバーとの間に設けたバルブ１４０Cを開き、アーム１１０で半導体基板１３０を搬送し、N型ドープ用チャンバー６０に導き設置する。ここではN型ドープは主にHeで希釈したPH3ガスで１０秒間PH3プラズマを発生させ、半導体基板にN型のドーピングを行う。N型のドーピングが終了した半導体基板１３０はアーム１１０により、N型アッシングチャンバー８０に搬送される。ここで、N型ドープにより、変質硬化したレジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸化を避けるために、変質硬化した約２０nmの層を除去するだけで十分機能を発揮する。アッシングが終了した半導体基板１３０はアーム１１０によりロードロック１０Cを経て装置外に搬出される。
【００６７】
以上の様にして、第1の方法もしくは第2の方法で、半導体基板１３０には必要なP型N型のドーピングが終了し、続くアニール工程に引き渡される。アニール工程では既に超微細なパターンでP型領域とN型領域が接近しているので、分離して工程を行うことは事実上不可能であるが、半導体表面の保護などの目的で真空中もしくは不活性ガスや常温では半導体と反応しないガス雰囲気中で搬送を行い、アニールすることは同一装置内やもしくは前述の表面の扱いを考慮した搬送方法で搬送した近傍の装置もしくは全く別の装置でアニールを実施することができる。
【００６８】
（実施の形態３）
本発明の実施の形態３を、図４を参照しながら説明する。このプラズマドーピング装置は真空状態でのプラズマを利用した一例である。各種プラズマの特徴を生かすことのできるものであればよく、真空状態でのプラズマに限るものでは無い。
【００６９】
本実施の形態の特徴はHeプラズマアモルファス化（HePA）から、不純物ドーピングを行いフォトレジストを除去するまでの装置群を意図的に並べて効率良く一連の工程を行うものである。しかし、これは半導体基板の搬送に関して、半導体製造工場での高度に管理されたウエーハ搬送機構及びこれらの管理機能を使用すれば、工場の配置の都合により、距離が離れていたり、一つのエンクロージャーの中に格納されていなくても、結果的に一連の機能を果たせる装置群が存在していれば、同様の機能を発揮させることが十分可能である。これは極端に言えば、本発明で記述したある工程は工場Aにて実施し、他の工程は工場Bで実施しても外界からの汚染や、パーティクル増加など他の悪影響は想定できるが、工場間の清浄を確保した高度な物流システムの確立している今日ではさして難しいことでは無く、本発明の本質や主旨を歪めるものでは無く、実施可能である。
さて意図的に近傍に集中させた場合の説明に戻る。
【００７０】
装置の構造を説明する。装置には夫々ロードロック１０とトランスファーチャンバー３０とプラズマチャンバーが設置されている。5台併記した措置の機能は、夫々HePA用チャンバー４０を具備した装置４２、B2H6を用いたP型ドープ用チャンバー５０を具備した装置５２、PH3を用いたN型ドープ用チャンバー６０を具備した装置６２、P型ドープを行った半導体基板上のフォトレジストを除去するP型アッシングチャンバー７０を具備した装置７２、N型ドープを行った半導体基板上のフォトレジストを除去するN型アッシングチャンバー８０を具備した装置８２により構成される。
【００７１】
これらの装置群を利用してプラズマドーピングを実施した例を説明する。
4つの手法を説明する。
【００７２】
第1の手法
半導体基板１３０を単数もしくは複数、HePA用チャンバー４０を具備した装置４２のロードロック１０Aに設置する。今回は先ずHePAを実施する。ロードロック１０Aを一定の真空状態にし、トランスファーチャンバーとの間に設けたバルブ１４０Aを開き、アーム９０で半導体基板１３０を搬送し、HePAチャンバー４０に導き設置する。ここではHePAは非特許文献１に記載の通り、真空度０．９Paで７秒間Heプラズマを発生させ、半導体単結晶基板をアモルファス化する。
HePAチャンバー４０でアモルファス化された半導体基板は一旦ロードロック１０Aを通って、装置外に搬出され、リソグラフィなどの工程を経てフォトレジストなどでパターニングされて、次いでP型のドーピングの為にP型ドープ用チャンバー５０を具備した装置５２のロードロック１０Bに運ばれ、ロードロック１０Bを一定の真空状態にし、トランスファーチャンバーとの間に設けたバルブ１４０Bを開き、アーム１００で半導体基板１３０を搬送し、P型ドープ用チャンバー５０に導き設置する。ここではP型ドープは非特許文献１に記載の通り、真空度０．９Paで７秒間B2H6プラズマを発生させ、半導体基板にP型のドーピングを行う。
【００７３】
P型のドーピングが終了した半導体基板１３０は一旦ロードロック１０Aを通って、装置外に搬出され、P型ドープを行った半導体基板上のフォトレジストを除去するP型アッシングチャンバー７０を具備した装置７２のロードロック１０Dに運ばれ、ロードロック１０Dを一定の真空状態にし、トランスファーチャンバーとの間に設けたバルブ１４０Dを開き、アーム１０６で半導体基板１３０を搬送し、P型アッシングチャンバー７０に設置される。ここで、P型ドープにより、変質硬化したレジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸化を避けるために、変質硬化した約１５nmの層を除去するだけで十分機能を発揮する。アッシングが終了した半導体基板１３０はアーム１０６によりロードロック１０Dを経て装置外に搬出される。
【００７４】
半導体基板１３０はその後の後処理、リソグラフィ工程などを経てN型ドープ領域をパターニングされて後、N型ドープ用チャンバー６０を具備した装置６２のロードロック１０Cに設置される。ロードロック１０Cを一定の真空状態にし、トランスファーチャンバーとの間に設けたバルブ１４０Cを開き、アーム１１０で半導体基板１３０を搬送し、N型ドープ用チャンバー６０に導き設置する。ここではN型ドープはPH3ガスで１０秒間PH3プラズマを発生させ、半導体基板にN型のドーピングを行う。N型のドーピングが終了した半導体基板１３０はアーム１１０により、一旦ロードロック１０Cを通って、装置外に搬出され、N型ドープを行った半導体基板上のフォトレジストを除去するN型アッシングチャンバー８０を具備した装置８２のロードロック１０Eに搬送され、アーム１１６を介して、N型アッシングチャンバー８０に設置される。ここで、N型ドープにより、変質硬化したレジト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸化を避けるために、変質硬化した約２０nmの層を除去するだけで十分機能を発揮する。アッシングが終了した半導体基板１３０はアーム１１６によりロードロック１０Eを経て装置外に搬出される。
【００７５】
第2の場合を説明する。
P型のパターニングをフォトレジストなどで施した半導体基板１３０を単数もしくは複数、HePA用チャンバー４０を具備した装置４２のロードロック１０Aに設置する。今回は先ずHePAを実施する。ロードロック１０Aを一定の真空状態にし、トランスファーチャンバーとの間に設けたバルブ１４０Aを開き、アーム９０で半導体基板１３０を搬送し、HePAチャンバー４０に導き設置する。ここではHePAは非特許文献１に記載の通り、真空度０．９Paで７秒間Heプラズマを発生させ、半導体単結晶基板をアモルファス化する。
【００７６】
HePAチャンバー４０でアモルファス化された半導体基板は一旦ロードロック１０Aを通って、装置外に搬出され、次いでP型のドーピングの為にP型ドープ用チャンバー５０を具備した装置５２のロードロック１０Bに運ばれ、ロードロック１０Bを一定の真空状態にし、トランスファーチャンバーとの間に設けたバルブ１４０Bを開き、アーム１００で半導体基板１３０を搬送し、P型ドープ用チャンバー５０に導き設置する。ここではP型ドープは非特許文献１に記載の通り、真空度０．９Paで７秒間B2H6プラズマを発生させ、半導体基板にP型のドーピングを行う。
【００７７】
P型のドーピングが終了した半導体基板１３０は一旦ロードロック１０Aを通って、装置外に搬出され、P型ドープを行った半導体基板上のフォトレジストを除去するP型アッシングチャンバー７０を具備した装置７２のロードロック１０Dに運ばれ、ロードロック１０Dを一定の真空状態にし、トランスファーチャンバーとの間に設けたバルブ１４０Dを開き、アーム１０６で半導体基板１３０を搬送し、P型アッシングチャンバー７０に設置される。ここで、P型ドープにより、変質硬化したレジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸化を避けるために、変質硬化した約１５nmの層を除去するだけで十分機能を発揮する。アッシングが終了した半導体基板１３０はアーム１０６によりロードロック１０Dを経て装置外に搬出される。
【００７８】
半導体基板１３０はその後の後処理、リソグラフィ工程などを経てN型ドープ領域をパターニングされて後、HePA用チャンバー４０を具備した装置４２のロードロック１０Aに設置する。ロードロック１０Aを一定の真空状態にし、トランスファーチャンバーとの間に設けたバルブ１４０Aを開き、アーム９０で半導体基板１３０を搬送し、HePAチャンバー４０に導き設置する。ここではHePAは非特許文献１に記載の通り、真空度０．９Paで７秒間Heプラズマを発生させ、半導体単結晶基板をアモルファス化する。この場合は先にドーピングしたP型の不純物層は全てフォトレジストなどのパターニング材料により被覆されているので、異なる特性の不純物同士がHePAチャンバーで混入することは無い。
【００７９】
HePAチャンバー４０でアモルファス化された半導体基板は一旦ロードロック１０Aを通って、装置外に搬出され、N型ドープ用チャンバー６０を具備した装置６２のロードロック１０Cに設置される。ロードロック１０Cを一定の真空状態にし、トランスファーチャンバーとの間に設けたバルブ１４０Cを開き、アーム１１０で半導体基板１３０を搬送し、N型ドープ用チャンバー６０に導き設置する。ここではN型ドープはPH3ガスで１０秒間PH3プラズマを発生させ、半導体基板にN型のドーピングを行う。N型のドーピングが終了した半導体基板１３０はアーム１１０により、一旦ロードロック１０Cを通って、装置外に搬出され、N型ドープを行った半導体基板上のフォトレジストを除去するN型アッシングチャンバー８０を具備した装置８２のロードロック１０Eに搬送され、アーム１１６を介して
、N型アッシングチャンバー８０に設置される。ここで、N型ドープにより、変質硬化したレジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸化を避けるために、変質硬化した約２０nmの層を除去するだけで十分機能を発揮する。アッシングが終了した半導体基板１３０はアーム１１６によりロードロック１０Eを経て装置外に搬出される。
【００８０】
第3の手法はP型チャンバー及びN型チャンバー内で先ずHePAを行いついで、P型もしくはN型のドープを行う方法である。
リソグラフィなどの工程を経てフォトレジストなどでP型ドープ領域をパターニングされた半導体基板１３０を単数もしくは複数ロードロック１０Bに設置する。今回は先ずHePAを実施するが、P型ドープ用チャンバー５０を用いて実施する。
【００８１】
ロードロック１０Bを一定の真空状態にし、トランスファーチャンバーとの間に設けたバルブ１４０Bを開き、アーム１００で半導体基板１３０を搬送し、P型ドープ用チャンバー５０に導き設置する。ここで先ず実施するHePAは非特許文献１に記載の通り、真空度０．９Paで７秒間Heプラズマを発生させ、半導体単結晶基板をアモルファス化する。
【００８２】
次いでP型のドーピングの為に反応ガスを切り替える。ここではP型ドープは非特許文献１に記載の通り、真空度０．９Paで１０秒間B2H6プラズマを発生させ、半導体基板にP型のドーピングを行う。P型のドーピングが終了した半導体基板１３０は一旦ロードロック１０Aを通って、装置外に搬出され、P型ドープを行った半導体基板上のフォトレジストを除去するP型アッシングチャンバー７０を具備した装置７２のロードロック１０Dに運ばれ、P型アッシングチャンバー７０に設置される。ここで、P型ドープにより、変質硬化したレジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸化を避けるために、変質硬化した約１５nmの層を除去するだけで十分機能を発揮する。
【００８３】
アッシングが終了した半導体基板１３０はアーム１００によりロードロック１０Dを経て装置外に搬出される。
半導体基板１３０はその後の後処理、リソグラフィ工程などを経てN型ドープ領域をパターニングされて後、ロードロック１０Cに設置する。N型のパターニングされた領域も先ずHePAを実施するが、これをN型ドープ用チャンバー６０を用いて実施する。
【００８４】
ロードロック１０Cを一定の真空状態にし、トランスファーチャンバーとの間に設けたバルブ１４０Cを開き、アーム１１０で半導体基板１３０を搬送し、N型ドープ用チャンバー６０に導き設置する。ここで先ず実施するHePAは非特許文献１に記載の通り、真空度０．９Paで７秒間Heプラズマを発生させ、半導体単結晶基板をアモルファス化する。
【００８５】
次いでN型のドーピングの為に反応ガスを切り替える。
ここではN型ドープはPH3で１０秒間PH3プラズマを発生させ、半導体基板にN型のドーピングを行う。N型のドーピングが終了した半導体基板１３０はアーム１１０により、一旦ロードロック１０Cを通って、装置外に搬出される。
次いで、N型ドープを行った半導体基板上のフォトレジストを除去するN型アッシングチャンバー８０を具備した装置８２のロードロック１０Eに搬送され、アーム１１６を介して、N型アッシングチャンバー８０に設置される。ここで、N型ドープにより、変質硬化したレジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸化を避けるために、変質硬化した約２０nmの層を除去するだけで十分機能を発揮する。アッシングが終了した半導体基板１３０はアーム１１０によりロードロック１０Cを経て装置外に搬出される。
【００８６】
第4の手法はP型もしくはN型のドーパント物質をHeで希釈して、同時にHePA効果を発揮させる条件で同時にPAとドープを行う手法である。
リソグラフィなどの工程を経てフォトレジストなどでP型ドープ領域をパターニングされた半導体基板１３０を単数もしくは複数ロードロック１０Bに設置する。
【００８７】
ロードロック１０Bを一定の真空状態にし、トランスファーチャンバーとの間に設けたバルブ１４０Bを開き、アーム１００で半導体基板１３０を搬送し、P型ドープ用チャンバー５０に導き設置する。ここではP型ドープは主にHeで希釈されたB2H6ガスで７秒間B2H6プラズマを発生させ、半導体基板にP型のドーピングを行う。P型のドーピングが終了した半導体基板１３０は一旦ロードロック１０Aを通って、装置外に搬出され、P型ドープを行った半導体基板上のフォトレジストを除去するP型アッシングチャンバー７０を具備した装置７２のロードロック１０Dに運ばれ、P型アッシングチャンバー７０に設置される。ここで、P型ドープにより、変質硬化したレジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸化を避けるために、変質硬化した約１５nmの層を除去するだけで十分機能を発揮する。アッシングが終了した半導体基板１３０はアーム１００によりロードロック１０Dを経て装置外に搬出される。
【００８８】
半導体基板１３０はその後の後処理、リソグラフィ工程などを経てN型ドープ領域をパターニングされて後、ロードロック１０Cに設置する。
ここではN型ドープは主にHeにより希釈されたPH3ガスで１０秒間PH3プラズマを発生させ、半導体基板にN型のドーピングを行う。N型のドーピングが終了した半導体基板１３０はアーム１１０により、一旦ロードロック１０Cを通って、装置外に搬出される。
【００８９】
次いで、N型ドープを行った半導体基板上のフォトレジストを除去するN型アッシングチャンバー８０を具備した装置８２のロードロック１０Eに搬送され、アーム１１６を介して、N型アッシングチャンバー８０に設置される。ここで、N型ドープにより、変質硬化したレジスト層を除去する。全てのレジストを除去しても構わないが、半導体基板の酸化を避けるために、変質硬化した約２０nmの層を除去するだけで十分機能を発揮する。アッシングが終了した半導体基板１３０はアーム１１０によりロードロック１０Cを経て装置外に搬出される。
【００９０】
以上の様にして、第１から第４の方法で、半導体基板１３０には必要なP型N型のドーピングが終了し、続くアニール工程に引き渡される。アニール工程では既に超微細なパターンでP型領域とN型領域が接近しているので、分離して工程を行うことは事実上不可能であるが、半導体表面の保護などの目的で真空中もしくは不活性ガスや常温では半導体と反応しないガス雰囲気中で搬送を行い、アニールすることは同一装置内やもしくは前述の表面の扱いを考慮した搬送方法で搬送した近傍の装置もしくは全く別の装置でアニールを実施することができる。
【００９１】
又全ての実施形態で例として用いたB2H6やPH3を使用すると、ボロンや燐を導入する際に、水素も導入されるが、この場合は水素が半導体装置の内部で、結果的に好ましくない作用をしない場合、同時に導入しても構わない。同じく実施形態説明文中では触れなかったが、BF3というガスを使用することも半導体産業では良く行われる。この際にはボロンを導入する際に、ふっ素も導入されるが、この場合はふっ素が半導体装置の内部で、結果的に好ましくない作用をしない場合、同時に導入しても構わない。
【産業上の利用可能性】
【００９２】
半導体装置製造時の半導体基板への不純物導入時に、電気的に正負の特性を保有させる物質を一定の工程で混入させることを避け、高精度に不純物の導入量を制御することができることから、超ＬＳＩなど微細な半導体集積回路装置の製造に有効である。
【図面の簡単な説明】
【００９３】
【図１】本発明の実施の形態１を説明するための装置の平面図。
【図２】本発明のチャンバーの構造を説明するための装置の断面構造図。
【図３】本発明の実施の形態２を説明するための装置の平面図。
【図４】本発明の実施の形態３を説明するための装置の平面図。
【図５】背景技術を説明する為の装置の断面構造図。
【符号の説明】
【００９４】
１０ ロードロック
２０ 隔壁
３０ トランスファーチャンバー
４０ HePAチャンバー
５０ P型ドープチャンバー
６０ N型ドープチャンバー
７０ P型アッシングチャンバー
８０ N型アッシングチャンバー
９０ アーム
１００ アーム
１０６ アーム
１１０ アーム
１１６ アーム
１２０ トレー
１２２ プラズマ源
１２４ プラズマ
１３０ 半導体基板
１３２ 基板台
１４０ バルブ

Claims (9)

  1. 基板にプラズマを用いて不純物をドーピングするためのプラズマドーピング装置であって、
    第1不純物をドーピングするための第1プラズマドーピングチャンバーと、第2不純物をドーピングするための第2プラズマドーピングチャンバーを有する第1チャンバー群と、
    前記第1プラズマドーピングチャンバーに前記基板を搬送するか、前記第1プラズマドーピングチャンバーから前記基板を搬送するように構成された第1搬送機構と、
    前記第2プラズマドーピングチャンバーに前記基板を搬送するか、前記第2プラズマドーピングチャンバーから前記基板を搬送するように構成された第2搬送機構とを含み、
    前記第1及び第2搬送機構の全ての構成要素は隔壁によって互いに完全に隔離され、
    前記第1及び第2プラズマドーピングチャンバーはトランスファーチャンバーと接続され、
    前記第1プラズマドーピングチャンバーはP型のドーピングを行うように構成され、前記第2プラズマドーピングチャンバーはN型のドーピングを行うように構成され、
    前記第1及び第2プラズマドーピングチャンバーは互いに隔離され、閉鎖空間内に配置されたことを特徴とするプラズマドーピング装置。
  2. 前記第1不純物でドーピングされた前記基板を処理するための第3チャンバーと、前記第2不純物でドーピングされた前記基板を処理するための第4チャンバーを有する第2チャンバー群をさらに含み、
    前記第2チャンバー群で行われる処理は、前記第1チャンバー群で行われる処理と異なり、
    前記第3及び第4チャンバーは前記トランスファーチャンバーと接続されたことを特徴とする請求項１に記載のプラズマドーピング装置。
  3. 前記第3及び第4チャンバーは、前記基板上に形成されたレジスト層を除去するための処理を行うように構成されたことを特徴とする請求項２に記載のプラズマドーピング装置。
  4. 同一な不純物を処理する前記第1チャンバー群のチャンバーと、前記第2チャンバー群のチャンバーとは、閉鎖された空間を形成し得るように配置されたことを特徴とする請求項２に記載のプラズマドーピング装置。
  5. 基板にプラズマを用いて不純物をドーピングするためのプラズマドーピング方法であっ
    て、
    第1ドーピングチャンバーにおいて第1不純物で前記基板をドーピングしてから、第2ドーピングチャンバーにおいて第2不純物で前記基板をドーピングする工程と、
    第1搬送機構によって前記第1ドーピングチャンバーに前記基板を搬送するか、前記第1ドーピングチャンバーから前記基板を搬送する工程と、
    第2搬送機構によって前記第2ドーピングチャンバーに前記基板を搬送するか、前記第2ドーピングチャンバーから前記基板を搬送する工程とを含み、
    前記第1及び第2搬送機構の全ての構成要素は隔壁によって互いに完全に隔離され、
    前記第1及び第2ドーピングチャンバーはトランスファーチャンバーと接続され、
    前記第1ドーピングチャンバー内でP型のドーピングが行われ、前記第2ドーピングチャンバー内でN型のドーピングが行われ、
    前記第1及び第2ドーピングチャンバーは互いに隔離され、閉鎖空間内に配置されたことを特徴とするプラズマドーピング方法。
  6. 前記第1不純物でドーピングされた前記基板を第3チャンバーで処理する工程と、
    前記第2不純物でドーピングされた前記基板を第4チャンバーで処理する工程とを含み、
    前記第3及び第4チャンバーで行われる処理は、前記第1及び第2チャンバーで行われる処理と異なり、
    前記第3及び第4チャンバーは前記トランスファーチャンバーと接続されたことを特徴とする請求項５に記載のプラズマドーピング方法。
  7. 前記第3及び第4チャンバーで行われる処理は、前記基板上に形成されたレジスト層を除去することを特徴とする請求項６に記載のプラズマドーピング方法。
  8. 前記第1及び第3チャンバーは閉鎖された空間を形成し得るように配置されたことを特徴とする請求項６に記載のプラズマドーピング方法。
  9. 前記第2及び第4チャンバーは同一な場所に閉鎖された空間を形成し得るように配置されたことを特徴とする請求項６に記載のプラズマドーピング方法。
JP2007512820A 2005-03-30 2006-03-29 不純物導入装置及び不純物導入方法 Expired - Fee Related JP5116466B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007512820A JP5116466B2 (ja) 2005-03-30 2006-03-29 不純物導入装置及び不純物導入方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005099150 2005-03-30
JP2005099150 2005-03-30
JP2007512820A JP5116466B2 (ja) 2005-03-30 2006-03-29 不純物導入装置及び不純物導入方法
PCT/JP2006/306564 WO2006106779A1 (ja) 2005-03-30 2006-03-29 不純物導入装置及び不純物導入方法

Publications (2)

Publication Number Publication Date
JPWO2006106779A1 JPWO2006106779A1 (ja) 2008-09-11
JP5116466B2 true JP5116466B2 (ja) 2013-01-09

Family

ID=37073337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007512820A Expired - Fee Related JP5116466B2 (ja) 2005-03-30 2006-03-29 不純物導入装置及び不純物導入方法

Country Status (8)

Country Link
US (3) US20090140174A1 (ja)
EP (1) EP1865537A1 (ja)
JP (1) JP5116466B2 (ja)
KR (1) KR101133090B1 (ja)
CN (1) CN101151707B (ja)
SG (1) SG163544A1 (ja)
TW (1) TWI383438B (ja)
WO (1) WO2006106779A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110300696A1 (en) * 2010-06-02 2011-12-08 Varian Semiconductor Equipment Associates, Inc. Method for damage-free junction formation
KR101915753B1 (ko) 2010-10-21 2018-11-07 삼성디스플레이 주식회사 이온 주입 시스템 및 이를 이용한 이온 주입 방법
CN102737969A (zh) * 2011-04-13 2012-10-17 刘莹 一种在晶体硅表面以激光制备超浅结的设备
JP2012234960A (ja) * 2011-04-28 2012-11-29 Ulvac Japan Ltd 半導体デバイスおよび半導体デバイスの製造方法
US9190290B2 (en) * 2014-03-31 2015-11-17 Applied Materials, Inc. Halogen-free gas-phase silicon etch
CN104241450B (zh) * 2014-09-29 2016-08-17 白茹 一种晶体硅太阳能电池的扩散制结方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58180227A (ja) * 1982-04-17 1983-10-21 Samuko Internatl Kenkyusho:Kk 複数の反応室を備えた能率的プラズマ処理装置
JPH07122622A (ja) * 1993-07-15 1995-05-12 Hitachi Ltd 製造システムおよび製造方法
JPH07142421A (ja) * 1993-11-22 1995-06-02 Nec Corp 半導体装置のシャロージャンクション形成方法および形成装置
JPH1027771A (ja) * 1996-01-12 1998-01-27 Tadahiro Omi 洗浄方法及び洗浄装置
JP2001102347A (ja) * 1999-09-30 2001-04-13 Nec Corp 洗浄装置のライン構成及びその設計方法
JP2004519070A (ja) * 2000-11-30 2004-06-24 セムエキップ インコーポレイテッド イオン注入システム及び制御方法
US20050051271A1 (en) * 2002-06-05 2005-03-10 Applied Materials, Inc. Plasma immersion ion implantation system including an inductively coupled plasma source having low dissociation and low minimum plasma voltage

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4431898A (en) * 1981-09-01 1984-02-14 The Perkin-Elmer Corporation Inductively coupled discharge for plasma etching and resist stripping
JPS6269511A (ja) 1985-09-20 1987-03-30 Sanyo Electric Co Ltd 半導体装置の製造方法
US4803947A (en) * 1986-01-15 1989-02-14 Canon Kabushiki Kaisha Apparatus for forming deposited film
US4912065A (en) * 1987-05-28 1990-03-27 Matsushita Electric Industrial Co., Ltd. Plasma doping method
JP2780419B2 (ja) 1990-03-05 1998-07-30 松下電器産業株式会社 不純物の導入装置及びその導入方法
JPH05314944A (ja) 1992-05-11 1993-11-26 Fujitsu Ltd イオン照射装置及びイオン照射方法
JPH0758695A (ja) 1993-08-12 1995-03-03 Nippon Hoso Kyokai <Nhk> 光空間伝送方式
US6897100B2 (en) * 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
CN1052566C (zh) * 1993-11-05 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
US6726776B1 (en) * 1995-11-21 2004-04-27 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US5944940A (en) * 1996-07-09 1999-08-31 Gamma Precision Technology, Inc. Wafer transfer system and method of using the same
US6036772A (en) 1996-12-30 2000-03-14 Sony Corporation Method for making semiconductor device
US6153524A (en) * 1997-07-29 2000-11-28 Silicon Genesis Corporation Cluster tool method using plasma immersion ion implantation
US5824025A (en) * 1997-08-20 1998-10-20 Augustine Medical, Inc. System for convective warming of a patient during cardiac surgery
KR100265287B1 (ko) * 1998-04-21 2000-10-02 윤종용 반도체소자 제조용 식각설비의 멀티챔버 시스템
JP2965038B1 (ja) * 1998-09-21 1999-10-18 日新電機株式会社 真空処理装置
US6576061B1 (en) * 1998-12-22 2003-06-10 Canon Kabushiki Kaisha Apparatus and method for processing a substrate
JP3160263B2 (ja) 1999-05-14 2001-04-25 キヤノン販売株式会社 プラズマドーピング装置及びプラズマドーピング方法
KR20010035947A (ko) 1999-10-05 2001-05-07 윤종용 멀티 챔버 시스템
DE10060002B4 (de) * 1999-12-07 2016-01-28 Komatsu Ltd. Vorrichtung zur Oberflächenbehandlung
AU2001243246A1 (en) * 2000-03-20 2001-10-03 Tokyo Electron Limited High speed photoresist stripping chamber
US6679981B1 (en) * 2000-05-11 2004-01-20 Applied Materials, Inc. Inductive plasma loop enhancing magnetron sputtering
US6541353B1 (en) * 2000-08-31 2003-04-01 Micron Technology, Inc. Atomic layer doping apparatus and method
KR20020067829A (ko) 2001-02-19 2002-08-24 삼성전자 주식회사 반도체 제조를 위한 멀티-챔버
JP4821074B2 (ja) * 2001-08-31 2011-11-24 東京エレクトロン株式会社 処理システム
US6729824B2 (en) * 2001-12-14 2004-05-04 Applied Materials, Inc. Dual robot processing system
US20040040504A1 (en) * 2002-08-01 2004-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing apparatus
JP2004071774A (ja) 2002-08-05 2004-03-04 Tokyo Electron Ltd マルチチャンバシステムを用いたプラズマ処理方法
JP4258000B2 (ja) 2002-08-23 2009-04-30 東京エレクトロン株式会社 マルチチャンバシステムを用いた処理方法
JP4544447B2 (ja) 2002-11-29 2010-09-15 パナソニック株式会社 プラズマドーピング方法
JP4387355B2 (ja) 2003-02-19 2009-12-16 パナソニック株式会社 不純物導入方法
US7759254B2 (en) 2003-08-25 2010-07-20 Panasonic Corporation Method for forming impurity-introduced layer, method for cleaning object to be processed apparatus for introducing impurity and method for producing device
US20060011213A1 (en) * 2004-04-28 2006-01-19 Tokyo Electron Limited Substrate transfer device and cleaning method thereof and substrate processing system and cleaning method thereof
EP1826814B8 (en) 2004-12-13 2011-04-13 Panasonic Corporation Plasma doping method
US20060260545A1 (en) * 2005-05-17 2006-11-23 Kartik Ramaswamy Low temperature absorption layer deposition and high speed optical annealing system

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58180227A (ja) * 1982-04-17 1983-10-21 Samuko Internatl Kenkyusho:Kk 複数の反応室を備えた能率的プラズマ処理装置
JPH07122622A (ja) * 1993-07-15 1995-05-12 Hitachi Ltd 製造システムおよび製造方法
JPH07142421A (ja) * 1993-11-22 1995-06-02 Nec Corp 半導体装置のシャロージャンクション形成方法および形成装置
JPH1027771A (ja) * 1996-01-12 1998-01-27 Tadahiro Omi 洗浄方法及び洗浄装置
JP2001102347A (ja) * 1999-09-30 2001-04-13 Nec Corp 洗浄装置のライン構成及びその設計方法
JP2004519070A (ja) * 2000-11-30 2004-06-24 セムエキップ インコーポレイテッド イオン注入システム及び制御方法
US20050051271A1 (en) * 2002-06-05 2005-03-10 Applied Materials, Inc. Plasma immersion ion implantation system including an inductively coupled plasma source having low dissociation and low minimum plasma voltage

Also Published As

Publication number Publication date
EP1865537A1 (en) 2007-12-12
SG163544A1 (en) 2010-08-30
US20080210167A1 (en) 2008-09-04
KR101133090B1 (ko) 2012-04-04
CN101151707B (zh) 2012-08-29
JPWO2006106779A1 (ja) 2008-09-11
US7622725B2 (en) 2009-11-24
TW200710959A (en) 2007-03-16
US7626184B2 (en) 2009-12-01
US20080166861A1 (en) 2008-07-10
WO2006106779A1 (ja) 2006-10-12
KR20070114768A (ko) 2007-12-04
CN101151707A (zh) 2008-03-26
US20090140174A1 (en) 2009-06-04
TWI383438B (zh) 2013-01-21

Similar Documents

Publication Publication Date Title
JP5116466B2 (ja) 不純物導入装置及び不純物導入方法
KR100736959B1 (ko) 피처리체 처리 장치, 그의 피처리체 처리 방법, 압력 제어방법, 피처리체 반송 방법, 및 반송 장치
KR100382292B1 (ko) 반도체장치의제조방법및반도체제조장치
US10896821B2 (en) Asymmetric wafer bow compensation by physical vapor deposition
TWI757607B (zh) 定向腔室及處理基板的方法
US10497557B2 (en) Integrated platform for improved wafer manufacturing quality
US8911559B2 (en) Method to pre-heat and stabilize etching chamber condition and improve mean time between cleaning
JP2019024043A (ja) シリコン酸化膜を除去する方法
US20070272270A1 (en) Single-wafer cleaning procedure
JP7455968B2 (ja) Ｐｍｏｓ高誘電率金属ゲート
US20060137711A1 (en) Single-wafer cleaning procedure
US6559072B2 (en) Develop processing method of a resist surface of a substrate for reduced processing time and reduced defect density
US20150197849A1 (en) Semiconductor Device Metallization Systems and Methods
CN106601739A (zh) 具有薄化介电材料的结构
Huff et al. Microsystems Manufacturing Methods: Integrated Circuit Processing Steps
KR20090072189A (ko) 웨이퍼 이송 장치
CN102141742A (zh) 修整光致抗蚀剂图案的方法
US9704714B2 (en) Method for controlling surface charge on wafer surface in semiconductor fabrication
TW202318534A (zh) 半導體製程工具
KR20230005882A (ko) Pvd 장치
EP0542481A2 (en) Method for reducing dielectric contamination in integrated circuits
JPH04304626A (ja) 半導体装置の製造方法
KR20060112825A (ko) 반도체 제조설비의 개스공급장치
JP2000082701A (ja) 連続処理方法及び装置
JPH04210223A (ja) 連続処理方法及び装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121016

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees